FR2573591A1 - Circuit logique a semi-conducteurs a transistors fet a couplage direct - Google Patents
Circuit logique a semi-conducteurs a transistors fet a couplage direct Download PDFInfo
- Publication number
- FR2573591A1 FR2573591A1 FR8516126A FR8516126A FR2573591A1 FR 2573591 A1 FR2573591 A1 FR 2573591A1 FR 8516126 A FR8516126 A FR 8516126A FR 8516126 A FR8516126 A FR 8516126A FR 2573591 A1 FR2573591 A1 FR 2573591A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- transistor
- fet
- junction
- fet transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09403—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
- H03K19/09407—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors of the same canal type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/83—FETs having PN junction gate electrodes
- H10D30/832—Thin-film junction FETs [JFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Power Conversion In General (AREA)
Abstract
A.CIRCUIT A SEMI-CONDUCTEURS A PLUSIEURS PORTES. B.CIRCUIT CARACTERISE EN CE QUE LES TRANSISTORS A EFFET DE CHAMP A JONCTION 12, 22 DES DIFFERENTES PORTES SONT RELIES DIRECTEMENT L'UN A L'AUTRE ET UN MOYEN DE VERROUILLAGE 14, 24 ETANT PREVU POUR VERROUILLER LA TENSION DE SORTIE DU TRANSISTOR A EFFET DE CHAMP A JONCTION 12, 22, DE CES PORTES SERVANT DE TENSION D'ENTREE A UN TRANSISTOR A EFFET DE CHAMP A JONCTION 22 D'UNE PORTE SUIVANTE POUR QUE CETTE TENSION SOIT INFERIEURE A LA TENSION DIRECTE DE LA JONCTION PN DE LA PORTE SUIVANTE. C.L'INVENTION S'APPLIQUE AUX CIRCUITS LOGIQUES A INTEGRATION.
Description
"Circuit logique à semi-conducteurs à
transistors FET à couplage direct."
La présente invention concerne un circuit logiqueà semi-conducteurs à transistors FET à couplage direct encore appelé circuit (DCFL), utilisant une porte ayant un transistor à effet de champ à Jonction
(transistor 3-FET).
Dans un circuit DCFL, il suffit.
d'avoir un nombre réduit d'éléments pour former.une porte de sorte que ce circuit convient-comme circuit logique à
grande échelle.
La figure 1 donne un exemple d'un circuit DCFL classique. Dans ce circuit DCFL classique, deux inverseurs 11 et 21 sont couplés directement. Les inverseurs 11 et 21 sont des transistors 3-FET 12 et 22 utilisant des semi-conducteurs GaAs et des résistances
13 et 23 respectives. Par ce montage, la résistance de cou-
pure du transistor 3-FET 12 est normalement beaucoup plus élevée que la valeur de la résistance 13, de sorte que le niveau haut de la tension de sortie du transistor 3-FET 12 c'est-à-dire la tension d'entrée du transistor 3-FET 22 est pratiquement la même que la tension (VDD) d'une
source d'alimentation entraînée (non représentée).
Lorsqu'on forme un oscillateur en anneau à l'aide d'un circuit DCFL comme décrit ci-dessus et que l'on mesure le retard de propagationpar porte
(t pd), ce retard t pd augmente progressivement en fonc-
tion de l'augmentation de la tension VDD comme cela est
représenté par la courbe en traits pleins à la figure 2.
Contrairement à cela, lorsqu'on utilise des transistors à effet de champ à barrière Schottky (MES-FET) à la place
des transistors J-FET 12 et 22, le retard t pd est main-
tenu constant même si l'on augmente la tension VDD comme cela est représenté par la courbe en traits pointillés à
la figure 2.
On suppose que cela provient de l'effet de stockage des porteurs dans le canal ou encore de l'enrichissement du support du transistor 3-FET 22
lorsque le niveau haut de la tension d'entrée du transis-
tor 3-FET 22 est supérieur à la tension directe
(Vf = 1,0 V) à la jonction pn.
C'est pourquoi dans un exemple clas-
sique comme celui donné ci-dessus, lorsque la tension VDD est fixée en général à une valeur supérieure à 1,5 V, le retard t pd ainsi que la consommation augmentent, ce qui
se traduit par un inconvénient grave.
Pour cette raison, il faut que la tension VDD soit dans une plage délimitée en général par 1,0 et 1,4 V et l'état de réglage de la tension VDD devient critique. De plus, dans certains transistors 3-FET, la tension VDD augmente rapidement à partir du voisinage de 1,2 V suivant l'état du support. Dans ce cas, l'état
de réglage de la tension VDD devient beaucoup plus strict.
En d'autres termes,seule une simple marge de variation de la tension VDD est autorisée, de sorte que la conception du
circuit est très difficile.
La présente invention a pour but de créer un circuit à semi-conducteur de conception simple dont le retard de propagation ne soit pas augmenté lors de variations de tension de la source d'alimentation c'est-à-dire ayant une plage de variations importante
pour la tension de la source d'alimentation.
Dans un circuit à semi-conducteurs selon la présente invention, la tension de sortie d'un transistor 3-FET d'une porte amont et qui constitue la tension d'entrée d'un transistor 3-FET d'une porte aval est limitée à une valeur inférieure à la tension directe de la jonction pn, de sorte que même s-I- la tension de la
source d'alimentation varie, l'effet de stockage des por-
teurs n'apparaît pas de façon gênante sur le transistor
3-FET de la porte suivante. -
La présente invention sera décrite de façon plus détaillée à l'aide des dessins annexés, dans lesquels:
- la figure 1 est un schéma d'un cir-
cuit d'un exemple d'un circuit à semi-conducteursclassique.
- la figure 2 est un graphique du
temps de retard de propagation d'un circuit à semi-conduc-
teursclassique. - les figures 3 et 4 sont des schémas de circuits à semiconducteur correspondant respectivement
à un premier et à un second mode de réalisation de l'in-
vention.
DESCRIPTION DE DIFFERENTS MODES DE REALISATION PREFEREN-
TIELS:
Des circuits à semi-conducteursselon
le premier et le second mode de réalisation de la présen-
te invention et qui' sont appliqués à des inverseurs à deux étages seront décrits en référence aux figures 3 et 4. La figure 3 montre le premier mode de réalisation de la présente invention. Le circuit selon ce premier mode de réalisation peut avoir essentiellement la même forme que celui représenté à la figure 1 sauf que les bornes de porte des transistors 3FET 12 et 22 de la figure 3 sont branchées sur une source d'alimentation de verrouillage (non représentée) par l'intermédiaire de diodes
à barrière Schottky (SBD) 14 et 24.
Bien qu'elle varie légèrement sui-
vant le type de métal formant la barrière Schottky, la tension de polarisation directe Vf des diodes SBD 14 et 24 est en général d'environ 0,6 V. Lorsqu'une tension supérieure à 0,6 V est appliquée dans le sens direct, un
courant passe dans les diodes SBD 14 et 24.
Lorsqu'une tension (VGG) d'une source d'alimentation de verrouillage est fixée à environ 0,4 V, la tension d'entrée du transistor 3-FET 22 est maintenue à environ 1,0 V dans la mesure o la diode SBD 24 a une capacité de courant suffisante. En d'autres termes, si la
tension VDD augmente et si la tension de sortie du tran-
sistor 3-FET 12 dépasse pratiquement 1,0 V, le courant
passe dans la diode SBD 24, si bien que la tension de sor-
tie du transistor 3-FET 12 c'est-à-dire la tension d'en-
trée du transistor 3-FET 22 est réglée à environ 1,0 V. Il en résulte que même si la tension VDD augmente, la tension d'entrée du transistor 3-FET 22 est réglée pour qu'elle soit inférieure à Vf de la jonction pn. Dans ces conditions, l'effet de stockage des porteurs n'apparait pas de façon perceptible sur le transistor 3-FET 22 et le temps de propagation ' pd de l'inverseur
22 n'augmente pas.
Dans le premier mode de réalisation, la borne de porte du transistor 3FET 12 est également reliée à la source d'alimentation de verrouillage par l'intermédiaire de la diode SBD 14. C'est pourquoi même si la tension d'entrée du transistor 3-FET 12 dépasse pratiquement 1, 0 V, un courant passe dans la diode SDB 14 et sa tension d'entrée est réglée à environ 1, 0 V. Il en résulte que l'effet de stockage des porteurs n'apparait pas de façon perceptible sur le transistor 3-FET 12, ce qui évite que le retard tflpd n'augmente dans l'inverseur 11. La figure 4 montre un second mode de réalisation de l'invention. Le circuit selon ce second mode de réalisation peut avoir essentiellement la même forme que dans le premier mode de réalisation représenté à la figure 3 sauf qu'à la figure 4 il n'y a pas de source d'alimentation de verrouillage et les diodes SBD 14 et 24 sont branchées entre les bornes de drain et de porte des transistors FET 12 et 22 respectifs. Le niveau bas de la tension d'entrée du transistor 3- FET 12 est fixé à 0,2 V
et la tension Vf des diodes SBD 14 et 24 estfixée à 0,7V.
Selon le second mode de réalisation, même si la tension VDD augmente et si la tension de sortie
du transistor 3-FET 12 dépasse pratiquement 0,9 V, un cou-
rant passe dans la diode SBD 14, si bien que la tension de
sortie du transistor 3-FET 12 c'est-à-dire la tension d'en-
trée du transistor FET 22 reste à 0,9 V. Dans ces conditions, l'effet de stockage des porteurs ne se produit pas de façon notable sur le transistor 3-FET 22, et le temps de retard de propagation t pd de l'inverseur 21
n'augmente pas.
Dans le second mode de réalisation, la diode SBD 24 est branchée entre la borne de drain et la borne de porte du transistor 3-FET 22. C'est pourquoi même si la tension de sortie du transistor 3-FET 22 dépasse pratiquement 0,9 V, un courant passe dans la diode SBD 24 et règle la tension de sortie sur environ 0,9 V. Le circuit selon le second mode de réalisation ne nécessite pas de source d'alimentation de verrouillage et présente ainsi une conception beaucoup plus simple. Toutefois, la tension Vf des diodes SBD 14
et 24 détermine directement une amplitude logique c'est-
à-dire la différence entre la tension de niveau haut et celle de niveau bas. Pour augmenter l'amplitude logique, il est préférable de régler la tension Vf des diodes SBD 14 et 24 à un niveau supérieur à celui du premier mode de
réalisation tel que décrit ci-dessus.
Même si la tension Vf des diodes SBD 14 et 24 augmente positivement, la tension de sortie de
niveau haut du transistor 3-FET 12 peut être réglée sensi-
blement sur la tension Vf de la jonction pn par diminution de la tension d'entrée de niveau bas du transistor 3-FET 12 et augmentation simultanée de la tension VDD. C'est pourquoi, les conditions de travail peuvent se déterminer
sans augmenter pd.
Le niveau haut de la tension de sor-
tie du transistor 3-FET 12 c'est-à-dire la tension d'en-
trée du transistor 3-FET 22 est réglée à la fois dans le premier et dans le second mode de réalisation. Toutefois, le niveau bas de ces tensions se détermine en fonction du rapport de la valeur de la résistance 13 à celui de la résistance du transistor 3-FET 12. C'est pourquoi, le niveau bas peut se déterminer indépendamment du niveau haut. Dans le premier et dans le second mode de réalisation, les diodes SBD 24 et 14 servent d'éléments de verrouillage de la tension de sortie du transistor 3-FET 12 pour permettre un fonctionnement à grande vitesse des transistors 3-FET 12 et 22 utilisant GaAs. Ainsi lorsqu'il n'est pas nécessaire d'avoir un fonctionnement à grande vitesse, on peut utiliser des diodes de jonction ou analogues à la place des diodes
SBD 24 et 14.
Les résistances 13 et 23 sont des éléments passifs utilisés dans le premier et dans le second mode de réalisation comme charges pour les inverseurs 11 et 21. Toutefois, on peut également utiliser à cet effet
des transistors FET ou autres comme éléments actifs.
Le premier et le second mode de réalisation de la présente invention sont appliqués à des inverseurs à double étage. Cependant, la présente invention peut également s'appliquer à une porte autre
qu'un inverseur.
Comme indiqué ci-dessus dans le cir-
cuit à semi-conducteur de l'invention, l'effet de stockage de porteurs ne se produit pas de façon significative dans un transistor 3-FET d'un étage aval même si la tension de la source d'alimentation varie. C'est pourquoi, le retard de propagation n'est pas augmenté par les variations de
tension de la source d'alimentation.
Comme le temps de propagation n'est pas augmenté par la variation de tension de la source
d'alimentation, on a une marge importante pour la varia-
tion de tension de l'alimentation, ce qui donne un circuit
de conception simple.
RE VE-N D I C A T I 0 N S
) Circuit à semi-conducteurs ayant plusieurs portes avec un transistor à effet de champ à jonction, circuit caractérisé en-ce que les transistors à effet de champ à jonction (12, 22,) des différentes por- tes sont reliés directement l'un à l'autre et un moyen de
verrouillage (14, 24) étant prévu pour verrouiller la ten-
sion de sortie du transistor à effet de champ à jonction (12, 22.), de ces portes servant de tension d'entrée à un transistor à effet de.champ à jonction (22) d'une porte
suivante pour que cette tension soit inférieure à la ten-
sion directe de la jonction pn de la porte suivante.
2 )o Circuit selon la revendication 1, caractérisé en ce que le moyen de verrouillage est une
diode (14, 24) branchée entre la borne de porte du tran-
sistor à effet 'de champ suivant (12, 22) et une source
d'alimentation de verrouillage (VGG).
) Circuit selon la revendication 1, caractérisé en ce que le moyen de verrouillage est une diode (14, 24) branchée entre la borne de drain et la borne de porte (14, 24) du transistor à effet de champ à
jonction (12, 22) en aval.
4 ) Circuit selon la revendication 1, caractérisé en ce que les portes forment un inverseur
(11, 21).
) Circuit à semi-conducteurs caractérisé en ce qu'il se compose d'un premier transistor à effet de champ à jonction 3-FET (12) dont une extrémité du canal est reliée par une impédance de charge (13) à une première tension (VDD) et dont l'extrémité opposée du canal est reliée à un potentiel de référence, un second transistor 3-FET(22) dont une extrémité du canal est reliée par une impédance de charge (23) à la première tension (VD>) et
dont l'extrémité opposée du canal est reliée à une poten-
tiel de référence, la sortie étant prise aux bornes de l'impédance de charge associée au second transistor 3-FET (22), la porte du second transistor 3-FET étant reliée directement à la jonction de l'impédance de charge et du premier transistor 3-FET, la porte du premier transistor 3FET (12) étant l'entrée du circuit et une diode (14) à barrière de Schottky est reliée par son anode à la porte du premier et du second transistor 3-FET (12, 22) et sa cathode est reliée à une seconde tension supérieure à la
tension de référence.
6 ) Circuit selon la revendication , caractérisée en ce que la diode à barrière Schottky
(14, 24) a une tension de déblocage direct approximati-
vement égale à 0,6 V et le second potentiel de tension
est approximativement égal à 0,4 V par rapport au poten-
tiel de référence.
) Circuit à semi-conducteurs caractérisé en ce qu'il se compose d'un premier transistor à effet de champ 3-FET(12) dont une extrémité du canal est reliée par l'intermédiaire d'une impédance de charge (13) à une première tension (VDD) et l'extrémité opposée du canal est reliée à un potentiel de référence, un second transistor 3-FET(22) dont une extrémité du canal est reliée par l'intermédiaire d'une impédance de charge au premier potentiel (VDD) et dont l'extrémité opposée du canal est reliée au potentiel de référence, la sortie étant prise sur l'impédance de charge associée au second transistor 3-FET(22), la porte du second transistor 3-FET 22) étant reliée directement à la jonction de l'impédance de charge et du premier transistor (3-FET) et la porte du premier transistor 3-FET(12) est l'entrée du circuit, une diode à barrière de Schottky (14, 24) respective étant reliée à la porte du premier et du second transistor D-FET(12, 22) et l'anode de cette diode est reliée à l'autre borne du canal du transistor 3-FET(12,
22) respectif.
8 ) Circuit à semi-conducteurs
caractérisé en ce qu'il se compose d'un premier transis-
tor à effet de champ à jonction 3-FET(12) dont une borne du canal est reliée par une impédance de charge (13) à une première tension (VDD) et l'extrémité opposée du canal
est reliée à un potentiel de référence, un second transis-
tor à effet de champ à jonction 3-FET(22) étant relié par
une extrémité de son canal par l'intermédiaire d'une impé-
dance de charge au premier potentiel (VDD) et l'extrémité
opposée de son canal étant reliée au potentiel de référen-
ce, la sortie étant prise sur l'impédance de charge (23) associée au second transistor 3-FET(22), la porte du second transistor 3-FET(22) étant reliée directement à la jonction de l'impédance de charge (13) et du premier transistor 3-FET(12), la porte du premier transistor 3-FET(12) constituant l'entrée du circuit et une diode respective dont l'anode est reliée à une porte du premier
et du second transistor J-FET 12, 22) et dont l'anode.
est reliée à un second potentiel (VGG) de façon à verrouil-
ler la tension d'entrée entre la porte et l'ex'trémité opposée du second transistor 3-FET(22) approximativement
à 1 volt.
9 ) Circuit à semi-conducteurs
caractérisé en ce qu'il se compose d'un premier transis-
tor -à effet de champ à jonction 3-FET,(12) dont une extrémité du canal est reliée par l'intermédiaire d'une résistance de charge (13) à une première tension et dont l'extrémité opposée du canal est reliée à une tension de
référence, un second transistor à effet de champ à Jonc-
tion 3-FET(22) est relié par une extrémité de son canal par l'intermédiaire d'une impédance de charge (23) à la première tension (VDD) et l'extrémité opposée du canal est reliée à ce potentiel de référence, la sortie étant prise sur l'impédance de charge (23) associée au second transistor 3J-FET(22), la porte du second transistor
J-FET(22) étant reliée directement à la jonction de l'im-
pédance de charge (13) et du premier transistor 3-FET 12),
la porte du premier transistor 3-FET(12) constituant l'en-
trée du circuit et une diode respective (14, 24) dont la cathode est reliée à la porte du premier et du second transistor à effet de champ à jonction 3-FET(12, 22), l'anode de cette diode étant reliée à l'extrémité opposée du canal respectif de façon à verrouiller une tension d'entrée entre la porte et l'extrémité opposée du second transistor 1-FET à une valeur approximativement égale
à 0,9 volt.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59246842A JPS61125224A (ja) | 1984-11-21 | 1984-11-21 | 半導体回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2573591A1 true FR2573591A1 (fr) | 1986-05-23 |
| FR2573591B1 FR2573591B1 (fr) | 1992-06-05 |
Family
ID=17154512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR858516126A Expired - Lifetime FR2573591B1 (fr) | 1984-11-21 | 1985-10-30 | Circuit logique a semi-conducteurs a transistors fet a couplage direct |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4752701A (fr) |
| JP (1) | JPS61125224A (fr) |
| KR (1) | KR940002771B1 (fr) |
| CN (1) | CN1004912B (fr) |
| CA (1) | CA1267701A (fr) |
| DE (1) | DE3541038C2 (fr) |
| FR (1) | FR2573591B1 (fr) |
| GB (1) | GB2167916B (fr) |
| NL (1) | NL193599C (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4798972A (en) * | 1987-03-03 | 1989-01-17 | Digital Equipment Corporation | Apparatus and method for capacitor coupled complementary buffering |
| DE3835119A1 (de) * | 1988-10-14 | 1990-04-19 | Siemens Ag | Leistungsverstaerkerschaltung fuer integrierte digitalschaltungen |
| US4987318A (en) * | 1989-09-18 | 1991-01-22 | International Business Machines Corporation | High level clamp driver for wire-or buses |
| US5008565A (en) * | 1990-01-23 | 1991-04-16 | Triquint Semiconductor, Inc. | High-impedance FET circuit |
| JPH089738B2 (ja) * | 1991-04-05 | 1996-01-31 | 川崎製鉄株式会社 | バックリング発生予測装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3742250A (en) * | 1971-04-07 | 1973-06-26 | Signetics Corp | Active region logic circuit |
| JPS5447471A (en) * | 1977-09-21 | 1979-04-14 | Hitachi Ltd | Electronic circuit |
| JPS5762632A (en) * | 1980-10-02 | 1982-04-15 | Nec Corp | Logical circuit using gate junction type field effect transistor |
| EP0083181A2 (fr) * | 1981-12-26 | 1983-07-06 | Kabushiki Kaisha Toshiba | Cicuit logique intégré |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3157795A (en) * | 1964-11-17 | Figure | ||
| JPS52146274A (en) * | 1976-05-31 | 1977-12-05 | Toshiba Corp | Output circuit |
| GB1572797A (en) * | 1977-01-05 | 1980-08-06 | Texas Instruments Ltd | High speed high density logic |
| US4423339A (en) * | 1981-02-23 | 1983-12-27 | Motorola, Inc. | Majority logic gate |
| DE3276988D1 (en) * | 1981-09-30 | 1987-09-17 | Toshiba Kk | Logic circuit operable by a single power voltage |
| JPS59231921A (ja) * | 1983-06-15 | 1984-12-26 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタを用いた論理回路 |
| DE3325873A1 (de) * | 1983-07-18 | 1985-01-31 | Siemens AG, 1000 Berlin und 8000 München | Logik-schaltungsanordnung |
| DE3441306A1 (de) * | 1984-11-12 | 1986-05-15 | Siemens AG, 1000 Berlin und 8000 München | Logikschaltung fuer die invertierte exklusiv-oder-funktion in galliumarsenid-technik |
-
1984
- 1984-11-21 JP JP59246842A patent/JPS61125224A/ja active Pending
-
1985
- 1985-07-26 KR KR1019850005372A patent/KR940002771B1/ko not_active Expired - Lifetime
- 1985-10-16 CA CA000493047A patent/CA1267701A/fr not_active Expired - Lifetime
- 1985-10-30 FR FR858516126A patent/FR2573591B1/fr not_active Expired - Lifetime
- 1985-11-04 GB GB08527128A patent/GB2167916B/en not_active Expired
- 1985-11-09 CN CN85108261.0A patent/CN1004912B/zh not_active Expired
- 1985-11-13 NL NL8503124A patent/NL193599C/nl not_active IP Right Cessation
- 1985-11-19 DE DE3541038A patent/DE3541038C2/de not_active Expired - Fee Related
-
1987
- 1987-06-12 US US07/065,149 patent/US4752701A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3742250A (en) * | 1971-04-07 | 1973-06-26 | Signetics Corp | Active region logic circuit |
| JPS5447471A (en) * | 1977-09-21 | 1979-04-14 | Hitachi Ltd | Electronic circuit |
| JPS5762632A (en) * | 1980-10-02 | 1982-04-15 | Nec Corp | Logical circuit using gate junction type field effect transistor |
| EP0083181A2 (fr) * | 1981-12-26 | 1983-07-06 | Kabushiki Kaisha Toshiba | Cicuit logique intégré |
Non-Patent Citations (3)
| Title |
|---|
| IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. SC-16, no. 5, octobre 1981, pages 578-584, IEEE, New York, US; C.D. HARTGRING et al.: "Silicon MESFET digital circuit techniques" * |
| PATENT ABSTRACTS OF JAPAN, vol. 3, no. 67 (E-116), 9 juin 1979; & JP-A-54 47 471 (HITACHI SEISAKUSHO K.K.) 14-04-1979 * |
| PATENT ABSTRACTS OF JAPAN, vol. 6, no. 136 (E-120)[1014], 23 juillet 1982; & JP-A-57 62 632 (NIPPON DENKI K.K.) 15-04-1982 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940002771B1 (ko) | 1994-04-02 |
| CN85108261A (zh) | 1986-05-10 |
| NL193599B (nl) | 1999-11-01 |
| DE3541038A1 (de) | 1986-06-05 |
| KR870001672A (ko) | 1987-03-17 |
| NL193599C (nl) | 2000-03-02 |
| NL8503124A (nl) | 1986-06-16 |
| JPS61125224A (ja) | 1986-06-12 |
| DE3541038C2 (de) | 1993-12-09 |
| FR2573591B1 (fr) | 1992-06-05 |
| CN1004912B (zh) | 1989-07-26 |
| GB2167916B (en) | 1988-07-13 |
| CA1267701A (fr) | 1990-04-10 |
| GB8527128D0 (en) | 1985-12-11 |
| GB2167916A (en) | 1986-06-04 |
| US4752701A (en) | 1988-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0731562B1 (fr) | Circuit logique à étage différentiel | |
| EP0388329B1 (fr) | Circuit de commande de transistor MOS de puissance sur charge inductive | |
| FR2536607A1 (fr) | Circuit d'interface | |
| FR2752335A1 (fr) | Circuit integre incorporant un circuit pour piloter des transistors de puissance montes selon une configuration en demi-pont permettant une oscillation negative excessive du noeud de sortie | |
| WO2002054167A1 (fr) | Regulateur de tension a stablite amelioree | |
| FR2631167A1 (fr) | Circuit integre comportant une protection contre les decharges electrostatiques | |
| FR2517886A1 (fr) | Circuit limitateur-transducteur de signaux en alternatif codes en forme binaire, servant d'etage d'entree d'un circuit integre igfet | |
| EP0223627B1 (fr) | Circuit de conversion d'une entrée différentielle en niveaux logiques CMOS | |
| FR2690293A1 (fr) | Amplificateur numérique Bicmos. | |
| FR2493636A1 (fr) | Circuit comparateur mos | |
| EP0153774A1 (fr) | Circuit logique élémentaire réalisé à l'aide de transistors à effet de champ en arséniure de gallium et compatible avec la technologie ECL 100 K | |
| EP0263006B1 (fr) | Circuit amplificateur différentiel | |
| FR2558659A1 (fr) | Circuit de polarisation d'un transistor a effet de champ | |
| FR2573591A1 (fr) | Circuit logique a semi-conducteurs a transistors fet a couplage direct | |
| FR2738424A1 (fr) | Interrupteur analogique basse tension | |
| FR2527399A1 (fr) | Circuit a impedance d'entree, elevee | |
| EP0022015A1 (fr) | Dispositif amplificateur et procédé d'amplification pour audio-fréquences | |
| CA2057824C (fr) | Dispositif de retard reglable | |
| EP0384863B1 (fr) | Circuit de sortie compatible TTL à vitesse de commutation élevée | |
| EP0434495B1 (fr) | Circuit de précharge d'un bus de mémoire | |
| FR2648643A1 (fr) | Circuit d'interface entre deux circuits numeriques de natures differentes | |
| FR2733098A1 (fr) | Amplificateur de courant | |
| WO1998015982A1 (fr) | Thyristor dual normalement passant | |
| FR3134487A1 (fr) | Dispositif de copie d'un courant | |
| FR2734661A1 (fr) | Convertisseur de niveau dynamique d'un dispositif de memoire a semi-conducteurs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |