FR2677832A1 - Dispositif et procede de generation de donnees numeriques de programmation de circuits. - Google Patents
Dispositif et procede de generation de donnees numeriques de programmation de circuits. Download PDFInfo
- Publication number
- FR2677832A1 FR2677832A1 FR9107063A FR9107063A FR2677832A1 FR 2677832 A1 FR2677832 A1 FR 2677832A1 FR 9107063 A FR9107063 A FR 9107063A FR 9107063 A FR9107063 A FR 9107063A FR 2677832 A1 FR2677832 A1 FR 2677832A1
- Authority
- FR
- France
- Prior art keywords
- digital signals
- signals
- circuit
- asic
- periodic digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000000737 periodic effect Effects 0.000 claims abstract description 24
- 238000005070 sampling Methods 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 241000238876 Acari Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Le domaine de l'invention est celui de la programmation de circuits et plus précisément celui des dispositifs et procédés permettant de programmer les modes de fonctionnement de circuits spécifiquement conçus pour une application, encore appelés ASIC (Application Specific Integrated Circuit). Selon l'invention, le dispositif de sélection d'un mode de fonctionnement d'au moins un circuit est du type comprenant des moyens de génération de signaux numériques périodiques symétriques destinés à être appliqués sélectivement à au moins une broche dudit circuit pour la sélection d'un desdits modes de fonctionnement, lesdits signaux numériques périodiques symétriques étant obtenus par une division fréquentielle d'un signal de référence, ledit circuit échantillonnant lesdits signaux numériques périodiques symétriques (S42, S43, S44, S45) générant des signaux périodiques supplémentaires (S46, S47, S48, S49) pour permettre une extension des possibilités de codage desdits modes de fonctionnement, lesdits signaux numériques supplémentaires (S46, S47, S48, S49) étant asymétriques pendant ladite période (T) de temps donnée.
Description
Dispositif et procédé de génération de données numériques de programmation de circuits.
Le domaine de l'invention est celui de la programmation de circuits et plus précisément celui des dispositifs et procédés permettant de programmer les modes de fonctionnement de circuits spécifiquement concus pour une application, encore appelés ASIC (Application Specific Integrated Circuit).
Les ASIC sont des circuits qu'un utilisateur peut programmer à son choix. Ils peuvent être du type précaractérisé, prédiffusé, "Full custom", à réseaux linéaires ou à logique programmable. Les ASIC sont utilisés dans de nombreux domaines, à chaque fois qu'une tâche spécifique peut être contrôlée et gérée par un circuit dédié à cette tâche. Ces circuits présentent les avantages d'être fiables, miniaturisés et incopiables. Le coût de leur étude est généralement élevé et implique une fabrication en séries importantes pour rentabiliser cette étude.
Dans le domaine des télécommunications, les ASIC sont notamment utilisés pour assurer une liaison de contrôle entre un périphérique et une ligne de transmission. On trouve ainsi des cartes interfaces entre des périphériques de types distincts et une ligne de transmission commune, chaque carte interface comportant un ASIC du même type. Afin de pouvoir gérer les différents types de liaisons, dus à la diversité des périphériques, il est nécessaire de programmer chaque ASIC dans un mode correspondant au périphérique qu'il est destiné à piloter. Cette programmation s'effectue à l'aide de broches de 1'ASIC que l'on positionne à des niveaux logiques déterminés ("O" ou "1") suivant le mode de fonctionnement désiré.
La programmation est donc effectuée par cablage à l'aide de pistes conductrices. Chaque carte comprend avantageusement un jeu d'interrupteurs de type DIL (Dual In Line) permettant de sélectionner manuellement un des modes de fonctionnement de chaque ASIC.
Le principal inconvénient de ce type de programmation est qu'il nécessite un nombre important de broches de programmation du mode de fonctionnement de 1'ASIC. En effet, le codage étant effectué en binaire, pour un nombre n de broches de programmation, il n'est possible de n programmer que 2 modes de fonctionnement distincts. Ainsi, pour pouvoir programmer 64 modes de fonctionnement distincts, il est nécessaire de prévoir 6 broches de programmation sur un ASIC, ce qui est coûteux et pose des problèmes d'encombrement. Or, il est fréquent de nécessiter d'un nombre de modes de fonctionnement élevé, les périphériques pouvant être des postes téléphoniques de types distincts (analogique ou numérique) , des lignes de transmission, des terminaux du type Minitel (marque déposée), des télécopieurs, etc.
Une économie du nombre de broches peut être effectuée en transmettant des données de programmation en série, en adressant successivement le circuit à programmer. Ce mode de réalisation n'impose la présence que d'une seule broche de programmation. Il est cependant nécessaire de prévoir un circuit générant ces données série. De plus, ce circuit doit être programmé de manière différente suivant chaque ASIC à programmer et il est donc nécessaire de le programmer. Ce mode de programmation est donc coûteux et ne fait que déplacer le problème de la programmation.
Un autre moyen connu de programmation de circuits consiste à envoyer à chaque circuit à programmer des signaux numériques choisis parmi plusieurs signaux de différentes fréquences fixes, de telle sorte qu'un échantillonnage des signaux reçus au niveau de chaque circuit permette de distinguer les différentes programmations.
La figure 1 représente le principe d'une telle programmation.
On se placera dans le cas de la programmation d'un ASIC dans la suite de cette description.
Le chronogramme de la figure 1 représente un signal Reset, un signal d'horloge d'échantillonnage H et quatre signaux numériques S10, S11, S12 et S13 symétriques c'est-à-dire de rapport cyclique 1. Les signaux S10 et Sll sont en opposition de phase et ont une fréquence sous-multiple du signal d'horloge H, en l'occurence moitié de la fréquence de H. S12 et S13 sont des signaux continus de valeurs logiques respectives "1" et "O". Les signaux S10 à S13 sont générés pour permettre la programmation d'un ASIC ou plus précisément pour sélectionner un mode de fonctionnement de l'ASIC préalablement programmé dans cet ASIC.
Pour faciliter la compréhension, on peut se placer dans le cas d'une programmation synchrone d'une pluralité d'ASIC, comme il sera expliqué par la suite, par une unité centrale générant le signal d'horloge H.
Les signaux S10 à S13 sont sélectivement envoyés sur les broches de programmation de mode de fonctionnement de chaque ASIC. Si ces broches sont au nombre de deux, chaque ASIC reçoit deux des signaux S10 à S13, les signaux appliqués à chaque ASIC étant fonction du mode dans lequel l'ASIC devra fonctionner. Un même signal peut également être appliqué aux deux broches de programmation de chaque ASIC.Ainsi, un premier ASIC recevra par exemple les signaux S10 et S12, un deuxième les signaux S12 et S11 et un troisième les signaux S13 et S11. Le nombre de combinaisons de signaux de programmation possibles est égal à 16, une paire de signaux SxSy étant différente d'une paire SySx comme il sera expliqué par la suite.
Les signaux de programmation S10 à 513 sont pris en compte par les
ASIC sur le signal Reset généré par l'unité centrale, pendant une période T. Chaque ASIC échantillonne alors à intervalles réguliers, par exemple sur les fronts descendants du signal d'horloge, les signaux de programmation qui lui sont envoyés. Les échantillonnages sont effectués aux temps tl et t2 par rapport au temps tO marquant la prise en compte des signaux de programmation par les ASIC. Ainsi, l'ASIC programmé à l'aide des signaux S10 et S12 comprendra les valeurs suivantes : 1010 obtenu en mettant en parallèle les échantillons obtenus et on obtient le mot 11011101. Ce mot binaire est ensuite décodé dans l'ASIC qui entre dans le mode de fonctionnement correspondant à ce mot.
ASIC sur le signal Reset généré par l'unité centrale, pendant une période T. Chaque ASIC échantillonne alors à intervalles réguliers, par exemple sur les fronts descendants du signal d'horloge, les signaux de programmation qui lui sont envoyés. Les échantillonnages sont effectués aux temps tl et t2 par rapport au temps tO marquant la prise en compte des signaux de programmation par les ASIC. Ainsi, l'ASIC programmé à l'aide des signaux S10 et S12 comprendra les valeurs suivantes : 1010 obtenu en mettant en parallèle les échantillons obtenus et on obtient le mot 11011101. Ce mot binaire est ensuite décodé dans l'ASIC qui entre dans le mode de fonctionnement correspondant à ce mot.
De même, 1'ASIC à qui l'on envoie les signaux S12 et S11 entre dans un mode de fonctionnement correspondant au mot binaire 10111011 et 1'ASIC recevant S13 et S11 dans le mode de fonctionnement correspondant au mot binaire 00010001.
Ainsi, chaque ASIC entre dans un mode de fonctionnement déterminé par la fréquence et la forme des signaux qui lui sont appliqués.
Si les ASIC à programmer dans un mode de fonctionnement ne possèdent qu'une seule entrée de programmation, un seul des signaux S10 à S13 sera envoyé dans chaque ASIC. I1 est donc possible de coder chaque broche de programmation d'un ASIC de quatre manières différentes : 1010 (six), 0101 (sil), 1111 (S12), 0000 (S13).
Le principal inconvénient de ce type de codage est qu'il ne permet pas d'obtenir un nombre de modes de programmation très élevé. En effet, l'objectif étant de diminuer le nombre de broches de programmation des
ASIC, il n'est pas possible de sélectionner un nombre important de modes de fonctionnement d'ASIC par cette méthode. Pour 2 broches de programmation, le nombre de combinaisons des signaux d'entrée est seulement de 16, c'est-à-dire que seulement 16 modes différents peuvent être programmés. Cela est largement insuffisant lorsque le nombre de types de périphériques distincts devant pouvoir être gérés par les ASIC est important.
ASIC, il n'est pas possible de sélectionner un nombre important de modes de fonctionnement d'ASIC par cette méthode. Pour 2 broches de programmation, le nombre de combinaisons des signaux d'entrée est seulement de 16, c'est-à-dire que seulement 16 modes différents peuvent être programmés. Cela est largement insuffisant lorsque le nombre de types de périphériques distincts devant pouvoir être gérés par les ASIC est important.
La présente invention a notamment pour objectif de pallier ces inconvénients. Plus précisément, un des objectifs de l'invention est de fournir un dispositif et un procédé de sélection de modes de programmation de circuits permettant un nombre plus important de sélections distinctes que dans l'état de la technique précité.
Un autre objectif de l'invention est de fournir un tel dispositif impliquant la mise en oeuvre d'un nombre de broches de programmation des circuits qui soit limité.
Un objectif complémentaire de l'invention est d'utiliser des moyens simples et peu encombrants permettant une telle programmation.
Ces objectifs, ainsi que d'autres qui apparaltront par la suite, sont atteints grâce à un dispositif de sélection d'un mode de fonctionnement d'au moins un circuit, du type comprenant des moyens de génération de signaux numériques périodiques symétriques destinés à être appliqués sélectivement à au moins une broche dudit circuit pour la sélection d'un desdits modes de fonctionnement, lesdits signaux numériques périodiques symétriques étant obtenus par une division fréquentielle d'un signal de référence, ledit circuit échantillonnant lesdits signaux appliqués sur ses broches pendant une période de temps donnée, caractérisé en ce qu'il comprend des moyens de combinaison desdits signaux numériques périodiques générant des signaux périodiques supplémentaires pour permettre une extension des possibilités de codage desdits modes de fonctionnement, lesdits signaux numériques supplémentaires étant asymétriques pendant ladite période de temps donnée.
Avantageusement, lesdits moyens de génération desdits signaux numériques périodiques et lesdits moyens de combinaison sont compris sur des cartes recevant chacune ledit signal de référence d'une unité centrale de commande.
Préférentiellement, lesdits circuits sont des ASIC identiques programmés pour pouvoir fonctionner selon plusieurs modes de fonctionnement.
L'invention concerne également un procédé de sélection d'un des modes de fonctionnement d'au moins un circuit, mettant en oeuvre un tel dispositif, le procédé consistant à
- diviser la fréquence d'un signal de référence de façon à obtenir des signaux numériques périodiques symétriques dont les fréquences sont des sous-multiples de ladite fréquence
- combiner au moins deux desdits signaux numériques périodiques par une fonction logique de façon à obtenir au moins un signal numérique asymétrique résultant qui soit différent desdits signaux numériques périodiques dans une fenêtre temporelle pendant laquelle ledit circuit échantillonne lesdits signaux numériques
- injecter lesdits signaux numériques asymétriques résultants et/ou lesdits signaux numériques périodiques symétriques dans ledit circuit pour permettre la sélection d'un desdits modes de fonctionnement.
- diviser la fréquence d'un signal de référence de façon à obtenir des signaux numériques périodiques symétriques dont les fréquences sont des sous-multiples de ladite fréquence
- combiner au moins deux desdits signaux numériques périodiques par une fonction logique de façon à obtenir au moins un signal numérique asymétrique résultant qui soit différent desdits signaux numériques périodiques dans une fenêtre temporelle pendant laquelle ledit circuit échantillonne lesdits signaux numériques
- injecter lesdits signaux numériques asymétriques résultants et/ou lesdits signaux numériques périodiques symétriques dans ledit circuit pour permettre la sélection d'un desdits modes de fonctionnement.
Avantageusement, le procédé consiste à utiliser une fréquence dudit signal de référence plus élevée de façon à disposer d'un nombre supplémentaire de signaux numériques périodiques présentant au moins un changement d'état dans une fenêtre temporelle pendant laquelle ledit circuit échantillonne lesdits signaux qui lui sont injectés.
Selon un mode de mise en oeuvre préférentiel, le procédé consiste à utiliser une durée de ladite fenêtre temporelle plus longue de façon à disposer d'un nombre supplémentaire de changements d'état d'au moins un desdits signaux injectés dans ledit circuit pendant ladite fenêtre temporelle.
D'autres caractéristiques et avantages de l'invention apparaltront à la lecture de la description suivante d'un mode de réalisation préférentiel de l'invention, donné à titre explicatif et non limitatif, et des dessins annexés dans lesquels
- la figure 1 représente un chronogramme illustrant la sélection d'un mode de fonctionnement d'un ASIC telle qu'elle est effectuée dans l'état de la technique
- la figure 2 représente un mode de réalisation d'un système de gestion de périphériques raccordés à un canal de transmission à travers des cartes comprenant chacune un ASIC
- la figure 3 est un bloc diagramme d'une carte de la figure 1 comprenant un ASIC
- la figure 4 est un chronogramme représentant un certain nombre de signaux de sélection d'un mode de fonctionnment de 1'ASIC de la figure 3.
- la figure 1 représente un chronogramme illustrant la sélection d'un mode de fonctionnement d'un ASIC telle qu'elle est effectuée dans l'état de la technique
- la figure 2 représente un mode de réalisation d'un système de gestion de périphériques raccordés à un canal de transmission à travers des cartes comprenant chacune un ASIC
- la figure 3 est un bloc diagramme d'une carte de la figure 1 comprenant un ASIC
- la figure 4 est un chronogramme représentant un certain nombre de signaux de sélection d'un mode de fonctionnment de 1'ASIC de la figure 3.
La figure 1 a été décrite précédemment en référence à l'état de la technique.
La figure 2 représente un mode de réalisation d'un système de gestion de périphériques raccordés à un canal de transmission à travers des cartes comprenant chacune un ASIC
Le système de gestion de périphériques est organisé autour d'une unité centrale 20 pilotant des périphériques 30, 31, 32 à travers des interfaces 21, 22, 23. Les données transmises entre les périphériques 30, 31, 32 et l'unité centrale 20 sont véhiculées sur un bus 33, par exemple partagé en intervalles de temps. Les périphériques 30, 31, 32 peuvent être de types distincts. Il peut par exemple s'agir de postes téléphoniques et/ou télématiques commandés chacun de façons différentes.
Le système de gestion de périphériques est organisé autour d'une unité centrale 20 pilotant des périphériques 30, 31, 32 à travers des interfaces 21, 22, 23. Les données transmises entre les périphériques 30, 31, 32 et l'unité centrale 20 sont véhiculées sur un bus 33, par exemple partagé en intervalles de temps. Les périphériques 30, 31, 32 peuvent être de types distincts. Il peut par exemple s'agir de postes téléphoniques et/ou télématiques commandés chacun de façons différentes.
Les différentes fonctions assurées par ces périphériques sont pilotées par des circuits préprogrammés 24, 25, 26 équipant chacun un interface 21, 22, 23. Ces circuits sont tous identiques et la spécificité du périphérique auquel chacun d'eux est raccordé impose la sélection d'un des modes de fonctionnement de chaque circuit 24, 25, 26 . Les circuits 24, 25, 26 sont préférentiellement des ASIC, par exemple de type prédiffusé. Les périphériques 30, 31, 32 sont respectivement raccordés à des ports d'entrée-sortie 27, 28, 29 communiquant avec les ASIC 24, 25, 26 selon le mode de fonctionnement de chaque ASIC. Ces modes de fonctionnement sont sélectionnés simultanément dans chaque ASIC grâce à une liaison 34 véhiculant un signal d'horloge H du type représenté à la figure 1, ce signal d'horloge étant généré par un générateur d'horloge 36 compris dans l'unité centrale 20. Une liaison 35 supplémentaire indiquée en traits discontinus peut également être prévue, comme il sera précisé par la suite. Le signal d'horloge H est injecté à chaque ASIC 24, 25, 26. Un signal Reset non représenté est également véhiculé de l'unité centrale 20 vers chaque ASIC 24, 25, 26.
Le fonctionnement du système sera mieux compris à l'aide de la description suivante des figures 3 et 4.
La figure 3 est un bloc diagramme d'une carte de la figure 1 comprenant un ASIC.
Les interfaces 21, 22, 23 de la figure 2 sont génériquement représentés par un interface 37.
L'interface 37 correspond à un interface de ligne entre le bus de données 33 (figure 2) et le périphérique raccordé au port d'entrée-sortie génériquement noté 41.
Chaque interface 37 comprend un diviseur de fréquence 38, des moyens 39 de combinaison des signaux issus du diviseur 38 et un ASIC 40 communiquant avec le port d'entrée-sortie 41.
L'horloge H est fournie à l'entrée du diviseur de fréquence 38 qui présente sur ses sorties des signaux numériques de fréquences sous-multiples de la fréquence du signal H. On peut ainsi obtenir des signaux de fréquence F/2, F/4, F/8, ... à l'entrée des moyens de combinaison 39. Ces signaux sont symétriques c'est-à-dire que la somme des temps hauts est égale à la somme des temps bas pendant une période.
Leur rapport cyclique est donc de 1.
Les moyens de combinaison 39 sont constitués de portes logiques, par exemple du type ET et inverseuses. Ils traitent une partie des signaux numériques de fréquences multiples présents sur leurs entrées, de façon à présenter en sortie des signaux asymétriques comme représentés en référence à la figure 4. Ces signaux sont ensuite échantillonnés à l'intérieur de l'ASIC 40 par le signal d'horloge H.
Les signaux sont pris en compte par 1'ASIC 40 après détection d'un signal Reset R.
I1 est également possible de véhiculer à l'aide du bus 35 représenté en traits discontinus tout ou partie des signaux numériques de fréquences sous-multiples de l'horloge H. I1 est dans ce cas possible de supprimer le diviseur de fréquence 38 au niveau de chaque interface, cette suppression entrainant cependant la nécessité de câbler un ou plusieurs autres fils entre l'unité centrale 20 et chacun des interfaces du type 37. Les moyens de combinaison 39 peuvent également être intégrés dans l'unité centrale, ces moyens servant alors pour la génération de signaux combinés pour tous les interfaces, au détriment d'un câblage plus important entre l'unité centrale et les interfaces.
La figure 4 est un chronogramme représentant un certain nombre de signaux de sélection d'un mode de fonctionnement de 1'ASIC 40 de la figure 3. Ces signaux peuvent être générés par les moyens de combinaison 39. Le signal S42 est un signal numérique de fréquence moitié de la fréquence du signal d'horloge H. Le signal S43 résulte d'une inversion du signal S42, cette inversion étant réalisée par les moyens de combinaison 39. Le signal S44 a une fréquence moitié de celle du signal
S42. Son inversion par les moyens de combinaison fournit S45. Le signal S46 résulte d'un ET logique entre S43 et S44 et le signal S47 est son inverse.Le signal S49 résulte d'un ET logique entre S42 et S45, le signal S48 étant son inverse.
S42. Son inversion par les moyens de combinaison fournit S45. Le signal S46 résulte d'un ET logique entre S43 et S44 et le signal S47 est son inverse.Le signal S49 résulte d'un ET logique entre S42 et S45, le signal S48 étant son inverse.
La génération des signaux S46 à S49 asymétriques par les moyens de combinaison permet, après échantillonage par 1"ASIC 40 (figure 3), de disposer d'un nombre de codes bien plus important qu'à l'aide du dispositif décrit lors de l'exposition de l'état de la technique (figure 1). Pour la même durée d'échantillonnage (4 coups d'horloge), il est possible d'avoir toutes les combinaisons sur 4 bits en binaire, soit 16 combinaisons différentes sur une seule broche d'un ASIC. Ainsi, il est possible de sélectionner 16 modes de fonctionnement différents lorsque les ASIC ne disposent que d'une broche de programmation de mode.
Avantageusement, les moyens de combinaison 39 de chaque interface d'une carte à l'autre sont semblables et un jeu d'interrupteurs DIL est disposé entre les moyens de combinaison 39 et l'ASIC 40. Un positionnement approprié de ces interrupteurs permet d'établir les connexions appropriées entre 39 et 40 permettant de sélectionner un mode de fonctionnement précis.
L'utilisation de portes logiques est simple et peu coûteuse et les signaux issus du diviseur de fréquence 38 peuvent être utilisés à d'autres applications après avoir servi à sélectionner un mode de fonctionnement.
Bien entendu, si le nombre de broches disponibles sur 1'ASIC est plus important, on disposera d'autant plus de combinaisons possibles.
Le nombre de modes sélectionnables peut également être augmenté, à nombre de broches disponibles égal et à période d'échantillonnage T égaleyen augmentant la fréquence du signal d'horloge H. En effet, si on double cette fréquence, une division supplémentaire du signal d'horloge peut être effectuée. On bénéficie ainsi de deux signaux "de base" supplémentaires (le signal divisé résultant et son inverse) et donc d'un nombre de combinaisons possibles deux fois plus élevé.
Une autre manière d'augmenter le nombre de codages et donc le nombre de modes différents pouvant être sélectionnés, consiste à augmenter la durée T pendant laquelle l'ASIC échantillonne les signaux numériques de sélection de mode. Il peut ainsi y avoir 5, 6 ou même plus d'échantillonnages de ces signaux. Ce mode de réalisation est particulièrement avantageux lorsque le temps de sélection des modes de fonctionnement des ASIC importe peu. Ce cas de figure se rencontre notamment lorsque cette sélection est effectuée une fois pour toutes et n'est pas à renouveler en principe. Il se rencontre par exemple lorsque les interfaces et l'unité centrale sont compris dans un autocommutateur, les interfaces étant alors dédiées à un type de poste téléphonique et/ou télématique donné.
Il est à signaler que l'augmentation de la fréquence du signal d'échantillonnage H peut être combinée à l'augmentation de la durée T d'échantillonnage, sans pour autant combiner les signaux numériques issus de divisions successives du signal d'échantillonnage H pour obtenir des signaux ayant un rapport cyclique différent de 1.
Bien entendu, la présente invention peut s'appliquer à chaque fois qu'il est nécessaire de sélectionner un mode de fonctionnement d'un ensemble de circuits programmés, les modes de fonctionnement pouvant être différents.
L'invention permet d'augmenter le nombre de codages possibles sans augmenter le nombre de broches de programmation des circuits préprogrammés, en mettant en oeuvre une technique simple, peu coûteuse et d'un encombrement réduit.
Claims (6)
1/ Dispositif de sélection d'un mode de fonctionnement d'au moins un circuit, du type comprenant des moyens de génération de signaux numériques périodiques symétriques destinés à être appliqués sélectivement à au moins une broche dudit circuit pour la sélection d'un desdits modes de fonctionnement, lesdits signaux numériques périodiques symétriques étant obtenus par une division fréquentielle d'un signal de référence, ledit circuit échantillonnant lesdits signaux appliqués sur ses broches pendant une période de temps donnée, caractérisé en ce qu'il comprend des moyens (39) de combinaison desdits signaux numériques périodiques symétriques (S42, S43, S44, S45) générant des signaux périodiques supplémentaires (S46, S47, S48, S49) pour permettre une extension des possibilités de codage desdits modes de fonctionnement, lesdits signaux numériques supplémentaires (S46, S47, S48, S49) étant asymétriques pendant ladite période (T) de temps donnée.
2/ Dispositif selon la revendication 1 caractérisé en ce que lesdits moyens (38) de génération desdits signaux numériques périodiques (S42,
S43, S44, S45) et lesdits moyens (39) de combinaison sont compris sur des cartes (21, 22, 23) recevant chacune ledit signal (H) de référence d'une unité centrale (20) de commande.
3/ Dispositif selon l'une quelconque des revendications 1 et 2 caractérisé en ce que lesdits circuits (40) sont des ASIC identiques programmés pour pouvoir fonctionner selon plusieurs modes de fonctionnement.
4/ Procédé de sélection d'un des modes de fonctionnement d'au moins un circuit, mettant en oeuvre un dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il consiste à
- diviser la fréquence d'un signal de référence (H) de façon à obtenir des signaux numériques périodiques symétriques ( S42, S43,
S44, S45) dont les fréquences sont des sous-multiples de ladite fréquence
- combiner au moins deux desdits signaux numériques périodiques (S42, S43, S44, S45) par une fonction logique de façon à obtenir au moins un signal numérique asymétrique (S46, S47, S48, S49) résultant qui soit différent desdits signaux numériques périodiques (S42, S43, S44, S45) dans une fenêtre temporelle (T) pendant laquelle ledit circuit (40) échantillonne lesdits signaux numériques
- injecter lesdits signaux numériques asymétriques (S46,
S47, 848, S49) résultants et/ou lesdits signaux numériques périodiques symétriques (S42, S43, S44, S45) dans ledit circuit (40) pour permettre la sélection d'un desdits modes de fonctionnement.
5/ Procédé selon la revendication 4 caractérisé en ce qu'il consiste à utiliser une fréquence dudit signal de référence (4) plus élevée de façon à disposer d'un nombre supplémentaire de signaux numériques périodiques (S42, S43, S44, S45, S46, 847, S48, S49) présentant au moins un changement d'état dans une fenêtre temporelle (T) pendant laquelle ledit circuit (40) échantillonne lesdits signaux qui lui sont injectés.
6/ Procédé selon l'une quelconque des revendications 4 et 5 caractérisé en ce qu'il consiste à utiliser une durée de ladite fenêtre temporelle (T) plus longue de façon à disposer d'un nombre supplémentaire de changements d'état d'au moins un desdits signaux (S42, S43, S44, S45,
S46, S47, S48, S49) injectés dans ledit circuit (40) pendant ladite fenêtre temporelle (T).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9107063A FR2677832A1 (fr) | 1991-06-11 | 1991-06-11 | Dispositif et procede de generation de donnees numeriques de programmation de circuits. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9107063A FR2677832A1 (fr) | 1991-06-11 | 1991-06-11 | Dispositif et procede de generation de donnees numeriques de programmation de circuits. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2677832A1 true FR2677832A1 (fr) | 1992-12-18 |
Family
ID=9413673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9107063A Pending FR2677832A1 (fr) | 1991-06-11 | 1991-06-11 | Dispositif et procede de generation de donnees numeriques de programmation de circuits. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2677832A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008071675A3 (fr) * | 2006-12-11 | 2008-12-11 | Arcelik As | Circuit de commutation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461237A (en) * | 1967-02-20 | 1969-08-12 | Atomic Energy Commission | Method of encoding binary digital data |
| EP0112951A1 (fr) * | 1982-12-28 | 1984-07-11 | International Business Machines Corporation | Procédé et dispositif de transmission de bits d'information entre microplaquettes |
| US4680485A (en) * | 1985-06-19 | 1987-07-14 | Gould Inc. | Quad-state control signal input circuit |
-
1991
- 1991-06-11 FR FR9107063A patent/FR2677832A1/fr active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461237A (en) * | 1967-02-20 | 1969-08-12 | Atomic Energy Commission | Method of encoding binary digital data |
| EP0112951A1 (fr) * | 1982-12-28 | 1984-07-11 | International Business Machines Corporation | Procédé et dispositif de transmission de bits d'information entre microplaquettes |
| US4680485A (en) * | 1985-06-19 | 1987-07-14 | Gould Inc. | Quad-state control signal input circuit |
Non-Patent Citations (1)
| Title |
|---|
| ELECTRONICS vol. 52, no. 20, 27 Septembre 1979, NEW YORK pages 38 - 39; ARNOLD: 'three level addressing compresses bits to overcome package pin limitations' * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008071675A3 (fr) * | 2006-12-11 | 2008-12-11 | Arcelik As | Circuit de commutation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2880482A1 (fr) | Dispositif de conversion d'un signal transmis en un signal numerique | |
| FR2694828A1 (fr) | Bus d'ordinateur à transfert de paquets. | |
| FR2501437A1 (fr) | Convertisseur serie-parallele | |
| FR2623351A1 (fr) | Circuit de modulation de phase, repeteur le comportant, et ensemble de telecommunications comportant des repeteurs | |
| EP0069183A1 (fr) | Procédé et dispositif pour transmettre des signaux logiques entre microplaquettes | |
| FR2477738A1 (fr) | Appareil de commande et de controle destine a etre utilise entre un poste central de calculateur et des postes terminaux | |
| FR2608299A1 (fr) | Dispositif d'emission de telecommande | |
| EP0120172B1 (fr) | Dispositif d'interface de bus pour un système de traitement de données | |
| EP0166838A1 (fr) | Procédé et dispositif pour détecter une configuration de bits particulière dans un train de bits en série | |
| EP0228528B1 (fr) | Dispositif de mise en oeuvre d'un code à faible disparité accumulée en transmission numérique à haut débit et procédé de codage utilisant un tel dispositif | |
| FR2550671A1 (fr) | Circuit convertisseur analogique-numerique et demodulateur de signaux video modules en argument | |
| FR2689660A1 (fr) | Procédé pour contrôler des lignes de bus et des interfaces de bus bifilaires symétriques et dispositif pour la mise en Óoeuvre du procédé. | |
| EP0905907B1 (fr) | Porte logique OU-exclusif à quatre entrées complémentaires deux à deux et à deux sorties complémentaires, et multiplicateur de fréquence l'incorporant | |
| EP0020255A1 (fr) | Niveau de commutation d'un opérateur pour réseau de commutation de données numériques par paquets | |
| EP0475862A1 (fr) | Compteur/diviseur rapide et application à un compteur avaleur | |
| FR2677832A1 (fr) | Dispositif et procede de generation de donnees numeriques de programmation de circuits. | |
| EP0112951B1 (fr) | Procédé et dispositif de transmission de bits d'information entre microplaquettes | |
| EP0283393A1 (fr) | Dispositif de calcul binaire | |
| FR2517145A1 (fr) | Circuit diviseur a rapport reglable et synthetiseur de frequence | |
| BE1006904A3 (fr) | Procede pour la transmission d'informations sur un support electrique. | |
| EP0196979A1 (fr) | Procédé et dispositif d'insertion d'un signal numérique sur une voie à débit plus élevé | |
| EP1041730B1 (fr) | Module récepteur et récepteur composé de plusieurs modules montés en cascade | |
| FR2570563A1 (fr) | Un reseau local pour transmission de donnees numeriques sur cable telephonique et dispositif permettant la realisation de ce reseau | |
| EP0065460B1 (fr) | Compteur parallèle en circuit intégré MOS et application à la réalisation d'un additionneur binaire | |
| FR2710804A1 (fr) | Dispositif numérique de connexion d'une pluralité de stations de travail sur un réseau local en anneau. |