FR2767590A1 - Dispositif d'enregistrement de messages numeriques embarquable sur aeronef - Google Patents
Dispositif d'enregistrement de messages numeriques embarquable sur aeronef Download PDFInfo
- Publication number
- FR2767590A1 FR2767590A1 FR9710615A FR9710615A FR2767590A1 FR 2767590 A1 FR2767590 A1 FR 2767590A1 FR 9710615 A FR9710615 A FR 9710615A FR 9710615 A FR9710615 A FR 9710615A FR 2767590 A1 FR2767590 A1 FR 2767590A1
- Authority
- FR
- France
- Prior art keywords
- sep
- information
- interfacing
- storing
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0626—Reducing size or complexity of storage systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
La présente invention concerne le domaine des enregistreurs de messages numériques et a plus particulièrement pour objet un dispositif d'enregistrement de données numériques embarquable sur un véhicule, comportant un microprocesseur (1) associés à des moyens (2) de stockage d'informations, des moyens (3) d'interfaçage pour un support (9) de stockage d'informations, des moyens d'interfaçage série, par exemple du type RS232, caractérisé en ce qu'il comporte des moyens (7) d'interfaçage pour messages numériques issus de moyens extérieurs (8), ces moyens (7) comportant des moyens de stockage tampon d'informations.
Description
La présente invention concerne le domaine des enregistreurs de messages numériques et a plus particulièrement pour objet un dispositif, embarquable sur tout type de véhicules, d'enregistrement de signaux numériques appelés aussi messages numériques.
II est connu d'utiliser, à bord des aéronefs, des enregistreurs à cassette magnétique pour enregistrer des messages numériques provenant de différents capteurs.
Ces enregistreurs présentent de nombreux inconvénients. Le débit de stockage des informations est faible, la relecture des informations nécessite un temps long et une station de traitement particulière.
L'un des buts de l'invention est de proposer un dispositif d'enregistrement de données, notamment numériques, permettant de palier ces inconvénients, ce dispositif étant embarquable sur un véhicule, permettant l'enregistrement de messages à haut débit et ne nécessitant pas de moyens de relecture particuliers.
Elle a donc pour objet un dispositif d'enregistrement de données numériques embarquable sur un véhicule, comportant un microprocesseur associé à des moyens de stockage d'informations, des moyens d'interfaçage pour un support de stockage d'informations, des moyens d'interfaçage série, par exemple du type RS232, caractérisé en ce qu'il comporte des moyens d'interfaçage pour messages numériques issus de moyens extérieurs, ces moyens comportant des moyens de stockage tampon d'informations.
Suivant d'autres caractéristiques, un dispositif selon l'invention peut en outre comporter une ou plusieurs des caractéristiques suivantes - les moyens de stockage d'informations comportent principalement une pile FIFO; - les moyens de stockage d'informations comportent une pile FIFO, deux tampons inverseur, un tampon non-inverseur, deux comparateurs 8 bits, un décodeur et un monostable redéclenchable deux voies - les moyens d'interfaçage comportent en outre des moyens de mise en forme des signaux issus des moyens extérieurs - les moyens de mise en forme des signaux issus des moyens extérieurs comportent des moyens d'adaptation du signal issu des moyens de mesure - les moyens de mise en forme des signaux issus des moyens extérieurs comportent des moyens ayant une fonction de monostable non redéclenchable, des moyens ayant une fonction de dérivation et des moyens ayant une fonction de décodage bit; - les moyens ayant une fonction de monostable non redéclenchable comportent un diviseur de fréquence, un multiplexeur, un circuit de verrouillage, un compteur synchrone, une bascule; - les moyens ayant une fonction de décodage bit comportent une bascule et un circuit de verrouillage.
D'autres caractéristiques et avantages de l'invention apparaîtront dans la description détaillée, non limitative, ci-dessous faite en regard des dessins annexés parmi lesquels
- la figure i est un schéma général simplifié de l'invention,
- la figure 2 est un schéma des moyens d'interfaçage
- la figure 3 est un schéma des moyens de mise en forme de signaux,
- la figure 4 est un schéma des moyens de stockage tampon d'informations.
- la figure i est un schéma général simplifié de l'invention,
- la figure 2 est un schéma des moyens d'interfaçage
- la figure 3 est un schéma des moyens de mise en forme de signaux,
- la figure 4 est un schéma des moyens de stockage tampon d'informations.
Dans le cadre de cette variante de réalisation de J'invention, cette dernière comporte d'une part la structure générale d'un micro-ordinateur, à savoir, un microprocesseur 1, des moyens 2 de stockage d'informations par exemple RAM et
EPROM, des moyens 3 d'interfaçage pour un support de stockage, des moyens 4 d'interfaçage série du type RS232, des moyens 5 d'interfaçage du type port imprimante. Elle comporte d'autre part des moyens 6 d'alimentation 28V, des moyens 7 d'interfaçage pour messages numériques issus de moyens extérieurs et un support 9 de stockage d'informations.
EPROM, des moyens 3 d'interfaçage pour un support de stockage, des moyens 4 d'interfaçage série du type RS232, des moyens 5 d'interfaçage du type port imprimante. Elle comporte d'autre part des moyens 6 d'alimentation 28V, des moyens 7 d'interfaçage pour messages numériques issus de moyens extérieurs et un support 9 de stockage d'informations.
Les moyens extérieurs 8 (capteur de température, de pression, caractéristiques du moteur, microphone...) sont connectés aux moyens 7 d'interfaçage et peuvent, à titre d'exemple être constitués par un ou plusieurs capteurs émettant des signaux numériques de type série et possédant une horloge
CLK. Dans le cas où le signal émis serait analogique, un convertisseur analogique/numérique devrait être interposé entre les moyens 7 et 8.
CLK. Dans le cas où le signal émis serait analogique, un convertisseur analogique/numérique devrait être interposé entre les moyens 7 et 8.
Le support 9 de stockage d'informations est constitué par un support informatique de stockage aux normes PCMCIA I, II ou III. Il peut par exemple s'agir d'un disque dur ou de mémoires non volatiles ou sauvegardées par pile suivant les besoins de l'utilisateur.
Compte tenu de son utilisation a bord d'un aéronef, le support est choisi de petite taille et amovible afin de faciliter son exploitation. Dans le but de minimiser le coût il peut être opportun d'utiliser un disque dur d'une capacité d'au moins 100
Moctets.
Moctets.
La connectique est réalisée avec une prise comportant 67 broches et assurant l'alimentation, la connexion aux périphériques et à un ou plusieurs boîtiers de commande 10, ainsi que la liaison pour les messages numériques à enregistrer.
Des liaisons sur ce connecteur précisent le type du message numérique envoyé par les moyens extérieurs 8. Elles sont regroupées dans un système de type bouchons amovibles qui permet de changer de configuration sans intervention interne.
Comme montré sur la figure 2, les moyens 7 d'interfaçage pour messages numériques comportent des moyens 11 de mise en forme des signaux issus des moyens extérieurs 8, des moyens 12 de stockage tampon d'informations.
Les moyens Il de mise en forme des signaux issus des moyens extérieurs 8 sont aptes à recevoir des signaux du type NRZL+H, biphase L, biphase M1 ou biphase MO et, pour ces trois derniers à les transformer en un signal NRZL+H.
Ces moyens 11 comportent des premiers moyens 13, de type connu, d'adaptation du signal issu des moyens de mesure 8. Cette adaptation est du type différentiel RS422 vers TTL 5V.
Ces moyens il comportent en outre des second moyens 14 ayant une fonction de monostable non redéclenchable, des troisième moyens 15 ayant une fonction de dérivation et des quatrième moyens 16 ayant une fonction de décodage bit.
Comme montré sur la figure 3, les seconds moyens 14 comportent un diviseur de fréquence 17, un multiplexeur 18, un circuit de verrouillage 19, un compteur synchrone 20, une bascule 21.
Le circuit de verrouillage 19 comporte 8 entrées activées lorsque l'entrée ST1 est elle-même active. A partir du rythme digital Rd, aussi appelé OSC, de sortie digital du microprocesseur 1, les valeurs des entrées A, B, C et NO à N4 définissent la période de retour à son état initial de la fonction monostable non redéclenchable.
Plus précisément, les valeurs NO à N4 définissent la valeur de M(NO,N1,N2,N3,N4) et celles de A, B, C, celle de D(A,B,C) et N étant définies de la manière suivante:
M(NO,NI,N2,N3,N4) = 31-N/D(S,B,C) mlec
N = INT(10738630 / Bd)
et
7 < N < 32
Dans cet exemple de réalisation, la valeur D(A,B,C) définit une division de tête de la fréquence du signal OSC, qui en l'occurrence est la fréquence des signaux issus du microprocesseur 1, et M(NO,N1,N2,N3,N4) le modulo.
M(NO,NI,N2,N3,N4) = 31-N/D(S,B,C) mlec
N = INT(10738630 / Bd)
et
7 < N < 32
Dans cet exemple de réalisation, la valeur D(A,B,C) définit une division de tête de la fréquence du signal OSC, qui en l'occurrence est la fréquence des signaux issus du microprocesseur 1, et M(NO,N1,N2,N3,N4) le modulo.
Les troisième moyens 15 sont de type connu et ont une fonction de dérivation du signal numérique DATA.
Les quatrième moyens 16 comportent une bascule 22 et un circuit de verrouillage dont les entrées sont les suivantes - a: I'horloge du signal numérique DATA, - b: le signal numérique DATA, - c: la sortie des moyens de dérivation 7, - d,e : les sorties respectives Q et Q de la bascule 21, - f,g : les entrées respectives D et H de la bascule 22, - h,i : les sorties respectives Q et O de la bascule 22, - ST2 : I'adresse de base - les valeurs CO et C1 sont représentatives du type de message d'entrée et lorsque l'entrée ST2 est active, la matrice de connexion est
<tb> Type <SEP> de <SEP> message <SEP> C1 <SEP> CO <SEP> Connexions <SEP> (x,
<tb> NRZL <SEP> + <SEP> H <SEP> O <SEP> O <SEP> a <SEP> , <SEP> k) <SEP> et <SEP> (b
<tb> Biphase <SEP> L <SEP> O <SEP> 1 <SEP> (b, <SEP> f) <SEP> et <SEP> (e, <SEP> g) <SEP> et <SEP> h, <SEP> J) <SEP> <SEP> et <SEP> d, <SEP> k)
<tb> Biphase <SEP> M <SEP> 1 <SEP> O <SEP> (d, <SEP> f) <SEP> et <SEP> (c, <SEP> g) <SEP> et <SEP> h, <SEP> J) <SEP> et <SEP> (e, <SEP> k)
<tb> Biphase <SEP> S <SEP> 1 <SEP> 1 <SEP> (d, <SEP> f) <SEP> et <SEP> (c, <SEP> g) <SEP> et <SEP> (i <SEP> j) <SEP> et <SEP> (d, <SEP> k)
<tb>
En sortie, on obtient un signal numérique au standard NRZL et l'horloge correspondante.
<tb> NRZL <SEP> + <SEP> H <SEP> O <SEP> O <SEP> a <SEP> , <SEP> k) <SEP> et <SEP> (b
<tb> Biphase <SEP> L <SEP> O <SEP> 1 <SEP> (b, <SEP> f) <SEP> et <SEP> (e, <SEP> g) <SEP> et <SEP> h, <SEP> J) <SEP> <SEP> et <SEP> d, <SEP> k)
<tb> Biphase <SEP> M <SEP> 1 <SEP> O <SEP> (d, <SEP> f) <SEP> et <SEP> (c, <SEP> g) <SEP> et <SEP> h, <SEP> J) <SEP> et <SEP> (e, <SEP> k)
<tb> Biphase <SEP> S <SEP> 1 <SEP> 1 <SEP> (d, <SEP> f) <SEP> et <SEP> (c, <SEP> g) <SEP> et <SEP> (i <SEP> j) <SEP> et <SEP> (d, <SEP> k)
<tb>
En sortie, on obtient un signal numérique au standard NRZL et l'horloge correspondante.
Selon une caractéristique préférentielle, les fonctions de monostable non redéclenchable, dérivation et de décodage bit sont réalisées par un circuit logique programmable électriquement (EPLD).
Les moyens 12 de stockage tampon d'informations sont présentés sur la figure 4.
lls comportent une pile FIFO 23, deux tampons inverseur 24,25 (buffer à trois états en sortie), un tampon non-inverseur 26, deux comparateurs 8 bits 27,28, un décodeur 29 et un monostable 30 redéclenchable deux voies.
lls comportent une pile FIFO 23, deux tampons inverseur 24,25 (buffer à trois états en sortie), un tampon non-inverseur 26, deux comparateurs 8 bits 27,28, un décodeur 29 et un monostable 30 redéclenchable deux voies.
La pile FIFO 23 comporte 5 entrées principales - les données respectives NRZL et H du message numérique issues des moyens 11 de mise en forme des signaux issus des moyens extérieurs 8. Ces données sont transmises en série - un signal OE d'autorisation de sortie des données de la pile, - un signal R de lecture de la position du pointeur en vue de la lecture des données stockées dans la pile, - un signal RS de remise à zéro du pointeur en écriture ou en lecture.
Cette pile FIFO 23 comporte trois sorties principales: - deux sorties de type parallèle, I'une concernant l'état de la pile et l'autre les données correspondantes aux signaux NRZL et H.
II est prévu 6 états de la pile FF; signifie que la pile est pleine, FF-I : il manque un mot pour que la pile soit pleine,
AEF : la pile est presque vide ou presque pleine suivant sa valeur,
EF : la pile est vide EF+l : a pile ne comporte qu'un seul mot.
AEF : la pile est presque vide ou presque pleine suivant sa valeur,
EF : la pile est vide EF+l : a pile ne comporte qu'un seul mot.
HF: la pile est à moitié pleine.
- la sortie FF est aussi connectée à l'entrée du monostable 30.
Dans cet exemple de réalisation, I'invention est associée à des cavaliers de programmation disposés non pas directement sur la carte d'interface mais déportés à l'extérieur du boîtier dans un système de bouchons amovibles et associés à la prise à 67 broches. Ils effectuent des connexions ou non à la masse d'un certain nombre de contacts utilisés par les moyens 11.
Ainsi - deux cavaliers donnent le type de message Biphase M, L ou S ou NRZL + Horloge - cinq cavaliers définissent la fréquence de base (valeurs NO à N4) - trois cavaliers donnent le diviseur de la fréquence de base avec un pas en puissance de deux (valeurs A, B et C), - huit cavaliers règlent une adresse de base.
Le boîtier de commande 10 est constitué par une poignée de commande.Elle comporte un interrupteur de mise en route avec voyant vert de contrôle de la tension d'alimentation, ainsi qu'un interrupteur Enregistrement/Pause avec trois voyants V1,
V2, V3 de contrôle ambres.
V2, V3 de contrôle ambres.
Lorsque l'espace est suffisant, il est possible d'adjoindre un boîtier d'affichage au boîtier de commande. Ce boîtier relié au système par une ligne série permet d'afficher en clair divers messages à l'utilisateur et de choisir des fonctions spéciales par l'intermédiaire de menus. Ces menus faisant partie d'un logiciel de commande implanté sur le support 9, certains sont à la disposition de l'utilisateur pour réaliser des fonctions spécifiques d'affichage ou de traitement sur les données contenues dans les messages numériques.
Le fonctionnement normal est indiqué par le voyant vert allumé et les voyants ambres éteints, ce qui respecte la logique aéronautique des voyants.
Le premier voyant ambre Vi s'allume lorsque le système n'est pas en mode enregistrement, soit par action volontaire de l'utilisateur, soit après une coupure d'alimentation.
Le voyant V2 s'allume lorsqu'un défaut est détecté par exemple au niveau des moyens d'interfaçage 7.
Le voyant V3 s'allume pour indiquer que le support d'enregistrement est pratiquement plein, ou à la mise en route lorsque le support est absent, mal inséré ou défectueux.
Par ailleurs, Je coeur du système étant une carte de type PC, il ;es;t possible de connecter au système un clavier et un écran standards de type PC.
Conjointement employée avec un support PCMCIA contenant des utilitaires, cette configuration permet de tester l'ensemble des fonctions du système qui se comporte alors comme un micro-ordinateur standard. II est également possible de tester les moyens de l'invention par exploitation des données contenues dans le message numérique. Outre la mise au point et le dépannage, cette configuration permet d'exploiter hors site habituel les données enregistrées à la simple condition d'avoir préparé le support d'enregistrement pour cela.
Un logiciel de commande stocké dans les moyens d'enregistrement 9 est chargé dans le microprocesseur 1. II réalise trois fonctions principales : la gestion du système, la gestion des messages numériques dont notamment leur enregistrement sur les moyens d'enregistrement 9.
Dans le cadre de la gestion du système, il assure l'initialisation du système, le déroulement des tâches et la gestion du dialogue avec l'utilisateur. L'architecture choisie pour le système a permis d'écrire ce logiciel en langage évolué (PASCAL).
L'ensemble des fonctions de gestion des périphériques est assuré par le système d'exploitation DOS classique des PC. Cela permet un développement rapide avec d'excellents outils de mise au point sur un micro ordinateur type PC avec juste un test de mise au point finale dans le système.
Selon un mode de réalisation particulier, le logiciel comporte un module de validation du message numérique. Celui-ci peut par exemple traiter les messages numériques MIC qui suivent la norme IRIG ou ceux à cycle variable de type DANIEL.
La validation consiste à reconnaître une suite particulière de bits appelée mot de synchronisation qui apparaît à intervalle régulier dans le message, puis à retrouver les mots d'identification pour synchroniser les cycles longs des messages MIC aux normes IRIG. En fonction des données qu'il possède sur le message, le logiciel peut alors reconstituer les mots et les cycles de mesures du message avant de les écrire.
Lorsque le support d'enregistrement 9 consiste en un disque dur PCMCIA, la présence de vibrations ou d'un facteur de charge important interrompt l'écriture sur ce support : le disque se met alors en attente et le système est bloqué tant que l'environnement n'est pas favorable. Ces temps d'attente peuvent atteindre quelques secondes. Cette temporisation se passe dans les basses couches du système d'exploitation. II n'y a pas de compte rendu au programme de haut niveau ayant fait la demande d'écriture et le logiciel se retrouve arrêté. Suivant la cadence d'entrée du message numérique, il est alors possible de perdre des données. En effet, la partie du logiciel assurant le vidage de la pile n'est plus exécutée, ce qui peut entraîner un débordement de cette dernière. Dans le but de miniaturiser les moyens de l'invention il n'a pas été envisagé, dans le cadre de cette variante de réalisation, d'augmenter la taille de la pile mais plutôt d'exécuter la partie lecture de la pile à cadence régulière, grâce au déroutement d'une interruption du système. Cette interruption intervient 18 fois par seconde et assure le vidage de la pile dans une zone réservée des moyens de stockage 2. Elle est prioritaire par rapport à celle qui gère l'écriture sur le disque 9. Il ne peut plus ainsi y avoir de débordement de la pile 23.
L'effet global revient à augmenter la taille de mémorisation des données issues du message numérique, mais avec un fonctionnement plus sûr. L'utilisation de la mémoire principale RAM du microprocesseur permet d'atteindre un coût très inférieur à celui de l'augmentation de la mémoire de la pile. De plus la taille de cette zone de mémoire tampon peut être adaptée par le logiciel de commande en fonction de la cadence du message d'entrée, afin d'optimiser le fonctionnement du système.
Lors du démarrage du logiciel, celui-ci initialise l'environnement, les moyens d'interfaçage 7 et les variables utiles. Puis est effectuée la lecture des paramètres définissant le message à lire dans le registre correspondant. Le logiciel teste alors la place restante sur le support d'enregistrement 9 et, si elle est suffisante, met à jour les descripteurs du message sur le support 9.
II y a ensuite ouverture du fichier d'écriture sur le support PCMCIA, allocation des divers tampons réservés en mémoire et installation du module de lecture de la pile de la carte interface sous interruption. Le fonctionnement de ce module devient alors asynchrone. La communication entre le programme principal et le module de lecture se fait au travers de pointeurs communs.
La suite du programme constitue une boucle sans fin composée du module de validation et d'interprétation du message numérique suivi du module d'écriture sur le support PCMCIA et du test des actions de l'utilisateur sur le boîtier de commande 10. La fin du programme est provoquée soit par coupure de l'alimentation soit par action volontaire de l'utilisateur.
Par ailleurs, avec les routines classiques du système d'exploitation DOS, toute coupure d'alimentation entraîne généralement la perte de données, soit parce qu'elles n'ont pas été physiquement enregistrées sur le support, soit parce que le système n'a pas mis ses pointeurs de fichiers à jour.
Ceci étant inadmissible pour un enregistreur de données, une procédure spéciale nécessitant un pré-marquage du support à été utilisée.
Le support PCMCIA doit donc être préparé avant utilisation. Ce n'est pas une contrainte trop importante puisque cette phase ne dure que quelques dizaines de secondes. Elle permet également de mettre à jour les divers descripteurs des messages numériques que le système peut être amené à rencontrer. Un utilitaire fonctionnant sur micro-ordinateur de type PC permet à l'utilisateur de préparer son support et d'effacer les essais précédents s'il le désire.
Cette procédure spéciale consiste au pré-marquage d'un fichier d'enregistrement dont la longueur est à la discrétion de l'utilisateur en fonction de ses besoins. Ce pré-marquage réserve sur le support des tables de mots informatiques dont la taille a été optimisée pour favoriser la vitesse d'écriture. Cette opération, menée la première fois sur un support vierge permet de rendre ces tables physiquement contiguës. Ceci assure une bonne vitesse d'accès en écriture pour toute la durée de vie du support.
Le module d'enregistrement n'utilise pas un sous programme classique d'ouverture de fichier en écriture, mais un sous-programme de modification d'un fichier déjà existant. Ainsi, même en cas d'interruption du programme ou de coupure d'alimentation, les données précédemment enregistrées sont conservées.
Ce type de fonctionnement permet également d'effectuer plusieurs enregistrements de messages numériques différents sur le même fichier. La mise à jour des descripteurs permet de les reconnaître, et le module d'enregistrement s'assure toujours qu'il n'efface pas les données précédentes. A la relecture, un compte rendu du nombre de mise en route du système permet de retrouver les différents essais.
Grâce aux bouchons identifiants le message et l'essai, le système identifie l'aéronef ou le véhicule porteur parmi les 255 possibles dont la description se trouve sur le support. Le bloc en tête comporte toutes les informations utiles sur l'essai et le porteur ainsi que toutes les données permettant d'interpréter les enregistrements.
Ainsi, aussitôt après l'exécution de l'essai, les enregistrements sont directement exploitables sur un micro-ordinateur type PC muni de l'interface de lecture et des utilitaires adéquats. Le temps d'attente correspondant à la relecture de l'essai sur les enregistreurs de type magnétique a ainsi disparu. Les microordinateurs portables modernes possèdent une interface PCMCIA. II est donc possible à l'utilisateur de dépouiller les enregistrements hors site habituel sans avoir à transporter de lourds et coûteux moyens de relecture.
Lors de la mise en route, le système est entièrement testé de façon interne puis s'initialise suivant la configuration choisie qui est stockée dans les moyens 2 de stockage d'informations de type EPROM. Ensuite, le système exécute un programme aussi contenu dans les moyens 2 de stockage d'informations de type
EPROM.
EPROM.
Ce programme
- installe le système d'exploitation (type DOS PC), et la configuration des interfaces spécifiques,
- teste la présence et la configuration du boîtier de commande,
- teste la présence et le bon fonctionnement du support PCMCIA.
- installe le système d'exploitation (type DOS PC), et la configuration des interfaces spécifiques,
- teste la présence et la configuration du boîtier de commande,
- teste la présence et le bon fonctionnement du support PCMCIA.
Si l'ensemble des initialisations s'est déroulé correctement, le système exécute alors le logiciel de commande installé sur le support d'enregistrement 9 qui prépare l'environnement du système puis lance le programme d'enregistrement.
Ce fichier de commande est modifiable par l'utilisateur. Ce dernier peut notamment définir le type de message à enregistrer, le type de la carte d'interface utilisée, voire un autre type de fonction que l'enregistrement. Cette possibilité est d'ailleurs utilisée à des fins de mise au point afin de lancer des programmes de test du système ou des programmes d'analyse de trames du message numérique reçu.
Les moyens d'interfaçage 7 respectent les normes PC104 du point de vue des connexions et des interfaces mécanique et électrique avec le bus du microprocesseur 1.
Ces moyens d'interfaçage effectuent la liaison entre un message numérique série type MIC (Message à impulsions codées) et le microprocesseur par l'intermédiaire du bus. Cette liaison s'effectue en trois étapes. La première est la synchronisation primaire effectuée par les moyens il et qui permet de retrouver l'horloge bit dans le message et ainsi de lire au bon moment chaque bit du message numérique envoyé. La deuxième, réalisée par les moyens il mémorise ces bits dans la pile FIFO 23 à double entrée. La troisième étape est constituée par la gestion des messages numériques, le microprocesseur 1 extrayant les données de la pile 23 à sa propre cadence via le bus de liaison. Un ensemble de cavaliers permet de programmer le type de message, ainsi que la cadence.
Les renseignements fournis aux moyens d'interfaçage 7 sont la fréquence des bits et le type de codage du message. Ce sont des informations de très bas niveau.
L'interprétation du contenu du message se faisant par logiciel, ceci permet de réaliser une carte de petites dimensionsJ à un coût .tr.è.s f.aible et compatible avec la plupart des messages numériques. Les types de messages reconnus sont, dans cet exemple de réalisation, NRZL + Horloge, Biphase L, Biphase M et Biphase S.
La synchronisation primaire consiste à retrouver l'horloge bit dans le flot du message numérique d'entrée. Le principe s'appuie sur l'existence de fronts systématiques présents dans la procédure de codage Biphase. En effet, le Biphase
L présente un front systématique à mi bit et un front de codage aléatoire en début de bit. Les Biphases M et S présentent des fronts systématiques en début de bit et un front de codage à mi bit.
L présente un front systématique à mi bit et un front de codage aléatoire en début de bit. Les Biphases M et S présentent des fronts systématiques en début de bit et un front de codage à mi bit.
Les moyens 14 réalise une fonction de monostable non redéclenchable dont la période est programmée à 75 % de la période bit CLK. Le système glisse d'un front à l'autre et finit par se caler sur les fronts systématiques en absorbant les fronts aléatoires. Une horloge synchrone du message d'entrée est ainsi reconstruite. Les moyens 15 et 16 permettent ensuite de recréer un codage type NRZL.
Ainsi, quel que soit le type de codage d'entrée, le message est remis sous forme NRZL avec horloge H de lecture. L'ensemble de la synchronisation est réalisé à l'aide de circuits logiques classiques et ainsi intégrable pour la série dans un seul circuit logique électriquement programmable. Cette intégration facilite la miniaturisation des moyens d'interfaçage.
L'horloge de fonctionnement est extraite de l'horloge du PC à travers un circuit diviseur programmable. Le pas est fixé en fonction du dispositif émetteur du message numérique à enregistrer. Les liaisons contenues dans les bouchons extérieurs permettent de fixer la période de l'horloge en fonction de celle du système émetteur.
Une fois l'horloge H extraite, chaque bit du message est stocké en série dans une pile de 4096 octets à double accès de type FIFO (First In First Out). L'entrée de cette pile s'effectue en série au rythme du message numérique. Le vidage de la pile est effectué en parallèle, sur des mots de 8 bits par le microprocesseur 1.
Le dispositif selon l'invention permet d'effectuer la liaison entre un message numérique série type message à impulsions codées (MIC ou PCM en anglais) et le support d'enregistrement 9.
Ce principe de pile à double accès permet de ne pas interrompre le microprocesseur 1 à chaque bit ce qui serait désastreux en.terme de rendement de fonctionnement. Le vidage s'effectue en parallèle et directement sur le bus du PC et permet de lire rapidement les données par paquets. Ceci permet un meilleur fonctionnement pour le microprocesseur. La seule règle à respecter par le logiciel est d'assurer un vidage globalement plus rapide que la cadence régulière de remplissage de la pile par le message numérique.
Si la pile atteint sa valeur maximale de remplissage, les moyens de l'invention assurent automatiquement le vidage des octets les plus anciens afin que la pile contienne toujours les données les plus récentes.
Le dialogue entre les moyens d'interfaçage 7 et le microprocesseur 1 s'effectue via le bus de liaison. Les moyens d'interfaçage 7 possèdent quatre adresses dans l'espace d'adressage du microprocesseur 1. L'adresse de base est programmable par cavaliers. La première adresse est à lecture seule et permet de récupérer les données de la pile. La deuxième adresse est à lecture seule et permet de lire l'état de la pile. La troisième permet de récupérer la configuration du message et l'identification du porteur données par les bouchons externes. La quatrième effectue une réinitialisation de la pile 23 et de ses compteurs.
Une initialisation par écriture à l'adresse trois est nécessaire en début de fonctionnement. Le processeur peut ensuite tester le niveau de remplissage de la pile par le mot d'état à l'adresse deux. Une fois le niveau de remplissage jugé suffisant, le transfert s'effectue par une boucle de lecture de la pile par le microprocesseur au travers du registre d'adresse.
Claims (13)
1. Dispositif d'enregistrement de données numériques embarquable sur un véhicule, comportant un microprocesseur (1 ) associés à des moyens (2) de stockage d'informations, des moyens (3) d'interfaçage pour un support (9) de stockage d'informations, des moyens d'interfaçage série, par exemple du type RS232, caractérisé en ce qu'il comporte des moyens (7) d'interfaçage pour messages numériques issus de moyens extérieurs (8), ces moyens (7) comportant des moyens (12) de stockage tampon d'informations.
2. Dispositif selon la revendication 1, caractérisé en ce que les moyens (12) de stockage d'informations comportent principalement une pile FIFO 23.
3. Dispositif selon la revendication 2, caractérisé en ce que les moyens de stockage d'informations comportent une pile FIFO (23), deux tampons inverseur (24,25) , un tampon non-inverseur (26), deux comparateurs 8 bits (27,28), un décodeur (29) et un monostable (30) redéclenchable deux voies.
4 Dispositif selon l'une quelconque des revendications 1 à 3, c.aractérisé .en ce que les moyens d'interfaçage comportent en outre des moyens (11) de mise en forme des signaux issus des moyens extérieurs (8).
5. Dispositif selon la revendication 4, caractérisé en ce que les moyens (11) comportent des moyens (13) d'adaptation du signal issu des moyens de mesure.
6. Dispositif selon l'une quelconque des revendications 4 et 5, caractérisé en ce que les moyens (11) comportent des moyens (14) ayant une fonction de monostable non redéclenchable, des moyens (15) ayant une fonction de dérivation et des moyens (16) ayant une fonction de décodage bit.
7. Dispositif selon la revendication 6, caractérisé en ce que les moyens (14) comportent un diviseur de fréquence (17), un multiplexeur (18), un circuit de verrouillage (19), un compteur synchrone (20), une bascule (21).
8. Dispositif selon la revendication 6, caractérisé en ce que les moyens (16) comportent une bascule (22) et un circuit de verrouillage.
9. Dispositif selon l'une quelconque des revendications 4 à 8, caractérisé en ce que les moyens (11) sont constitués par un circuit logique programmable électriquement.
10. Dispositif selon l'une quelconque des revendications 1 et 9, caractérisé en ce que le support (9) de stockage d'informations est constitué par un support informatique de stockage aux normes PCMCIA I, II ou lil.
11. Procédé pour enregistrer des messages numériques issus de moyens extérieurs (8) mis en oeuvre par un dispositif selon l'une quelconque des revendications i à 10, caractérisé en ce qu'il consiste: - à stocker les messages dans une pile, - à extraire à cadence régulière ces messages de la pile et à les stocker dans les moyens de stockage d'information (2) associés au microprocesseur, - à extraire les informations des moyens de stockage (2) et à les stocker sur le support d'enregistrement (9).
12. Procédé d'enregistrement selon la revendication 11, caractérisé en ce qu'il comporte une étape supplémentaire consistant à vider automatiquement la pile lorsqu'elle est pleine.
13. Procédé selon l'une quelconque des revendications 11 et 12, caractérisé en ce qu'il comporte une étape préalable de pré-marquage du support (9) de stockage d'informations.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9710615A FR2767590B1 (fr) | 1997-08-25 | 1997-08-25 | Dispositif d'enregistrement de messages numeriques embarquable sur aeronef |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9710615A FR2767590B1 (fr) | 1997-08-25 | 1997-08-25 | Dispositif d'enregistrement de messages numeriques embarquable sur aeronef |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2767590A1 true FR2767590A1 (fr) | 1999-02-26 |
| FR2767590B1 FR2767590B1 (fr) | 2001-08-31 |
Family
ID=9510470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9710615A Expired - Fee Related FR2767590B1 (fr) | 1997-08-25 | 1997-08-25 | Dispositif d'enregistrement de messages numeriques embarquable sur aeronef |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2767590B1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019964A (en) * | 1986-08-27 | 1991-05-28 | Nissan Motor Co., Ltd. | Device for interfacing data communications |
| FR2712106A1 (fr) * | 1993-11-02 | 1995-05-12 | Vallade Patrick | Dispositif d'enregistrement du type destiné à être placé sur un véhicule automobile routier. |
| US5598156A (en) * | 1995-01-13 | 1997-01-28 | Micron Display Technology, Inc. | Serial to parallel conversion with phase locked loop |
-
1997
- 1997-08-25 FR FR9710615A patent/FR2767590B1/fr not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019964A (en) * | 1986-08-27 | 1991-05-28 | Nissan Motor Co., Ltd. | Device for interfacing data communications |
| FR2712106A1 (fr) * | 1993-11-02 | 1995-05-12 | Vallade Patrick | Dispositif d'enregistrement du type destiné à être placé sur un véhicule automobile routier. |
| US5598156A (en) * | 1995-01-13 | 1997-01-28 | Micron Display Technology, Inc. | Serial to parallel conversion with phase locked loop |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2767590B1 (fr) | 2001-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2626402A1 (fr) | Procede et systeme pour controler ou tester fonctionnellement a grande vitesse et avec une grande precision des memoires se trouvant dans des unites a microprocesseurs | |
| EP0607133B1 (fr) | Carte a memoire | |
| FR2471652A1 (fr) | Procede et systeme d'entree/sortie de donnees | |
| FR2503899A1 (fr) | Procede et dispositif de transmission de donnees numeriques | |
| EP0012664A1 (fr) | Dispositif de détection automatique de la capacité de mémoire d'un système de traitement ou de transmission de l'information | |
| EP0540427A1 (fr) | Circuit d'interface pour carte à circuit intégré | |
| EP0938048B1 (fr) | Procédé de transfert de données en série, et interface de bus série synchrone mettant en oeuvre un tel procédé | |
| EP0020255B1 (fr) | Niveau de commutation d'un opérateur pour réseau de commutation de données numériques par paquets | |
| FR2849228A1 (fr) | Dispositif de transfert de donnees entre deux sous-systemes asynchrones disposant d'une memoire tampon | |
| FR2594984A1 (fr) | Element a carte de circuits integres pour dispositif de traitement de donnees | |
| FR2767590A1 (fr) | Dispositif d'enregistrement de messages numeriques embarquable sur aeronef | |
| EP0464768B1 (fr) | Module interface de transfert de données | |
| EP0279738A1 (fr) | Dispositif de test de circuit électrique et circuit comportant ledit dispositif | |
| EP0635789A1 (fr) | Circuit intégré du type microcontroleur à mémoire morte contenant un programme générique, notamment de test, station de test et procédé de fabrication correspondants | |
| WO2003107185A1 (fr) | Procede et systeme de gestion des evenements____________________ | |
| CA2067902C (fr) | Procede et dispositif de detection et de controle du gabarit de messages numeriques transmis a un dispositif de reception | |
| FR2728122A1 (fr) | Systeme de multiplexage par paquets adaptatif par calcul d'echeances dynamiques | |
| CA2067890A1 (fr) | Procede et dispositif de selection d'informations utilisables par une unite locale reliee a un systeme de transmission numerique | |
| EP0683455A1 (fr) | Circuit intégré comprenant des moyens pour arrêter l'exécution d'un programme d'instructions quand une combinaison de points d'arrêt est vérifiée | |
| EP1570356B1 (fr) | Dispositif de surveillance a memoire tampon optimisee | |
| EP1554653B1 (fr) | Transmission de messages numeriques de repetition entre un circuit de surveillance de microprocesseur et un outil d'analyse | |
| FR2793327A1 (fr) | Procede de recuperation d'informations de fonctionnement ou d'erreur de modules logiciels d'un logiciel embarque dans un appareil numerique et appareil numerique associe | |
| EP0441707B1 (fr) | Coupleur de bus série | |
| EP0589743A1 (fr) | Dispositif modulaire permettant le couplage et le multiplexage de bus de différents types | |
| EP1942415A1 (fr) | Système et procédé de détermination des performances d'un réseau d'interconnexions sur puce. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20110502 |
