FR2777385A1 - Eclateur vertical pour circuits microelectroniques et son procede de fabrication - Google Patents
Eclateur vertical pour circuits microelectroniques et son procede de fabrication Download PDFInfo
- Publication number
- FR2777385A1 FR2777385A1 FR9901994A FR9901994A FR2777385A1 FR 2777385 A1 FR2777385 A1 FR 2777385A1 FR 9901994 A FR9901994 A FR 9901994A FR 9901994 A FR9901994 A FR 9901994A FR 2777385 A1 FR2777385 A1 FR 2777385A1
- Authority
- FR
- France
- Prior art keywords
- layer
- spark gap
- conductive
- gap assembly
- assembly according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
L'invention concerne un assemblage d'éclateur qui convient pour une utilisation dans des circuits électroniques. L'éclateur comprend une première couche au moins partiellement conductrice (42), une seconde couche au moins partiellement conductrice (44), un matériau non conducteur (48) positionné entre ladite première couche et ladite seconde couche en maintenant une relation d'espacement vertical entre elles et au moins une ouverture ménagée dans au moins l'une desdites première et seconde couches, ledit matériau non conducteur (48) étant ôté de ladite couche comportant ladite au moins une ouverture et ainsi, un espace vertical est formé entre et communique avec chaque dite couche (42, 44). Un tel éclateur vertical est adapté pour des circuits électroniques utilisant du polysilicium. L'assemblage d'éclateur permet la dissipation de tensions plus élevées lors d'une décharge d'étincelle sans mettre en court-circuit le circuit.
Description
La présente invention concerne un agencement permettant d'alléger les
effets nuisibles de décharges électrostatiques dans des circuits électroniques et plus particulièrement, la présente invention concerne un éclateur vertical qui convient pour une utilisation dans des circuits microélectroniques. Les éclateurs ont été proposés antérieurement dans l'art dans le but de contrer des décharges électrostatiques sur des circuits intégrés. Les agencements précédents utilisaient de l'aluminium mais cependant, du fait des propriétés physiques du métal et tout particulièrement du fait que son point de fusion bas aboutissait à un transport de masse au travers des oxydes et des diélectriques et que ceci s'est avéré poser problème, le choix de l'aluminium s'est avéré
être un choix non réaliste dans la pratique.
Une autre limitation rencontrée dans ce domaine concerne le contrôle de la tension de claquage. Les éclateurs sont typiquement latéraux et sont formés au moyen de techniques de photogravures. Ce processus rend les tolérances difficiles à contrôler, ce qui conduit à
des problèmes au niveau de la formation d'éclateurs courts.
Pour finir, des limitations au niveau du fonctionnement satisfaisant d'éclateurs dans des modules en plastique apparaissent
parce que l'air à l'intérieur de l'espace est déplacé par le plastique.
Le contexte de l'invention ayant été ainsi décrit, référence sera maintenant faite aux dessins annexés qui représentent les modes de réalisation préférés et parmi ces dessins: la figure 1 est une vue en plan d'un agencement d'éclateur de l'art antérieur; la figure 2a est une coupe transversale d'un circuit intégré la figure 2b est une vue en élévation d'extrémité de la figure 2a; la figure 3a est une vue en plan d'un premier mode de réalisation de la présente invention; la figure 3b est une vue de côté de la figure 3a; la figure 4a est une vue en plan d'un second mode de réalisation de la présente invention; la figure 4b est une coupe transversale de la figure 4a la figure 5 est une vue en plan d'un autre mode de réalisation de la présente invention; la figure 6a est une vue en plan de dessus d'un autre mode de réalisation de la présente invention; la figure 6b est une coupe transversale de la figure 6a; la figure 7a est une vue en plan de dessus d'encore un autre mode de réalisation de la présente invention o une structure d'éclateur est représentée comme incorporant un agencement métal sur N+; la figure 7b est une vue en plan de dessus d'encore un autre mode de réalisation de la présente invention o une structure d'éclateur est représentée comme incorporant un agencement différent métal sur N+; la figure 7c est une vue en plan de dessus de l'agencement qui inclut deux métaux conducteurs; la figure 7d est l'agencement qui inclut un métal sur un polysilicium; la figure 7e est l'agencement qui inclut un métal sur un polysilicium de grille; la figure 7f est un autre agencement métal sur polysilicium; la figure 7g est un autre agencement polysilicium de grille sur substrat N; la figure 7h est un autre agencement polysilicium sur substrat N; la figure 7i est un autre agencement métal sur polysilicium de grille; et la figure 7j est un autre agencement polysilicium sur puits P. Des mêmes index de référence utilisés dans le texte permettent
de repérer des éléments identiques ou similaires.
Par report maintenant aux dessins, la figure 1 représente un assemblage d'éclateur latéral typique indiqué de façon globale par un index de référence 10 o des bandes en métal 12 et 14 sont placées, de façon appropriée, très près l'une de l'autre pour une connexion sur des points nodaux dans un circuit (non représenté) destiné à être protégé par l'éclateur. L'espace d'étincelle de l'éclateur est de façon
générale indiqué par un index de référence 16.
La figure 2a représente une coupe transversale d'un circuit intégré typique comportant une couche de passivation 18, une couche métallique 20, une couche diélectrique 22, une couche métallique de premier niveau 24, une couche de pyroverre 26, une couche de polysilicium (ou silicium polycristallin) de second niveau 28, une couche d'oxyde de condensateur 30, une couche de polysilicium de premier niveau 32, une couche d'oxyde thermique 34, une couche de diffusion 36 et une couche de substrat 38. Par report à la figure 2b (art antérieur), la mise en oeuvre d'un éclateur vertical met en jeu un composant latéral indiqué au sens large au moyen d'un index de
référence 40, et ceci introduit des erreurs d'alignement.
Ce problème a été allégé au moyen de l'invention, et par report maintenant à la figure 3a est représenté un premier conducteur dans une première couche 42 qui entoure et chevauche un second conducteur 44. Cet agencement vertical évite le problème d'alignement mis en exergue en relation avec la figure 2b. La figure 3b représente l'agencement de la figure 3a selon une section en coupe pour assurer une vision plus importante de détails et elle illustre l'éclateur vertical 46
formé entre une couche conductrice 42 et une couche conductrice 44.
Dans chaque cas, les couches conductrices 42 et 44 comportent un matériau isolant 48 positionné entre elles, et obtenu par une opération
de gravure (ce qui fera l'objet d'une discussion davantage détaillée ci-
après), le matériau isolant autour de l'ouverture entre les deux couches peut être ôté afin de créer un espace ouvert entre les deux couches 42
et 44.
La figure 4a représente un autre mode de réalisation de l'invention o la couche conductrice 44 inclut une ouverture 50. Le matériau isolant 48 est ôté au voisinage du trou 50, d'o ainsi la constitution de l'espace d'air vertical représenté plus clairement selon la coupe transversale de la figure 4b. De cette manière, l'espace d'air est formé entre le côté inférieur du trou 50 et la plaque inférieure formée par la couche conductrice 44. Il apparaîtra à l'homme de l'art que cet agencement pourrait être aisément inversé. Cette structure permet d'obtenir un éclateur vertical présentant l'avantage d'assurer un espace d'air bien contrôlé et si nécessaire extrêmement petit qui peut être de l'ordre de quelques nanomètres. L'épaisseur de la couche isolante 48 peut être utilisée pour établir la tension de l'éclateur en fonction de l'utilisation attendue de l'éclateur. L'ouverture 50 est utilisée pour exposer l'isolant sous-jacent à un processus permettant d'ôter I'isolant de la région du trou 50 afin de former un espace d'air entre les deux conducteurs 42 et 44. Des procédés appropriés tels qu'une gravure ou que d'autres procédures connues peuvent être utilisés pour obtenir ce résultat. L'ouverture 50 peut également servir à exclure un matériau de mise sous module de l'espace si elle est rendue
suffisamment étroite (< 1 pm).
A titre d'altemrnative, comme représenté sur la figure 5, dans le contexte d'un circuit intégré (non représenté), la plaque inférieure pourrait être un premier niveau de métal 52 séparé d'une seconde couche de métal 54 par un diélectrique 56, comme représenté selon une ligne en pointillés. Des diélectriques doubles apparaîtront aisément à l'homme de l'art comme envisageables. Selon cet agencement, l'éclateur ou ouverture représenté au moyen d'un index
de référence 57 se présente sous la forme d'une fente étroite.
De nombreuses mises en oeuvre sont possibles et celle sélectionnée dépendra de l'application attendue, le facteur essentiel étant constitué par la dimension de l'éclateur vertical. Dans par exemple des applications de décharge haute tension dans un module en plastique, référence sera faite aux figures 6a et 6b. Selon le mode de réalisation représenté, I'agencement inclut une couche en polysilicium 58 comportant une fente étroite 60 gravée au travers jusqu'à l'oxyde sous-jacent indiqué de façon générale au moyen d'un index de référence 62 et comprenant la seconde couche conductrice dans cet exemple. L'agencement est exposé à un agent de gravure afin d'ôter un matériau d'isolation 64 entre la fente 60 de la couche 58 et la couche 62 pour ainsi former l'éclateur 66. Lors d'une décharge électrostatique, un champ électrique est développé entre la périphérie de la fente 60 et la plaque inférieure 64. Une avalanche ou un claquage diélectrique du gaz dans l'éclateur 66 se produira (en fonction de la dimension de I'éclateur), ce qui conduira à une décharge électrique faible entre les plaques 58 et 62. La tension de claquage est rendue inférieure au seuil d'endommagement du composant à protéger (non représenté) et aucun endommagement au niveau du circuit n'en résultera. L'une ou l'autre des plaques 58, 62 ou les deux peuvent être
conçues afin de limiter l'énergie dissipée dans la région d'éclateur 66.
Il a été trouvé qu'un éclateur vertical peut être construit entre n'importe quelles deux couches conductrices ou semiconductrices sur un circuit intégré. La disponibilité des couches conductrices et les espacements varieront d'un processus à un autre. Les figures 7a à 7j représentent d'autres exemples pour l'utilisation de processus de circuit intégré à polysilicium ou métal double. Selon les modes de réalisation des figures 7a à 7j, la couche conductrice est représentée par un index de référence 52, une couche conductrice 2 est représentée par un index de référence 54, I'éclateur est représenté par un index de référence 66, la couche active N+ est représentée par un index de référence 70, le polysilicium capuchon est représenté par un index de référence 72, le polysilicium de grille est représenté par un index de référence 74, les points de contact sont représentés par un index de référence 76, la couche active P+ est représentée par un index de référence 78, le puits N est représenté par un index de
référence 80 et le puits P est représenté par un index de référence 82.
Des matériaux appropriés qui peuvent être utilisés pour l'assemblage d'éclateur selon la présente invention peuvent inclure les métaux réfractaires et du silicium monocristallin, du silicium
polycristallin et des alliages à point de fusion élevé.
Une caractéristique importante de la présente invention est constituée par le fait que, en faisant en sorte que la fente ménagée dans le conducteur supérieur soit suffisamment petite, de la matière plastique peut être exclue de l'espace, ce qui permet une application à
des circuits intégrés mis sous module (encapsulés) dans du plastique.
Une seconde caractéristique extrêmement importante est constituée par le fait que ces dispositifs peuvent être réalisés de manière à présenter une valeur de capacité parasite très faible, ce qui permet des applications au marché des hautes fréquences dans lequel
une protection d'entrée n'a pas pu être réalisée jusqu'à ce jour.
Des applications sont également possibles dans des dispositifs micromécaniques dans lesquels des diodes à jonction sont
typiquement non présentes.
L'invention peut être appliquée à n'importe quelle variante d'un circuit intégré tel que mis en exergue préalablement ici et elle est particulièrement bien appropriée pour des matériaux qui sont les plus adaptés pour des applications haute tension tels que le carbure de silicium et le diamant, dont tous deux présentent des bandes interdites
importantes et des conductivités thermiques élevées.
Au vu du fait que des éclateurs extrêmement courts sont possibles selon la présente invention, la décharge électrostatique sera due à un claquage diélectrique de gaz à l'intérieur de l'espace au lieu d'être due à un claquage par avalanche. Par conséquent, ceci étendra la tension de claquage jusqu'à la plage de valeurs préalablement obtenue en utilisant des diodes à jonction. L'énergie dissipée dans ces décharges basse tension sera suffisamment faible pour permettre
l'utilisation d'un très petit dispositif à éclateur.
Bien que des modes de réalisation de l'invention aient été décrits ciavant, on n'est pas limité à ceux-ci et il apparaîtra à l'homme de l'art que de nombreuses modifications font partie de la présente invention pour autant qu'elles ne s'écartent ni de l'esprit, ni de la nature
et ni du cadre de l'invention décrite et revendiquée.
Claims (12)
1. Assemblage d'éclateur qui convient pour une utilisation dans des circuits électroniques, caractérisé en ce qu'il comprend: une première couche au moins partiellement conductrice (42); une seconde couche au moins partiellement conductrice (44); un matériau non conducteur (48) positionné entre ladite première couche et ladite seconde couche en maintenant une relation d'espacement vertical entre elles; au moins une ouverture (50) ménagée dans au moins l'une desdites première et seconde couches, ledit matériau non conducteur (48) étant ôté de ladite couche comportant ladite au moins une ouverture (50) et ainsi, un espace vertical est formé entre et
communique avec chaque dite couche (42, 44).
2. Assemblage d'éclateur selon la revendication 1, caractérisé en ce que chaque dite couche (42, 44) est constituée par une pluralité d'éléments conducteurs selon une relation espacée et de chevauchement.
3. Assemblage d'éclateur selon la revendication 2, caractérisé en ce que lesdits éléments conducteurs (42, 44) sont choisis parmi des métaux conducteurs, des métaux semiconducteurs,
des métaux réfractaires et des combinaisons de ceux-ci.
4. Assemblage d'éclateur selon la revendication 1, caractérisé en ce que ladite première couche (42) comprend un
matériau similaire à celui de ladite seconde couche (44).
5. Assemblage d'éclateur selon la revendication 1, caractérisé en ce que ladite première couche (42) comprend un
matériau différent de celui de ladite seconde couche (44).
6. Assemblage d'éclateur selon les revendications 2 à 4,
caractérisé en ce qu'au moins l'un desdits éléments conducteurs (42,
44) contient du silicium.
7. Assemblage d'éclateur selon la revendication 6, caractérisé en ce qu'au moins l'un desdits éléments conducteurs (42,
44) contient du carbure de silicium.
8. Assemblage d'éclateur, caractérisé en ce qu'il comprend: une première couche au moins partiellement conductrice (58); une seconde couche au moins partiellement conductrice (62) un matériau non conducteur (64) qui est positionné entre ladite première couche et ladite seconde couche et qui maintient une relation d'espacement vertical entre elles (58, 62), chaque couche étant selon une relation de chevauchement avec ledit matériau (64); et au moins une ouverture (66) ménagée dans au moins l'une desdites première et seconde couches (58, 62), ledit matériau non conducteur ôté de ladite couche (64) comportant ladite au moins une ouverture (66), ladite ouverture comprenant un éclateur vertical pour
dissiper une charge électrostatique.
9. Assemblage d'éclateur selon la revendication 8, caractérisé en ce que chaque dite couche (58, 62) est constituée par une pluralité d'éléments conducteurs selon une relation espacée et de chevauchement.
10. Assemblage d'éclateur selon la revendication 8, caractérisé en ce que lesdits matériaux des éléments conducteurs (58, 62) sont choisis parmi des métaux conducteurs, des métaux semiconducteurs, des métaux réfractaires et des combinaisons de ceux-ci.
11. Assemblage d'éclateur selon la revendication 8, caractérisé en ce qu'au moins l'un desdits éléments conducteurs (58,
62) contient du silicium.
12. Procédé de formation d'un éclateur vertical qui convient pour une utilisation pour dissiper des charges électrostatiques accumulées dans un circuit intégré, caractérisé en ce qu'il comprend: la fourniture d'une première couche (42;58) au moins partiellement conductrice et d'une seconde couche (44;62) au moins partiellement conductrice; le positionnement d'un matériau non conducteur (48;64) entre ladite première couche et ladite seconde couche en maintenant une relation d'espacement vertical entre elles; et la formation d'au moins une ouverture (50;66) dans l'une desdites première et seconde couches en gravant un matériau d'isolant associé à ladite première couche et à ladite seconde couche
afin de former un espace vertical entre elles.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9803585A GB2334627B (en) | 1998-02-21 | 1998-02-21 | Vertical spark gap for microelectronic circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2777385A1 true FR2777385A1 (fr) | 1999-10-15 |
| FR2777385B1 FR2777385B1 (fr) | 2001-11-23 |
Family
ID=10827305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9901994A Expired - Fee Related FR2777385B1 (fr) | 1998-02-21 | 1999-02-18 | Eclateur vertical pour circuits microelectroniques et son procede de fabrication |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6323599B1 (fr) |
| CA (1) | CA2261970A1 (fr) |
| DE (1) | DE19906841B4 (fr) |
| FR (1) | FR2777385B1 (fr) |
| GB (1) | GB2334627B (fr) |
| SE (1) | SE9900503A0 (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879004B2 (en) * | 2002-11-05 | 2005-04-12 | Silicon Labs Cp, Inc. | High voltage difference amplifier with spark gap ESD protection |
| CN100559586C (zh) | 2004-01-30 | 2009-11-11 | Nxp股份有限公司 | 具有静电放电保护器件的集成电路芯片 |
| TWI397356B (zh) * | 2005-02-16 | 2013-05-21 | 聖米納公司 | 印刷電路板用嵌入式瞬態保護之實質連續層 |
| TWI389205B (zh) * | 2005-03-04 | 2013-03-11 | 聖米納公司 | 使用抗鍍層分隔介層結構 |
| US9781830B2 (en) | 2005-03-04 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| DE102005022665A1 (de) * | 2005-05-17 | 2006-11-23 | Robert Bosch Gmbh | Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren |
| US10530150B2 (en) | 2017-01-24 | 2020-01-07 | International Business Machines Corporation | Air gap metal tip electrostatic discharge protection |
| US11112436B2 (en) | 2018-03-26 | 2021-09-07 | Analog Devices International Unlimited Company | Spark gap structures for detection and protection against electrical overstress events |
| WO2024246222A1 (fr) * | 2023-05-31 | 2024-12-05 | Analog Devices International Unlimited Company | Structures d'arc à base de jonction pn pour détection et protection contre les surcharges électriques |
| DE102024203247A1 (de) * | 2024-04-10 | 2025-10-16 | Robert Bosch Gesellschaft mit beschränkter Haftung | Mikromechanische Vorrichtung mit Funkenstrecke und mikromechanischer Schalter mit integriertem ESD-Schutz |
| FR3161815A1 (fr) * | 2024-04-30 | 2025-10-31 | Safran Electronics & Defense | Dispositif de protection pour composant électronique, système de protection et circuit électronique associés |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4504766A (en) * | 1981-08-25 | 1985-03-12 | Murata Manufacturing Co., Ltd. | Chip type discharge element with laminated insulating sheets |
| EP0785708A1 (fr) * | 1996-01-18 | 1997-07-23 | TEMIC TELEFUNKEN microelectronic GmbH | Dispositif de protection de composants électriques et électroniques contre les décharges électrostatiques |
| US5656530A (en) * | 1993-03-15 | 1997-08-12 | Hewlett-Packard Co. | Method of making electric field emitter device for electrostatic discharge protection of integrated circuits |
| JPH103980A (ja) * | 1996-06-13 | 1998-01-06 | Iriso Denshi Kogyo Kk | サージ吸収構造 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2228822A (en) * | 1989-03-01 | 1990-09-05 | Gen Electric Co Plc | Electronic devices. |
| US5436183A (en) * | 1990-04-17 | 1995-07-25 | National Semiconductor Corporation | Electrostatic discharge protection transistor element fabrication process |
| FR2717308B1 (fr) * | 1994-03-14 | 1996-07-26 | Sgs Thomson Microelectronics | Dispositif de protection contre des surtensions dans des circuits intégrés. |
| US5714794A (en) * | 1995-04-18 | 1998-02-03 | Hitachi Chemical Company, Ltd. | Electrostatic protective device |
| US5891354A (en) * | 1996-07-26 | 1999-04-06 | Fujitsu Limited | Methods of etching through wafers and substrates with a composite etch stop layer |
| US5796570A (en) * | 1996-09-19 | 1998-08-18 | National Semiconductor Corporation | Electrostatic discharge protection package |
| US6002569A (en) * | 1998-06-29 | 1999-12-14 | Hewlett-Packard Company | Electrostatic discharge protection apparatus |
| US5990519A (en) * | 1998-11-27 | 1999-11-23 | United Microelectronics Corp. | Electrostatic discharge structure |
-
1998
- 1998-02-21 GB GB9803585A patent/GB2334627B/en not_active Expired - Fee Related
-
1999
- 1999-02-09 US US09/246,838 patent/US6323599B1/en not_active Expired - Fee Related
- 1999-02-16 CA CA002261970A patent/CA2261970A1/fr not_active Abandoned
- 1999-02-16 SE SE9900503A patent/SE9900503A0/sv not_active Application Discontinuation
- 1999-02-18 DE DE19906841A patent/DE19906841B4/de not_active Expired - Fee Related
- 1999-02-18 FR FR9901994A patent/FR2777385B1/fr not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4504766A (en) * | 1981-08-25 | 1985-03-12 | Murata Manufacturing Co., Ltd. | Chip type discharge element with laminated insulating sheets |
| US5656530A (en) * | 1993-03-15 | 1997-08-12 | Hewlett-Packard Co. | Method of making electric field emitter device for electrostatic discharge protection of integrated circuits |
| EP0785708A1 (fr) * | 1996-01-18 | 1997-07-23 | TEMIC TELEFUNKEN microelectronic GmbH | Dispositif de protection de composants électriques et électroniques contre les décharges électrostatiques |
| JPH103980A (ja) * | 1996-06-13 | 1998-01-06 | Iriso Denshi Kogyo Kk | サージ吸収構造 |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 1998, no. 05 30 April 1998 (1998-04-30) * |
Also Published As
| Publication number | Publication date |
|---|---|
| SE9900503D0 (sv) | 1999-02-16 |
| GB2334627B (en) | 2003-03-12 |
| FR2777385B1 (fr) | 2001-11-23 |
| SE9900503L (fr) | 1900-01-01 |
| CA2261970A1 (fr) | 1999-08-21 |
| DE19906841B4 (de) | 2005-03-31 |
| SE9900503A0 (sv) | 1999-08-22 |
| GB9803585D0 (en) | 1998-04-15 |
| US6323599B1 (en) | 2001-11-27 |
| DE19906841A1 (de) | 1999-09-16 |
| GB2334627A (en) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3410482B1 (fr) | Dispositif optoélectronique comprenant des diodes électroluminescentes sur un circuit de commande | |
| EP0673068B1 (fr) | Dispositif de protection contre des surtensions dans des circuits intégrés | |
| EP3502047A1 (fr) | Transistor fet à nanofil à resistance de contact reduite | |
| FR2744835A1 (fr) | Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique | |
| FR2813440A1 (fr) | Dispositif a semiconducteur pour la commande d'energie electrique | |
| EP1636130A2 (fr) | Circuit integre sur puce de hautes performances | |
| FR2812970A1 (fr) | Transistor a effet de champ de type metal-oxyde-semiconducteur a sillicium sur isolant et son procede de fabrication | |
| EP3750189B1 (fr) | Dispositif optoélectronique avec des composants électroniques au niveau de la face arrière du substrat et procédé de fabrication | |
| FR3016237A1 (fr) | Dispositif a nanofils de semi-conducteur partiellement entoures par une grille | |
| FR2829874A1 (fr) | Systeme a semi-conducteur a boitier et enveloppe | |
| FR2953995A1 (fr) | Interrupteur de puissance bidirectionnel commandable a la fermeture et a l'ouverture | |
| FR3050573B1 (fr) | Dispositif avec plaques de champ segmentees | |
| FR2748854A1 (fr) | Structure de protection contre une decharge electrostatique pour circuit integre cmos | |
| EP1438728B1 (fr) | Micro-condensateur variable (mems) a fort rapport et faible tension d'actionnement | |
| WO2003077321A2 (fr) | Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode | |
| EP0079265B1 (fr) | Procédé de réalisation d'un socle pour le montage d'une pastille semiconductrice sur l'embase d'un boîtier d'encapsulation | |
| US6323599B1 (en) | Vertical spark gap for microelectric circuits | |
| US9117819B2 (en) | Electrostatic discharge protection structure and method for forming the same | |
| EP0246139B1 (fr) | Dispositif de protection d'entrée pour circuits intégrés en technologie CMOS | |
| FR3037437A1 (fr) | Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d | |
| EP2567418B1 (fr) | Dispositif microelectronique a portions disjointes de semi-conducteur et procede de realisation d'un tel dispositif | |
| FR2920263B1 (fr) | Ensemble de commutation pour un systeme d'allumage d'avion | |
| EP2680303B1 (fr) | Circuit électrique susceptible d'être connecté directement à de la haute tension | |
| EP4379801B1 (fr) | Dispositif microélectronique à tenue en tension verticale améliorée | |
| EP3586360B1 (fr) | Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20061031 |