FR2780552A1 - Procede de polissage de plaquettes de circuits integres - Google Patents

Procede de polissage de plaquettes de circuits integres Download PDF

Info

Publication number
FR2780552A1
FR2780552A1 FR9808152A FR9808152A FR2780552A1 FR 2780552 A1 FR2780552 A1 FR 2780552A1 FR 9808152 A FR9808152 A FR 9808152A FR 9808152 A FR9808152 A FR 9808152A FR 2780552 A1 FR2780552 A1 FR 2780552A1
Authority
FR
France
Prior art keywords
thickness
polishing
equal
time
calculating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9808152A
Other languages
English (en)
Other versions
FR2780552B1 (fr
Inventor
Emmanuel Perrin
Frederic Robert
Henri Banvillet
Luc Liauzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR9808152A priority Critical patent/FR2780552B1/fr
Priority to US09/344,155 priority patent/US6254457B1/en
Publication of FR2780552A1 publication Critical patent/FR2780552A1/fr
Application granted granted Critical
Publication of FR2780552B1 publication Critical patent/FR2780552B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/03Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent according to the final size of the previously ground workpiece
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40Chemomechanical polishing [CMP]
    • H10P52/403Chemomechanical polishing [CMP] of conductive or resistive materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06Planarisation of inorganic insulating materials
    • H10P95/062Planarisation of inorganic insulating materials involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Procédé de polissage, sur une machine de polissage et dans des conditions de polissage déterminées, de la surface extérieure d'au moins une plaquette de circuits intégrés comprenant un motif en saillie recouvert sur toute la surface de la plaquette d'une couche extérieure d'un matériau, consistant à calculer une épaisseur équivalente principale égale au produit de la densité en surface principale dudit motif en saillie par l'épaisseur (Hi) de ce dernier; à polir, selon lesdites conditions de polissage déterminées, une plaquette de référence comprenant une couche extérieure dudit matériau, d'épaisseur uniforme et recouvrant la surface de cette plaquette de référence de façon à déterminer la vitesse d'attaque de la machine de polissage correspondant au rapport entre l'épaisseur enlevée et le temps de polissage réalisé; à calculer un temps de polissage égal au rapport entre l'épaisseur équivalente précitée et la vitesse d'attaque précitée; à calculer une épaisseur équivalente totale égale à la somme de ladite épaisseur équivalente principale et d'une épaisseur complémentaire de valeur préfixée (Hs); à calculer un temps de polissage égal au rapport entre cette épaisseur équivalente totale et la vitesse d'attaque précitée, et à effectuer, dans lesdites conditions de polissage, l'opération de polissage sur au moins une plaquette à polir pendant une durée égale au temps de polissage précité ou fonction de ce temps.

Description

1 "Procédé de polissage de plaquettes de circuits intégrés" La présente
invention concerne un procédé de polissage de
plaquettes de circuits intégrés au cours de leur fabrication.
Lors de la fabrication de circuits intégrés sur une plaquette de silicium, on réalise, en général par gravure, des motifs en saillie que l'on recouvre sur toute la surface de la plaquette d'un dépot d'une couche extérieure d'un matériau déterminé. Ensuite, on effectue une opération de polissage mécano-chimique afin d'obtenir une surface extérieure plane sur laquelle on poursuivra la fabrication des circuits intégrés. Dans des conditions de polissage particulières, c'est le temps de polissage qui détermine la position en fin de polissage de la surface
extérieure polie par rapport au motif en saillie sous-jacent.
Actuellement, ce temps de polissage est déterminé, avant de procéder au polissage d'un lot de plaquettes normalement identiques, par expériences ou par tâtonnements en effectuant successivement des polissages et des mesures de l'épaisseur restante du matériau de recouvrement. C'est en particulier ce qui est proposé dans le document
de brevet EP 0 824 995.
Il s'avère malheureusement qu'un pourcentage relativement important de plaquettes doit être rejeté du fait que la position de la surface extérieure polie par rapport au motif en saillie sous-jacent est en
dehors de limites préfixées.
Le but de la présente invention est de proposer un procédé de polissage qui permet d'améliorer le positionnement de la surface extérieure polie par rapport au motif sous-jacent et en conséquence de réduire le pourcentage de plaquettes qui ne respecterait pas les
caractéristiques dimensionnelles souhaitées.
Ce procédé de polissage, sur une machine de polissage et dans des conditions de polissage déterminées, de la surface extérieure d'au moins une plaquette de circuits intégrés comprenant un motif en saillie recouvert sur toute la surface de la plaquette d'une couche extérieure d'un matériau, consiste selon l'invention: à calculer une épaisseur 1 équivalente principale égale au produit de la densité en surface principale dudit motif en saillie par l'épaisseur de ce dernier; à polir, selon lesdites conditions de polissage déterminées, une plaquette de référence comprenant une couche extérieure dudit matériau, d'épaisseur uniforme et recouvrant la surface de cette plaquette de référence de façon à déterminer la vitesse d'attaque de la machine de polissage correspondant au rapport entre l'épaisseur enlevée et le temps de polissage réalisé; à calculer un temps de polissage égale au rapport entre l'épaisseur équivalente précitée et la vitesse d'attaque précitée; et à effectuer, dans lesdites conditions de polissage, l'opération de polissage sur au moins une plaquette à polir pendant une durée égale au
temps de polissage précité ou fonction de ce temps.
Le procédé selon l'invention consiste, de préférence: à calculer une épaisseur équivalente totale égale à la somme de ladite épaisseur équivalente principale et d'une épaisseur complémentaire de valeur préfixée; à calculer un temps de polissage égal au rapport entre cette épaisseur équivalente totale et la vitesse d'attaque précitée; et à effectuer, dans lesdites conditions de polissage, l'opération de polissage sur au moins une plaquette à polir pendant une durée égale à ce temps
de polissage précité ou fonction de ce temps.
Le procédé selon l'invention peut avantageusement consister à mesurer l'épaisseur restante après polissage dudit matériau de recouvrement sur au moins une plaquette polie; à soustraire cette épaisseur mesurée à l'épaisseur souhaitée pour obtenir une épaisseur de correction; à calculer une épaisseur équivalente totale égale à la somme de ladite épaisseur de correction et desdites épaisseurs équivalentes; à calculer un temps de polissage égal au rapport entre cette épaisseur équivalente totale et ladite vitesse d'attaque; et à effectuer, dans lesdites conditions de polissage, l'opération de polissage sur au moins une plaquette à polir pendant une durée égale à ce temps de polissage
ou fonction de ce temps.
Le procédé selon l'invention peut avantageusement consister à déterminer la densité en surface secondaire dans une zone limitée comprenant un plot de mesure dudit motif; à calculer une épaisseur de 1 correction égale au produit de cette densité en surface secondaire par la hauteur dudit motif; à calculer une épaisseur équivalente totale égale à la somme de cette épaisseur de correction et desdites épaisseurs équivalentes; à calculer un temps de polissage égal au rapport entre cette épaisseur équivalente totale et ladite vitesse d'attaque; et à effectuer, dans lesdites conditions de polissage, l'opération de polissage sur au moins une plaquette à polir pendant une durée égale à ce nouveau
temps de polissage précité ou fonction de ce temps.
Selon l'invention, ladite épaisseur complémentaire est de préférence obtenue en mesurant l'épaisseur du matériau de recouvrement entre les parties en saillie du motif et en retranchant à cette épaisseur l'épaisseur de ce motif et l'épaisseur souhaitée devant rester au dessus
de ce motif.
Selon l'invention ladite épaisseur complémentaire est de préférence obtenue en mesurant l'épaisseur du matériau de recouvrement au dessus du motif en saillie et en retranchant à cette épaisseur
l'épaisseur dudit motif en saillie.
La présente invention sera mieux comprise à l'étude d'un procédé de polissage mécano-chimique de plaquettes de circuits intégrés, décrit à titre d'exemple non limitatif et illustré par le dessin sur lequel: - la figure 1 représente schématiquement une vue extérieure en élévation d'une machine de polissage particulière sur laquelle peut être mis en oeuvre le procédé de polissage selon la présente invention; - la figure 2 représente une coupe d'une plaquette de circuits intégrés devant subir une opération de polissage; - la figure 3 représente une coupe d'une autre plaquette devant subir une opération de polissage; - la figure 4 représente une coupe d'une plaquette de référence; - la figure 5 représente une vue de dessus partielle d'une plaquette de circuits intégrés devant subir une opération de polissage; - et la figure 6 représente un diagramme schématique du
procédé de polissage selon la présente invention.
1 En se reportant à la figure 1, on voit qu'on a représenté schématiquement une machine de polissage 1 qui comprend une tête rotative 2 qui est portée par un bras 3 d'un système de déplacement non représenté et qui est reliée à un système d'entraînement en rotation non représenté, ainsi qu'un plateau 4 qui est relié à un système d'entraînement en rotation non représenté et qui porte sur sa surface
radiale 5 un tissu de polissage.
L'axe vertical 6 de la tête rotative 2 est décalé par rapport à l'axe vertical 7 du plateau de polissage 4 et la tête rotative 2 ne s'étend
que sur une partie située entre l'axe et le bord périphérique du plateau 4.
La tête rotative 2 porte une plaquette 8 de circuits intégrés à polir et établit une pression déterminée et constante de cette plaquette 8
sur le tissu de polissage 5 du plateau 4.
La tête 2 et le plateau 4 étant respectivement entraînés en rotation, un composant abrasif amené sur le tissu de polissage 5 permet de réaliser un polissage mécano-chimique de la surface de la plaquette 8
tournée vers le plateau 4.
Bien entendu, la machine de polissage 1 pourrait présenter plusieurs têtes de polissage 2 réparties sur la surface 5 du plateau 4 afin
de réaliser le polissage simultané de plusieurs plaquettes 8.
En se reportant à la figure 2, on voit qu'on a représenté une première plaquette 9 en cours de fabrication qui comprend, sur une surface antérieure de base 10, un motif métallique en saillie 11 en forme de créneaux d'épaisseur Hi, par exemple obtenu par gravure, recouvert d'une couche d'oxyde 12 sur toute la surface de la plaquette 9, cette
couche d'oxyde 12 présentant des parties en saillie 12a formées au-
dessus du motif 11 et de forme correspondante.
La plaquette 9 ainsi réalisée doit subir une opération de polissage de la couche de recouvrement 12 de manière à obtenir une surface plate polie située à un niveau Np, à une distance Ho de la surface supérieure du motif en saillie 11. Ainsi, l'opération de polissage doit supprimer les parties en saillie 12a et une épaisseur Hs
complémentaire sur toute la surface de la plaquette 9.
1 Sur une telle plaquette 9, on peut en particulier mesurer l'épaisseur Hd de la couche 12 entre sa surface 12b s'étendant entre ses parties en saillie 12a et la surface de base 10, par exemple par
réflectrométrie. Ainsi, Hs=Hd-Hi-Ho.
En se reportant à la figure 3, on voit qu'on a représenté une seconde plaquette 13 en cours de fabrication, qui présente une surface antérieure de base 14 sur laquelle est formé un motif d'oxyde en saillie en forme de créneaux d'épaisseur Hi, qui est recouvert sur toute la
surface de la plaquette 13 d'une couche métallique 16 qui présente, au-
dessus du motif en saillie 15 des parties en saillie 16a de forme
correspondante, arrondies dans leurs angles.
- La plaquette 13 ainsi réalisée doit subir une opération de polissage de la couche de recouvrement 16 de manière à obtenir une surface extérieure plate située à un niveau Np qui s'étend au niveau de la surface d'extrémité du motif en saillie 15 de façon à mettre à nu les surfaces d'extrémité de ce motif 15. Ainsi, l'opération de polissage doit supprimer les parties en saillie 16a et une épaisseur Hs complémentaire
sur toute la surface de la plaquette 13.
Sur cette plaquette 13, on peut en particulier mesurer l'épaisseur Hd de la couche 16 entre la surface d'extrémité des parties en saillie 16a et la surface d'extrémité du motif en saillie 15, par exemple par mesure capacitive. Ainsi, Hs=Hd-Hi, l'épaisseur à atteindre
Ho étant égale à l'épaisseur Hi.
En référence aux figures 4 à 6, en particulier au diagramme 100 de la figure 6, on va maintenant décrire un procédé qui permet de réaliser le polissage de lots de plaquettes 9 ou 13 sur la machine de polissage 1 dans des conditions déterminées de fonctionnement de manière à atteindre des surfaces extérieures polies situées aux niveaux
Np précités.
Ces conditions de fonctionnement sont déterminées principalement par une vitesse particulière de rotation de la tête 2, une vitesse particulière de rotation du plateau 4, un composant abrasif particulier utilisé et la pression de la plaquette sur le plateau 7 et
générée par la tête 2.
D'une manière générale, le procédé consiste, dans ces conditions de fonctionnement particulières, à déterminer un temps de polissage Tp des plaquettes sur la machine de polissage 1, ce temps de polissage étant déterminé en fonction d'une épaisseur équivalente
calculée He et d'une vitesse d'attaque V de la machine de polissage 1.
Pour cela, comme le montre la figure 4, on prend des plaquettes de référence 8r ou 8r' qui comprennent sur toute leur surface une couche uniforme 17 respectivement de l'oxyde 12 ou du métal 16
identiques à l'oxyde ou au métal de lots de plaquettes à polir.
On polit, dans les conditions de fonctionnement déterminées précitées, les plaquettes 8r ou 8r' pendant une durée déterminée de référence Tr et on mesure par tout moyen connu l'épaisseur Hr de
matériau enlevé.
Dans une étape 101 du procédé, on calcule la vitesse d'attaque V de la machine de polissage 1 de l'oxyde 12 ou du métal 16. Cette vitese d'attaque V est égale au rapport entre l'épaisseur enlevée Hr et le
temps Tr, à savoir: V= Hr /Tr.
Exemple 1
A partir du masque ayant servi à la réalisation des motifs en saillie 11 ou 15 sur les plaquettes 9 ou 13, on détermine la densité en surface Dsp de ces motifs. Cette densité est égale au rapport entre la surface occupée par les motifs en saillie 11 ou 15 et la surface totale
des plaquettes 9 ou 13.
Connaissant l'épaisseur Hi des motifs en saillie 11 ou 15, on calcule, dans une étape 102 du procédé, le produit de cette densité Dsp par l'épaisseur Hi de manière à obtenir une épaisseur équivalente
principale Hea, à savoir: Hea=Dsp.Hi.
Dans une étape 103 du procédé, on fixe les épaisseurs complémentaires Hs de matériau à enlever de façon à obtenir les niveaux Np précités, fixant ainsi une épaisseur équivalente
complémentaire, à savoir: Heb=Hs.
Dans une étape 104 du procédé, on calcule une épaisseur équivalente totale Hel en additionnant l'épaisseur équivalente Hea et 1 l'épaisseur complémentaire Heb et on divise cette épaisseur équivalente totale Hel par la vitesse d'attaque V. On obtient alors un temps calculé
de polissage Tpl, à savoir Tpl=(Hea+Heb)/V.
Ce temps de polissage Tpl est alors délivré à l'organe automatique 18 de mise en marche et d'arrêt de la machine de
polissage 1.
On peut alors effectuer le polissage du lot correspondant de plaquettes à polir 9 ou 13 sur la machine de polissage 1 en la faisant fonctionner pendant une durée égale au temps de polissage calculé Tp et
dans les conditions de fonctionnement déterminées précitées.
Lorsqu'un lot est poli, on peut recommencer les opérations et calculs décrits ci-dessus de manière à obtenir, pour un nouveau lot de
plaquettes, un nouveau temps de polissage Tp.
Exemple 2
Afin d'améliorer encore la détermination du temps de polissage Tp d'un lot de plaquettes de façon à obtenir un positionnement plus correct des niveaux Np, on peut introduire des facteurs de correction. Au cours des opérations de polissage des plaquettes d'un lot de plaquettes à polir, on peut effectuer des mesures de l'épaisseur Hn de la couche restante sur une plaquette échantillon polie. Si cette épaisseur Hn est différente de l'épaisseur Ho souhaitée, on calcule dans une étape du procédé leur différence de manière à obtenir une épaisseur de
correction Hec, à savoir: Hec=Hn-Ho.
L'étape 104 du procédé consiste alors à calculer une épaisseur équivalente totale He2 en additionnant les épaisseurs Hea, Heb et Hec et à diviser cette épaisseur équivalente totale He2 par la vitesse d'attaque V, de façon à obtenir un temps de polissage Tp2, à savoir Tp2=(Hea+Heb+Hec)/V. Ce temps de polissage corrigé Tp2 est alors délivré à l'organe de commande 18 de la machine de polissage 1 de manière à polir les plaquettes suivantes du lot pendant une durée égale à ce nouveau
temps Tp2.
Exemple 3
Dans le cas de certaines plaquettes 8a représentées sur la figure 5, on prévoit un motif qui comprend des plots 19 de mesure d'épaisseur dont la surface d'extrémité présente une largeur et une longueur largement supérieures à la largeur des lignes en saillie 20 constituant les motifs en saillie 11 et 15 réalisés sur les plaquettes 9
et 13.
Il est alors avantageux de délimiter une zone 21 incluant le plot de mesure 21 et recouvrant en partie les quatre zones correspondant
aux quatre circuits intégrés adjacents à ce plot de mesure 21.
- A partir du masque correspondant au motif, on détermine la densité de surface secondaire Dss du motif dans la zone 21, qui est égale au rapport entre la surface du motif dans cette zone et la surface
de cette zone.
Dans une étape 106 du procédé, on calcule le produit de cette densité Dss par la hauteur Hi du motif de façon à obtenir une épaisseur
de correction Hed, à savoir: Hed=Dss.Hi.
L'étape 104 du procédé consiste alors à calculer une épaisseur équivalente totale He3 en additionnant les épaisseurs Hea, Heb et Hed et à diviser cette épaisseur équivalente totale He3 par la vitesse d'attaque V de façon à obtenir un temps de polissage Tp3, à savoir Tp3=(Hea+Heb+Hed)/V. On délivre alors ce temps de polissage Tp3 à l'organe de commande 18 de la machine de polissage 1 et on réalise le polissage des
plaquettes à polir du lot auquel s'applique ce temps de polissage Tp3.
Exemple 4
Selon une variante complémentaire tenant compte de mesures d'épaisseurs sur des plaquettes échantillons au cours d'opérations de polissage des plaquettes d'un lot, combinant les calculs précités, on peut déterminer un temps de polissage Tp4 égal au rapport entre une épaisseur équivalente totale He4 résultant de l'addition des épaisseurs équivalentes précitées Hea, Heb, Hec et Hed et la vitesse d'attaque V, à
savoir: Tp4=(Hea+Heb+Hec+Hed)/V.
On peut ainsi faire varier avantageusement le temps de polissage au cours des opérations de polissage d'un lot de plaquettes à polir. Exemple 5 Selon une variante simplifiée, l'opération de polissage pourrait consister à uniquement faire disparaître les parties en saillie 12a et 16a
des plaquettes 9 ou 13.
Dans ce cas, le temps de polissage Tp5 calculé serait égal au rapport entre l'épaisseur équivalent principale Hea et la vitesse d'attaque V, à savoir: Tp5=Hea/V, et ce temps serait appliqué à la
machine de polissage 1.

Claims (1)

1 REVENDICATIONS 1. Procédé de polissage, sur une machine de polissage et dans des conditions de polissage déterminées, de la surface extérieure d'au moins une plaquette de circuits intégrés comprenant un motif en saillie recouvert sur toute la surface de la plaquette d'une couche extérieure d'un matériau, caractérisé par le fait qu'il consiste: - à calculer une épaisseur équivalente principale (Hea) égale au produit de la densité en surface principale (Dsp) dudit motif en saillie par l'épaisseur (Hi) de ce dernier, - à polir, selon lesdites conditions de polissage déterminées, une plaquette de référence comprenant une couche extérieure dudit matériau, d'épaisseur uniforme et recouvrant la surface de cette plaquette de référence de façon à déterminer la vitesse d'attaque (V) de la machine de polissage correspondant au rapport entre l'épaisseur enlevée (Hr) et le temps de polissage réalisé (Tr), - à calculer un temps de polissage (Tp) égal au rapport entre l'épaisseur équivalente précitée (Hea) et la vitesse d'attaque précitée (V), - et à effectuer, dans lesdites conditions de polissage, l'opération de polissage sur au moins une plaquette à polir pendant une durée égale au temps de polissage précité (Tp) ou fonction de ce temps. 2. Procédé selon la revendication 1, caractérisé par le fait qu'il consiste: - à calculer une épaisseur équivalente totale (Hel) égale à la somme de ladite épaisseur équivalente principale (Hea) et d'une épaisseur complémentaire de valeur préfixée (Heb), - à calculer un temps de polissage (Tpl) égal au rapport entre cette épaisseur équivalente totale (He 1) et la vitesse d'attaque précitée (V), - et à effectuer, dans lesdites conditions de polissage, l'opération de polissage sur au moins une plaquette à polir pendant une durée égale à ce temps de polissage précité (Tpl) ou fonction de ce temps.
1 3. Procédé selon l'une des revendications 1 et 2, caractérisé
par le fait qu'il consiste: - à mesurer l'épaisseur restante (Hn) après polissage dudit matériau de recouvrement sur au moins une plaquette polie, - à soustraire cette épaisseur (Hn) mesurée à l'épaisseur souhaitée (Ho) pour obtenir une épaisseur de correction (Hec), - à calculer une épaisseur équivalente totale (He2) égale à la somme de ladite épaisseur de correction (Hec) et desdites épaisseurs équivalentes, - à calculer un temps de polissage (Tp2) égal au rapport entre cette épaisseur équivalente totale (He3) et ladite vitesse d'attaque (V), - et à effectuer, dans lesdites conditions de polissage, l'opération de polissage sur au moins une plaquette à polir pendant une
durée égale à ce temps de polissage (Tp2) ou fonction de ce temps.
4. Procédé selon l'une quelconque des revendications
précédentes, caractérisé par le fait qu'il consiste: - à déterminer la densité en surface secondaire (Dss) dans une zone limitée comprenant un plot de mesure (19) dudit motif, - à calculer une épaisseur de correction (Hed) égale au produit de cette densité en surface secondaire par la hauteur (Hi) dudit motif, - à calculer une épaisseur équivalente totale (He3) égale à la somme de cette épaisseur de correction et desdites épaisseurs équivalentes, - à calculer un temps de polissage (Tp3) égal au rapport entre cette épaisseur équivalente totale (He3) et ladite vitesse d'attaque (V), - et à effectuer, dans lesdites conditions de polissage, l'opération de polissage sur au moins une plaquette à polir pendant une durée égale à ce nouveau temps de polissage précité (Tp3) ou fonction
de ce temps.
5. Procédé selon l'une quelconque des revendications
précédentes, caractérisé par le fait que ladite épaisseur complémentaire 1 (Hs) est obtenue en mesurant l'épaisseur du matériau de recouvrement entre les parties en saillie du motif et en retranchant à cette épaisseur l'épaisseur (Hi) de ce motif et l'épaisseur souhaitée (Ho) devant rester
au dessus de ce motif.
6. Procédé selon l'une quelconque des revendications
précédentes, caractérisé par le fait que ladite épaisseur complémentaire (Hs) est obtenue en mesurant l'épaisseur (Hd) du matériau de recouvrement au dessus du motif en saillie et en retranchant à cette
épaisseur l'épaisseur (Hi) dudit motif en saillie.
FR9808152A 1998-06-26 1998-06-26 Procede de polissage de plaquettes de circuits integres Expired - Fee Related FR2780552B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9808152A FR2780552B1 (fr) 1998-06-26 1998-06-26 Procede de polissage de plaquettes de circuits integres
US09/344,155 US6254457B1 (en) 1998-06-26 1999-06-24 Process for polishing wafers of integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9808152A FR2780552B1 (fr) 1998-06-26 1998-06-26 Procede de polissage de plaquettes de circuits integres

Publications (2)

Publication Number Publication Date
FR2780552A1 true FR2780552A1 (fr) 1999-12-31
FR2780552B1 FR2780552B1 (fr) 2000-08-25

Family

ID=9527923

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9808152A Expired - Fee Related FR2780552B1 (fr) 1998-06-26 1998-06-26 Procede de polissage de plaquettes de circuits integres

Country Status (2)

Country Link
US (1) US6254457B1 (fr)
FR (1) FR2780552B1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623333B1 (en) * 1999-12-14 2003-09-23 Texas Instruments Incorporated System and method for controlling a wafer polishing process
JP3916375B2 (ja) * 2000-06-02 2007-05-16 株式会社荏原製作所 ポリッシング方法および装置
US7577320B2 (en) * 2001-10-26 2009-08-18 Infinera Corporation Low loss lateral optical waveguide intersections
US7534725B2 (en) * 2007-03-21 2009-05-19 Taiwan Semiconductor Manufacturing Company Advanced process control for semiconductor processing
US7634325B2 (en) * 2007-05-03 2009-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Prediction of uniformity of a wafer
JP2009158749A (ja) 2007-12-27 2009-07-16 Ricoh Co Ltd 化学機械研磨方法及び化学機械研磨装置
JP6475604B2 (ja) * 2015-11-24 2019-02-27 株式会社荏原製作所 研磨方法
CN110071041B (zh) * 2018-01-22 2021-04-27 长鑫存储技术有限公司 浅沟槽隔离结构的制备方法、化学机械研磨方法及系统
US10801199B2 (en) * 2019-01-18 2020-10-13 Guojun Pan Background wall structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552996A (en) * 1995-02-16 1996-09-03 International Business Machines Corporation Method and system using the design pattern of IC chips in the processing thereof
WO1997001186A1 (fr) * 1995-06-23 1997-01-09 Advanced Micro Devices, Inc. Methode d'elaboration de procedes de polissage de couche dielectrique intermediaire adaptes au produit
US5659492A (en) * 1996-03-19 1997-08-19 International Business Machines Corporation Chemical mechanical polishing endpoint process control
US5664987A (en) * 1994-01-31 1997-09-09 National Semiconductor Corporation Methods and apparatus for control of polishing pad conditioning for wafer planarization
US5695601A (en) * 1995-12-27 1997-12-09 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor body by CMP method and an apparatus for manufacturing a semiconductor device using the method
WO1998014306A1 (fr) * 1996-10-04 1998-04-09 Obsidian, Inc. Procede et systeme de commande d'enlevement d'epaisseur par polissage mecanique et chimique

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240552A (en) * 1991-12-11 1993-08-31 Micron Technology, Inc. Chemical mechanical planarization (CMP) of a semiconductor wafer using acoustical waves for in-situ end point detection
US5433650A (en) * 1993-05-03 1995-07-18 Motorola, Inc. Method for polishing a substrate
JP3633062B2 (ja) * 1994-12-22 2005-03-30 株式会社デンソー 研磨方法および研磨装置
US5609718A (en) * 1995-09-29 1997-03-11 Micron Technology, Inc. Method and apparatus for measuring a change in the thickness of polishing pads used in chemical-mechanical planarization of semiconductor wafers
US5655951A (en) * 1995-09-29 1997-08-12 Micron Technology, Inc. Method for selectively reconditioning a polishing pad used in chemical-mechanical planarization of semiconductor wafers
JP3649493B2 (ja) * 1995-11-02 2005-05-18 株式会社荏原製作所 ポリッシングの終点決定方法及び装置
US5685766A (en) * 1995-11-30 1997-11-11 Speedfam Corporation Polishing control method
US5618447A (en) * 1996-02-13 1997-04-08 Micron Technology, Inc. Polishing pad counter meter and method for real-time control of the polishing rate in chemical-mechanical polishing of semiconductor wafers
US5667629A (en) * 1996-06-21 1997-09-16 Chartered Semiconductor Manufactuing Pte, Ltd. Method and apparatus for determination of the end point in chemical mechanical polishing
US5948203A (en) * 1996-07-29 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Optical dielectric thickness monitor for chemical-mechanical polishing process monitoring
JPH10112493A (ja) * 1996-08-13 1998-04-28 Sony Corp 表面矯正薄板保持装置、面調整手段及び向き調整手段
JP3788533B2 (ja) * 1996-09-30 2006-06-21 東京エレクトロン株式会社 研磨装置および研磨方法
JP3011113B2 (ja) * 1996-11-15 2000-02-21 日本電気株式会社 基板の研磨方法及び研磨装置
US5951370A (en) * 1997-10-02 1999-09-14 Speedfam-Ipec Corp. Method and apparatus for monitoring and controlling the flatness of a polishing pad
US6004196A (en) * 1998-02-27 1999-12-21 Micron Technology, Inc. Polishing pad refurbisher for in situ, real-time conditioning and cleaning of a polishing pad used in chemical-mechanical polishing of microelectronic substrates

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5664987A (en) * 1994-01-31 1997-09-09 National Semiconductor Corporation Methods and apparatus for control of polishing pad conditioning for wafer planarization
US5552996A (en) * 1995-02-16 1996-09-03 International Business Machines Corporation Method and system using the design pattern of IC chips in the processing thereof
WO1997001186A1 (fr) * 1995-06-23 1997-01-09 Advanced Micro Devices, Inc. Methode d'elaboration de procedes de polissage de couche dielectrique intermediaire adaptes au produit
US5695601A (en) * 1995-12-27 1997-12-09 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor body by CMP method and an apparatus for manufacturing a semiconductor device using the method
US5659492A (en) * 1996-03-19 1997-08-19 International Business Machines Corporation Chemical mechanical polishing endpoint process control
WO1998014306A1 (fr) * 1996-10-04 1998-04-09 Obsidian, Inc. Procede et systeme de commande d'enlevement d'epaisseur par polissage mecanique et chimique

Also Published As

Publication number Publication date
US6254457B1 (en) 2001-07-03
FR2780552B1 (fr) 2000-08-25

Similar Documents

Publication Publication Date Title
US7500901B2 (en) Data processing for monitoring chemical mechanical polishing
US6334807B1 (en) Chemical mechanical polishing in-situ end point system
US7011565B2 (en) Forming a transparent window in a polishing pad for a chemical mechanical polishing apparatus
US5655951A (en) Method for selectively reconditioning a polishing pad used in chemical-mechanical planarization of semiconductor wafers
JP5571409B2 (ja) 半導体装置の製造方法
US6432728B1 (en) Method for integration optimization by chemical mechanical planarization end-pointing technique
US20050026542A1 (en) Detection system for chemical-mechanical planarization tool
US20020016066A1 (en) Method and apparatus for detecting polishing endpoint with optical monitoring
FR2780552A1 (fr) Procede de polissage de plaquettes de circuits integres
WO2000063963A9 (fr) Conditionnement non-abrasif de tampons de polissage
WO2002074491A1 (fr) Detection in situ d'interface metallique mince par interference optique pendant un processus cmp
EP1260312B1 (fr) Améliorations apportées au positionnement d'une meule
US20040203328A1 (en) Measuring apparatus
JPH06260459A (ja) 半導体ウエーハおよびその製造方法
US20110021025A1 (en) Method for producing laser-marked semiconductor wafer
US6593238B1 (en) Method for determining an endpoint and semiconductor wafer
US7108583B1 (en) Method for removing material from a semiconductor wafer
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
WO2006109502A1 (fr) Procede et appareil pour evaluer une tranche a semi-conducteurs et procede de fabrication de tranche a semi-conducteurs
JPH02257629A (ja) 半導体基板の研磨方法
US20170040285A1 (en) Wafer planarization method
US20070082490A1 (en) Apparatus of chemical mechanical polishing and chemical mechanical polishing process
WO1998044541A1 (fr) Procede d'aplanissement pour tranches de semiconducteur
KR101211140B1 (ko) 경면가공용 절삭팁 제조방법 및 상기 제조방법으로 제조된 절삭팁을 포함하는 경면가공용 연마공구
TWI223344B (en) Process and device for the abrasive machining of surfaces, in particular semiconductor wafers

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100226