FR2803150A1 - Circuit d'interface isdn-usb - Google Patents

Abstract

L'invention concerne un adaptateur de terminal propre à assurer une conversion de format entre des informations circulant sur un bus ISDN (S) selon la norme ISDN et des informations circulant sur un bus USB (18) selon la norme USB, ledit bus ISDN reliant l'adaptateur de terminal à un réseau de communication et ledit bus USB reliant l'adaptateur de terminal à un dispositif à microprocesseur. La gestion de l'adaptateur de terminal et le traitement des informations sont exclusivement assurés par le dispositif à microprocesseur, la seule fonction autonome de l'adaptateur de terminal étant, lorsqu'une communication arrive sur le bus ISDN et que le dispositif à microprocesseur est dans un état de veille, de faire passer ledit dispositif à microprocesseur de l'état de veille à un état activé.

Description

CIRCUIT D'INTERFACE <B>ISDN</B> - USB La présente invention concerne le domaine des modems, et plus particulièrement un adaptateur de terminal assurant l'interface entre un réseau numérique intégration de services et un bus série universel.

Un réseau numérique à intégration de services ("RNIS", désigné aussi par "ISDN" - "Integrated Service Digital Network") permet de transmettre avec un débit élevé des données telles que la voix ou des fichiers informatiques vers des terminaux tels qu'un téléphone ou un ordinateur.

La figure 1 représente schématiquement un terminal 2 classique d'un réseau numérique à intégration de services. Les données proviennent du réseau de communication, par exemple le réseau téléphonique, par l'intermédiaire d'un autocommutateur 8, situé en amont de l'usager. Le terminal 2 comprend un terminal numérique de réseau 4 (TNR) relié d'une part à l'autocommutateur 6 par l'intermédiaire d'un bus 8 et d'autre part à divers appareils par l'intermédiaire d'un autre bus généralement appelé bus S. Ces appareils, côté usager, peuvent être par exemple un terminal d'équipement 12 (TE) comme un téléphone, ou un adaptateur de terminal 14 (TA) ou modem, relié à un dispositif à microproces seur 16, comme un ordinateur, l'adaptateur de terminal servant à adapter le format des données présentes sur le bus S pour les rendre assimilables par le dispositif à microprocesseur 16. En figure 1, l'adaptateur de terminal 14 est relié au dispositif à microprocesseur 16 par l'intermédiaire d'un bus 18. Bien que plusieurs types de liaison soient possibles, il est avantageux de relier le dispositif microprocesseur 16 à l'adaptateur de terminal 14 par l'intermédiaire d'un bus série universel (USB) 18. Dans ce cas, le bus S transporte des données au format ISDN et le bus 18 des données au format USB.

La figure 2 illustre schématiquement la façon dont les données sont transmises sur les bus S (norme ISDN) et 18 (norme USB). Selon la norme ISDN (figure 2, ligne A), le débit de trans mission est de 192 kilobauds, c'est-à-dire 192 kilobits/s, l'information étant répartie sur trois canaux. Deux canaux trans portent des données (canaux B1 et B2) et un canal (canal D) transporte des données de signalisation, comme des protocoles d'interprétation des données B1 et B2, des signaux de commande, etc... Parmi les 192 kilobits/s (kbits/s), 64 kbits/s sont affectés au canal B1, 64 kbits/s sont affectés au canal B2 (cela correspond à la bande passante d'un canal téléphonique), et 16 kbits/s sont affectés au canal D. Les canaux Bi, B2 et D sont groupés par trames de 250 microsecondes, comprenant respectivement un canal Bi, un canal B2 et un canal D. Les 48 kbits/s restants servent à l'identification des trames, à la synchronisation, etc... Notons enfin que le bus S est constitué de deux paires différentielles, une paire différentielle assurant l'aller des données, et l'autre le retour des données.

La norme USB (figure 2, ligne B) prévoit un débit de données beaucoup plus élevé, égal actuellement à 12 Mégabits/s (Mbits/s). En effet, le dispositif à microprocesseur 16 assure un traitement des données beaucoup plus rapide que la transmission sur le réseau de communication. Par ailleurs, le bus USB est un bus dit "universel", servant à de nombreux périphériques. Le dispositif à microprocesseur, par l'intermédiaire de son bus USB, interroge donc les divers périphériques, dont le terminal d'adap tation TA, à tour de rôle. On notera que la quantité d'information transmise en une milliseconde selon la norme ISDN est transmise en moins de 10 microsecondes selon la norme USB. Les échelles utilisées dans la figure 2 ont été dilatées pour des raisons de clarté.

La figure 3 représente de manière schématique les élé ments principaux d'un adaptateur de terminal 20 classique. L'adaptateur de terminal 20 comprend une interface de ligne 22, recevant le bus S, connectée à une interface ISDN 24. L'interface ISDN 24 est un circuit spécifique adapté à écrire et à lire sur le bus S. L'interface 24 est en outre reliée à un microcontrôleur 26, dont un des rôles est d'interpréter les informations reçues de l'interface 24. Le microcontrôleur 26 écrit les données inter prétées reçues dans une mémoire RAM 28. Inversement, le microcontrôleur peut lire -les données dans la mémoire 28 et les mettre en forme pour envoi à l'interface ISDN 24. Toutes les mémoires nécessairement associées au microcontrôleur 26 n'ont pas été représentées. Un contrôleur DMA ("Direct Memory Access"), relié au microcontrôleur 26, lit et écrit dans la mémoire 28 et sert de moyen de liaison entre la mémoire 28 et un contrôleur USB 30, également relié au microcontrôleur 26. Le contrôleur USB est de façon classique un contrôleur programmable configurable dans toutes les possibilités offertes par la norme USB et il transmet les données B1, B2 interprétées au dispositif à microprocesseur aval 16 par l'intermédiaire d'une interface de ligne 32 et du bus 18. En outre, le microcontrôleur 26 réalise le détramage et le codage/décodage suivant le format HIDLC des bits du canal D, qui sont véhiculés sur le bus S suivant ce format, qui est le format de présentation des données défini pour le canal D dans la norme 1431 de l'ITU (International Telecommunication Union).

La fonction de l'interface 24 est principalement de fournir au microcontrôleur 26 les données B1 et/ou B2 reçues successivement à chaque intervalle de 250 microsecondes depuis le bus S, ou de fournir les données B1 et/ou B2 provenant du micro- contrôleur 26 au bus S selon une cadence et une durée compatible avec la norme ISDN. La fonction du contrôleur USB 30 est princi palement de stocker dans la mémoire 28 des données reçues depuis le bus USB, ou de fournir au bus USB des données lues dans la mémoire 28, compatibles avec la norme USB. Le microcontrôleur 26 a principalement pour fonction de lire les informations stockées dans la mémoire 28, de les interpréter, et de commander en consé quence le contrôleur USB 30 ou l'interface 24, la commande de l'interface 24 se faisant en appliquant le protocole défini dans la norme ITU 1430.

L'adaptateur de terminal précédent présente de nombreux inconvénients. Ainsi, il est volumineux, car il comporte de nombreux composants, eux-mêmes volumineux. Par ailleurs, la plupart de ces composants, comme le microcontrôleur, sont coûteux et présentent une forte consommation, pouvant être incompatible avec les spécifications des normes USB et ISDN, et nécessiter une alimentation extérieure. En outre, le contrôleur USB utilisé est surdimensionné car il peut être configuré selon toutes les pos sibilités de la norme USB.

C'est pourquoi un objet de la présente invention est de prévoir un adaptateur de terminal simple et économique.

Un autre objet de la présente invention est de prévoir un adaptateur de terminal à consommation réduite.

Un autre objet de la présente invention est de prévoir un adaptateur de terminal de taille réduite.

Pour atteindre ces objets, la présente invention pré voit un adaptateur de terminal propre à assurer une conversion de format entre des informations circulant sur un bus ISDN selon la norme ISDN et des informations circulant sur un bus USB selon la norme USB, ledit bus ISDN reliant l'adaptateur de terminal à un réseau de communication et ledit bus USB reliant l'adaptateur de terminal à un dispositif à microprocesseur. La gestion de l'adap tateur de terminal et le traitement desdites informations sont exclusivement assurés par le dispositif à microprocesseur, la seule fonction autonome de l'adaptateur de terminal étant, lors- qu'une communication arrive sur le bus ISDN et que ledit dispositif est dans un état de veille, de faire passer ledit dispositif de l'état de veille à état activé. Selon un mode de réalisation de la présente invention, l'adaptateur de terminal comprend une interface ISDN pour rece voir du réseau ou fournir au réseau des informations selon la normes ISDN et une interface USB pour fournir audit dispositif ou recevoir dudit dispositif des informations selon la norme USB.

Selon un mode de réalisation de la présente invention, l'adaptateur de terminal comprend un point d'accès accessible par ledit dispositif, dans lequel sont stockées des interruptions destinées audit dispositif pour qu'il interrompe ses activités et assure la gestion de l'adaptateur de terminal.

Selon un mode de réalisation de la présente invention, l'adaptateur de terminal comprend en outre des mémoires tampon permettant le stockage des données en attente de leur envoi sur le bus ISDN ou le bus USB.

Selon un mode de réalisation de la présente invention, lesdites mémoires tampon présentent des seuils de remplissage haut et bas, et une interruption particulière est envoyée au dispositif à microprocesseur lorsqu'une desdites mémoires tampon présente un remplissage supérieur à son seuil de remplissage haut, ou inférieur à son seuil de remplissage bas.

Selon un mode de réalisation de la présente invention, l'adaptateur de terminal comprend un sous-ensemble pour faire passer le dispositif à microprocesseur d'un état de veille à un état activé lorsque le réseau cherche à établir une communication avec ledit dispositif.

Selon un mode de réalisation de la présente invention, l'alimentation électrique de l'adaptateur de terminal provient du bus USB.

Selon un mode de réalisation de la présente invention, l'adaptateur de terminal comprend en outre une première série de broches accessibles par le dispositif à microprocesseur et connectées de manière sélective à la masse ou à des potentiels présents dans l'adaptateur de terminal pour indiquer la classe de consommation dudit adaptateur. Selon un mode de réalisation de la presente invention, l'adaptateur de terminal con-prend en outre une deuxième série de broches accessibles par le dispositif à microprocesseur et permettant une communication entre le dispositif à microprocesseur et des éléments de l'adaptateur terminal.

Selon un mode de réalisation de la présente invention, 'adaptateur de terminal comporte un seul circuit intégré.

Ces objets, caractéristiques et avantages, ainsi que autres de la présente invention seront exposés en détail dans description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes lesquelles la figure 1, précédemment décrite, représente schémati- quement un adaptateur de terminal dans son environnement ; la figure 2, précédemment décrite, illustre schémati- quement le format de transfert de données selon les normes ISDN USB ; la figure 3, précédemment décrite, représente un adap tateur de terminal selon l'art antérieur ; et la figure 4 représente un adaptateur terminal selon présente invention.

Comme cela a été indiqué en relation avec la figure 3, j 'à présent, le traitement du protocole ISDN est effectué en local au niveau de l'adaptateur de terminal 20, avec pour consé quence la présence de plusieurs composants volumineux comme un microcontrôleur et ses mémoires associées.

Au contraire, l'adaptateur de terminal selon la pré sente invention se comporte comme un composant presque passif qui traite pas le protocole ISDN, mais laisse cette fonction au microprocesseur du dispositif 16 connecté en aval. En fait, selon l'invention, toute "l'intelligence", c'est-à-dire toute l'inter prétation des informations véhiculées sur le bus est laissée au microprocesseur aval et on peut appeler l'adaptateur de terminal de la présente invention un "modem sans contrôleur" ("controller less modem") ou "soft modem". I1 est alors possible pour le modem selon l'invention d'être peu volumineux et il peut se présenter exemple carme un simple renflement dans un câble. En fait, seule une fonction autonome est laissée à l'adaptateur de termi- de l'invention : celle de "réveiller" le microprocesseur 16, c'est-à-dire à le faire passer d'un état de veille à état activé lorsque le réseau cherche à établir une communication alors que le microprocesseur 16 est à l'état de veille.

Le microprocesseur aval ne voit donc que des données brutes (de niveau 1 selon la norme ISO), qu'il interprète. C'est microprocesseur aval qui gère aussi l'accès au réseau de communication.

Le fait de laisser au microprocesseur aval toute la gestion des informations véhiculées sur le réseau de communica tion va à l'encontre d'un préjugé de la technique qui considérait jusqu'à présent qu'un système dans lequel toute "l'intelligence" serait transférée hors de l'adaptateur du terminal n'était pas faisable. En effet, de nombreux problèmes, jugés insurmontables, doivent être résolus.

Ainsi, une première inquiétude de l'homme du métier concernait le début de la communication. On sait que, lorsqu'une conyrnanication est établie, il faut aller très vite. effet, un usager est choisi, il est nécessaire que les divers appareils de l'usager analysent l'appel et, si l'appel les concerne, ils doivent indiquer rapidement qu'ils prennent 'appel, sous peine de quoi le réseau de conrrnmication peut considérer que l'usager est absent ou que l'appareil n'est en service. Également, un autre appareil de l'usager peut occuper le canal pour une autre utilisation. Comme un ordinateur personnel état de veille nécessite plusieurs secondes pour "se reveiller", on craignait que ce temps de passage de l'état de veille à l'état actif, ajouté aux temps divers de mise en route pilotes ("drivers") USB, ferait que la ligne soit coupée avant que l'ordinateur ait pris la main sur la ligne.

Un autre problème concernait l'interprétation des informations contenues dans le canal D. En effet ces informations, dites de signalisation permettent le traitement des données des canaux B1 et B2, et il est nécessaire de conserver la main mise sur le canal D sous peine de perdre la ligne. Plusieurs terminaux étant connectés au canal D, il faut également vérifier que le canal D est disponible et, éventuel lement, attendre pour l'acquérir, d' un délai supplémentaire en général de durée indéterminée, dissuadant l'homme du métier de réaliser un adaptateur de terminal sans contrôleur.

Un autre problème à résoudre était le problème du stockage des informations entre deux accès du microprocesseur 16. En effet, on a vu que, selon la norme USB, le microprocesseur 16 fait un accès toutes les millisecondes, alors que les informa- tions arrivent sur le bus S en un flot continu. Comme cela a été mentionné, l'adaptateur de terminal de l'art antérieur résout ce problème par une mémoire 28 surdimensionnée et pourvue de son propre système de gestion (le contrôleur DMA 29).

En outre, il est nécessaire d'adapter les cadences des données, ces dernières arrivant à la cadence du réseau de conTruni- cation (192 kbits/s, actuellement) et quittant l'adaptateur de terminal à la cadence de la norme USB (12 Mbits/s, actuellement). La synchronisation des horloges, faite dans le circuit 20 de l'art antérieur (figure 3) à l'aide de la mémoire 28, du contrô leur DMA 29 et du contrôleur USB sous le contrôle du microcontrôleur 26, n'était à priori pas facilement réalisable simplement sans ces éléments.

Par ailleurs, un modem sans "intelligence" et transfé rant sa gestion à un microprocesseur externe allait nécessiter de nombreuses interruptions et l'on craignait que cela sature le bus USB, du fait que de ncmbreux périphériques peuvent y être connectés et nécessiter chacun un temps d'accès minimal, mettant en péril le fonctionnement de l'ensemble du système.

En bref, il existait dans la technique un certain nombre de préjugés quant à la faisabilité d'un adaptateur de terminal sans contrôleur assurant l'interface entre un bus à la norme ISDN et un bus à la norme USB. La demanderesse a examiné ces préjugés et trouvé qu'ils n'étaient pas fondés. Elle propose un adaptateur de terminal dans lequel la gestion des données est exécutée hors de l'adaptateur de terminal, par un microprocesseur externe connecté en aval de l'adaptateur de terminal et situé par exemple à l'intérieur d'un microordinateur personnel. L'adaptateur de terminal proposé ne comporte pas de contrôleur, il est simple et bon marché, et assure de façon optimale les fonctions d'interface entre les normes ISDN et USB.

Un tel adaptateur est illustré en figure 4.

En figure 4, une ligne pointillée 40 délimite un cir cuit intégré constituant l'unique circuit intégré de l'adaptateur de terminal selon la présente invention. Les composants externes à ce circuit intégré sont un quartz Q, illustré en figure 4, ainsi que divers transformateurs de ligne et circuits de protec tion ou autres composants passifs non représentés. De façon accessoire, l'adaptateur de terminal de la présente invention est complété par deux prises (non représentées), une pour le bus USB et une autre pour le bus ISDN. L'adaptateur de terminal selon la présente invention occupe ainsi une surface de quelques centi mètres carrés et peut, comme cela a été mentionné, se situer dans un renflement de câble.

En figure 4, le circuit 40 comporte tout d'abord une interface ISDN 42 reliée au bus S. Cette interface 42 reçoit les informations du bus S et réalise des fonctions relatives à la norme ITU 1430.

L'interface 42 fournit ainsi les données des canaux B1, B2 et D à un bloc 43 (DATA MULTIPLEX INTERFACE) qui les démulti- plexe et les fournit respectivement à des mémoires de type premier entré - premier sorti (FIFO) 44, 45 et 46, stockant respectivement les données des canaux B1, B2 et D. L'interface 42 alimente aussi un bloc 50, nommé IT ("InTerruption"), chargé de produire et stocker des signaux d'interruption en attendant de les fournir au microprocesseur externe. L'interface 42 alimente aussi un bloc 48, nommé DCA ("D Channel Access"), relié au bloc 50. Le bloc 48 détecte une activité du canal D et, par l'intermé diaire d'une interruption produite par le bloc 50, fait passer le microprocesseur aval d'un état de veille à l'état activé si besoin est. Le bloc 50, ainsi que les mémoires FIFO 44, 45 et 46, sont reliés à un bloc d'interface USB 52. L'interface USB est reliée à un bus USB 18, permettant la liaison avec l'extérieur du circuit 40. De façon classique, le bus USB comporte quatre conducteurs, deux pour les données et deux pour l'alimentation.

L'interface USB 52 est reliée aussi, pour la communica- tion avec le réseau de communication, à un bloc 54 nommé CS ("Control Status"), relié à l'interface ISDN 42. L'interface 52 est reliée aussi à des mémoires FIFO 44', 45' et 46' recevant respectivement les données des canaux B1, B2 et D à émettre sur le réseau. L'interface USB 52 est reliée par ailleurs à un bloc ROM 60 dont le rôle sera décrit ci-après, le bloc ROM comprenant un élément de mémorisation de type ROM et des broches externes 61. Par ailleurs, chacune des mémoires FIFO 44 à 46' est reliée au bloc 50, pour, comme on le verra ci-dessous, la production d'interruptions particulières.

En outre, un registre 62, nommé registre GPIO, est relié aux blocs 50 et 54, comme cela est représenté en figure 4. Le registre 62 comporte plusieurs broches 63, huit par exemple, nommées broches GPIO (General Purpose Input Output). Ces broches sont des accès permettant la communication du microprocesseur externe, via l'interface USB 52, avec des éléments de l'adapta teur de terminal extérieurs au circuit 40. Ainsi, le microprocesseur externe peut, par exemple, piloter une diode électroluminescente lorsqu'une communication est établie ou pour indiquer le débit d'une comrnznication (64 ou 128 kbits/s, par exemple). Inversement, ces broches GPIO sont un moyen permettant de transmettre, via le bloc 50 et l'interface USB, des interrup tions au microprocesseur externe, comme une indication de surchauffe provenant d'un capteur situé dans l'adaptateur de terminal. Par ailleurs, un circuit d'horloge 56, piloté par quartz extérieur Q, fournit des signaux d'horloge aux interfaces 42 et 52, et un bloc 58, nommé "REGUL", reçoit l'alimentation fournie par le bus USB et produit diverses tensions stabilisées et/ou de référence. Par exemple, le bloc 58 convertit les 5 volts fournis par le bus USB en 3,3 volts pour alimenter les interfaces 42 et 52. Le bloc 58 possède en outre, dans l'exemple représenté, des bornes de sorties 58A, 58B permettant d'utiliser, si cela est souhaité, une alimentation externe au lieu de l'alimentation fournie par le bus USB. Également, un bloc de test 59 relié divers éléments du circuit 40 est prévu pour tester industriel lement le circuit au stade de sa fabrication.

L'architecture du circuit 40 ci-dessus n'est qu'un exemple seulement, et d'autres architectures peuvent être réali- sees sans sortir du domaine de l'invention. Par exemple, les éléments de mémorisation 44, 44', 45, 45', 46 et 46' peuvent être d'autres éléments de mémorisation que des mémoires FIFO et ne sont pas nécessairement des éléments distincts. Également, un adaptateur d'interface peut être prévu entre les blocs 50, 54 et l'interface ISDN 42, dans le cas où l'interface 42 réalisée ne serait pas compatible avec les signaux issus desdits blocs 50 et 54.

Le fonctionnement du circuit 40 va maintenant être decrit.

Selon la norme ISDN, toute activation d'un appareil commence par la présence d'une activité particulière sur le canal D. Le bloc 48 du circuit 40 a pour fonction de détecter une telle activité et fournit un signal de détection de sélection de ligne (LSD) au microprocesseur externe (non représenté) par l'intermé- diaire du bloc 50, de l'interface 52 et du bus USB 18. A la réception de ce signal, le microprocesseur externe, s'il était en veille, passe en mode d'activation, et, à partir de ce moment, prend en charge toute la gestion de l'adaptateur de terminal et des échanges avec le réseau. Ainsi, il envoie alors à l'interface USB 52 des signaux d'activation qui, par l'intermédiaire du bloc CS 54, commandent l'interface ISDN 42 pour quelle se synchronise sur les données arrivant par le bus S et qu'elle envoie ensuite un signal via le bus S indiquant au terminal numérique du réseau 4 quelle est synchronisée. Pour l'instant, les opérations exécu tées n'impliquent aucun traitement des informations du canal D, et elles peuvent être réalisées suffisamment rapidement pour répondre au réseau dans le temps imparti. Lorsque le réseau reçoit la réponse de l'adaptateur de terminal , il émet une trame d'un type particulier (nommée INFO 4) qui contient les informations quant à la destination des données. Cette trame est reçue par l'interface ISDN 42, et les données de signalisation D qu'elle contient sont écrites dans la mémoire 46 puis transmises au microprocesseur externe par l'intermédiaire de l'interface USB 52. Le microprocesseur externe traite ces données D, et détermine s'il est concerné par la communication en cours. Si tel est le cas, le microprocesseur externe envoie des données de requête qui sont écrites dans la mémoire 46' par l'intermédiaire de l'inter face USB 52. Ces données sont destinées à être envoyées sur le canal D du bus S pour indiquer que la communication peut avoir lieu. Comme le canal D transporté par le bus S est une ressource partagée par tous les appareils branchés sur ce bus, il est nécessaire que l'interface ISDN 42 de l'adaptateur de terminal prenne la main sur le bus S. Pour cela, le microprocesseur externe inscrit dans le bloc CS 54, par l'intermédiaire de l'interface 52, un signal qui commande à l'interface 42 de four nir une suite de données prédéterminées sur le canal D du bus S, et de vérifier que cette suite de données est acceptée par le réseau, ce qui est effectué par un "écho" des données prédéter minées envoyées, c'est-à-dire que l'on retrouve sur le bus S la série de données émises. Lorsque cela se produit, l'interface 42 peut écrire sur le canal D du bus S les données lues dans la mémoire 461, et la communication s'établit entre le réseau et le microprocesseur externe.

Une communication est donc établie. On sait que, selon la USB, un appareil ("device") présente une configuration avec des points d'accès ("end point"). Dans la configuration décrite qui, rappelons-le, est un exemple seulement, le choix de huit points d'accès a été fait, respectivement notés EPO, EP1, ... , EP7, et qui correspondent aux blocs 54, 50, et aux mémoires 44, 44', 45, 45', 46 et 46'. Ces points d'accès représentent les blocs dans lesquels le microprocesseur externe écrit ou lit des données ou des signaux de contrôle via l'interface USB 52. Selon la configuration choisie, les huit points d'accès peuvent être groupés de quatre façons possibles. La configuration de base utilise les points d'accès EPO et EP1, pour voir s'il y a ou non un signal en ligne. Ensuite, au cours de la comuunication, on peut utiliser aussi par exemple trois autres configurations possibles, mettant en jeu B1 + D, ou B2 + D, ou B1 + B2 + D, ces variantes de configuration permettant de limiter la bande passante requise sur le bus USB en n'utilisant que les canaux strictement nécessaires.

Après le choix de la configuration utilisée, le micro processeur externe va, toutes les millisecondes comme cela a été décrit, accéder aux points d'accès EP2 à EP7 suivant la configu ration utilisée, pour y chercher ou y inscrire des informations. Ces informations sont prélevées, respectivement fournies) à la cadence (actuelle) de 12 Mbits/s. Elles doivent donc subir un changement de format. Cela est réalisé par les mémoires FIFO 44 à 46'. Les mémoires 44, 45 et 46, recevant des données du réseau, sont inscrites à la cadence de la norme ISDN et lues à la cadence de la norme USB, et les moires 44', 45' et 46 ', recevant des données du microprocesseur externe, sont inscrites à la cadence de la norme USB et lues à la cadence de la norme ISDN. Pour ce faire, le quartz externe Q, dont la fréquence d'oscillation a été choisie égale à 15,36 MHz, qui est un multiple de 192 kHz, pilote un circuit d'horloge 56 qui comporte une boucle à verrouillage de phase analogique (PLL) fournissant 48 Ihz à l'interface USB 52. Dans l'exemple non-limitatif présent, l'interface ISDN 42 reçoit directement la fréquence de 15,36 Mhz fournie par le quartz et la divise par deux, obtenant ainsi 7,68 Mhz. Les interfaces 42 et 52 comportent de façon interne des boucles à verrouillage de phases numériques (non représentées) recevant respectivement lesdits 48 ihz et<B>7,68</B> Ihz, ainsi que les horloges des bus ISDN USB. Les signaux de sortie de ces PLL numériques internes sont des signaux de fréquence égale respectivement à 192 kHz, synchronisée sur l'horloge du réseau ISDN, et 12 Mhz, synchronisée sur l'hor loge du microprocesseur externe. Ils servent à l'écriture et à la lecture des mémoires 44 à 46'.

Les mémoires FIFO 44 à 46' sont suffisamment dimension- nées pour ne pas perdre des informations du fait de la latence du bus USB. Par ailleurs, on a vu que l'adaptateur de terminal selon la présente invention est de préférence alimenté par ligne USB. La consommation des mémoires doit donc rester faible et leur taille ne doit pas être trop importante. Le temps de latence entre deux accès du microprocesseur externe via le bus USB est en pratique de 1 milliseconde, comme cela a été indiqué, même si la norme USB prévoit qu'un glissement limité est possible en fré quence. Dans le mode de réalisation décrit, les mémoires FIFO pour les canaux B1 et B2 peuvent stocker 32 octets ("bytes") et les mémoires FIFO pour le canal D, 16 octets, ce qui correspond à une latence 4 millisecondes du bus USB, et qui est largement suffisant tout en maintenant une taille raisonnable des mémoires FIFO.

Le microprocesseur externe, en outre, gère les mémoires FIFO de façon dynamique pour éviter qu'un glissement d'horloge ne fasse qu'une mémoire FIFO se remplisse ou se vide et perde des données ou sa synchronisation. Pour ce faire, un seuil de rem plissage bas et un seuil de remplissage haut sont définis pour chaque mémoire FIFO. Lorsque le remplissage d'une mémoire FIFO est supérieur au seuil haut, le bloc d'interruptions 50 fournit au microprocesseur externe un signal d'interruption indiquant l'état de remplissage de la mémoire concernée. Le microprocesseur externe réagit alors en augmentant la quantité des données préle vées par le bus USB lors des accès suivants s'il s'agit d'une mémoire assurant un transfert dans le sens réseau - microproces- seur, ou en diminuant la quantité des données fournies s'il s'agit d'une mémoire assurant le transfert dans le sens micropro cesseur - réseau. De même, un remplissage d'une mémoire FIFO inférieur au seuil bas est détecté et signalé de la même manière au microprocesseur externe, la réaction du microprocesseur externe étant alors, selon le sens du transfert de la mémoire considérée, de diminuer la quantité de données prélevées ou d'augmenter la quantité des données fournies lors des accès suivants.

On notera que le nombre 'interruptions transmises au microprocesseur externe par l'intermédiaire du bus USB 18 est relativement élevé. Dans un adaptateur de terminal selon l'art antérieur, la gestion du niveau de remplissage des mémoires étaient assuré par le microprocesseur interne et des signaux d'interruption n'étaient pas nécessaires. Comme on l'a vu précé demment, il était craint que la transmission d'un grand nombre de signaux d'interruption par un bus USB provoque des dysfonction nements, avec perte de signaux d'interruption. Pour éviter tout inconvénient de ce type, l'adaptateur de terminal selon la pré sente invention prévoit de conserver les signaux d'interruption dans le bloc 50 jusqu'à ce qu'ils soient effectivement lus par le microprocesseur externe.

Enfin, tout dispositif relié à un bus USB contient des descripteurs ("descriptors"), qui sont des codes permettant d'identifier le dispositif. Ici, ces descripteurs sont contenus dans le bloc ROM 60 relié à l'interface USB 52, et contiennent des informations concernant le fabricant du dispositif, le type de dispositif, sa consommation, etc.

I1 est possible que l'adaptateur de terminal soit complété par des circuits annexes, comme par exemple des afficheurs ou une carte audio, ce qui fait que la classe de consommation de l'adaptateur de terminal peut être modifiée. La classe de consommation doit être signalée au microprocesseur externe et, pour ce faire, la présente invention prévoit un certain nombre de broches 61 reliées au bloc ROM 60 pour coder l'information de consommation de l'adaptateur de terminal. broches sont par exemple connectées à la masse ou à une tension positive du circuit et leur état informe le microprocesseur externe de la classe de consommation à laquelle appartient l'adaptateur de terminal.

Ainsi, l'adaptateur de terminal selon la présente invention ne comporte qu'un circuit intégré. Sa taille est réduite sa consommation électrique est faible, ce qui fait qu'il peut être alimenté sans difficultés par l'alimentation présente la ligne USB. L'adaptateur de terminal selon la présente invention fournit au microprocesseur externe auquel il est relié interruptions et des données brutes que le micro processeur externe va interpréter. Le microprocesseur externe, une fois "reveillé" - s'il était en veille - par le signal issu du bloc 48, assure toute la gestion interne de l'adaptateur de terminal, compris, comme cela a été décrit, la surveillance du remplissage des mémoires FIFO. En ce qui concerne l'interpréta tion des données, il fait par exemple des décodages et/ou des corrections d'erreur et indique au réseau les blocs entachés d'erreur, qui était auparavant réalisé par l'adaptateur de terminal. Le temps de traitement et de gestion nécessaire ne prend en pratique que quelques 6 des capacités du microprocesseur et cette fonction supplémentaire ne limite pas le microproces seur, en tous cas pour ce qui est des microprocesseurs actuels.

Bien entendu, la description précédente n'est qu'un exemple réalisation seulement et la présente invention est susceptible de diverses variantes et modifications qui apparai- tront à l' de l'art. Ainsi, le circuit 40 réalise un certain nombre de fonctions, et son architecture est sujette nombreuses variantes sans sortir du domaine de la présente invention. Par exemple, d'autres éléments de mémorisation peuvent être prévus à la place des mémoires FIFO. Aussi, le bloc 43 peut faire partie de l'interface 42. De même, les blocs 48, , 54 peuvent être inclus dans une des interfaces 42 ou 52.

Claims (7)

REVENDICATIONS

1. Adaptateur de terminal (14) propre à assurer une conversion de format entre des informations circulant sur un bus ISDN (S) selon la norme ISDN et des informations circulant sur un bus USB (18) selon la norme USB, ledit bus ISDN reliant l'adapta teur de terminal à un réseau de communication et ledit bus USB reliant l'adaptateur de terminal à un dispositif à microproces seur (16), caractérisé en ce que la gestion de l'adaptateur de terminal et le traitement desdites informations sont exclusive ment assurés par le dispositif (16), la seule fonction autonome de l'adaptateur de terminal étant, lorsqu'une communication arrive sur le bus ISDN et que le dispositif (16) est dans un état de veille, de faire passer ledit dispositif (16) de l'état de veille à un état activé.

2. Adaptateur de terminal selon la revendication 1, comprenant une interface ISDN (42) pour recevoir du réseau ou fournir au réseau des informations selon la norme ISDN et une interface USB (52) pour fournir au dispositif (16) ou recevoir du dispositif (16) des informations selon la norme USB.

3. Adaptateur de terminal selon la revendication 1, comprenant un point d'accès (50) accessible par le dispositif (16) dans lequel sont stockées des interruptions destinées au dispositif (16) pour qu'il interrompe ses activités et assure la gestion de l'adaptateur de terminal.

4. Adaptateur de terminal selon la revendication 1, comprenant en outre des mémoires tampon (44, 44', 45, 45', 46, 46') permettant le stockage des données en attente de leur envoi sur le bus ISDN ou le bus USB.

5. Adaptateur de terminal selon la revendication 4, dans lequel lesdites mémoires tampon présentent des seuils de remplissage haut et bas, et dans lequel une interruption particu lière est envoyée au dispositif (16) lorsqu'une desdites mémoires tampon présente un remplissage supérieur à son seuil de remplis sage haut, ou inférieur à son seuil de remplissage bas.

6. Adaptateur de terminal selon la revendication , comprenant un sous-ensemble (48) pour faire passer le dispositif (16) d'un état de veille à un état activé lorsque le réseau cherche à établir une communication avec le dispositif (16).

7. Adaptateur de terminal selon la revendication 1, dans lequel l'alimentation électrique de l'adaptateur de terminal provient du bus USB. Adaptateur de terminal selon la revendication 1, comprenant en outre une première série de broches (61) acces sibles par le dispositif (16) et connectées de manière sélective à la masse ou à des potentiels présents dans l'adaptateur de terminal pour indiquer la classe de consommation dudit adapta teur. 9. Adaptateur de terminal selon la revendication 1, comprenant en outre une deuxième série de broches (63) acces sibles par le dispositif (16) et permettant une communication entre le dispositif à microprocesseur (16) et des éléments de l'adaptateur de terminal. <B>10.</B> Adaptateur de terminal selon la revendication 1, caractérisé en ce qu'il comporte un seul circuit intégré.