FR2819100A1 - Procede d'empilage de circuits integres - Google Patents

Procede d'empilage de circuits integres Download PDF

Info

Publication number
FR2819100A1
FR2819100A1 FR0017232A FR0017232A FR2819100A1 FR 2819100 A1 FR2819100 A1 FR 2819100A1 FR 0017232 A FR0017232 A FR 0017232A FR 0017232 A FR0017232 A FR 0017232A FR 2819100 A1 FR2819100 A1 FR 2819100A1
Authority
FR
France
Prior art keywords
layer
integrated circuit
integrated circuits
circuits
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0017232A
Other languages
English (en)
Other versions
FR2819100B1 (fr
Inventor
Myriam Oudart
Francois Bernard
Marie Jose Molino
Bruno Reig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR0017232A priority Critical patent/FR2819100B1/fr
Priority to PCT/FR2001/004118 priority patent/WO2002054451A2/fr
Publication of FR2819100A1 publication Critical patent/FR2819100A1/fr
Application granted granted Critical
Publication of FR2819100B1 publication Critical patent/FR2819100B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

L'invention concerne un procédé d'empilage d'un composant (6) (circuit intégré de petites dimensions) sur un circuit intégré de grandes dimensions (10). Selon ce procédé, la face du composant (6) opposée à la face portant ses plots de connexion est collée à la face du circuit intégré (10) qui porte des plots de connexion. Les deux types de circuits ont ainsi leurs faces portant leurs plots de connexion accessibles d'un même côté de l'empilement réalisé.Applications : Empilement de composants de types différents, par exemple MMIC sur ASIC.

Description

<Desc/Clms Page number 1>
PROCEDE D'EMPILAGE DE CIRCUITS INTEGRES L'invention concerne un procédé d'empilage de circuits intégrés. Elle est applicable notamment dans le cas où l'on utilise des circuits intégrés de grandes dimensions auxquelles on veut adjoindre des fonctions réalisées par des composants d'une technologie différente tels que des circuits intégrés d'un autre type, des condensateurs, etc. Plus particulièrement, elle est applicable lorsqu'on veut associer des circuits intégrés de dimensions différentes et de technologies différentes, par exemple des circuits silicium et des circuits AsGa.
Par exemple dans le cas de circuits dits ASIC (Application-Specific Integrated Circuit), ces circuits sont de grandes dimensions et on peut avoir besoin de connecter à de tels circuits ASIC des circuits AsGa de plus petites dimensions tels que des circuits MMIC (Monolithic Microwave Integrated Circuit).
L'invention concerne donc un procédé d'empilage de circuits intégrés de petites dimensions sur des circuits intégrés de plus grandes dimensions.
L'invention concerne donc un procédé d'empilage de circuits intégrés caractérisé en ce qu'il comporte les étapes suivantes : - Dépôt d'au moins une première couche fine d'un matériau polymère sur la surface d'un premier circuit intégré de grandes dimensions ; - Dépôt d'une deuxième couche épaisse d'un matériau polymère sur la surface de la première couche fine de matériau polymère ; - Réalisation d'au moins une cavité dans la deuxième couche épaisse de matériau polymère ; - Mise en place et collage dans la cavité d'un circuit intégré de petites dimensions avec sa face opposée à la face portant des plots de connexion en contact avec la première couche de matériau polymère ; - Dépôt d'une troisième couche de matériau de matériau polymère sur l'ensemble ; - Réalisation de trous traversant tout ou partie des trois couches de matériau polymère pour atteindre les plots de connexion du
<Desc/Clms Page number 2>
premier circuit intégré et de trous traversant la troisième couche de matériau polymère pour atteindre les plots de connexion du deuxième circuit intégré ; - Métallisation des trous et réalisation de connexion électrique.
Les différents objets et caractéristiques de l'invention apparaîtront plus clairement dans la description qui va suivre faite à titre d'exemple en se reportant aux figures annexées qui représentent : - les figures 1 à 4d, les différentes étapes du procédé selon l'invention permettant d'empiler un ou plusieurs circuits intégrés de petites dimensions sur des circuits intégrés de grandes dimensions et permettant également de réaliser les connexions électriques nécessaires ; - la figure 5, un exemple de réalisation d'un empilement de circuits selon l'invention ; - les figures 6 et 7, un exemple de réalisation de la couche d'isolant recouvrant la face supérieure de l'ensemble de composants ; - les figures 8 à 10, une variante du procédé de l'invention.
La figure 1 représente une plaquette de substrat 1 par exemple en silicium d'environ 4 à 5 pouces de diamètres (wafer). Dans cette plaquette ont été réalisés différents circuits intégrés tels que par exemple des circuits ASIC ayant environ chacun 1cm2 de surface. Sur la face supérieure des circuits réalisés dans le substrat 1 ont été réalisées une ou plusieurs couches de matériaux isolants 2 et 2'et des réseaux de connexion (appelés niveaux de routage). Ensuite, selon l'exemple de la figure 2, on réalise sur l'ensemble de la plaquette d'ASIC une couche mince de matériaux polymères 3.
Cependant, cette couche 3 n'est pas obligatoire.
Au cours de l'étape suivante on recouvre l'ensemble de tous les circuits par une couche épaisse 4 d'un matériau polymère (figure 3).
On va maintenant procéder à l'empilement de circuits intégrés de petites dimensions, par exemple, des circuits AsGa de type MMIC sur un circuit ASIC. Ce procédé va être décrit en se reportant aux figures 4a à 4d.
Comme cela est représenté en figure 4a, on réalise tout d'abord dans la couche 4 de matériaux polymères une cavité 5 jusqu'à atteindre la
<Desc/Clms Page number 3>
couche 3 de matériau polymère. Cette cavité est réalisée par tout procédé adapté tel qu'une attaque laser.
Ensuite comme cela est représenté en figure 4b, un circuit intégré tel que un MMIC est placé à l'intérieur de la cavité 5 avec une couche de colle ou de brasure située entre ce circuit et la couche 3 de polymère. Le circuit 6 est ainsi collé dans la cavité sur le circuit ASIC.
On notera que le circuit 6 est placé dans la cavité de telle façon que c'est la face ne portant pas les plots de connexion de ce circuit qui est collée à l'intérieur de la cavité. Les plots de connexion se trouvent alors sur la partie supérieure du circuit 6. Le collage est réalisé par tout procédé connu dans la technique et notamment le collage peut être réalisé par brasure du circuit 6 sur la couche de polymère 3.
De préférence l'épaisseur du circuit 6 et de la colle 7 correspond sensiblement à l'épaisseur de la couche de polymère épaisse 4.
De cette façon la partie supérieure du circuit 6 est en principe au même niveau que la face supérieure de la couche de polymère 4.
Selon la figure 4c on réalise sur l'ensemble, le dépôt d'une couche polymère 8 qui vient ainsi enfermer le circuit intégré 6 dans la cavité.
Enfin comme cela est représenté en figure 4d, on réalise des trous métallisés 31 dans la couche de polymère 8 permettant d'atteindre les plots de connexion du circuit intégré 6 ainsi que des trous métallisés 51 traversant la couche de polymère 8 et la couche de polymère 4 permettant d'atteindre des plages de connexions du circuit 1.
Ces différents trous sont métallisés et des circuits de connexion sont réalisés à la surface supérieure de la couche de polymère 8.
La figure 5 représente un empilement de circuits réalisés selon l'invention comme on peut le voir sur la figure 5 il est également possible de réaliser des connexions sur le circuit ASIC avant de réaliser la couche de polymère 4. Il est également possible de réaliser des connexions multiniveaux dans la couche de polymère 4.
On notera que les différents matériaux polymères utilisés peuvent être de même nature.
Les figures 6 et 7 concernent un procédé de réalisation de la couche de polymère 8.
<Desc/Clms Page number 4>
Dans ce qui précède on a expliqué qu'une cavité 5 a été réalisée dans la couche de polymère 4 et que le composant 6 a été collé dans cette cavité, il est évident que le composant 6 est de plus petites dimensions que la cavité 5, il peut donc exister un vide entre les parois du composant 6 et les parois de la cavité 5. Pour éviter que des impuretés ou des gaz restent dans ce vide, on a intérêt que le matériau polymère 8 déposé remplisse autant que possible ce vide. Dans ces conditions selon l'invention le procédé de dépôt de la couche de polymère 8 est le suivant.
- on utilise un matériau polymère liquide (par exemple résine époxy 353 ND épotek) déposé à la tournette sur la surface du circuit 6 et du polymère 4. Ce dépôt est réalisé à la tournette à une température de 60 C environ.
Ensuite, l'ensemble est dégazé sous vide puis est enfermé dans un sachet sous vide (1 bar), et est placé à 900 sur une plaque chauffante ou dans une enceinte chauffante.
Ensuite un outil plat non tranchant est frotté à la surface supérieure pour éliminer le matériau polymère en excédent. Une cuisson à 900 pendant environ 15 à 30 mn est ensuite effectuée, puis on réalise la couche d'isolant 8 et les connexions tel que cela a été décrit précédemment. Dans la plaquette de la figure 1 contenant des circuits ASIC, on a empilé et connecté des circuits 6 tels que des circuits MMIC. On procède alors à la découpe de la plaquette 1 pour obtenir différents circuits individuels comportant chacun au moins un circuit MMIC superposé à un circuit ASIC.
Selon une variante de réalisation, la découpe de la plaquette de substrat 1 se fait juste après la réalisation de la couche d'isolant 3. Comme représenté en figure 8, on procède à la découpe de différents circuits ASIC tel que le circuit 10.
Ensuite les différents circuits 10 sont placés dans les ouvertures 12 d'une grille de positionnement 14 permettant de positionner les différents circuits 10 les uns par rapport aux autres (figure 9).
Il est possible de prévoir sous chaque circuit 10 une ou plusieurs cales en matériau déformable pour permettre le réglage en hauteur de chaque circuit 10. Il est également possible de prévoir des cales entre les parois de chaque circuit 10 et les parois de l'ouverture 12.
<Desc/Clms Page number 5>
Au cours de l'étape suivante on recouvre l'ensemble de tous les circuits par une couche épaisse 4 d'un matériau polymère (figure 10).
On procède ensuite à l'empilement de circuits de petites dimensions (MMIC) sur les circuits 10 possédant des dimensions plus grandes. On reproduit ici le procédé d'empilement décrit précédemment.
Dans l'exemple de réalisation de la figure 5, on a représenté un circuit MMIC sur un circuit ASIC mais on peut également avoir plusieurs MMIC sur un circuit ASIC, voire même des circuits MMIC et d'autres composants sur un circuit ASIC.

Claims (12)

REVENDICATIONS
1. Procédé d'empilage de circuits intégrés caractérisé en ce qu'il comporte les étapes suivantes : - Dépôt d'au moins une première couche fine d'un matériau polymère (2,2', 3) sur la surface d'un premier circuit intégré de grandes dimensions ; - Dépôt d'une deuxième couche épaisse d'un matériau polymère (4) sur la surface de la première couche fine de matériau polymère ; - Réalisation d'au moins une cavité (5) dans la deuxième couche épaisse de matériau polymère (4) ; - Mise en place et collage dans la cavité (5) d'un composant de plus petites dimensions (6) avec sa face opposée à la face portant des plots de connexion en contact avec la première couche de matériau polymère (3) ; - Dépôt d'une troisième couche de matériau de matériau polymère (8) sur l'ensemble ; - Réalisation de trous (9) traversant tout ou partie des trois couches de matériau polymère (3,4, 8) pour atteindre les plots de connexion du premier circuit intégré et de trous traversant la troisième couche de matériau polymère pour atteindre les plots de connexion du deuxième circuit intégré ; - Métallisation des trous et réalisation de connexion électrique.
2. Procédé d'empilage de circuits intégrés selon la revendication 1, caractérisé en ce que les composants de petites dimensions (6) sont des circuits intégrés de plus petites dimensions que celles du premier circuit intégré.
3. Procédé d'empilage de circuits intégrés selon la revendication 1, caractérisé en ce que les différentes étapes sont réalisées sur une plaquette (1) comportant plusieurs circuits intégrés de grandes dimensions de façon à empiler sur chacun de ces circuits, un ou plusieurs circuits intégrés de petites dimensions et en ce qu'après métallisation des trous, la plaquette est découpée en circuits individuels.
4. Procédé d'empilage de circuits intégrés selon la revendication 1, caractérisé en ce que la première couche fine de matériau polymère (3)
<Desc/Clms Page number 7>
est réalisée sur la surface portant les plots de connexion d'une plaquette (1) de circuits intégrés, ensuite différents circuits de grandes dimensions (6) sont découpés dans la plaquette (1) puis sont placés dans une grille de positionnement (14), la deuxième couche épaisse de matériau polymère étant alors déposée sur chaque circuit intégré de grandes dimensions.
5. Procédé d'empilage de circuits intégrés selon la revendication 1, caractérisé en ce que les différentes couches de matériaux polymères sont réalisées à l'aide d'un même matériau polymère.
6. Procédé d'empilage de circuits intégrés selon la revendication 1, caractérisé en ce que le circuit intégré de grandes dimensions comporte différents niveaux de connexion et en ce qu'au moins une fine couche de polymère (3) est réalisée sur ces différents niveaux de connexion.
7. Procédé d'empilage de circuits intégrés selon la revendication 1, caractérisé en ce que le circuit intégré de petites dimensions (6) est collé ou brasé aux circuits intégrés de grandes dimensions à l'aide d'un matériau de collage ou de brasage (7).
8. Procédé d'empilage de circuits intégrés selon la revendication 1, caractérisé en ce que la somme des épaisseurs du composant et de la colle est sensiblement égale à l'épaisseur de la deuxième couche de polymère (4).
9. Procédé d'empilage de circuits intégrés selon la revendication 1, caractérisé en ce que la deuxième couche de matériau de polymère (4) sert de cale de façon que la surface supérieure du composant (6) affleure la face supérieure de la couche de matériau polymère (4).
10. Procédé d'empilage de circuits intégrés selon la revendication 1, caractérisé en ce que la troisième couche de polymère (8) est déposée en phase liquide et sous vide.
11. Procédé d'empilage de circuits intégrés selon la revendication 9, caractérisé en ce que l'ensemble est placé sous vide dans un sac et qu'un outil plat permet d'exercer une pression sur la couche de polymère de façon à ce que cette couche de polymère pénètre entre les parois de la cavité (5) et le circuit intégré (6).
12. Empilement de circuits intégrés, caractérisé en ce qu'il comporte :
<Desc/Clms Page number 8>
un premier circuit intégré (10) d'un premier type de technologie et de grandes dimensions portant sur ses faces (15) au moins une couche d'isolant (2,2', 3) sur laquelle sont prévus des circuits de connexion, au moins un deuxième circuit intégré (6) d'un deuxième type de technologie et de plus petites dimensions collé par sa face opposée à celle portant ses connexions, à la couche d'isolant (3) du premier circuit intégré, ce deuxième circuit intégré étant encastré dans une couche de matériau polymère (4) dont la face supérieure affleure la face supérieure du deuxième circuit intégré, au moins une couche de matériau isolant (8) réalisée sur la face supérieure de la couche de matériau polymère (4) et sur la face supérieure du deuxième circuit intégré (6), des circuits de connexion réalisés sur la face supérieure de la couche de matériau isolant (8) et des éléments de connexion (31,51) traversant la couche d'isolant (8) et/ou la couche de matériau polymère (4) connectant lesdits circuits de connexion à des plages de connexions des premier et deuxième circuits intégrés.
FR0017232A 2000-12-28 2000-12-28 Procede d'empilage de circuits integres Expired - Fee Related FR2819100B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0017232A FR2819100B1 (fr) 2000-12-28 2000-12-28 Procede d'empilage de circuits integres
PCT/FR2001/004118 WO2002054451A2 (fr) 2000-12-28 2001-12-20 Procede d'empilage de circuits integres

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0017232A FR2819100B1 (fr) 2000-12-28 2000-12-28 Procede d'empilage de circuits integres

Publications (2)

Publication Number Publication Date
FR2819100A1 true FR2819100A1 (fr) 2002-07-05
FR2819100B1 FR2819100B1 (fr) 2003-08-08

Family

ID=8858352

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0017232A Expired - Fee Related FR2819100B1 (fr) 2000-12-28 2000-12-28 Procede d'empilage de circuits integres

Country Status (2)

Country Link
FR (1) FR2819100B1 (fr)
WO (1) WO2002054451A2 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112136A1 (fr) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Dispositif electronique
EP1351299A3 (fr) * 2002-04-04 2006-03-01 Diehl BGT Defence GmbH &amp; Co.KG Construction de circuit mince at souple
CN112956019A (zh) * 2018-11-09 2021-06-11 华为技术有限公司 一种集成有至少两个裸片的芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0149317A2 (fr) * 1984-01-13 1985-07-24 Stc Plc Recouvrement de circuits imprimés
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US5994739A (en) * 1990-07-02 1999-11-30 Kabushiki Kaisha Toshiba Integrated circuit device
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0149317A2 (fr) * 1984-01-13 1985-07-24 Stc Plc Recouvrement de circuits imprimés
US5994739A (en) * 1990-07-02 1999-11-30 Kabushiki Kaisha Toshiba Integrated circuit device
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1351299A3 (fr) * 2002-04-04 2006-03-01 Diehl BGT Defence GmbH &amp; Co.KG Construction de circuit mince at souple
WO2004112136A1 (fr) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Dispositif electronique
CN112956019A (zh) * 2018-11-09 2021-06-11 华为技术有限公司 一种集成有至少两个裸片的芯片
EP3869554A4 (fr) * 2018-11-09 2022-03-23 Huawei Technologies Co., Ltd. Puce intégrée à au moins deux dés

Also Published As

Publication number Publication date
WO2002054451A3 (fr) 2002-10-10
WO2002054451A2 (fr) 2002-07-11
FR2819100B1 (fr) 2003-08-08

Similar Documents

Publication Publication Date Title
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP1636130B1 (fr) Circuit integre sur puce de hautes performances
EP0923130B1 (fr) Circuit électronique, notamment pour un dispositif médical implantable actif tel qu&#39;un stimulateur ou défibrillateur cardiaque, et son procédé de réalisation
EP0565391B1 (fr) Procédé et dispositif d&#39;encapsulation en trois dimensions de pastilles semi-conductrices
EP0584349B1 (fr) Procede d&#39;interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
EP0593330B1 (fr) Procédé d&#39;interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
EP4092730A2 (fr) Fabrication de puces électroniques
EP0583201A1 (fr) Module multi-puces à trois dimensions
FR2865575A1 (fr) Procede pour emballer des pastilles semi-conductrices et structure de pastille semi-conductrice ainsi obtenue
FR2773417A1 (fr) Procede de formation d&#39;un contact auto-aligne dans un dipositif a semiconducteur
EP0682365A1 (fr) Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés
EP0673068B1 (fr) Dispositif de protection contre des surtensions dans des circuits intégrés
FR2847385A1 (fr) Substrat multicouche en ceramique et procede de fabrication de celui-ci
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
FR2625042A1 (fr) Structure microelectronique hybride modulaire a haute densite d&#39;integration
EP1312116A1 (fr) Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d&#39;une puce à circuit intégré, et module multipuces ainsi obtenu.
FR2645681A1 (fr) Dispositif d&#39;interconnexion verticale de pastilles de circuits integres et son procede de fabrication
EP3089211A1 (fr) Composant electronique resistant a l&#39;humidite et procede d&#39;encapsulation d&#39;un circuit electronique pour former un tel composant
FR2813993A1 (fr) Dispositif de semi-conducteur
EP0411985B1 (fr) Procédé de formation du réseau multicouche d&#39;une carte de connexion d&#39;au moins un circuit intégré de haute densité
FR2819100A1 (fr) Procede d&#39;empilage de circuits integres
FR2770932A1 (fr) Procede de fabrication d&#39;une sonde acoustique
EP0975018A1 (fr) Procédé de formation d&#39;une capacité sur un circuit intégré
EP0795908A2 (fr) Circuit hyperfréquence multicouches à éléments actifs intégrés

Legal Events

Date Code Title Description
CL Concession to grant licences
ST Notification of lapse