FR2854751A1 - Circuit de recuperation d'horloge - Google Patents

Circuit de recuperation d'horloge

Info

Publication number
FR2854751A1
FR2854751A1 FR0305565A FR0305565A FR2854751A1 FR 2854751 A1 FR2854751 A1 FR 2854751A1 FR 0305565 A FR0305565 A FR 0305565A FR 0305565 A FR0305565 A FR 0305565A FR 2854751 A1 FR2854751 A1 FR 2854751A1
Authority
FR
France
Prior art keywords
loop
time base
programmable counter
recovery circuit
clock recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0305565A
Other languages
English (en)
Other versions
FR2854751B1 (fr
Inventor
Jean Pierre Lagarde
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0305565A priority Critical patent/FR2854751B1/fr
Priority to US10/841,705 priority patent/US8054930B2/en
Publication of FR2854751A1 publication Critical patent/FR2854751A1/fr
Application granted granted Critical
Publication of FR2854751B1 publication Critical patent/FR2854751B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Un circuit (100) de récupération d'horloge à partir d'un flux de données (TS) déterminé comprend une unité d'extraction de références (102) adaptée pour extraire du flux de données des références temporelles définissant une base de temps de référence, et comprenant en outre une boucle à verrouillage de phase numérique ayant :- un premier compteur programmable en tant qu'oscillateur contrôlé numériquement (103), adapté pour entretenir une base de temps de sortie ;- un second compteur programmable (104) en tant que diviseur de boucle, adapté pour entretenir une base de temps de boucle ;- un processeur dédié (101), dans lequel peut être exécuté un programme comprenant :- un premier module logiciel (106) en tant que comparateur de phase, adapté pour comparer les valeurs respectives de la base de temps de boucle et de la base de temps de référence, et pour générer une erreur de boucle (En) ;- un deuxième module logiciel (107) en tant que filtre de boucle, adapté pour produire une valeur d'adaptation (Pn) de la valeur d'incrément (DCO_val) du premier compteur programmable à partir de l'erreur de boucle.
FR0305565A 2003-05-07 2003-05-07 Circuit de recuperation d'horloge Expired - Fee Related FR2854751B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0305565A FR2854751B1 (fr) 2003-05-07 2003-05-07 Circuit de recuperation d'horloge
US10/841,705 US8054930B2 (en) 2003-05-07 2004-05-07 Clock recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0305565A FR2854751B1 (fr) 2003-05-07 2003-05-07 Circuit de recuperation d'horloge

Publications (2)

Publication Number Publication Date
FR2854751A1 true FR2854751A1 (fr) 2004-11-12
FR2854751B1 FR2854751B1 (fr) 2005-07-22

Family

ID=33306215

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0305565A Expired - Fee Related FR2854751B1 (fr) 2003-05-07 2003-05-07 Circuit de recuperation d'horloge

Country Status (2)

Country Link
US (1) US8054930B2 (fr)
FR (1) FR2854751B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009030739A1 (fr) * 2007-09-07 2009-03-12 Thomson Licensing Boucle pll permettant de rétablir un rythme d'horloge de synchronisation a discontinuité temporelle
WO2009030740A1 (fr) * 2007-09-07 2009-03-12 Thomson Licensing Réduction de la durée d'acquisition d'une boucle à verrouillage de phase permettant de reconstituer un signal de synchronisation transmis par l'intermédiaire d'un réseau ip

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352837B2 (en) * 2004-05-28 2008-04-01 Agere Systems Inc. Digital phase-locked loop
FR2935569A1 (fr) * 2009-01-30 2010-03-05 Thomson Licensing Dispositif de reception recevant des signaux de marquage temporel vehicules dans des paquets.
WO2010086077A1 (fr) * 2009-01-30 2010-08-05 Thomson Licensing Procédé d'attribution d'une cible à un oscillateur configurable de boucle à verrouillage de phase
US10237587B2 (en) * 2016-06-10 2019-03-19 Nokia Of America Corporation Transporting out-of-band signals in distributed cable systems

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699392A (en) * 1995-11-06 1997-12-16 Stellar One Corporation Method and system for the recovery of an encoder clock from an MPEG-2 transport stream
EP0836282A1 (fr) * 1996-10-08 1998-04-15 Sony Corporation Appareil et procédé de réception et boucle à verrouillage de phase
US5881114A (en) * 1995-10-24 1999-03-09 Samsung Electronics Co., Ltd. Error detecting circuit of a system time clock for an MPEG system decoder
US6072369A (en) * 1998-02-02 2000-06-06 Korea Institute Of Industrial Technology Digital phase locked loop circuit for PCR recovery
US6175385B1 (en) * 1997-06-20 2001-01-16 Fujitsu Limited Digital PLL circuit for MPED stream and MPEG decoder having the digital PLL circuit
WO2001022736A1 (fr) * 1999-09-21 2001-03-29 Koninklijke Philips Electronics N.V. Recuperation d'horloge

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1194538B (it) * 1983-12-23 1988-09-22 Italtel Spa Circuito numerico ad aggancio di fase (pdll)
DE59010510D1 (de) * 1990-06-30 1996-10-24 Itt Ind Gmbh Deutsche Digitale Phasenregelungsschleife
US5281926A (en) * 1992-10-06 1994-01-25 Zenith Electronics Corp. Phase locked loop made operative when stable input sync signal is detected
RU2121073C1 (ru) * 1992-12-14 1998-10-27 Трэнском Гэс Текнолоджиз ПТИ Лтд. Электронная система синхронизации зажигания для двигателя и способ ее реализации
JPH06266683A (ja) * 1993-03-12 1994-09-22 Toshiba Corp 並列処理装置
US5600379A (en) * 1994-10-13 1997-02-04 Yves C. Faroudia Television digital signal processing apparatus employing time-base correction
US5764965A (en) * 1996-09-23 1998-06-09 Silicon Graphics, Inc. Synchronization infrastructure for use in a computer system
US5825213A (en) * 1996-12-16 1998-10-20 Motorola, Inc. Method and apparatus for frequency synthesis
US6114888A (en) * 1998-09-25 2000-09-05 Conexant Systems, Inc. Digital phase lock loop divider cycling method, apparatus, and communication system incorporating the same
US7349680B2 (en) * 2002-04-29 2008-03-25 Broadcom Corporation Method and system for using PSK sync word for fine tuning frequency adjustment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5881114A (en) * 1995-10-24 1999-03-09 Samsung Electronics Co., Ltd. Error detecting circuit of a system time clock for an MPEG system decoder
US5699392A (en) * 1995-11-06 1997-12-16 Stellar One Corporation Method and system for the recovery of an encoder clock from an MPEG-2 transport stream
EP0836282A1 (fr) * 1996-10-08 1998-04-15 Sony Corporation Appareil et procédé de réception et boucle à verrouillage de phase
US6175385B1 (en) * 1997-06-20 2001-01-16 Fujitsu Limited Digital PLL circuit for MPED stream and MPEG decoder having the digital PLL circuit
US6072369A (en) * 1998-02-02 2000-06-06 Korea Institute Of Industrial Technology Digital phase locked loop circuit for PCR recovery
WO2001022736A1 (fr) * 1999-09-21 2001-03-29 Koninklijke Philips Electronics N.V. Recuperation d'horloge

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009030739A1 (fr) * 2007-09-07 2009-03-12 Thomson Licensing Boucle pll permettant de rétablir un rythme d'horloge de synchronisation a discontinuité temporelle
WO2009030740A1 (fr) * 2007-09-07 2009-03-12 Thomson Licensing Réduction de la durée d'acquisition d'une boucle à verrouillage de phase permettant de reconstituer un signal de synchronisation transmis par l'intermédiaire d'un réseau ip
FR2920928A1 (fr) * 2007-09-07 2009-03-13 Thomson Licensing Sas Reduction de duree d'accrochage d'une boucle a verrouillage de phase apte a reconstituer un signal de synchronisation transmis sur un reseau ip.
US8223806B2 (en) 2007-09-07 2012-07-17 Thomson Licensing Reduction in the acquisition duration of a phase-locked loop able to reconstitute a synchronisation signal transmitted over an IP network
US8368812B2 (en) 2007-09-07 2013-02-05 Thomson Licensing PLL loop able to recover a synchronisation clock rhythm comprising a temporal discontinuity

Also Published As

Publication number Publication date
FR2854751B1 (fr) 2005-07-22
US8054930B2 (en) 2011-11-08
US20040223578A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
JP3726897B2 (ja) Ｇｐｓ受信機およびｇｐｓ衛星信号の受信方法
CA2395154A1 (fr) Technique de synchronisation des horloges d'un reseau
WO2005034355A3 (fr) Circuit, appareil et procede de recuperation de donnees de d'horloge pour donnees a frequence variable
FR2854751A1 (fr) Circuit de recuperation d'horloge
TW200701648A (en) Phase and frequency detection circuits
FR2939258A1 (fr) Commutateur de reference logiciel pour boucle a verrouillage de phase
FR2510795A1 (fr) Appareil commande par la parole
FR2914807B1 (fr) Dispositif d'extraction d'horloge a asservissement numerique de phase sans reglage externe
TW201009381A (en) Method and apparatus for compensating a clock bias
EP0716501B1 (fr) Comparateur de phase entre un signal numérique et un signal d'horloge, et boucle à verrouillage de phase correspondante
CN111431557A (zh) 适用于多模调制体制的信号跟踪方法及信号跟踪系统
FR2734966A1 (fr) Diviseur programmable rapide
CA3104347A1 (fr) Procede de demodulation de signaux numeriques a l'aide de plusieurs demodulateurs numeriques
EP2382484B1 (fr) Dispositif et procédé de poursuite d'un signal de radionavigation
CA2042608A1 (fr) Procede et circuit d'acquisition de code pour recepteur de signal a spectre etale
EP1215824A3 (fr) Système et procédé pour l'acquisition fine d'un signal à spectre étalé
CN106842253B (zh) 一种快速收敛的自适应伪码延迟锁定环路
Feng Decimation double-phase estimator: An efficient and unambiguous high-order binary offset carrier tracking algorithm
FR2856162A1 (fr) Procede pour la synchronisation d'au moins deux horloges d'un systeme microprocesseurs.
EP1414247A3 (fr) Méthode et système de contrôle du débit de données pour un décodeur audio/vidéo
WO2007127574A3 (fr) Détecteur phase - fréquence de commande de déphasage
EP1158703A3 (fr) Détecteur de coupure du signal d'entrée, récepteur optique et procédé de détection de coupure du signal d'entrée
JP4359782B2 (ja) 測位用衛星信号の受信機および測位用衛星信号の受信方法
FR2908947A1 (fr) Unite d'acquisition de phase asynchrone avec tramage
EP1089203A1 (fr) Procédé et dispositif d'extraction de données binaires véhiculées par un signal incident, en particulier un signal issu d'un disque numérique

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150130