FR2856517A1 - Procede de fabrication de composant semi-conducteur et composant semi-conducteur - Google Patents

Procede de fabrication de composant semi-conducteur et composant semi-conducteur Download PDF

Info

Publication number
FR2856517A1
FR2856517A1 FR0307250A FR0307250A FR2856517A1 FR 2856517 A1 FR2856517 A1 FR 2856517A1 FR 0307250 A FR0307250 A FR 0307250A FR 0307250 A FR0307250 A FR 0307250A FR 2856517 A1 FR2856517 A1 FR 2856517A1
Authority
FR
France
Prior art keywords
electrical connection
chip
plate
portions
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0307250A
Other languages
English (en)
Other versions
FR2856517B1 (fr
Inventor
Jerome Teysseyre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0307250A priority Critical patent/FR2856517B1/fr
Priority to US10/867,382 priority patent/US7005322B2/en
Publication of FR2856517A1 publication Critical patent/FR2856517A1/fr
Application granted granted Critical
Publication of FR2856517B1 publication Critical patent/FR2856517B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Procédé de fabrication de composants semi-conducteurs, et composant semi-conducteur, dans lesquels une plaque-support (2) comprend, en différents emplacements, des portions (2a) munies respectivement des moyens de connexion électrique (3) présentant des zones de connexion électrique (5) sur une face avant et présentant des trous tranversants (11) situés à proximité ou de façon adjacente auxdites portions; une puce de circuits intégrés (6) est fixée sur la face avant de chaque portion de ladite plaque par l'intermédaire de billes de connexion électrique (7) reliées d'une part sur des zones de connexion électrique de la face avant de cette plaque et d'autre part sur des plots de connexion électrique de la face arrière de cette puce, dans des positions telles qu'un bord de la face arrière de chaque puce s'étend en face d'au moins un trou traversant ; et une matière de remplissage liquide durcissable (9) remplit au moins partiellement respectivement l'espace entre cette plaque et chaque puce.

Description

i
Procédé de fabrication de composant semi-conducteur et composant semiconducteur La présente invention concerne le domaine des composants ou boîtiers semi-conducteurs à puces de circuits intégrés.
Un mode de fabrication connu de composants semi-conducteurs consiste à fixer sur la face avant d'une plaque-support munie en différents emplacements respectivement de moyens de connexion 10 électrique, respectivement des puces de circuits intégrés par l'intermédiaire de billes de connexion électrique fixées d'une part sur des zones de connexion électrique de la face avant de la plaque et d'autre part sur des plots de la face arrière de la puce, à délivrer par l'avant, dans l'espace séparant la plaque et la puce, une matière de 15 remplissage, à déposer sur des zones arrière de connexion électrique de la plaque- support des billes ou gouttes de connexion électrique, et enfin à scier ladite plaque-support entre lesdits emplacements afin d'obtenir un composant semi-conducteur par emplacement.
La présente invention a pour but de proposer un procédé de 20 fabrication de composants semi-conducteurs simplifié et un composant semi-conducteur obtenu.
La présente invention a tout d'abord pour objet un procédé de fabrication de composants semi-conducteurs, qui consiste: à réaliser une plaquesupport comprenant, en différents emplacements, des portions 25 munies respectivement des moyens de connexion électrique présentant des zones de connexion électrique sur une face avant et des zones de connexion électrique sur une face arrière, reliées sélectivement, et présentant des trous tranversants situés à proximité ou de façon adjacente auxdites portions; à fixer sur la face avant de chaque portion 30 de ladite plaque une puce de circuits intégrés par l'intermédaire de billes de connexion électrique reliées d'une part sur des zones de connexion électrique de la face avant de cette plaque et d'autre part sur des plots de connexion électrique de la face arrière de cette puce, dans des positions telles qu'un bord de la face arrière de chaque puce s'étend en face d'au moins un trou traversant; à délivrer, au travers desdits trous traversants, une matière de remplissage liquide durcissable entre ladite plaque et chaque puce de telle sorte qu'après durcissement, cette matière de 5 remplissage remplisse au moins partiellement respectivement l'espace entre cette plaque et chaque puce; et, après durcissement de ladite matière de remplissage, à séparer lesdits portions de façon à constituer autant de composants semi-conducteurs.
Selon l'invention, le procédé peut consister à réaliser une plaque10 support présentant un trou traversant entre deux portions, disposé de telle sorte qu'un bord de la face arrière des puces fixées sur ces portions s'étendent en face de ce trou traversant.
Selon l'invention, le procédé peut consister à réaliser une plaquesupport présentant des portions séparées par des trous allongés et des 15 branches reliant entre eux les coins de ces portions, disposées les unes par rapport aux autres de telle sorte que les bords de la face arrière des puces fixées sur ces portions s'étendent en face de ces fentes.
Selon l'invention, lesdites portions sont de préférence reliées par des branches de liaison de sections réduites de façon pouvoir être brisées 20 ou rompues.
La présente invention a également pour objet un composant semi-conducteur, qui comprend une plaque-support munie des moyens de connexion électrique présentant des zones de connexion électrique sur une face avant et une puce de circuits intégrés reliée à la face avant 25 de ladite plaque par l'intermédaire de billes de connexion électrique fixée d'une part sur des zones de connexion électrique de la face avant de cette plaque et d'autre part sur des plots de connexion électrique de la face arrière de cette puce, ladite plaque s'étendant au-delà des bords de ladite puce, et une matière de remplissage remplissant au moins 30 partiellement l'espace entre ladite plaque et ladite puce et enrobant lesdites billes de connexion électriques.
Selon l'invention, lesdits moyens de connexion comprennent de préférence des zones de connexion électrique prévues sur la face arrière de ladite plaque-support.
La présente invention sera mieux comprise à l'étude d'un composant semiconducteur et d'un mode de fabrication de ce dernier, décrits à titre d'exemples non limitatifs et illustrés par le dessin sur lequel: - la figure 1 représente une coupe transversale d'un composant semi- conducteur selon la présente invention; - la figure 2 représente une coupe transversale dudit composant à une première étape de fabrication; - la figure 3 représente une vue à plat dudit composant, côté plaque, 10 à cette première étape de fabrication; - la figure 4 représente une coupe transversale dudit composant à une étape suivante de fabrication - et la figure 5 représente une coupe transversale dudit composant à une étape suivante de fabrication.
En se reportant à la figure 1, on voit qu'on a représenté un composant semi-conducteur 1 qui comprend une portion de plaquesupport 2a de connexion électrique, sensiblement carrée, qui porte des moyens de connexion électrique 3 présentant des zones de connexion électrique 4 sur sa face avant et des zones de connexion électrique 5 sur 20 sa face arrière, reliées entre elles sélectivement.
Le composant semi-conducteur 1 comprend en outre une puce de circuits intégrés 6 sensiblement carrée, plus grande que la plaquesupport 2a, fixée à plat et à distance de la plaque-support 2a par l'intermédiaire de billes de connexion électrique 7 soudées d'une part 25 sur des zones 4 de la plaque-support 2a et d'autre part sur des plots 8 de connexion électrique prévus sur la face arrière de la puce 6.
La plaque-support 2a et la puce 6 sont dimensionnées et disposées l'une par rapport à l'autre de telle sorte que les bords périphériques de la surface arrière de la puce 6 s'étendent au-delà et le 30 long des bords périphériques de la plaque-support 2a.
Le composant semi-conducteur 1 comprend en outre une matière de remplissage durcie 9 qui remplit complètement l'espace entre la plaquesupport 2a et la première puce 10, en noyant les billes de connexion électrique 11, ainsi qu'au moins partiellement le passage traversant 2. Comme on le voit, cette matière de remplissage 16 recouvre aussi au moins certains des zones 4 sur lesquelles sont connectés les fils de connexion électrique 15.
En se reportant aux figures 2 à 5, on va maintenant décrire les différentes étapes de fabrication du composant semi-conducteur 1.
On voit que, pour fabriquer une multiplicité de composants semiconducteurs 1, on part d'une plaque-support 2 qui présente une multiplicité de portions de plaque-support 2a réparties sous la forme d'une matrice rectangulaire, déterminant une multiplicité 10 d'emplacements 10.
Chaque portion 2a est munie des moyens de connexion électrique 3. Les portions 2a sont disposées à distance les unes des autres de telle sorte que deux portions 2a adjacentes soient à chaque fois séparées par un trou allongé traversant 11 ou fente, les bords correspondants des 15 portions adjacentes étant parallèles.
La plaque 2 présente en outre une multiplicité de branches de liaison 12a qui relient respectivement les coins adjacents des portions 2a.
Disposant de la plaque 2 ainsi définie, une étape de fabrication 20 consiste, comme le montre la figure 2, à monter, sur chaque emplacement 10, une puce de circuits intégrés 6 sur respectivement chaque portion de plaque-support 2a, comme décrit précédemment, par l'intermédiaire de billes de connexion électrique et de fixation 7.
Plus précisément, chaque puce 6 est installée sur chaque portion 25 de plaque-support 2a de telle sorte que les bords périphériques 13a de la surface arrière de chaque puce s'étende au-delà de la périphérie de la portion de plaque-support 2a qui la porte, en face des trous traversants 1i1 formés latéralement à cette portion de plaque-support 2a, les puces 6 étant espacées les unes par rapport aux autres en laissant subsister entre 30 elles un espace 14 de largeur régulière plus petite que la largeur des trous allongés 11, les trous allongés 11 et les espaces 14 étant situés respectivement selon sensiblement sur le même plan de symétrie.
En se reportant à la figure 4, on voit que l'étape suivante de fabrication consiste à placer l'ensemble précédemment obtenu à l'horizontale dans une position telle que la plaque-support 2 est vers le haut et les puces 6 sont vers le bas.
Puis, cette étape consiste, à l'aide d'une aiguille adaptée 15, à placer successivement par le dessus cette aiguille au plus près de 5 chaque portion de plaque-support 2a, au-dessus de chaque bord 13a de chaque puce 6 pour délivrer une quantité déterminée d'une matière de remplissage liquide durcissable 9 qui, par capillarité, se propage et remplit l'espace séparant chaque portion de plaque-support 2a et chaque puce 6, sans déborder à l'intérieur des espaces 14 séparant les puces 6 10 et sans déborder dans les espaces séparant les puces et les portions de plaque-support voisines.
La matière de remplissage 9 étant durcie, une opération suivante consiste à briser ou rompre les différentes branches de liaison 12a de la plaque 2 afin d'obtenir autant de composants semi-conducteurs 1 que la 15 plaque 2 comportait de portions de plaque-support 2a correspondant aux emplacements 10, les branches de liaison étant de section réduite pour faciliter cette séparation.
Dans une variante représentée sur la figure 5, avant de procéder à la séparation ci-dessus, une opération suivante peut consister à déposer 20 et souder des billes ou gouttes de connexion électrique 16 sur les zones de connexion électrique de la face arrière des portions de plaquesupport 2a. Ceci étant fait, on peut alors procéder à la rupture des branches de liaison 12a afin d'obtenir des composants semi-conducteurs 1 individualisés.
La présente invention ne se limite pas aux exemples ci-dessus décrits. Bien des variantes de réalisation sont possibles sans sortir du
cadre défini par les revendications annexées.

Claims (6)

REVENDICATIONS
1. Procédé de fabrication de composants semi-conducteurs, caractérisé par le fait qu'il consiste: - à réaliser une plaque-support (2) comprenant, en différents emplacements, des portions (2a) munies respectivement des moyens de 5 connexion électrique (3) présentant des zones de connexion électrique (5) sur une face avant et présentant des trous tranversants (11) situés à proximité ou de façon adjacente auxdites portions; - à fixer sur la face avant de chaque portion de ladite plaque une puce de circuits intégrés (6) par l'intermédaire de billes de connexion 10 électrique (7) reliées d'une part sur des zones de connexion électrique de la face avant de cette plaque et d'autre part sur des plots de connexion électrique de la face arrière de cette puce, dans des positions telles qu'un bord de la face arrière de chaque puce s'étend en face d'au moins un trou traversant; - à délivrer, au travers desdits trous traversants, une matière de remplissage liquide durcissable (9) entre ladite plaque et chaque puce de telle sorte qu'après durcissement, cette matière de remplissage remplisse au moins partiellement respectivement l'espace entre cette plaque et chaque puce; et, après durcissement de ladite matière de remplissage, à séparer lesdits portions de façon à constituer autant de composants semiconducteurs (1).
2. Procédé selon la revendication 1, caractérisé par le fait qu'il consiste à réaliser une plaque-support présentant un trou traversant entre 25 deux portions, disposé de telle sorte qu'un bord (13a) de la face arrière des puces fixées sur ces portions (2a) s'étendent en face de ce trou traversant (11).
3. Procédé selon l'une des revendications 1 et 2, caractérisé par le fait qu'il consiste à réaliser une plaque-support présentant des 30 portions (2a) séparées par des trous allongés (11) et des branches de liaison (12) reliant entre eux les coins de ces portions, disposées les unes par rapport aux autres de telle sorte que les bords (13a) de la face arrière des puces fixées sur ces portions s'étendent en face de ces trous (11).
4. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait que lesdites portions (2a) sont reliées par des branches de liaison (12) de sections réduites de façon pouvoir être brisées ou rompues.
5. Composant semi-conducteur, caractérisé par le fait qu'il comprend une plaque-support (2a) munie des moyens de connexion électrique (3) présentant des zones de connexion électrique (4) sur une face avant et une puce de circuits intégrés (6) reliée à la face avant de ladite plaque par l'intermédaire de billes de connexion électrique (7) 10 fixée d'une part sur des zones de connexion électrique de la face avant de cette plaque et d'autre part sur des plots de connexion électrique (8) de la face arrière de cette puce, ladite plaque s'étendant au-delà des bords de ladite puce, et une matière de remplissage (9) remplissant au moins partiellement l'espace entre ladite plaque et ladite puce et 15 enrobant lesdites billes de connexion électriques.
6. Composant semi-conducteur selon la revendication 5, caractérisé par le fait que lesdits moyens de connexion comprennent des zones de connexion électrique prévues sur la face arrière de ladite plaque-support.
-- - - - - -
FR0307250A 2003-06-17 2003-06-17 Procede de fabrication de composant semi-conducteur et composant semi-conducteur Expired - Fee Related FR2856517B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0307250A FR2856517B1 (fr) 2003-06-17 2003-06-17 Procede de fabrication de composant semi-conducteur et composant semi-conducteur
US10/867,382 US7005322B2 (en) 2003-06-17 2004-06-14 Process for encapsulating semiconductor components using through-holes in the semiconductor components support substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0307250A FR2856517B1 (fr) 2003-06-17 2003-06-17 Procede de fabrication de composant semi-conducteur et composant semi-conducteur

Publications (2)

Publication Number Publication Date
FR2856517A1 true FR2856517A1 (fr) 2004-12-24
FR2856517B1 FR2856517B1 (fr) 2005-09-23

Family

ID=33484488

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0307250A Expired - Fee Related FR2856517B1 (fr) 2003-06-17 2003-06-17 Procede de fabrication de composant semi-conducteur et composant semi-conducteur

Country Status (2)

Country Link
US (1) US7005322B2 (fr)
FR (1) FR2856517B1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008137511A1 (fr) * 2007-05-04 2008-11-13 Crossfire Technologies, Inc. Accès ou interconnexion de circuits intégrés
EP2709183B1 (fr) * 2011-05-13 2019-02-06 Joled Inc. Dispositif électroluminescent organique d'émission de lumière à couleurs multiples
DE102017212796A1 (de) * 2017-07-26 2019-01-31 Robert Bosch Gmbh Elektrische Baugruppe
CN112652569B (zh) * 2020-12-17 2025-08-01 深圳市齐腾创新科技有限公司 一种多功能性芯片的生产装置及其生产工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683942A (en) * 1994-05-25 1997-11-04 Nec Corporation Method for manufacturing bump leaded film carrier type semiconductor device
US20020125561A1 (en) * 1997-01-23 2002-09-12 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US20020173069A1 (en) * 2000-02-07 2002-11-21 Kazutaka Shibata Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US6544814B1 (en) * 1999-07-27 2003-04-08 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a packaged semiconductor device, and a semiconductor device manufactured thereby

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US125561A (en) * 1872-04-09 Improvement in car-couplings
US173069A (en) * 1876-02-01 Improvement in governors for steam-engines
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5697148A (en) * 1995-08-22 1997-12-16 Motorola, Inc. Flip underfill injection technique
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
CA2198305A1 (fr) * 1996-05-01 1997-11-02 Yinon Degani Methode et appareil de soudage de circuits integres
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6617682B1 (en) * 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US6743069B2 (en) * 2001-07-12 2004-06-01 Intel Corporation Facilitating the spread of encapsulant between surfaces of electronic devices
US6809337B2 (en) * 2002-04-22 2004-10-26 Intel Corporation Liquid crystal display devices having fill holes and electrical contacts on the back side of the die
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
JP3759131B2 (ja) * 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683942A (en) * 1994-05-25 1997-11-04 Nec Corporation Method for manufacturing bump leaded film carrier type semiconductor device
US20020125561A1 (en) * 1997-01-23 2002-09-12 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US6544814B1 (en) * 1999-07-27 2003-04-08 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a packaged semiconductor device, and a semiconductor device manufactured thereby
US20020173069A1 (en) * 2000-02-07 2002-11-21 Kazutaka Shibata Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device

Also Published As

Publication number Publication date
US7005322B2 (en) 2006-02-28
FR2856517B1 (fr) 2005-09-23
US20050026417A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
EP0321899B1 (fr) Procédé et dispositif de refroidissement d'un boîtier de circuit intégré
EP1564141B1 (fr) Rail de siège pour cabine d'aéronef et procédé de fabrication d'un tel rail
FR2596607A1 (fr) Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede
FR2893764A1 (fr) Boitier semi-conducteur empilable et procede pour sa fabrication
FR3053526A1 (fr) Procede de fabrication collective de dispositifs electroniques et dispositif electronique
FR2614494A1 (fr) Procede d'assemblage de circuits de puissance et de circuits de commande sur plusieurs niveaux sur un meme module et module ainsi obtenu
FR2764115A1 (fr) Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif
EP0883177A1 (fr) Dispositif semi-conducteur muni d'un dissipateur thermique.
FR2856517A1 (fr) Procede de fabrication de composant semi-conducteur et composant semi-conducteur
FR2732509A1 (fr) Boitier de montage d'une puce de circuit integre
FR3085576A1 (fr) Couvercle pour boitier de circuit integre
FR2825515A1 (fr) Boitier semi-conducteur a grille evidee et grille evidee
EP0178977A1 (fr) Composant semiconducteur monté en boîtier plastique, et procédé de montage correspondant
FR2965139A1 (fr) Support de circuit et procede de fabrication d'un tel support de circuit
FR2518813A1 (fr) Support d'interconnexion d'un boitier de circuit integre sur un circuit imprime et systeme d'interconnexion utilisant un tel support
FR2681728A1 (fr) Structure combinee de radiateur et de bornes de connexion pour un circuit integre hybride, et procede de fabrication de ce circuit.
FR2790905A1 (fr) Composant electrique de puissance a montage par brasage sur un support et procede de montage correspondant
FR2977975A1 (fr) Boitier electronique a via thermique et procede de fabrication
FR3079068A1 (fr) Dispositifs electroniques et procedes de fabrication
WO2001067836A1 (fr) Module electrique de puissance et procedes pour sa fabrication
EP3226289B1 (fr) Dispositif électronique pourvu d'un organe de dissipation de la chaleur
FR2651923A1 (fr) Circuit integre de puissance.
EP0235025B1 (fr) Composant semiconducteur et procédé d'encapsulation correspondant
WO2002058107A2 (fr) Procede de fabrication d'un boitier semi-conducteur optique et boitier semi-conducteur optique
FR2693077A1 (fr) Outil de montage de puce entre deux dissipateurs thermiques.

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140228