FR2864342A1 - Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede - Google Patents

Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede Download PDF

Info

Publication number
FR2864342A1
FR2864342A1 FR0315034A FR0315034A FR2864342A1 FR 2864342 A1 FR2864342 A1 FR 2864342A1 FR 0315034 A FR0315034 A FR 0315034A FR 0315034 A FR0315034 A FR 0315034A FR 2864342 A1 FR2864342 A1 FR 2864342A1
Authority
FR
France
Prior art keywords
components
connection
support
outputs
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0315034A
Other languages
English (en)
Other versions
FR2864342B1 (fr
Inventor
Christian Val
Olivier Lignier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3D Plus SA
Original Assignee
3D Plus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3D Plus SA filed Critical 3D Plus SA
Priority to FR0315034A priority Critical patent/FR2864342B1/fr
Publication of FR2864342A1 publication Critical patent/FR2864342A1/fr
Application granted granted Critical
Publication of FR2864342B1 publication Critical patent/FR2864342B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469Circuit made after mounting or encapsulation of the components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/306Assembling printed circuits with electric components, e.g. with resistors with lead-in-hole components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

La présente invention concerne un procédé d'interconnexion de composants électroniques sans apport de brasure, notamment pour les applications haute température ainsi qu'un dispositif électronique obtenu par un tel procédé.Selon l'invention, le procédé comprend notamment :- le report (21) des composants sur la surface supérieure (311, 511) d'un support (31, 51), les sorties externes faisant face au support,- le dépôt (22) d'une couche de résine (32, 52) sur au moins ladite face supérieure, permettant d'assurer le maintien mécanique des composants,- le surfaçage (24) de l'ensemble ainsi constitué, ou galette (33, 54), permettant de faire apparaître sur une surface de la galette, appelée surface de connexion (34, 55), des zones conductrices desdites sorties externes des composants,- la connexion (25) desdites zones conductrices.

Description

Procédé d'interconnexion de composants électroniques sans apport de
brasure et dispositif électronique obtenu par un tel procédé La présente invention concerne un procédé d'interconnexion de composants électroniques sans apport de brasure, notamment pour les applications haute température. II s'applique à l'interconnexion de tout composant dont la connectique, pattes de connexion ou billes, a une épaisseur supérieure à quelques dizaines de microns comme par exemple les boîtiers d'encapsulation de composants semi-conducteurs ou puces .
L'invention concerne en outre un dispositif électronique comprenant un ensemble de composants interconnectés entre eux, les connexions pouvant résister à de hautes températures.
II est connu d'encapsuler les composants électroniques semi-conducteurs autrement appelés composants actifs ou puces dans des boîtiers munis de sorties externes, ces boîtiers ayant des dimensions généralement 1,2 à 5 fois plus grandes que la puce nue, la rendant ainsi plus facilement manipulable. La puce nue est connectée à un support lui-même disposé dans le boîtier, le boîtier présentant sa propre connectique externe. L'encapsulation dans les boîtiers permet notamment des procédures de test de la puce, ce qui augmente considérablement le rendement de fabrication des circuits sur lesquels ils sont montés.
Différents types de boîtiers sont connus de l'art antérieur. Les boîtiers aujourd'hui les plus utilisés étant les boîtiers dits à pattes, pour montage en surface sur un support, ou pour être piqués dans un circuit imprimé. D'autres boîtiers apparaissent sur le marché, comme par exemple les boîtiers dits à billes, ou boîtiers BGA (selon l'abréviation de l'expression anglo-saxonne Bali Grid Array ), ces boîtiers étant destinés au montage en surface. Dans tous les cas, ces boîtiers, qu'ils soient destinés au montage en surface ou à piquer, sont fixés à un support par apport de brasure, selon des filières technologiques bien maîtrisées, la brasure étant généralement constituée d'un alliage métallique de type étain-plomb ou étain-argent-cuivre par exemple.
Cependant pour certaines applications, principalement haute température (pétrole, motorisation voiture, avion, etc.), la brasure ne convient pas. En effet, les points de fusion des alliages métalliques utilisés vont généralement de 180 C à 300 ou 400 C. Ces points de fusion relativement bas, font que lorsque la température de travail est élevée par rapport à ceux-ci (typiquement au-delà de 150 C), des mécanismes de vieillissement accélérée des brasures apparaissent, entraînant leur destruction (due par exemple au grossissement des grains, à la diffusion intermétallique, à la formation de composés intermétalliques fragiles, etc.) La présente invention propose un procédé d'interconnexion de composants électroniques, tels que des boîtiers d'encapsulation de puces, sans apport de brasure, permettant ainsi notamment des applications haute température. Le procédé d'interconnexion selon l'invention est basé sur le 1 o dépôt d'une couche de résine pour assurer le maintien mécanique des composants, associé au surfaçage de l'ensemble, pour faire apparaître des zones conductrices des sorties externes des boîtiers, en vue de leur connexion.
Plus précisément, l'invention propose un procédé de connexion de 15 composants électroniques munis de sorties externes, sans apport de brasure, ledit procédé comprenant notamment: - le report des composants sur la surface supérieure d'un support, les sorties externes faisant face au support, - le dépôt d'une couche de résine sur au moins ladite face supérieure, permettant d'assurer le maintien mécanique des composants, le surfaçage de l'ensemble ainsi constitué, ou galette, permettant de faire apparaître sur une surface de la galette, appelée surface de connexion, des zones conductrices desdites sorties externes des composants, - la connexion desdites zones conductrices.
L'invention concerne également un dispositif électronique pouvant être obtenu par le procédé d'interconnexion selon l'invention, et comprenant un ensemble de composants munis de sorties externes, lesdits composants étant maintenus mécaniquement les uns avec les autres grâce à une couche de résine, ladite couche de résine présentant une surface de connexion sensiblement plane et polie, laissant apparaître des zones conductrices formées de sections des pattes de connexion, lesdites zones conductrices étant interconnectées selon un schéma électrique de connexion prédéterminé.
Le procédé d'interconnexion selon l'invention s'applique aussi bien à l'interconnexion en surface de boîtiers de type à pattes ou boîtiers BGA qu'à l'interconnexion de boîtiers à piquer sur un circuit imprimé. II peut s'appliquer également à la connexion d'autres composants, de type composants passifs, montables en surface ou à piquer, permettant de réaliser des circuits hétérogènes comprenant des composants actifs et passifs. II suffit que ces composants soient munis de sorties externes d'épaisseur suffisante pour pouvoir supporter le surfaçage sans détérioration de la connectique. Notamment, le procédé selon l'invention ne s'applique pas aux puces nues dont la connectique est trop fine.
D'autres avantages et caractéristiques apparaîtront plus clairement à la lecture de la description qui suit, illustrée par les figures annexées qui représentent: - Les figures 1A à 1c, des schémas illustrant des procédés 15 d'interconnexion, avec apport de brasure, de différents boîtiers selon l'art antérieur; - La figure 2, les étapes du procédé selon l'invention selon une première variante; La figure 3, un schéma illustrant selon un exemple, des étapes 20 du procédé décrit sur la figure 2; La figure 4, les étapes du procédé selon l'invention selon une seconde variante; Les figures 5A à 5C, des schémas illustrant des étapes du procédé décrit à partir de la figure 4; - Les figures 6A et 6B, des schémas illustrant selon deux vues deux variantes d'une étape du procédé décrit sur les figures sA à 5C.
Sur les figures, les éléments identiques sont référencés par les mêmes repères.
Les figures 1A, 1B, 1C représentent, de façon schématique, respectivement la connexion en surface d'un boîtier à patte 11 et d'un boîtier BGA 12 (respectivement figures 1A et 1B), sur un support 14, et la connexion d'un boîtier à piquer 13 dans un support de type substrat 15 en circuit imprimé (figure 1C), selon l'art antérieur. Chaque boîtier 11, 12, 13 comprend une puce nue 10 formée d'une pastille en matériau semi- conducteur, dont la dimension varie typiquement de quelques millimètres à 20 millimètres environ, connectée par des sorties 101, par exemple des pattes de connexion, à un support du boîtier, respectivement référencé 111, 121, 131 sur les figures. Chaque boîtier d'encapsulation d'une puce présente une dimension de l'ordre de 1,2 à 5 fois celle de la puce nue. Il est équipé d'une connectique externe propre, le rendant facilement manipulable et permettant notamment des tests de fiabilité sur les puces avant leur intégration dans les circuits. La connectique du boîtier est composée de sorties externes, formées par exemple de pattes de connexion (112, 132) ou de billes (122). Selon l'art antérieur, ces sorties externes sont connectées au support par apport de brasure. Ainsi, la figure 1A illustre le cas d'un boîtier 11 à pattes de connexion 112 pour le montage en surface, les pattes étant fixées à des plots 141 du substrat 14 par apport d'une brasure 16. La figure 1B illustre le cas d'un boîtier 12 à billes 122, pour le montage en surface sur un support 14 du même type que celui de la figure 1A, les billes étant fixées au substrat 14 par apport de brasure 16. La figure 1C illustre le cas d'un boîtier 13 à pattes de connexion 132 pour le piquage dans un substrat 15 en circuit imprimé. Le substrat 15 comprend son propre réseau d'interconnexion 151, sur un ou plusieurs niveaux. Il est muni de trous métallisés 152, dans lesquels les pattes de connexion 132 sont piquées. De façon connue, les pattes sont fixées dans le substrat par apport de brasure 16. Par exemple, le circuit imprimé passe dans une vague de brasure liquide, qui remonte par capillarité dans les trous métallisés.
Dans ces trois exemple, la procédé selon l'art antérieur se fait avec apport de brasure, ce qui constitue une technologie bien maîtrisée mais non adaptée à certaines applications, notamment les applications hautes température.
La présente invention propose un procédé de connexion sans brasure des boîtiers ainsi décrits, applicable aussi bien aux boîtiers destinés au montage en surface qu'aux boîtiers à piquer dans un substrat en circuit imprimé. Le procédé selon l'invention s'applique à d'autres composants électroniques, par exemple aux composants passifs de type connecteurs, condensateurs, résistances ou inductances, billes de connexion, fils de connexion (ou pins), composants électromécaniques gravés dans le silicium et connus sous le nom de MEMS (abréviation de l'expression anglo-saxonne Micro ElectroMechanical Systems ), etc. munis de pattes de connexion destinés au montage en surface ou à piquer, comme cela sera décrit par la suite.
La figure 2 décrit les principales étapes du procédé selon l'invention. Il comprend notamment le report 21 des composants sur la surface supérieure d'un support, les sorties externes des composants faisant face au support. Ce support peut être un support provisoire destiné à être retiré ou un substrat en circuit imprimé classique, du type de celui décrit sur la figure 1C. Le procédé comprend ensuite le dépôt 22 d'une couche de résine sur au moins la face supérieure du support, permettant d'assurer le maintien mécanique des composants, l'ensemble ainsi constitué formant une galette pouvant comprendre un grand nombre de composants agencés selon un nombre donné de motifs identiques, permettant ainsi un procédé collectif. Selon certaines variantes le support est destiné à être éliminé. Le procédé selon l'invention comprend ensuite le surfaçage 24 de la galette permettant de faire apparaître sur une surface de connexion, des zones conductrices des sorties externes des composants. La dernière étape consiste alors en la connexion 25 des zones conductrices. Dans le cas d'un procédé collectif, la galette est finalement découpée selon les motifs permettant de réaliser autant de dispositifs électroniques pouvant résister à des hautes températures.
La déposante propose ainsi un procédé basé sur le dépôt d'une couche de résine pour assurer le maintien mécanique des composants, associé au surfaçage de l'ensemble ainsi réalisé pour faire apparaître sur une surface de cconnexion sensiblement plane et polie, des zones conductrices des sorties externes des composants, en vue de leur connexion. Ce procédé ne nécessite plus l'apport de brasure et nous verrons dans la suite de la description que les étapes du procédé selon l'invention sont compatibles des filières hautes température. En outre, différents types de composants peuvent être connectés grâce à ce procédé, notamment les boîtiers d'encapsulation de composants semi-conducteurs et/ou des composants passifs, permettant ainsi la réalisation de dispositifs hétérogènes. Les composants passifs peuvent être tout composant montables en surface ou à piquer, par exemple de type condensateurs, résistances, inductances, MEMS, cette liste n'étant pas limitative.
Le dispositif électronique selon l'invention comprend ainsi un ensemble de composants munis de sorties externes, maintenus mécaniquement les uns avec les autres grâce à une couche de résine. La couche de résine présente une face inférieure sensiblement plane et polie, laissant apparaître des zones conductrices formées de sections des pattes de connexion, lesdites zones conductrices étant interconnectées selon un schéma électrique de connexion prédéterminé. Différents exemples de tels dispositifs sont décrits dans la suite. Le dispositif électronique ainsi obtenu est sans brasure et ses connexions sont aptes à résister aux hautes températures. Le dispositif est donc compatible des filières technologiques haute température pour autant bien sûr, que les composants utilisés le soient aussi.
La figure 3 illustre par un schéma les étapes du procédé décrit sur la figure 2 selon une première variante de réalisation. Selon cette variante, le procédé s'applique au montage en surface de boîtiers d'encapsulation de puces, à sorties externes à pattes ou à billes, aptes au montage en surface. Bien entendu, tout autre type de composant apte à être monté en surface peut également être connecté pendant le même procédé. Ainsi, sur la figure 3, différents composants référencés 301 à 305 sont représentés, à titre d'exemple non limitatif. Le composant 301 est par exemple un boîtier d'encapsulation à billes, de type BGA, tel qu'il a été décrit précédemment, le composant 302 est un simple fil de connexion ou pin , de section d'épaisseur 100 à 200 microns typiquement, permettant selon certaines variantes de connecter un niveau inférieur à un niveau supérieur d'un circuit réalisé sur plusieurs niveaux, le composant 303 est un boîtier à pattes de connexion tel qu'il a déjà été décrit, le composant 304 est un condensateur apte à être monté en surface, le composant 305 est un connecteur également destiné au montage au surface.
Les composants sont reportés par leurs sorties externes sur la face supérieure 311 du support 31, destiné à être éliminé par la suite. Dans le cas de composants à pattes de connexion, ces pattes peuvent être préalablement redressées en vue du collage en surface. Le report (référencé 21 sur la figure 2) est fait par collage des sorties externes sur ladite face. Le support est formé par exemple d'une feuille adhésive, le retrait du support pouvant se faire alors par simple pelage de la feuille avant l'étape de surfaçage. Il est également possible d'éliminer le support pendant l'étape de surfaçage.
Le procédé comprend ensuite le dépôt d'une couche de résine 32 sur la face supérieure du support permettant d'assurer le maintien mécanique des boîtiers et autres composants entre eux (étape 22, figure 2). Il s'agit d'un dépôt par exemple de résine Epoxy (naturellement polymérisée), à haute température si nécessaire, à réaliser au-dessus de ces composants afin de les recouvrir et de former une galette 33 qui peut comprendre un nombre donné de motifs identiques.
Selon une première variante, si le support 31 est formé d'une feuille adhésive par exemple, celle-ci peut être retirée (étape 23), par exemple par pelage, de façon à faire apparaître l'extrémité de toutes les sorties externes qui apparaissent, pattes, billes ou plots de tous les composants reportés en surface.
Un léger surfaçage (étape 24) permet de rafraîchir les surfaces de l'ensemble de ces sorties externes, afin de faire apparaître sur une surface de connexion, des zones conductrices des sorties externes. Ainsi, sur la figure 3, le surfaçage est matérialisé par deux flèches, permettant de dégager une surface de connexion 34 représentée en trait pointillé alterné.
Le surfaçage, réalisé par exemple par un polissage de la surface, est une étape nécessaire du procédé selon l'invention puisqu'il permet de rafraîchir les connexions en supprimant des éventuelles couches d'oxyde, sulfure ou chlorure, faisant apparaître sur une surface de connexion sensiblement plane et polie, des zones conductrices qui pourront être interconnectées. Le procédé selon l'invention ne peut pas s'appliquer de ce fait à la connexion de puces nues dont la connectique est d'épaisseur inférieure au micron et qui ne peut supporter le surfaçage sans détérioration.
Vient ensuite la connexion des zones conductrices ainsi découvertes (étape 25), non décrite sur la figure 3 et formant, pour chaque boîtier ou autre composant un plot de connexion. La connexion peut comprendre, de façon classique, le dépôt de résine photo-gravable puis l'ouverture de trous dans ce dépôt à l'endroit de chaque plot par photo-gravure. Une métallisation réalisée par exemple par dépôt chimique puis électrochimique, ou par dépôt par pulvérisation cathodique, va permettre de connecter l'ensemble des plots de tous les composants. La métallurgie choisie peut être de type chrome-cuivre-chrome ou Titane/TungstèneNickelflash or. Une photogravure de cette couche métallique permet d'interconnecter les plots des différents boîtiers et autres composants. Un deuxième niveau de métallisation identique pourra être réalisé si le routage ne peut pas être fait en un seul niveau.
Le procédé sans brasage ainsi décrit peut être assimilé à une filière haute température, puisque tous les éléments intervenant dans la réalisation du composant final peuvent résister à de plus hautes températures que ceux utilisés dans les procédés de connexion classiques.
En effet, les constituants comme la résine d'enrobage peuvent être choisis avec un matériau résistant aux hautes températures. Il en est de même du matériau utilisé comme isolant pour l'interconnexion, puisqu'il est intrinsèquement haute température (il peut être polymérisé entre 200 et 300 C).
La découpe de la galette ainsi formée selon les différents motifs qui la composent permet d'obtenir autant de dispositifs électroniques comprenant un ensemble de composants interconnectés entre eux et dont les connexions peuvent résister à des hautes température. Plus précisément, le dispositif électronique obtenu grâce au procédé décrit ci-dessus comprend un ensemble de composants munis de sorties externes de type pattes de connexion destinées à être montées en surface. Les composants sont maintenus mécaniquement les uns avec les autres grâce à une couche de résine, la couche de résine présentant une face inférieure sensiblement plane et polie, laissant apparaître des zones conductrices formées de sections des pattes de connexion, les zones conductrices étant connectées selon un schéma de connexion prédéterminé.
Les composants sont par exemple des boîtiers d'encapsulation de composants semi-conducteurs, à pattes ou à billes, ou tout autre composant à pattes de connexion destiné au montage en surface, la section des pattes devant être suffisante pour supporter l'étape de surfaçage. Typiquement, la section des pattes de connexion est supérieure à quelques dizaines de microns. Elle est avantageusement de l'ordre de 100 microns ou plus.
La figure 4 représente les étapes du procédé selon l'invention selon une autre variante, et les figures 5A à 5C en illustrent les différentes étapes. Selon cette variante, on utilise comme support un substrat en circuit imprimé classique, muni de trous métallisés destinés à recevoir les pattes de connexion de boîtiers ou d'autres composants à piquer, c'est-à-dire munis de sorties externes formées de connexions traversantes (comme cela est représenté sur la figure 1C par exemple). L'avantage de l'utilisation d'un circuit imprimé comme support réside notamment dans le fait qu'il est déjà pourvu d'un réseau d'interconnexion entre les trous métallisés. L'étape finale de connexion du procédé selon l'invention se trouvera dons très simplifiée. Le procédé s'applique également à des boîtiers ou composants à pattes de connexion, destinés au montage en surface et dont les pattes peuvent être o redressées pour être aptes à être piquées dans le circuit imprimé.
Ainsi, sur les figures 5A à 5C, différents composants référencés 501 à 504 sont représentés, à titre d'exemple non limitatif. Le composant 501 est un simple fil de connexion ou pin , à piquer, le composant 502 est un boîtier à pattes de connexion à piquer, tel qu'il a déjà été décrit, le composant 503 est un condensateur à piquer, le composant 504 un connecteur également destiné à être piqué.
La première étape (41) consiste à reporter sur une face supérieure (511) du substrat en circuit imprimé 51, les boîtiers d'encapsulation ainsi que les autres composants de type composants à piquer. Dans le procédé selon l'invention, ses composants ne seront qu'enfichés dans le substrat et surtout pas brasés puisqu'il s'agit d'une filière sans brasure.
La deuxième étape consiste à déposer une couche de résine (52, figure 2B) sur la face supérieure 511 su substrat 51 pour assurer le maintien mécanique des composants, permettant ainsi de réaliser une galette 54 avec un nombre donné de motifs identiques qui pourront ultérieurement être découpés pour former des composants élémentaires.
Dans l'exemple décrit, une seconde couche de résine 53 est déposée simultanément sur la face inférieure du substrat 51, résultant en un enrobage recto/verso du circuit imprimé portant les composants (étape 42).
L'enrobage simultané sur les deux faces permet d'éviter que de la résine puisse s'écouler par les trous métallisés du circuit imprimé lors du dépôt de cette couche. L'étanchéité à la résine au moment du dépôt de la couche peut également être assurée par une couche d'étanchéité positionnée sur la face inférieure 512 du substrat avant le dépôt de la couche de résine 52, par exemple un film d'étanchéité en matériau élastomère. Une fois que la résine est polymérisée, l'ensemble que forment le circuit imprimé, les boîtiers et autres composants, est solidarisé pour former la galette 54 et la couche d'étanchéité peut être retirée, avant le surfaçage ou par le biais de celui-ci.
Le surfaçage 43 de la galette 54 permet de faire apparaître sur une surface de connexion notée 55 (figure 5C), des zones conductrices des sorties externes des boîtiers et autres composants. Le surfaçage est réalisé sur ou à proximité de la surface inférieure 512 du substrat en circuit imprimé 51, interceptée par les pattes traversantes. II fait apparaître des zones conductrices formées de sections desdites pattes de connexions et de sections desdits trous métallisés. Suivant que le surfaçage est fait de part ou d'autre de la face inférieure 512 du substrat, la zone formée de la section du trou métallisé pourra présenter une forme sensiblement différente.
Là encore, le surfaçage, réalisé par exemple par un polissage de la surface, est une étape nécessaire du procédé selon l'invention puisqu'il permet de faire apparaître les zones conductrices qui formeront les plots de connexion. De la même façon que précédemment, le procédé selon l'invention ne s'applique pas à la connexion de puces nues dont la connectique est d'épaisseur inférieure au micron et qui ne peut supporter le surfaçage sans détérioration.
Ainsi la figures 6A montre le détail d'un trou métallisé 152 d'un substrat en circuit imprimé 51, recevant une patte de connexion 132 d'un boîtier à piquer. Dans cet exemple, la résine se trouve de part et d'autre du substrat (52, 53) ainsi que dans le trou lui-même. La partie métallique du trou est notée 60. Elle est formée d'une couche s'étalant sur la périphérie du trou et débordant sur chacune des faces supérieure 511 et inférieure 512 du substrat. Ainsi, lorsque le surfaçage est fait selon la coupe A, la section du trou métallisée a la forme d'un anneau, lorsque le surfaçage est fait selon la coupe B, la section du trou métallisée a la forme d'une collerette.
La figure 6B représente de façon schématique les zones conductrices obtenues après surfaçage dans les cas A et B. La section de la patte de connexion est notée 61. Elle est sensiblement centrée dans le trou rempli de résine, noté 62. La section de la partie métallique du trou est notée 63A (surfaçage selon A), ou 63B (surfaçage selon A), et présente respectivement la forme d'un anneau ou d'une collerette.
La connexion des zones conductrices comprend alors une métallisation (étape 44) sensiblement uniforme de la surface de connexion puis une photogravure de la couche métallique ainsi formée pour isoler chaque plot conducteur formé chacun d'une section d'une patte de connexion connecté à la section du trou conducteur dans lequel elle est piquée. L'isolation des plots peut se faire par photogravure classique ou par gravure laser. La dernière étape de connexion est donc extrêmement simple, puisqu'il n'y a aucune interconnexion à réaliser avec les composants, celle-ci étant en effet réalisée par le circuit imprimé utilisé.
Dans le cas d'un procédé collectif, la découpe de la galette ainsi formée selon les différents motifs qui la composent permet d'obtenir un ensemble de dispositifs électroniques identiques, comprenant un ensemble de composants interconnectés entre eux, et dont les connexions peuvent résister à des hautes température. Le dispositif finalement obtenu grâce au procédé selon l'invention a l'allure représentée sur la figure 5C. II comprend un ensemble de composants munis de sorties externes de type pattes de connexion destinées à être piquées, un substrat en circuit imprimé avec des trous métallisés dans lesquels sont piqués lesdits composants. Les composants sont maintenus mécaniquement les uns avec les autres grâce à une couche de résine qui s'étend sur la surface supérieure du substrat et à l'intérieur des trous métallisés, la face inférieure du substrat laissant apparaître des zones conductrices formées de sections des pattes de connexion et des trous métallisés, chaque section d'un patte de connexion étant connectée à la section du trou métallisé dans lequel elle est piquée en vue de former un plot de connexion.
Les composants sont par exemple des boîtiers d'encapsulation de composants semi-conducteurs, ou tout autre composant à pattes de connexion destiné à être piquées, la section des pattes devant être suffisante pour supporter l'étape de surfaçage. Typiquement, la section des pattes de connexion est supérieure à quelques dizaines de microns. Elle est avantageusement de l'ordre de 100 microns ou plus.

Claims (1)

12 REVENDICATIONS
1- Procédé de connexion de composants électroniques munis de sorties externes, sans apport de brasure, ledit procédé 5 comprenant notamment: le report (21) des composants sur la surface supérieure (311, 511) d'un support (31, 51), les sorties externes faisant face au support, - le dépôt (22) d'une couche de résine (32, 52) sur au moins ladite face supérieure, permettant d'assurer le maintien mécanique des o composants, - le surfaçage (24) de l'ensemble, ou galette (33, 54), ainsi constitué, permettant de faire apparaître sur une surface de la galette, appelée surface de connexion (34, 55), des zones conductrices desdites sorties externes des composants, - la connexion (25) desdites zones conductrices.
2- Procédé de connexion selon la revendication 1, dans lequel lesdits composants à connecter présentent des sorties externes de section supérieure à quelques dizaines de microns.
3- Procédé de connexion selon lune des revendications précédentes, dans lequel les composants étant des composants destinés au montage en surface, le report des composants se fait par collage desdites sorties externes des composants sur le support (31), ledit support étant destiné à être éliminé.
4- Procédé de connexion selon la revendication 3, comprenant 25 une étape (23) de retrait dudit support, préalable au surfaçage.
5- Procédé de connexion selon la revendication 4, dans lequel ledit support est formé d'une feuille adhésive et le retrait se fait par pelage de ladite feuille.
6- Procédé de connexion selon la revendication 3, dans lequel le 30 surfaçage comprend l'élimination dudit support.
7- Procédé de connexion selon l'une des revendications précédentes, appliqué à des boîtiers d'encapsulation de composants semi-conducteurs (301, 303), lesdits boîtiers présentant des sorties externes de type pattes de connexion ou billes pour montage en surface, et/ou à des boîtiers d'encapsulation de composants semi-conducteurs présentant des sorties externes de type pattes à piquer, les pattes étant préalablement redressées pour le montage en surface.
8- Procédé de connexion selon l'une des revendications précédentes, appliqué à des composants passifs (302, 304, 305) présentant des sorties externes de type pattes de connexion pour le montage en surface, de type connecteurs, condensateurs, inductances, résistances.
9- Procédé de connexion selon l'une des revendications 3 à 8, dans lequel la connexion des zones conductrices comprend une métallisation sensiblement uniforme de la surface de connexion puis une photogravure de la couche métallique ainsi formée pour l'interconnexion des zones conductrices selon un schéma d'interconnexion prédéterminé.
10- procédé de connexion selon la revendication 9, dans lequel la connexion des zones conductrices comprend en outre des secondes étapes de métallisation et de photogravure de la seconde couche métallique ainsi formée selon un schéma d'interconnexion prédéterminé, permettant de réaliser une interconnexion sur deux niveaux des zones conductrices.
11- Procédé de connexion selon lune des revendications 1 ou 2, dans lequel les composants présentant des sorties externes de type pattes de connexion, aptes à être piquées dans un support de type circuit imprimé équipé de trous métallisés, le report des composants se fait par piquage des pattes de connexion dans les trous métallisés dudit support, le surfaçage faisant apparaître des zones conductrices formées de sections desdites pattes et de sections desdits trous métallisés.
12- Procédé de connexion selon la revendication 11, comprenant 25 le dépôt sur la face inférieure dudit support d'une couche d'étanchéité à la résine.
13- Procédé de connexion selon la revendication 12, dans lequel ladite couche d'étanchéité est formée d'un film d'étanchéité, déposé préalablement au dépôt de la couche de résine.
14- Procédé de connexion selon la revendication 13, dans lequel ladite couche d'étanchéité est formée d'une seconde couche de résine, résultant en un enrobage (42) des faces inférieure et supérieure dudit support par ladite résine.
15- Procédé de connexion selon l'une des revendications 11 à 14, 35 dans lequel la connexion des zones conductrices comprend une métallisation (44) sensiblement uniforme de la surface de connexion puis une photogravure de la couche métallique ainsi formée pour isoler (45) chaque plot conducteur formé chacun d'une section d'une patte de connexion connecté à la section du trou conducteur dans lequel elle est piquée.
16- Procédé de connexion selon l'une des revendications 11 à 15, appliqué à des boîtiers d'encapsulation de composants semi-conducteurs (502) munis de sorties externes de type pattes à piquer, et/ou à des boîtiers d'encapsulation de composants semi-conducteurs munis de sorties externes de type pattes pour montage en surface, les pattes ayant été préalablement o redressées pour pouvoir être piquées.
17- Procédé de connexion selon l'une des revendications 11 à 16, dans lequel le procédé de connexion est appliqué à des composants passifs (501, 503, 504) présentant des sorties externes de type pattes de connexion à piquer, de type connecteurs, condensateurs, inductances, résistances.
18- Procédé selon l'une des revendications précédentes, dans lequel les composants étant agencés sous forme de motifs identiques, la galette est découpée après surfaçage et connexion des zones conductrices selon lesdits motifs, permettant de réaliser un ensemble de dispositifs électroniques sensiblement identiques.
19- Dispositif électronique comprenant un ensemble de composants munis de sorties externes, lesdits composants étant maintenus mécaniquement les uns avec les autres grâce à une couche de résine (32, 52), ladite couche de résine présentant une face de connexion (34, 55) sensiblement plane et polie, laissant apparaître des zones conductrices formées de sections des pattes de connexion, lesdites zones conductrices étant interconnectées selon un schéma électrique de connexion prédéterminé.
20- Dispositif électronique selon la revendication 19, dans lequel les composants (301 à 305) sont munis de sorties externes de type pattes de 30 connexion destinées à être montées en surface.
21-Dispositif électronique selon la revendication 19, dans lequel les composants (501 à 504) sont munis de sorties externes de type pattes de connexion destinées à être piquées, le dispositif comprenant en outre un substrat en circuit imprimé (51) avec des trous métallisés (152) dans lesquels sont piqués lesdits composants, et un circuit d'interconnexion (151) des trous métallisés, la couche de résine (52, 53) s'étendant sur la surface supérieure du substrat et à l'intérieur des trous métallisés, lesdites zones conductrices étant formées de sections des pattes de connexion (61) et des trous métallisés (63A, 63B), chaque section d'un patte de connexion étant connectée à la section du trou métallisé dans lequel elle est piquée en vue de former un plot de connexion.
FR0315034A 2003-12-19 2003-12-19 Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede Expired - Lifetime FR2864342B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0315034A FR2864342B1 (fr) 2003-12-19 2003-12-19 Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0315034A FR2864342B1 (fr) 2003-12-19 2003-12-19 Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede

Publications (2)

Publication Number Publication Date
FR2864342A1 true FR2864342A1 (fr) 2005-06-24
FR2864342B1 FR2864342B1 (fr) 2006-03-03

Family

ID=34630365

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0315034A Expired - Lifetime FR2864342B1 (fr) 2003-12-19 2003-12-19 Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede

Country Status (1)

Country Link
FR (1) FR2864342B1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2148366A1 (fr) 2008-07-21 2010-01-27 Commissariat a L'Energie Atomique Dispositif multi composants intégrés dans une matrice
WO2010070103A1 (fr) * 2008-12-19 2010-06-24 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
US8288841B2 (en) 2009-07-09 2012-10-16 Commissariat à l'énergie atomique et aux énergies alternatives Handle wafer having viewing windows
US8409971B2 (en) 2007-06-07 2013-04-02 Commissariat A L'energie Atomique Integrated multicomponent device in a semiconducting die
DE102016209840A1 (de) * 2016-06-03 2017-12-07 Continental Teves Ag & Co. Ohg Sensor, Verfahren und Sensoranordnung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2298251A1 (fr) * 1975-01-14 1976-08-13 Peltier Marc Procede de montage et de cablage des apppareils electroniques sans soudure r
FR2572849A1 (fr) * 1984-11-06 1986-05-09 Thomson Csf Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
US5248852A (en) * 1989-10-20 1993-09-28 Matsushita Electric Industrial Co., Ltd. Resin circuit substrate and manufacturing method therefor
DE19907295C1 (de) * 1999-02-22 2001-02-08 Univ Dresden Tech Verfahren zur Montage elektronischer und/oder optischer Bauelemente und Baugruppen auf der Rückseite einseitig bestückter flexibler Leiterplatten
JP2003142797A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd 電子部品実装済完成品の製造方法及び電子部品実装済完成品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2298251A1 (fr) * 1975-01-14 1976-08-13 Peltier Marc Procede de montage et de cablage des apppareils electroniques sans soudure r
FR2572849A1 (fr) * 1984-11-06 1986-05-09 Thomson Csf Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
US5248852A (en) * 1989-10-20 1993-09-28 Matsushita Electric Industrial Co., Ltd. Resin circuit substrate and manufacturing method therefor
DE19907295C1 (de) * 1999-02-22 2001-02-08 Univ Dresden Tech Verfahren zur Montage elektronischer und/oder optischer Bauelemente und Baugruppen auf der Rückseite einseitig bestückter flexibler Leiterplatten
JP2003142797A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd 電子部品実装済完成品の製造方法及び電子部品実装済完成品

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2003, no. 09 3 September 2003 (2003-09-03) *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409971B2 (en) 2007-06-07 2013-04-02 Commissariat A L'energie Atomique Integrated multicomponent device in a semiconducting die
EP2148366A1 (fr) 2008-07-21 2010-01-27 Commissariat a L'Energie Atomique Dispositif multi composants intégrés dans une matrice
US8466568B2 (en) 2008-07-21 2013-06-18 Commissariat A L'energie Atomique Multi-component device integrated into a matrix
WO2010070103A1 (fr) * 2008-12-19 2010-06-24 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2940521A1 (fr) * 2008-12-19 2010-06-25 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
US8359740B2 (en) 2008-12-19 2013-01-29 3D Plus Process for the wafer-scale fabrication of electronic modules for surface mounting
US8288841B2 (en) 2009-07-09 2012-10-16 Commissariat à l'énergie atomique et aux énergies alternatives Handle wafer having viewing windows
DE102016209840A1 (de) * 2016-06-03 2017-12-07 Continental Teves Ag & Co. Ohg Sensor, Verfahren und Sensoranordnung
US10950574B2 (en) 2016-06-03 2021-03-16 Continental Teves Ag & Co. Ohg Sensor having system-in-package module, method for producing the same, and sensor arrangement

Also Published As

Publication number Publication date
FR2864342B1 (fr) 2006-03-03

Similar Documents

Publication Publication Date Title
EP0091072B1 (fr) Procédé d'encapsulation de composants semi-conducteurs, et composants encapsulés obtenus
EP0207853B1 (fr) Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP0159208B1 (fr) Procédé de fabrication de circuits électroniques de puissance miniaturisés
FR2946795A1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
EP0749160A1 (fr) Procédé de refroidissement d'un circuit intégré monté dans un boîtier
FR2983638A1 (fr) Procede de formation d'un circuit integre
EP0717442B1 (fr) Support de connexion d'un circuit intégré à un autre support par l'intermédiare de boules
FR2911006A1 (fr) Puce de circuit electronique integre comprenant une inductance
EP1792526B1 (fr) Dispositif electronique avec repartiteur de chaleur integre
FR2575331A1 (fr) Boitier pour composant electronique
FR2688628A1 (fr) Assemblage tridimensionnel de composants electroniques par microfils et galettes de soudure et procede de realisation de cet assemblage.
FR2864342A1 (fr) Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
EP2368262B1 (fr) Procede de fabrication collective de modules electroniques pour montage en surface
EP4141915A1 (fr) Procédé de fabrication d'une puce électronique encapsulée à l'échelle de la puce ainsi que le dispositif correspondant
WO2018033689A1 (fr) Procédé de connection intercomposants à densité optimisée
WO2005010926A2 (fr) Procede de fabrication de film conducteur anisotrope
EP4352652A1 (fr) Procédé de fabrication d'un module de carte à puce et module de carte à puce obtenu par ledit procédé
WO2018002368A1 (fr) Dispositif electronique ayant une banque integree de composants passifs
WO2004057667A2 (fr) Procede de reroutage de dispositifs microelectroniques sans lithographie
EP0753990B1 (fr) Dispositif de connexion et procédé de connexion
EP0282396A1 (fr) Structure de circuit hybride complexe et procédé de fabrication
EP4528798A1 (fr) Composant électronique
WO2025257075A1 (fr) Dispositif d'encapsulation et son procédé de fabrication
EP4571825A1 (fr) Procede de fabrication de composants electroniques a flancs mouillables

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20