FR2877141A1 - Procede de formation de silicium-germanium dans la partie superieure d'un substrat de silicium - Google Patents

Procede de formation de silicium-germanium dans la partie superieure d'un substrat de silicium Download PDF

Info

Publication number
FR2877141A1
FR2877141A1 FR0452432A FR0452432A FR2877141A1 FR 2877141 A1 FR2877141 A1 FR 2877141A1 FR 0452432 A FR0452432 A FR 0452432A FR 0452432 A FR0452432 A FR 0452432A FR 2877141 A1 FR2877141 A1 FR 2877141A1
Authority
FR
France
Prior art keywords
germanium
silicon
layer
silicon substrate
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0452432A
Other languages
English (en)
Other versions
FR2877141B1 (fr
Inventor
Aomar Halimaoui
Frederic Boeuf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR0452432A priority Critical patent/FR2877141B1/fr
Priority to US11/258,402 priority patent/US20060088988A1/en
Publication of FR2877141A1 publication Critical patent/FR2877141A1/fr
Application granted granted Critical
Publication of FR2877141B1 publication Critical patent/FR2877141B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

L'invention concerne un procédé de formation de silicium-germanium dans la partie supérieure d'un substrat de silicium comprenant les étapes suivantes : déposer une couche de germanium dopée à une concentration en éléments dopants supérieure à 1019 atomes par cm3 sur un substrat de silicium ; chauffer pour faire diffuser le germanium dans le substrat de silicium de façon à former une couche de silicium-germanium dopée dans la partie supérieure du substrat de silicium ; et éliminer la couche de germanium.

Description

PROCEDE DE FORMATION DE SILICIUM-GERMANIUM DANS LA PARTIE
SUPERIEURE D'UN SUBSTRAT DE SILICIUM Domaine de l'invention La présente invention concerne un procédé de formation d'une couche ou région de silicium-germanium dans la partie supérieure d'un substrat de silicium et une application parti- culière de ce procédé à la formation d'un transistor MOS. Exposé de l'art antérieur La figure 1 est une vue en coupe d'un transistor PMOS comprenant des zones de silicium-germanium au niveau de ses régions de source et de drain. Dans un substrat de silicium 1, une zone d'isolement 2 délimite une zone active 3. Une grille 4 comprenant un oxyde mince, une couche de silicium polycristallin et des espaceurs isolants sur le côté, est placée au-dessus de la partie centrale de la zone active 3. Des zones en silicium-germanium de source 5 et de drain 6 sont placées dans la partie supérieure de la zone active 3 de part et d'autre de la grille 4.
La présence des zones de silicium-germanium 5 et 6 de chaque côté de la zone de canal du transistor PMOS a pour effet d'exercer une contrainte mécanique sur cette zone de canal.
Cette contrainte mécanique augmente la mobilité des porteurs du 2877141 2 canal et par conséquent augmente le courant traversant le transistor et sa rapidité de commutation.
Un procédé classique de formation des zones de silicium-germanium 5 et 6 est le suivant.
Dans une étape initiale, illustrée en figure 2A, on forme, en surface d'un substrat de silicium 10, une zone d'isolement 11 délimitant une zone active 12. On forme ensuite une grille de transistor 13 au-dessus de la zone centrale de la zone active 12.
On grave alors les portions de silicium que l'on souhaite remplacer par du silicium-germanium. Dans cet exemple, on forme des ouvertures tl et t2 dans la zone active 12 de part et d'autre de la grille 13.
Puis, comme cela est illustré en figure 2B, on fait croître par épitaxie des portions de silicium-germanium 20 et 21 dans les ouvertures tl et t2. Cette épitaxie est effectuée selon un procédé standard de dépôt en phase vapeur effectué à haute température, typiquement entre 400 C et 800 C, à partir d'un mélange gazeux de précurseurs de silicium et de germanium tels que le silane SiH4 et le germane GeH4.
Un inconvénient de ce procédé est qu'il est nécessaire de recouvrir la grille 13 d'une couche de protection afin que la couche de silicium polycristallin de la grille ne soit pas gravée lors de la formation des ouvertures tl et t2. Bien que le silicium puisse être gravé sélectivement par rapport aux maté- riaux isolants, la gravure n'est jamais totalement sélective et la couche de protection doit être prévue suffisamment épaisse.
Or l'utilisation d'une couche de protection épaisse est un inconvénient lors de la formation de la grille 13. De façon classique, pour former la grille 13 on dépose sur le substrat de silicium une couche d'oxyde, une couche de silicium poly- cristallin et une couche de protection, par exemple en oxyde de silicium, puis on effectue des gravures successives de chacune des couches. Or plus l'épaisseur de la grille est épaisse, plus il est difficile d'obtenir une grille de faible largeur. En 2877141 3 effet, les gravures ne sont jamais parfaitement anisotropes et une grille haute et étroite risquerait de "tomber".
Par ailleurs, un problème inhérent aux procédés de gravure d'un substrat de silicium est que la profondeur des ouvertures formées varie en fonction de la surface des ouvertures et de la densité d'ouvertures sur une zone donnée du substrat. La profondeur d'une ouverture est d'autant plus faible que sa surface est grande ou que le nombre d'ouvertures avoisinantes est grand. Bien que la vitesse de croissance épita- xiale des zones de silicium-germanium soit généralement d'autant plus rapide que la densité d'ouvertures est faible, il n'est pas possible en pratique d'obtenir une compensation parfaite.
Un autre inconvénient de ce procédé est que même en utilisant un procédé de croissance épitaxiale sélectif, une fine couche de silicium-germanium tend à croître au-dessus des zones isolantes, notamment au-dessus des espaceurs et au-dessus des zones d'isolement séparant les zones actives. Cette fine couche de silicium-germanium est susceptible de créer des court-circuits entre composants et doit donc être éliminée par gravure. Or lors de cette gravure, les zones de silicium-germaniuum 20 et 21 sont aussi partiellement gravées.
De façon générale, les procédés classiques de formation de siliciumgermanium sur ou dans du silicium sont des procédés de croissance épitaxiale, ce qui entraîne les inconvénients ci-dessus mentionnés dans le cas d'une application particulière.
Ainsi, un objet général de la présente invention est de prévoir un nouveau procédé de formation de silicium-germanium en surface d'un substrat de silicium.
Un autre objet de la présente invention est de prévoir un tel procédé qui permette d'obtenir des portions de silicium-germanium d'épaisseur identique quelles que soient leurs sur-faces.
Un autre objet de la présente invention est de prévoir 35 un tel procédé facile à mettre en oeuvre.
2877141 4 Un autre objet de la présente invention est de prévoir un tel procédé bien adapté à la formation de zones de source et de drain de transistors MOS.
Résumé de l'invention Pour atteindre ces objets, la présente invention prévoit un procédé de formation de silicium-germanium dans la partie supérieure d'un substrat de silicium comprenant les étapes suivantes: déposer une couche de germanium dopée à une concentration en éléments dopants supérieure à 1019 atomes par cm3 sur un substrat de silicium; chauffer pour faire diffuser le germanium dans le substrat de silicium de façon à former une couche de silicium-germanium dopée dans la partie supérieure du substrat de silicium; et éliminer la couche de germanium.
Selon une variante du procédé précédemment décrit, l'élément dopant de la couche de germanium est du bore.
Selon une variante du procédé précédemment décrit, la concentration en bore est comprise entre 1020 et 1022 atomes/cm3.
Selon une variante du procédé précédemment décrit, l'étape de chauffage est effectuée à une température comprise entre 700 et 900 C, et de préférence entre 800 et 900 C.
Selon une variante du procédé précédemment décrit, des zones d'isolement sont formées dans le substrat de silicium préalablement au dépôt d'une couche de germanium dopée, les zones d'isolement délimitant des zones actives sur lesquelles on dépose ladite couche de germanium.
Selon une variante du procédé précédemment décrit, préalablement au dépôt de la couche de germanium, on effectue une implantation d'ions lourds dans le substrat de silicium afin de former des défauts cristallins dans le substrat.
La présente invention prévoit aussi un procédé de formation d'un transistor PMOS comprenant les étapes suivantes: former, en surface d'un substrat de silicium, une zone d'iso- lement entourant une zone active dopée de type N; former une grille de transistor comprenant une couche d'oxyde, une couche 2877141 5 de silicium polycristallin, des espaceurs isolants sur les côtés de la grille et éventuellement une couche de protection; et effectuer les étapes du procédé précédemment décrit de façon à former en surface de la zone active des zones de source et de drain en silicium-germanium dopées au bore de part et d'autre de la grille.
Brève description des dessins
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: La figure 1 est une vue en coupe, précédemment décrite, d'un transistor MOS à canal contraint; les figures 2A et 2B sont des vues en coupe de structures obtenues après des étapes successives de mise en oeuvre d'un procédé, précédemment décrit, de formation de silicium-germanium; la figure 3 est un diagramme indiquant la profondeur 20 de diffusion du germanium dans le silicium en fonction de la concentration en bore; les figures 4A à 4C sont des vues en coupe de structures obtenues après des étapes successives de mise en oeuvre d'un procédé selon la présente invention de formation de siliciumgermanium dans une partie supérieure d'un substrat de silicium; et les figures 5A à 5D sont des vues en coupe de structures obtenues après des étapes successives d'un procédé de formation d'un transistor PMOS selon la présente invention.
Description détaillée
Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les figures 1, 2, 4 et 5 ne sont pas tracées à l'échelle.
2877141 6 Le procédé de la présente invention vise à former du siliciumgermanium dans la partie supérieure d'un substrat de silicium. Ce procédé est particulièrement adapté à la réalisation de multiples portions de silicium-germanium en surface de zones actives préalablement définies dans un substrat de silicium.
Il est généralement admis qu'il n'existe pas de pro-cédé d'implantation ou de diffusion de germanium dans un substrat de silicium permettant de former une couche de silicium-germanium en surface d'un substrat de silicium.
Le procédé de la présente invention permet de faire diffuser du germanium dans un substrat de silicium à partir d'une couche de germanium préalablement déposée sur le substrat de silicium. Selon un aspect de la présente invention, cette diffusion est rendue possible par la présence d'éléments dopants, tels que du bore, dans la couche de germanium. De plus, la diffusion peut être obtenue en quelques minutes à une température comprise entre 700 et 900 C.
La figure 3 est un diagramme indiquant la profondeur de diffusion du germanium dans le silicium, en fonction de la concentration en éléments dopants dans la couche de germanium, pour un recuit de 5 minutes à 850 C. Les concentrations sont indiquées selon une échelle logarithmique et les profondeurs de diffusion selon une échelle linéaire. Pour des concentrations de bore en atomes/cm3 de 1020, 2.1021 et 5.1022, on obtient respectivement des profondeurs de diffusion de 20 nm, 220 nm et 450 nm.
La profondeur de diffusion est d'autant plus élevée que la concentration en éléments dopants dans la couche de germanium est élevée. La diffusion du germanium dans le silicium est négligeable pour des concentrations en éléments dopants inférieures à 1019 atomes/cm3. Le germanium atteint une profon- deur supérieure à quelques couches atomiques lorsque la concentration en éléments dopants dépasse 1019 atomes/cm3. A partir d'une concentration de 1020 atomes/cm3 on obtient des profon- 2877141 7 deurs de diffusion réellement significatives, c'est-à-dire supérieures à quelques dizaines de nanomètres. Puis pour des concentrations de l'ordre de 1021 atomes/cm3, on atteint la centaine de nanomètres, ce qui correspond classiquement à. la profondeur des zones fortement dopées réalisées en surface de zones actives pour former un drain ou une source d'un transistor. Au-delà d'une concentration de 1022 atomes/cm3, la profondeur de diffusion atteint plusieurs centaines de nanomètres ce qui correspond classiquement à la profondeur des zones fortement dopées "profondes" telles que les zones de puits collecteur d'un transistor bipolaire dans les technologies submicroniques actuelles.
Les profondeurs de diffusion précisées ci-dessus correspondent à un procédé dans lequel le recuit est effectué à environ 850 C pendant quelques minutes. La profondeur de diffusion peut néanmoins augmenter ou diminuer en augmentant ou en diminuant la température ou la durée de recuit. On notera toutefois que l'élément permettant d'amorcer la diffusion du germanium et de la catalyser est la présence d'un élément dopant tel que le bore dans la couche de germanium. Sans la présence d'éléments dopants, il faudrait plusieurs heures voir plusieurs jours pour observer une fine couche de silicium-germanium.
Un mode de mise en oeuvre du procédé de la présente invention est décrit plus en détail ci-après en relation aux figures 4A à 4C.
Dans une étape initiale, illustrée en figure 4A, on forme, sur un substrat de silicium 100, une couche de germanium 101 contenant du bore. La couche de germanium 101 peut être formée selon un procédé standard de dépôt en phase vapeur effectué à une température d'environ 350 C à partir d'un mélange gazeux de germane GeH4 et d'un précurseur de bore B tel que le diborane B2H6. Dans cet exemple, une zone d'isolement 102 entoure une zone active 103 en surface de laquelle on souhaite former une zone de silicium-germanium.
2877141 8 A l'étape suivante, illustrée en figure 4B, on place la structure précédemment obtenue dans une enceinte à une température comprise entre 700 et 900 C. Le germanium diffuse alors dans le substrat de silicium 100 pour former une couche de silicium-germanium 104 dans la partie supérieure de la couche de silicium 100, en surface de la zone active 103 dans cet exemple. La couche de silicium-germanium 104 ainsi obtenue contient l'élément dopant initialement présent dans la couche de germanium dopée 101. A l'issue de cette diffusion de germanium, la couche de germanium 101 s'est plus ou moins amincie selon que la couche de silicium-germanium 104 formée est plus ou moins épaisse.
A l'étape suivante, illustrée en figure 4C, on élimine par gravure sélective la couche de germanium 101.
Selon une variante du procédé précédemment décrit, on effectue une implantation d'ions "lourds" dans la zone active 103 préalablement au dépôt de la couche de germanium 101. Cette implantation d'ions lourds permet de créer des défauts cristal-lins dans la zone active 103. Les défauts cristallins ainsi formés accélèrent la diffusion du germanium dans le substrat de silicium 100. Les défauts cristallins sont ensuite naturellement éliminés lors d'étapes de procédé subséquentes prévoyant un recuit. Divers types d'ions lourds peuvent être implantés. On pourra par exemple implanter des ions de silicium ou de ger- manium. Ces ions présentent l'avantage de ne pas modifier le dopage local du substrat et d'être intégrés dans la couche de silicium-germanium finalement formée.
Une application particulièrement intéressante du pro-cédé de la présente invention est la formation d'un transistor PMOS à canal contraint tel que celui représenté en figure 1.
Dans une étape initiale, illustrée en figure 5A, on forme, dans un substrat de silicium 200, une zone d'isolement 201 entourant une zone active 203 dopée avec un élément dopant de type N. On forme ensuite de façon classique une grille de transistor 204 comprenant un oxyde de grille 205, une couche en 2877141 9 silicium polycristallin 206, et des espaceurs isolants 207 sur les côtés de la grille. Une couche de protection 208 recouvre la grille 204.
A l'étape suivante, illustrée en figure 5B, on dépose sur l'ensemble de la structure une couche de germanium 210 dopée avec un élément dopant de type P tel que du bore. Le dépôt de germanium peut être effectué selon un procédé classique de dépôt en phase en vapeur effectué à partir de germane GeH4 et d'un précurseur de bore tel que le diborane B2H6. Ce procédé de dépôt est naturellement sélectif, le germanium se déposant facilement sur les zones de silicium et difficilement sur les zones isolantes que sont la zone d'isolement 201, les espaceurs 207 et la couche de protection 206.
A l'étape suivante, illustrée en figure 5C, on place la structure dans une enceinte à une température comprise entre 800 et 900 C. Le germanium diffuse dans le silicium de part et d'autre de la grille 204 pour former des zones de silicium-germanium constituant des zones de source et drain 220 et 221 de type P fortement dopées.
A l'étape suivante, illustrée en figure 5D, on élimine la couche de germanium 210.
Dans ce procédé, le rôle de la couche de protection 208 recouvrant la grille 204 est d'éviter que du germanium ne diffuse dans la grille. Cette couche de protection peut être une très fine couche d'oxyde de silicium contrairement à celle utilisée dans le procédé classique décrit en relation aux figures 2A et 2B. De plus, dans le procédé de la présente invention, on pourrait éventuellement ne pas prévoir la couche de protection 208 si la grille est suffisamment épaisse pour que le germanium ne diffuse pas jusqu'à l'oxyde de grille 205.
Un avantage du procédé de la présente invention est donc que la couche de protection recouvrant la grille d'un transistor peut être très fine voir inexistante, ce qui permet au final d'obtenir des grilles de transistor plus étroites.
2877141 10 Un autre avantage du procédé précédemment décrit est que l'épaisseur des zones de drain et de source 220 et 221 est constante quelle que soit la surface de ces zones.
Un autre avantage du procédé précédemment décrit est que durant le procédé de formation d'un transistor PMOS selon la présente invention, aucune couche de silicium-germanium ne se forme sur les zones d'isolement 201 ou sur les espaceurs 207. Aucune étape de nettoyage des zones isolantes susceptibles de graver les zones de silicium-germanium de source-drain n'est dès lors nécessaire.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, le procédé de la présente invention pourra être mis en oeuvre sur tout type de structure comprenant une zone de silicium en surface de laquelle on souhaite former une zone de silicium-germanium dopée. De plus, le procédé de la présente invention pourra être utilisé pour former d'autres composants. Plus généralement, on pourra utiliser ce procédé pour former des zones fortement dopées dans la partie supérieure d'un substrat de silicium en notant que des dopants autres que le bore, par exemple l'arsenic ou le phosphore, peuvent être utilisés.

Claims (7)

REVENDICATIONS
1. Procédé de formation de silicium-germanium dans la partie supérieure d'un substrat de silicium comprenant les étapes suivantes: déposer une couche (101) de germanium dopée à une 5 concentration en éléments dopants supérieure à 1019 atomes par cm3 sur un substrat de silicium (100) ; chauffer pour faire diffuser le germanium dans le substrat de silicium de façon à former une couche de silicium-germanium dopée (102) dans la partie supérieure du substrat de silicium; et éliminer la couche de germanium.
2. Procédé selon la revendication 1, dans lequel l'élément dopant de la couche de germanium est du bore.
3. Procédé selon la revendication 2, dans lequel la concentration en bore est comprise entre 1020 et 1022 atomes/cm3.
4. Procédé selon la revendication 1, dans lequel l'étape de chauffage est effectuée à une température comprise entre 700 et 900 C, et de préférence entre 800 et 900 C.
5. Procédé selon la revendication 1, dans lequel des zones d'isolement sont formées dans le substrat de silicium préalablement au dépôt d'une couche de germanium dopée, les zones d'isolement délimitant des zones actives sur lesquelles on dépose ladite couche de germanium.
6. Procédé selon la revendication 1, dans lequel, préalablement au dépôt de la couche de germanium (101), on effectue une implantation d'ions lourds dans le substrat de silicium (100) afin de former des défauts cristallins dans le substrat.
7. Procédé de formation d'un transistor PMOS comprenant les étapes suivantes: former, en surface d'un substrat de silicium (200), une zone d'isolement (201) entourant une zone active dopée de type N (203) ; 30 2877141 12 former une grille de transistor (204) comprenant une couche d'oxyde (205), une couche de silicium polycristallin (205), des espaceurs isolants (207) sur les côtés de la grille et éventuellement une couche de protection (208) ; et effectuer les étapes du procédé. de la revendication 2 de façon à former en surface de la zone active des zones de source et de drain (220, 221) en silicium-germanium dopées au bore de part et d'autre de la grille.
FR0452432A 2004-10-25 2004-10-25 Procede de formation de silicium-germanium dans la partie superieure d'un substrat de silicium Expired - Fee Related FR2877141B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0452432A FR2877141B1 (fr) 2004-10-25 2004-10-25 Procede de formation de silicium-germanium dans la partie superieure d'un substrat de silicium
US11/258,402 US20060088988A1 (en) 2004-10-25 2005-10-25 Method for forming silicon-germanium in the upper portion of a silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0452432A FR2877141B1 (fr) 2004-10-25 2004-10-25 Procede de formation de silicium-germanium dans la partie superieure d'un substrat de silicium

Publications (2)

Publication Number Publication Date
FR2877141A1 true FR2877141A1 (fr) 2006-04-28
FR2877141B1 FR2877141B1 (fr) 2007-01-19

Family

ID=34951340

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0452432A Expired - Fee Related FR2877141B1 (fr) 2004-10-25 2004-10-25 Procede de formation de silicium-germanium dans la partie superieure d'un substrat de silicium

Country Status (2)

Country Link
US (1) US20060088988A1 (fr)
FR (1) FR2877141B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3005372A1 (fr) * 2013-05-06 2014-11-07 Commissariat Energie Atomique Procede de realisation d'un film en silicium-germanium a teneur en germanium variable

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0613175A2 (fr) * 1993-02-23 1994-08-31 AT&T Corp. Méthode de fabrication d'un dispositif MOS à l'aide de la diffusion de bore

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0613175A2 (fr) * 1993-02-23 1994-08-31 AT&T Corp. Méthode de fabrication d'un dispositif MOS à l'aide de la diffusion de bore

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
PARK B G ET AL: "ULTRASHALLOW P+-N JUNCTIONS FORMED BY DIFFUSION FROM AN RTCVD-DEPOSITED B:GE LAYER", PROCEEDINGS OF THE SPIE, SPIE, BELLINGHAM, VA, US, vol. 2091, 27 September 1993 (1993-09-27), pages 122 - 131, XP002046751, ISSN: 0277-786X *
RANADE P ET AL: "A NOVEL ELEVATED SOURCE/DRAIN PMOSFET FORMED BY GE-B/SI INTERMIXING", IEEE ELECTRON DEVICE LETTERS, IEEE INC. NEW YORK, US, vol. 23, no. 4, April 2002 (2002-04-01), pages 218 - 220, XP001101729, ISSN: 0741-3106 *
RANADE P ET AL: "APPLICATION OF SILICON-GERMANIUM IN THE FABRICATION OF ULTRA-SHALLOW EXTENSION JUNCTIONS FOR SUB-100 NM PMOSFETS", IEEE TRANSACTIONS ON ELECTRON DEVICES, IEEE INC. NEW YORK, US, vol. 49, no. 8, August 2002 (2002-08-01), pages 1436 - 1443, XP001123238, ISSN: 0018-9383 *
RANADE P ET AL: "Observation of boron and arsenic mediated interdiffusion across germanium/silicon interfaces", ELECTROCHEMICAL AND SOLID-STATE LETTERS ELECTROCHEM. SOC USA, vol. 5, no. 2, February 2002 (2002-02-01), pages G5 - G7, XP002334159, ISSN: 1099-0062 *
TAKEUCHI H ET AL: "Low-temperature dopant activation technology using elevated Ge-S/D structure", APPLIED SURFACE SCIENCE ELSEVIER NETHERLANDS, vol. 224, no. 1-4, 15 March 2004 (2004-03-15), pages 73 - 76, XP002334160, ISSN: 0169-4332 *
TAKEUCHI HIDEKI ET AL: "Observation of dopant-mediated intermixing at Ge/Si Interface", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 80, no. 20, 20 May 2002 (2002-05-20), pages 3706 - 3708, XP012030943, ISSN: 0003-6951 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3005372A1 (fr) * 2013-05-06 2014-11-07 Commissariat Energie Atomique Procede de realisation d'un film en silicium-germanium a teneur en germanium variable
US9425051B2 (en) 2013-05-06 2016-08-23 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for producing a silicon-germanium film with variable germanium content

Also Published As

Publication number Publication date
FR2877141B1 (fr) 2007-01-19
US20060088988A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
EP0164281B1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
FR2652448A1 (fr) Procede de fabrication d'un circuit integre mis haute tension.
EP0203836B1 (fr) Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat
EP2975646B1 (fr) Procede de fabrication d'un transistor dans lequel le niveau de contrainte applique au canal est augmente
EP1837916A1 (fr) Procédé de réalisation d'un transistor à canal comprenant du germanium
EP2562804B1 (fr) Procede de realisation d'un dispositif a transistors contraints par siliciuration des zones de source et de drain, et dispositif
EP1770769A1 (fr) Transistor MOS vertical et procédé de fabrication
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
EP3376545A1 (fr) Transistor a regions source et drain structurees et son procede d'elaboration
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
FR2756664A1 (fr) Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique
FR3068507A1 (fr) Realisation de regions semiconductrices dans une puce electronique
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR2742583A1 (fr) Transistor a effet de champ a grille isolee et a canal diffuse
FR2877141A1 (fr) Procede de formation de silicium-germanium dans la partie superieure d'un substrat de silicium
FR2813707A1 (fr) Fabrication d'un transistor bipolaire
EP1328969B1 (fr) Procédé de formation d'un transistor mos
EP2731141A1 (fr) Procédé de réalisation d'un transistor à effet de champ à canal SiGe par implantation ionique
EP3671826B1 (fr) Procédé amélioré de fabrication d'un circuit intégré comportant un transistor nmos et un transistor pmos
FR2762138A1 (fr) Transistor mos a fort gradient de dopage sous sa grille
FR2952225A1 (fr) Procede de formation d'un transistor mos a canal en silicium-germanium
FR2767965A1 (fr) Procede de fabrication d'un dispositif a circuit integre ayant differentes epaisseurs d'oxyde de grille
EP1494273A1 (fr) Procédé d'oxydation de silicium
FR2760130A1 (fr) Transistor mos a faible resistance de drain
EP2428985B1 (fr) Procédé de fabrication d'un transistor MOS à canal contraint

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20120629