FR2879013A1 - Cellule de memoire a changement de phase et procede de fabrication - Google Patents

Cellule de memoire a changement de phase et procede de fabrication Download PDF

Info

Publication number
FR2879013A1
FR2879013A1 FR0512355A FR0512355A FR2879013A1 FR 2879013 A1 FR2879013 A1 FR 2879013A1 FR 0512355 A FR0512355 A FR 0512355A FR 0512355 A FR0512355 A FR 0512355A FR 2879013 A1 FR2879013 A1 FR 2879013A1
Authority
FR
France
Prior art keywords
layer
phase change
interlayer dielectric
pattern
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0512355A
Other languages
English (en)
Inventor
Ji Hye Yi
Byeong Ok Cho
Sung Lae Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to FR0512355A priority Critical patent/FR2879013A1/fr
Publication of FR2879013A1 publication Critical patent/FR2879013A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Semiconductor Memories (AREA)

Abstract

Une cellule de mémoire à changement de phase comprend une couche diélectrique intercouche inférieure (38) formée sur un substrat semiconducteur (21) et une traversée conductrice inférieure (39a, 39b) traversant la couche diélectrique intercouche inférieure (38). La traversée conductrice inférieure (39a, 39b) est en contact avec un motif de matériau à changement de phase (41a, 41b) sur la couche diélectrique intercouche inférieure (38). Le motif de matériau à changement de phase (41a, 41b) et la couche diélectrique intercouche inférieure (38) sont recouverts d'une couche diélectrique intercouche supérieure (45). Le motif de matériau à changement de phase (41a, 41b) est en contact direct avec un motif de couche conductrice (49a, 49b) disposé dans un trou de contact de ligne de métallisation (45a, 45b) traversant la couche diélectrique intercouche supérieure (45). Des procédés de fabrication correspondants sont également proposés.

Description

La présente invention concerne des dispositifs à
semiconducteur et des procédés de fabrication de ceux-ci, et elle concerne plus particulièrement des cellules de mémoire à changement de phase et des procédés de 5 fabrication de celles-ci Des dispositifs de mémoire non volatile conservent leurs données stockées même lorsque leurs alimentations sont mises hors fonction, et par conséquent des dispositifs de mémoire non volatile ont été largement utilisés conjointement à des ordinateurs, des systèmes de télécommunication mobiles, des cartes à mémoire, etc. Par exemple, le dispositif de mémoire flash est un type de dispositif de mémoire non volatile largement utilisé. De nombreux dispositifs de mémoire flash emploient des cellules de mémoire ayant une structure de grille empilée. La structure de grille empilée d'un dispositif de mémoire flash comprend de façon caractéristique une couche d'oxyde tunnel, une grille flottante, une couche diélectrique intergrille et une électrode de grille de commande, qui sont toutes empilées successivement sur une région de canal. En outre, pour améliorer la fiabilité et l'efficacité de programmation de cellules de mémoire flash, la qualité de pellicule de la couche d'oxyde tunnel doit être améliorée et le rapport de couplage de la cellule de mémoire flash doit être augmenté.
D'autres types de dispositifs de mémoire non volatile, par exemple des dispositifs de mémoire à changement de phase, sont utilisés depuis peu à la place de dispositifs de mémoire flash. Une cellule élémentaire d'un dispositif de mémoire à changement de phase comprend de façon caractéristique un dispositif de commutation et un élément de stockage de données connecté en série au dispositif de commutation. L'élément de stockage de données d'un dispositif de mémoire à changement de phase comprend une électrode inférieure connectée électriquement au dispositif de commutation, un motif de matériau à changement de phase disposé sur l'électrode inférieure, et une électrode supérieure disposée sur le motif de matériau à changement de phase. De façon générale, l'électrode inférieure remplit la fonction d'un élément chauffant. Par exemple, lorsqu'un courant d'écriture circule à travers le dispositif de commutation et l'électrode inférieure, de la chaleur, mesurée en unités d'énergie (joules), est générée à une interface entre le motif de matériau à changement de phase et l'électrode inférieure. La chaleur mesurée en unités d'énergie (joules) convertit le motif de matériau à changement de phase en un état amorphe ou un état cristallin.
La figure 1 est une coupe illustrant une partie d'une cellule de mémoire à changement de phase classique.
En se référant à la figure 1, on note qu'une couche diélectrique intercouche inférieure 3 est établie sur un substrat semiconducteur 1. Le substrat semiconducteur 1 est connecté électriquement à une traversée de contact 5, qui traverse la couche diélectrique intercouche inférieure 3.
La traversée de contact 5 remplit la fonction d'une électrode inférieure. Un motif de matériau à changement de phase 7 est empilé sur la couche diélectrique intercouche inférieure 3 pour recouvrir l'électrode inférieure 5. De plus, une surface supérieure du motif de matériau à changement de phase 7 est en contact avec une électrode supérieure 9. L'électrode supérieure 9 est auto-alignée avec le motif de matériau à changement de phase 7 de façon à avoir la même largeur que le motif de matériau à changement de phase 7.
Le motif de matériau à changement de phase 7 peut être constitué d'une couche d'un matériau du type chalcogénure, comme une couche de GeSbTe (qu'on appelle ci-après une couche de GST). La couche de GST réagit aisément avec une couche de matériau conducteur, telle qu'une couche de silicium polycristallin (poly-Si). Par exemple, lorsque la couche de GST est en contact direct avec une couche de poly-Si, des atomes de silicium dans la couche de poly-Si s'infiltrent dans la couche de GST, ce qui a pour effet d'augmenter la résistance de la couche de GST. Il en résulte que les caractéristiques de la couche de GST sont dégradées. Par conséquent, les électrodes inférieure et supérieure 5 et 9 qui sont en contact direct avec le motif de matériau à changement de phase 7, sont formées par des couches conductrices stables qui ne réagissent pas avec le motif de matériau à changement de phase 7. Par exemple, une couche de nitrure de métal telle qu'une couche de nitrure de titane, est largement utilisée dans la formation des électrodes inférieure et supérieure 5 et 9.
En outre, la surface entière du substrat semiconducteur 1 ayant l'électrode supérieure 9 est recouverte avec une couche diélectrique intercouche supérieure 11. Une ligne de métallisation 13 est disposée sur la couche diélectrique intercouche supérieure ll et est connectée électriquement à l'électrode supérieure 9 à travers un trou de contact de ligne de métallisation lla qui traverse la couche diélectrique intercouche supérieure 11.
Pour stocker des données désirées dans une cellule de mémoire à changement de phase ayant le motif de matériau à changement de phase 7, un courant d'écriture IW doit circuler à travers l'électrode supérieure 9, le motif de matériau à changement de phase 7 et l'électrode inférieure 5. Une partie 7a du motif de matériau à changement de phase 7, qui est en contact avec l'électrode inférieure 5, peut être changée en un état cristallin ou amorphe conformément à la valeur du courant d'écriture IW. De plus, le trou de contact de ligne de métallisation lla peut avoir de façon caractéristique une largeur inférieure à celle de l'électrode supérieure 9. Cependant, malgré les variations mentionnées ci-dessus qui peuvent être apportées à la cellule de mémoire à changement de phase classique, le courant d'écriture IW circulera toujours uniformément à travers la région entière de l'électrode supérieure 9, comme représenté sur la figure 1, du fait que l'électrode supérieure 9 a une résistivité inférieure à celle du motif de matériau à changement de phase 7. Par conséquent, la densité de courant d'écriture dans la région de volume du motif de matériau à changement de phase 7 de la cellule de mémoire à changement de phase classique envisagée ci-dessus, est plus faible qu'à l'interface entre l'électrode inférieure 5 et le motif de matériau à changement de phase 7, ce qui dégrade l'efficacité de transition de phase dans la région de volume du motif de matériau à changement de phase 7 de ces dispositifs classiques.
Une autre cellule de mémoire à changement de phase classique est exposée dans le brevet des E.U.A. n 6 545 903 délivré à wu, intitulé "Self-Aligned Resistive Plugs for Forming Memory Cell with Phase Change Material". La cellule de mémoire à changement de phase décrite dans le brevet de Wu comprend une première couche de matériau à résistivité élevée et une deuxième couche de matériau à résistivité élevée qui sont respectivement disposées au- dessous et au-dessus d'une couche de matériau à changement de phase. De plus, une première traversée à faible résistivité et une deuxième traversée à faible résistivité, qui sont mutuellement auto-alignées, sont respectivement disposées dans les première et deuxième couches de matériau à résistivité élevée. Les première et deuxième couches de matériau à résistivité élevée sont constituées de silicium polycristallin (poly-Si) ou de silicium amorphe (A-Si), et les traversées à faible résistivité auto-alignées sont formées en implantant des ions d'impuretés dans les couches de matériau à résistivité élevée, en utilisant un processus d'implantation ionique. Par conséquent, la couche de matériau à changement de phase de la cellule de mémoire à changement de phase décrite dans le brevet de Wu est en contact direct avec des couches de silicium, ce qui a pour effet de rendre instables les caractéristiques des interfaces entre la couche de matériau à changement de phase et les couches de silicium de cette cellule de mémoire classique.
Un exemple de mode de réalisation procure une cellule de mémoire à changement de phase. La cellule de mémoire à changement de phase comprend une couche diélectrique intercouche inférieure formée sur un substrat semiconducteur et une traversée conductrice inférieure traversant la couche diélectrique intercouche inférieure.
Un motif de matériau à changement de phase est disposé sur la couche diélectrique intercouche inférieure et en contact avec la traversée conductrice inférieure. Le motif de matériau à changement de phase et la couche diélectrique intercouche inférieure sont recouverts par une couche diélectrique intercouche supérieure. Le motif de matériau à changement de phase est en contact direct avec un motif de couche conductrice à travers un trou de contact de ligne de métallisation qui traverse la couche diélectrique intercouche supérieure.
Un autre exemple de mode de réalisation de l'invention procure une cellule de mémoire à changement de phase. La cellule de mémoire à changement de phase comprend une couche de séparation formée dans une région prédéterminée d'un substrat semiconducteur pour définir une région active. Un dispositif de commutation est formé dans la région active. Une couche diélectrique intercouche inférieure est formée sur le substrat ayant le dispositif de commutation. Le dispositif de commutation est connecté électriquement à une traversée conductrice inférieure traversant la couche diélectrique intercouche inférieure. Un motif de matériau à changement de phase est disposé sur la couche diélectrique intercouche inférieure et en contact avec la traversée conductrice inférieure. Le motif de matériau à changement de phase et la couche diélectrique intercouche inférieure sont recouverts par une couche diélectrique intercouche supérieure. Une ligne de métallisation est disposée sur la couche diélectrique intercouche supérieure et en contact direct avec le motif de matériau à changement de phase, à travers un trou de contact de ligne de métallisation qui traverse la couche diélectrique intercouche supérieure.
Un autre exemple de mode de réalisation procure une cellule de mémoire à changement de phase. La cellule de mémoire à changement de phase comprend une couche de séparation formée dans une région prédéterminée d'un substrat semiconducteur pour définir une région active. Un dispositif de commutation est formé dans la région active. Une couche diélectrique intercouche est formée sur le substrat ayant le dispositif de commutation. Le dispositif de commutation est connecté électriquement à une traversée conductrice inférieure traversant la couche diélectrique intercouche inférieure. Un motif de matériau à changement de phase est disposé sur la couche diélectrique intercouche inférieure et en contact avec la traversée conductrice inférieure. Le motif de matériau à changement de phase et la couche diélectrique intercouche inférieure sont recouverts par une couche diélectrique intercouche supérieure. Le motif de matériau à changement de phase est en contact direct avec une traversée conductrice supérieure qui remplit un trou de contact de ligne de métallisation traversant la couche diélectrique intercouche supérieure. Une ligne de métallisation est disposée sur la couche diélectrique intercouche supérieure et la ligne de métallisation est connectée électriquement à la traversée conductrice supérieure.
Un autre exemple de mode de réalisation procure une cellule de mémoire à changement de phase. La cellule de mémoire à changement de phase comprend une couche diélectrique intercouche inférieure formée sur un substrat semiconducteur et une traversée conductrice inférieure traversant la couche diélectrique intercouche inférieure. Une électrode inférieure est disposée sur la couche diélectrique intercouche inférieure et l'électrode inférieure est en contact avec la traversée conductrice inférieure. L'électrode inférieure et la couche diélectrique intercouche inférieure sont recouvertes par une couche de moulage. Un motif de matériau à changement de phase est disposé sur la couche de moulage et le motif de matériau à changement de phase est en contact avec l'électrode inférieure à travers un trou de contact de matériau à changement de phase qui traverse la couche de moulage. Une couche diélectrique intercouche supérieure est disposée sur le substrat ayant le motif de matériau à changement de phase. Le motif de matériau à changement de phase est en contact direct avec un motif de couche conductrice à travers un trou de contact de ligne de métallisation qui traverse la couche diélectrique intercouche supérieure.
Un autre exemple de mode de réalisation de l'invention procure une cellule de mémoire à changement de phase. La cellule de mémoire à changement de phase comprend une couche de séparation formée dans une région prédéterminée d'un substrat semiconducteur pour définir une région active. Un dispositif de commutation est formé dans la région active. Une couche diélectrique intercouche inférieure est disposée sur le substrat ayant le dispositif de commutation. Le dispositif de commutation est connecté électriquement à une traversée conductrice inférieure traversant la couche diélectrique intercouche inférieure. Une électrode inférieure est disposée sur la couche diélectrique intercouche inférieure et l'électrode inférieure est en contact avec la traversée conductrice inférieure. L'électrode inférieure et la couche diélectrique intercouche inférieure sont recouvertes par une couche de moulage. Un motif de matériau à changement de phase est disposé sur la couche de moulage et le motif de matériau à changement de phase est en contact avec l'électrode inférieure à travers un trou de contact de matériau à changement de phase qui traverse la couche de moulage. Une couche diélectrique intercouche supérieure est disposée sur le substrat ayant le motif de matériau à changement de phase. Une ligne de métallisation est disposée sur la couche diélectrique intercouche supérieure et la ligne de métallisation est en contact direct avec le motif de matériau à changement de phase à travers un trou de contact de ligne de métallisation qui traverse la couche diélectrique intercouche supérieure.
Un autre exemple de mode de réalisation de l'invention procure une cellule de mémoire à changement de phase. La cellule de mémoire à changement de phase comprend une couche de séparation formée dans une région prédéterminée d'un substrat semiconducteur pour définir une région active. Un dispositif de commutation est formé dans la région active. Une couche diélectrique intercouche inférieure est disposée sur le substrat ayant le dispositif de commutation. Le dispositif de commutation est connecté électriquement à une traversée conductrice inférieure traversant la couche diélectrique intercouche inférieure. Une électrode inférieure est disposée sur la couche diélectrique intercouche inférieure et l'électrode inférieure est en contact avec la traversée conductrice inférieure. L'électrode inférieure et la couche diélectrique intercouche inférieure sont recouvertes par une couche de moulage. Un motif de matériau à changement de phase est disposé sur la couche de moulage et le motif de matériau à changement de phase est en contact avec l'électrode inférieure à travers un trou de contact de matériau à changement de phase qui traverse la couche de moulage. Une couche diélectrique intercouche supérieure est disposée sur le substrat ayant le motif de matériau à changement de phase. Le motif de matériau à changement de phase est en contact direct avec une traversée conductrice supérieure qui remplit un trou de contact de ligne de métallisation traversant la couche diélectrique intercouche supérieure. Une ligne de métallisation est disposée sur la couche diélectrique intercouche supérieure et la ligne de métallisation est connectée électriquement à la traversée conductrice supérieure.
Un autre exemple de mode de réalisation de l'invention procure un procédé de formation d'une cellule de mémoire à changement de phase. Le procédé comprend la formation d'une couche diélectrique intercouche inférieure sur un substrat semiconducteur et la formation d'une traversée conductrice inférieure traversant la couche diélectrique intercouche inférieure. On forme un motif de matériau à changement de phase sur la couche diélectrique intercouche inférieure. On forme le motif de matériau à changement de phase de façon qu'il soit en contact avec la traversée conductrice inférieure. On forme une couche diélectrique intercouche supérieure sur le motif de matériau à changement de phase et la couche diélectrique intercouche inférieure. On définit un motif dans la couche diélectrique intercouche supérieure pour former un trou de contact de ligne de métallisation qui met à nu une partie du motif de matériau à changement de phase. On forme un motif de couche conductrice de façon qu'il soit en contact direct avec la partie à nu du motif de matériau à changement de phase à travers le trou de contact de ligne de métallisation.
Encore un autre exemple de mode de réalisation procure un procédé de formation d'une cellule de mémoire à changement de phase. Le procédé comprend la formation d'une couche diélectrique intercouche inférieure sur un substrat semiconducteur et la formation d'une traversée conductrice inférieure traversant la couche diélectrique intercouche inférieure. On forme une électrode inférieure sur la couche diélectrique intercouche inférieure de façon qu'elle soit en contact avec la traversée conductrice inférieure. On forme une couche de moulage sur l'électrode inférieure et la couche diélectrique intercouche inférieure. On forme un motif dans la couche de moulage pour former un trou de contact de matériau à changement de phase qui met à nu l'électrode inférieure. On forme un motif de matériau à changement de phase sur la couche de moulage. On forme le motif de matériau à changement de phase de façon qu'il soit en contact avec l'électrode inférieure à travers le trou de contact de matériau à changement de phase. On forme une couche diélectrique intercouche supérieure sur le substrat ayant le motif de matériau à changement de phase. On définit un motif dans la couche diélectrique intercouche supérieure pour former un trou de contact de ligne de métallisation qui met à nu une partie du motif de matériau à changement de phase. On forme un motif de couche conductrice de façon qu'il soit en contact direct avec la partie à nu du motif de matériau à changement de phase, à travers le trou de contact de ligne de métallisation.
Dans les dessins.
la figure 1 est une coupe d'une cellule de mémoire à changement de phase classique.
La figure 2A est une coupe illustrant une paire de cellules de mémoire à changement de phase conformes à un exemple de mode de réalisation de la présente invention.
La figure 2B est une coupe illustrant une paire de cellules de mémoire à changement de phase conformes à un exemple de mode de réalisation de la présente invention.
La figure 3A est une coupe illustrant une cellule de mémoire à changement de phase confinée conforme à un exemple de mode de réalisation de la présente invention.
La figure 3B est une coupe illustrant une cellule de mémoire à changement de phase confinée conforme à un exemple de mode de réalisation de la présente invention.
Les figures 4 à 8 sont des coupes pour illustrer des procédés de formation de cellules de mémoire à changement de phase conformes à un exemple de mode de réalisation de la présente invention.
La figure 9 est une représentation graphique illustrant des caractéristiques de commutation d'une cellule de mémoire à changement de phase classique et d'une cellule de mémoire à changement de phase conforme à un exemple de mode de réalisation de la présente invention.
On va maintenant décrire plus complètement dans ce qui suit les exemples de modes de réalisation de la présente invention, en se référant aux dessins annexés, qui montrent des exemples de modes de réalisation de l'invention. L'invention peut cependant être mise en oeuvre sous différentes formes et on ne doit pas considérer qu'elle est limitée aux modes de réalisation présentés ici. Dans les dessins, les épaisseurs de couches et de régions sont exagérées pour la clarté. Les mêmes numéros de référence sont utilisés pour désigner les mêmes éléments dans l'ensemble de la description.
La figure 2A est une coupe verticale de cellules de mémoire à changement de phase conformes à un exemple de mode de réalisation de la présente invention, et la figure 2B est une coupe verticale de cellules de mémoire à changement de phase conformes à d'autres exemples de modes de réalisation de la présente invention.
En se référant aux figures 2A et 2B, on note qu'une couche de séparation 23 est formée dans une région prédéterminée d'un substrat semiconducteur 21 pour définir une région active 23a. Une première ligne de mot 27a et une deuxième ligne de mot 27b sont disposées de façon à croiser la région active 23a, à un niveau supérieur. Les première et deuxième lignes de mot 27a et 27b sont électriquement isolées de la région active 23a par une couche diélectrique de grille 25. Une région de source commune 29s est formée dans la région active 23a entre les première et deuxième lignes de mot 27a et 27b. Une première région de drain 29d' est formée dans la région active 23a qui est adjacente à la première ligne de mot 27a et est placée en regard de la région de source commune 29s, et une deuxième région de drain 29d" est formée dans la région active 23a qui est adjacente à la deuxième ligne de mot 27b et est placée en regard de la région de source commune 29s. Il en résulte que la première ligne de mot 27a est disposée de façon à croiser, à un niveau supérieur, une région de canal entre la première région de drain 29d' et la région de source commune 29s, et la deuxième ligne de mot 27b est disposée de façon à croiser, à un niveau supérieur, une région de canal entre la deuxième région de drain 29d" et la région de source commune 29s. La première ligne de mot 27a, la région de source commune 29s et la première région de drain 29d constituent un premier dispositif de commutation, c'est-à-dire un premier transistor MOS d'accès, et la deuxième ligne de mot 27b, la région de source commune 29s et la deuxième région de drain 29d" constituent un deuxième dispositif de commutation, c'est-à-dire un deuxième transistor MOS d'accès.
Dans d'autres exemples de modes de réalisation de la présente invention, les premier et deuxième dispositifs de commutation peuvent être respectivement un premier transistor bipolaire et un deuxième transistor bipolaire. Dans ce cas, les première et deuxième lignes de mot 27a et 27b peuvent être respectivement connectées électriquement à des régions de base des premier et deuxième transistors bipolaires.
Une couche diélectrique intercouche inférieure 38 est formée sur le substrat ayant les premier et deuxième dispositifs de commutation. Une ligne de bit 35s est disposée dans la couche diélectrique intercouche inférieure 38. La ligne de bit 35s est connectée électriquement à la région de source commune 29s à travers une traversée de contact de source 33s. La ligne de bit 35s peut être disposée parallèlement aux lignes de mot 27a et 27b lorsqu'on considère une vue en plan. Selon une variante, la ligne de bit 35s peut être disposée perpendiculairement aux lignes de mot 27a et 27b lorsqu'on considère une vue en plan. D'autre part, lorsque les premier et deuxième dispositifs de commutation sont les premier et deuxième transistors bipolaires, comme décrit ci-dessus, la ligne de bit 35s peut être connectée électriquement à des régions d'émetteur des premier et deuxième transistors bipolaires.
La première région de drain 29d' peut être connectée électriquement à un première traversée de contact de drain 33d' dans la couche diélectrique intercouche inférieure 38, et la deuxième région de drain 29d" peut être connectée électriquement à une deuxième traversée de contact de drain 33d" dans la couche diélectrique intercouche inférieure 38. Une surface supérieure de la première traversée de contact de drain 33d' peut être en contact avec une surface inférieure d'un premier plot de drain 33d' dans la couche diélectrique intercouche inférieure 38, et une surface supérieure de la deuxième traversée de contact de drain 33d" peut être en contact avec une surface inférieure d'un deuxième plot de drain 35d" dans la couche diélectrique intercouche inférieure 38.
De plus, une surface supérieure du premier plot de drain 35d' peut être en contact avec une surface inférieure d'une première traversée conductrice inférieure 39a dans la couche diélectrique intercouche inférieure 38, et une surface supérieure du deuxième plot de drain 35d" peut être en contact avec une surface inférieure d'une deuxième traversée conductrice inférieure 39b dans la couche diélectrique intercouche inférieure 38. Les surfaces supérieures des première et deuxième traversées conductrices supérieures 39a et 39b peuvent avoir le même niveau que la surface supérieure de la couche diélectrique intercouche inférieure 38.
Lorsque les premier et deuxième dispositifs de commutation sont les premier et deuxième transistors bipolaires, comme décrit ci-dessus, les première et deuxième traversées conductrices inférieures 39a et 39b peuvent être connectées électriquement respectivement à une région de collecteur du premier transistor bipolaire et une région de collecteur du deuxième transistor bipolaire.
Un premier motif de matériau à changement de phase 41a et un deuxième motif de matériau à changement de phase 41b sont établis sur la couche diélectrique intercouche inférieure 38. Un premier motif de masque dur 43a et un deuxième motif de masque dur 43b peuvent être empilés en outre respectivement sur les premier et deuxième motifs de matériau à changement de phase 41a et 41b. Dans ce cas, les premier et deuxième motifs de masque dur 43a et 43b sont respectivement auto-alignés avec les premier et deuxième motifs de matériau à changement de phase 41a et 41b. Ainsi, le premier motif de masque dur 43a peut avoir la même largeur que le premier motif de matériau à changement de phase 41a, et le deuxième motif de masque dur 43b peut avoir la même largeur que le deuxième motif de matériau à changement de phase 41b. Les premier et deuxième motifs de masque dur 43a et 43b peuvent être une couche de matériau ayant une sélectivité de gravure vis-à-vis des premier et deuxième motifs de matériau à changement de phase 41a et 41b. Par exemple, les premier et deuxième motifs de masque dur 43a et 43b peuvent inclure au moins une couche sélectionnée dans le groupe consistant en une couche d'oxyde de silicium, une couche de nitrure de silicium et une couche d'oxyde métallique isolant. La couche d'oxyde métallique isolant peut être une couche d'oxyde d'aluminium ou une couche d'oxyde de titane.
Comme décrit ci-dessus, des électrodes supérieures, qui sont généralement employées dans des cellules de mémoire à changement de phase classiques, ne sont pas disposées sur les motifs de matériau à changement de phase 41a et 41b des cellules de mémoire à changement de phase des exemples de modes de réalisation de la présente invention. Les électrodes supérieuresutilisées dans la cellule de mémoire à changement de phase classique peuvent être constituées de façon caractéristique d'une couche de nitrure de métal, telle qu'une couche de nitrure de titane. Cependant, l'une des difficultés avec des cellules de mémoire à changement de phase classiques consiste en ce que les électrodes supérieures peuvent être soulevées au cours de processus ultérieurs, à cause d'une mauvaise adhérence entre les électrodes supérieures et les motifs de matériau à changement de phase 41a et 41b. Pour tenter de remédier aux difficultés ci-dessus, on a conçu d'autres cellules de mémoire à changement de phase classiques dans lesquelles une couche d'adhérence, telle qu'une couche de titane, est interposée entre les électrodes supérieures et les motifs de matériau à changement de phase 41a et 41b. La couche d'adhérence est formée dans le but de renforcer l'adhérence entre les électrodes supérieures et les motifs de matériau à changement de phase 41a et 41b Néanmoins, avec ces autres dispositifs classiques, des atomes de métal (par exemple des atomes de titane) dans la couche d'adhérence peuvent diffuser dans les motifs de matériau à changement de phase 41a et 41b, en dégradant les caractéristiques des motifs de matériau à changement de phase 41a et 41b. Cependant, avec les cellules de mémoire à changement de phase des exemples de modes de réalisation, les difficultés précitées des dispositifs classiques sont évitées, du fait que des électrodes supérieures et des couches d'adhérence ne sont pas employées avec les dispositifs des exemples de modes de réalisation.
En retournant aux exemples de modes de réalisation de la présente invention, on note que les premier et deuxième motifs de matériau à changement de phase 41a et 41b sont disposés de façon à être respectivement en contact avec les première et deuxième traversées conductrices inférieures 39a et 39b. Par conséquent, il est préférable que les première et deuxième traversées conductrices inférieures 39a et 39b soient constituées d'un matériau conducteur qui ne réagit pas avec les motifs de matériau à changement de phase 41a et 41b. Par exemple, les première et deuxième traversées conductrices inférieures 39a et 39b peuvent consister en une couche de métal, une couche de nitrure de métal, ou une couche de siliciure de métal. De façon plus détaillée, les première et deuxième traversées conductrices inférieures 39a et 39b peuvent comprendre, mais de façon non limitative, une couche de tungstène (W), une couche de nitrure de titane (TiN), une couche de nitrure de tantale (TaN), une couche de nitrure de tungstène (WN), une couche de nitrure de molybdène (MoN), une couche de nitrure de niobium (NbN), une couche de nitrure de titane - silicium (TiSiN), une couche de nitrure de titane aluminium (TiAlN), une couche de nitrure de titane - bore (TiBN), une couche de nitrure de zirconium - silicium (ZrSiN), une couche silicium (WSiN), une couche de (WBN), une couche de nitrure de zirconium (ZrAlN), une couche de nitrure de molybdène (MoSiN), une (MoAlN), une (TaSiN), une (TaAlN), une couche de titane (Ti), une couche (Mo), une couche de tantale (Ta), une couche de titane (TiSi), une couche de siliciure couche de nitrure de molybdène couche de nitrure couche de nitrure de tantale de tantale de nitrure de tungstène - nitrure de tungstène - bore - aluminium - silicium - aluminium - silicium -aluminium de molybdène de siliciure de tantale (TaSi), une couche de titane - couche d'oxynitrure de titane d'oxynitrure de titane - aluminium d'oxynitrure de tungstène (WON), une tungstène (TiW), une (TiON), une couche (TiAlON), une couche couche d'oxynitrure de tantale (TaON) ou une couche de cuivre (Cu).
En outre, les première et deuxième traversées conductrices inférieures 39a et 39b peuvent avoir une largeur inférieure à celle des premier et deuxième motifs de matériau à changement de phase 4la et 41b. Ainsi, des aires de contact entre les traversées conductrices inférieures 39a et 39b et les motifs de matériau à changement de phase 4la et 4lb peuvent être inférieures aux aires planes des motifs de matériau à changement de phase respectifs 41a et 41b. Selon une variante, les traversées conductrices inférieures 39a et 39b peuvent avoir la même largeur que les motifs de matériau à changement de phase 41a et 41b.
D'autre part, les motifs de matériau à changement de phase 41a et 41b peuvent être une couche de matériau contenant au moins un d'éléments du type chalcogénure tels que le tellure (Te) ou le sélénium (Se). Par exemple, les motifs de matériau à changement de phase 41a et 41b peuvent être une couche de chalcogénure telle qu'une couche de GeSbTe (qu'on appelle ci-après une couche de GST).
Une couche diélectrique intercouche supérieure 45 est formée sur le substrat ayant les motifs de masque dur 43a et 43b. La couche diélectrique intercouche supérieure 45 peut être une couche d'oxyde de silicium, qui est largement utilisée comme une couche diélectrique intercouche classique. Une partie du premier motif de matériau à changement de phase 41a est en contact direct avec un premier motif de couche conductrice à travers un premier trou de contact de ligne de métallisation 45a qui pénètre dans la couche diélectrique intercouche supérieure 45. En outre, une partie du deuxième motif de matériau à changement de phase 41b est en contact direct avec un deuxième motif de couche conductrice à travers un deuxième trou de contact de ligne de métallisation 45b qui pénètre dans la couche diélectrique intercouche supérieure 45. Par exemple, comme représenté sur la figure 2A, les premier et deuxième motifs de matériau à changement de phase 41a et 41b peuvent être respectivement en contact direct avec une première traversée conductrice supérieure 49a et une deuxième traversée conductrice supérieure 49b qui traversent la couche diélectrique intercouche supérieure 45. Les première et deuxième traversées conductrices supérieures 49a et 49b peuvent être connectées électriquement à une ligne de métallisation 51 disposée sur la couche diélectrique intercouche supérieure 45. Dans ce cas, la ligne de métallisation 51 peut être disposée de façon à croiser, à un niveau supérieur, les première et deuxième lignes de mot 27a et 27b, comme représenté sur la figure 2A. Selon une variante, les première et deuxième traversées conductrices supérieures 49a et 49b peuvent être respectivement connectées électriquement à des première et deuxième lignes de métallisation qui sont disposées sur la couche diélectrique intercouche supérieure 45. Dans ce cas, les première et deuxième lignes de métallisation peuvent être disposées parallèlement aux lignes de mot 27a et 27b, et la ligne de bit 35s peut être disposée de façon à croiser, à un niveau supérieur, les lignes de mot 27a et 27b.
Dans d'autres exemples de modes de réalisation de la présente invention, les premier et deuxième motifs de matériau à changement de phase 41a et 41b peuvent être en contact direct avec un motif de couche conductrice disposé sur la couche diélectrique intercouche supérieure 45, c'est-à-dire une ligne de métallisation 51', comme représenté sur la figure 2B. Dans ce cas, la ligne de métallisation 51' s'étend de façon à traverser la couche diélectrique intercouche supérieure 45. Selon une variante, les premier et deuxième motifs de matériau à changement de phase 41a et 41b peuvent être en contact direct avec respectivement les première et deuxième lignes de métallisation qui sont disposées sur la couche diélectrique intercouche supérieure 45. Dans ce cas, les première et deuxième lignes de métallisation peuvent être disposées parallèlement aux lignes de mot 27a et 27b, et la ligne de bit 35s peut être disposée de façon à croiser, à un niveau supérieur, les lignes de mot 27a et 27b.
Lorsque les premier et deuxième motifs de masque dur 43a et 43b sont empilés respectivement sur les premier et deuxième motifs de matériau à changement de phase 4la et 41b, les traversées conductrices supérieures (49a et 49b de la figure 2A) ou la ligne de bit (51' de la figure 2B) peuvent traverser les motifs de masque dur 43a et 43b et la couche diélectrique intercouche supérieure 45 pour être en contact direct avec les motifs de matériau à changement de phase 41a et 41b. Les aires de contact entre les traversées conductrices supérieures 49a et 49b et les motifs de matériau à changement de phase 41a et 41b peuvent être inférieures aux aires en plan des motifs de matériau à changement de phase 41a et 41b. De façon similaire, les aires de contact entre la ligne de métallisation 51' et les motifs de matériau à changement de phase 41a et 41b peuvent être inférieures aux aires en plan des motifs de matériau à changement de phase 41a et 41b.
Comme représenté sur la figure 2A, des éléments d'espacement de contact isolants 47 peuvent être incorporés en supplément entre des parois latérales des traversées conductrices supérieures 49a et 49b et des parois latérales des trous de contact de ligne de métallisation 45a et 45b. Dans ce cas, les aires de contact entre les traversées conductrices supérieures 49a et 49b et les motifs de matériau à changement de phase 41a et 41b sont réduites davantage. Les éléments d'espacement de contact isolants 47 peuvent consister en une couche de nitrure de silicium ou une couche d'oxynitrure de silicium. De façon similaire, les éléments d'espacement de contact isolants 47 peuvent être interposés entre la ligne de métallisation 51' et des parois latérales des trous de contact de ligne de métallisation 45a et 45b, comme représenté sur la figure 2b.
Il est préférable que les traversées conductrices supérieures 49a et 49b soient composées d'une couche de matériau qui ne réagit pas avec les motifs de matériau à changement de phase 41a et 41b, du fait que les traversées conductrices supérieures 49a et 49b sont en contact direct avec les motifs de matériau à changement de phase 41a et 41b. Par exemple, les traversées conductrices supérieures 49a et 49b peuvent comprendre, mais de façon non 2879013 20 limitative, une couche de tungstène (W), une couche de nitrure de titane (TiN), une couche de nitrure de tantale (TaN), une couche de nitrure de tungstène (WN), une couche de nitrure de molybdène (MoN), une couche de nitrure de niobium (NbN), une couche de nitrure de titane - silicium (TiSiN), une couche de nitrure de titane - aluminium (TiAlN), une couche de nitrure de titane - bore (TiBN), une couche de nitrure de zirconium - silicium (ZrSiN), une couche de nitrure de tungstène - silicium (WSiN), une couche de nitrure de tungstène - bore (WBN), une couche de nitrure de zirconium - aluminium (ZrAlN), une couche de nitrure de molybdène - silicium (MoSiN), une couche de nitrure de molybdène - aluminium (MoAlN), une couche de nitrure de tantale -silicium (TaSiN), une couche de nitrure de tantale - aluminium (TaAlN), une couche de titane (Ti), une couche de molybdène (Mo), une couche de tantale (Ta), une couche de siliciure de titane (TiSi), une couche de siliciure de tantale (TaSi), une couche de titane - tungstène (TiW), une couche d'oxynitrure de titane (TiON), une couche d'oxynitrure de titane aluminium (TiAlON), une couche d'oxynitrure de tungstène (WON), une couche d'oxynitrure de tantale (TaON) ou une couche de cuivre (Cu).
Comme décrit ci-dessus, les surfaces inférieures des motifs de matériau à changement de phase 41a et 41b sont en contact direct avec les traversées conductrices inférieures 39a et 39b, et les surfaces supérieures des motifs de matériau à changement de phase 41a et 41b sont en contact direct avec les traversées conductrices supérieures 49a et 49b ou avec la ligne de métallisation 51', sans l'insertion d'électrodes supérieures. En plus des aires de contact entre les traversées conductrices supérieures 49a et 49b (ou les traversées conductrices inférieures 39a et 39b) et les motifs de matériau à changement de phase 41a et 41b, les aires de contact entre la ligne de métallisation 51' et les motifs de matériau à changement de phase 41a et 41b peuvent également être inférieures aux aires en plan des motifs de matériau à changement de phase 41a et 41b. Par conséquent, lorsqu'un courant d'écriture IW' circule à travers l'un sélectionné des motifs de matériau à changement de phase 41a et 41b (par exemple le premier motif de matériau à changement de phase 41a), la densité du courant d'écriture IW' dans une région de volume du motif de matériau à changement de phase 41a sélectionné est notablement accrue en comparaison avec l'art antérieur. Il en résulte que l'efficacité de transition de phase (c'est-à-dire l'efficacité de génération thermique) du motif de matériau à changement de phase 41a sélectionné de la cellule de mémoire à changement de phase des exemples de modes de réalisation, est augmentée. En d'autres termes, avec la cellule de mémoire à changement de phase des exemples de modes de réalisation de la présente invention, l'efficacité d'écriture de la cellule de mémoire est notablement augmentée et la perte thermique du motif de matériau à changement de phase 41a sélectionné est notablement réduite en comparaison avec des cellules de mémoire à changement de phase classiques, du fait que des électrodes supérieures avec une conductivité thermique élevée ne sont pas employées avec les exemples de modes de réalisation.
Dans l'exemple de mode de réalisation représenté sur la figure 2A, lorsque les éléments d'espacement de contact isolants 47 sont établis sur les parois latérales des trous de contact de ligne de métallisation 45a et 45b, les aires de contact entre les traversées conductrices supérieures 49a et 49b et les motifs de matériau à changement de phase 41a et 41b peuvent être inférieures aux aires de contact entre les traversées conductrices inférieures 39a et 39b et les motifs de matériau à changement de phase 41a et 41b. Dans ce cas, si le courant d'écriture IW' circule à travers le premier motif de matériau à changement de phase 41a, une transition de phase 2879013 22 se produit à une interface entre la première traversée conductrice supérieure 49a et le premier motif de matériau à changement de phase 41a. De façon similaire, dans l'exemple de mode de réalisation représenté sur la figure 2B, lorsque les éléments d'espacement de contact isolants 47 sont établis sur les parois latérales des trous de contact de ligne de métallisation 45a et 45b, les aires de contact entre la ligne de métallisation 51' et les motifs de matériau à changement de phase 41a et 41b peuvent être inférieures aux aires de contact entre les traversées conductrices inférieures 39a et 39b et les motifs de matériau à changement de phase 41a et 41b. Dans ce cas, si le courant d'écriture IW' circule à travers le premier motif de matériau à changement de phase 41a, une transition de phase se produit à une interface entre la ligne de métallisation 51' et le premier motif de matériau à changement de phase 41a.
Les exemples de modes de réalisation précédents sont applicables aussi bien à des cellules de mémoire à changement de phase à axes confondus qu'à des cellules de mémoire à changement de phase à axes décalés. Ainsi, un axe central vertical 45x' du premier trou de contact de ligne de métallisation 45a peut être en coïncidence ou espacé vis-à- vis d'un axe central vertical 39x' de la première traversée conductrice inférieure 39a. De façon similaire, un axe central vertical 45x" du deuxième trou de contact de ligne de métallisation 45b peut être en coïncidence ou espacé vis-à-vis d'un axe central vertical 39x" de la deuxième traversée conductrice inférieure 39b.
En précédents changement 3A et 3B. En
dispositif 2A et 2B, outre, les exemples de modes de réalisation sont applicables à des cellules de mémoire à de phase confinées représentées sur les figures se référant aux figures 3A et 3B, on note que le de commutation décrit en référence aux figures c'est-à-dire le transistor MOS d'accès ou le transistor bipolaire d'accès, peut être formé dans un substrat semiconducteur 251. Une couche diélectrique intercouche inférieure 253 est disposée sur le substrat ayant le dispositif de commutation. Le dispositif de commutation est connecté électriquement à une traversée conductrice inférieure 259 qui traverse la couche diélectrique intercouche inférieure 253. La traversée conductrice inférieure 259 peut être constituée de la même couche de matériau que les traversées conductrices inférieures 39a et 39b décrites en référence aux figures 2A et 2B. Une électrode inférieure 261 est disposée sur la couche diélectrique intercouche inférieure 253. L'électrode inférieure 261 est disposée de façon à couvrir la traversée conductrice inférieure 259. Ainsi, l'électrode inférieure 261 est connectée électriquement à la traversée conductrice inférieure 259. L'électrode inférieure 261 peut être une couche de nitrure de métal telle qu'une couche de nitrure de titane.
L'électrode inférieure 261 et la couche diélectrique intercouche inférieure 253 sont recouvertes par une couche de moulage 263. La couche de moulage 263 peut être une couche isolante telle qu'une couche d'oxyde de silicium. Un motif de matériau à changement de phase 265 est disposé sur la couche de moulage 263, et le motif de matériau à changement de phase 265 est en contact direct avec une partie de l'électrode inférieure 261 à travers un trou de contact de matériau à changement de phase 263h qui pénètre dans la couche de moulage 263. Un axe central vertical 263x du trou de contact de matériau à changement de phase 263h peut être espacé d'un axe central vertical 259x de la traversée conductrice inférieure 259, comme représenté sur les figures 3A et 3B. Selon une variante, l'axe central vertical 263x du trou de contact de matériau à changement de phase 263h peut être identique à l'axe central vertical 259x de la traversée conductrice inférieure 259.
Un couche diélectrique intercouche supérieure 267 est formée sur le substrat ayant le motif de matériau à changement de phase 265. Un motif de masque dur 266 peut être formé entre le motif de matériau à changement de phase 265 et la couche diélectrique intercouche supérieure 267. Le motif de masque dur 266 peut être constitué de la même couche de matériau que les motifs de masque dur 41a et 41b décrits en référence aux figures 2A et 2B. Une partie du motif de matériau à changement de phase 265 est en contact direct avec un motif de couche conductrice à travers un trou de contact de ligne de métallisation 267h qui pénètre dans la couche diélectrique intercouche supérieure 267 et le motif de masque dur 266. Par exemple, le motif de matériau à changement de phase 265 peut être en contact direct avec une traversée conductrice supérieure 271 qui traverse la couche diélectrique intercouche supérieure 267 et le motif de masque dur 266, comme représenté sur la figure 3A. La traversée conductrice supérieure 271 peut être connectée électriquement à une ligne de métallisation 273 qui est disposée sur la couche diélectrique intercouche supérieure 267. La traversée conductrice supérieure 271 peut être constituée de la même couche de matériau que les traversées conductrices supérieures 49a et 49b décrites en référence aux figures 2A et 2B.
Dans d'autres exemples de modes de réalisation de la présente invention, le motif de matériau à changement de phase 265 peut être en contact direct avec un motif de couche conductrice disposé sur la couche diélectrique intercouche supérieure 267. En d'autres termes, le motif de matériau à changement de phase 265 peut être en contact direct avec une ligne de métallisation 273' disposée sur la couche diélectrique intercouche supérieure 267, comme représenté sur la figure 3B. Dans ce cas, la ligne de métallisation 273' s'étend de façon à pénétrer dans la couche diélectrique intercouche supérieure 267 et le motif de masque dur 266.
Un axe central vertical 267x du trou de contact de ligne de métallisation 267h peut être espacé d'un axe central vertical 263x du trou de contact de matériau à changement de phase 263h. Selon une variante, l'axe central vertical 267x du trou de contact de ligne de métallisation 267h peut être identique à l'axe central vertical 263x du trou de contact de matériau à changement de phase 263h.
Un élément d'espacement de contact isolant 269 peut être disposé en outre entre des parois latérales de la traversée conductrice supérieure 271 et des parois latérales du trou de contact de ligne de métallisation 267h. Dans ce cas, une aire de contact entre la traversée conductrice supérieure 271 et le motif de matériau à changement de phase 265 est réduite davantage. L'élément d'espacement de contact isolant 269 peut être composé d'une couche de nitrure de silicium ou d'une couche d'oxynitrure de silicium. De façon similaire, les éléments d'espacement de contact isolants 269 peuvent être interposés entre la ligne de métallisation 273' et les parois latérales du trou de contact de ligne de métallisation 267h, comme représenté sur la figure 3B.
On va maintenant décrire des procédés de formation de cellules de mémoire à changement de phase conformes à des exemples de modes de réalisation de la présente invention.
Les figures 4 à 8 sont des coupes verticales illustrant des procédés de formation des cellules de mémoire à changement de phase représentées sur la figure 2A, conformes à des exemples de modes de réalisation de l'invention.
En se référant à la figure 4, on note qu'une couche de séparation 23 est formée dans une région prédéterminée d'un substrat semiconducteur 21 pour définir une région active 23a. Une couche diélectrique de grille 25 est formée sur la région active 23a, et une couche conductrice de grille est formée sur le substrat ayant la couche diélectrique de grille 25. Un motif est défini dans la couche conductrice de grille pour former une première électrode de grille 27a et une deuxième électrode de grille 27b, qui sont parallèles l'une à l'autre et disposées de façon à croiser, à un niveau supérieur, la région active 23a. Les première et deuxième électrodes de grille 27a et 27b peuvent s'étendre de façon à remplir respectivement les fonctions des première et deuxième lignes de mot.
Des ions d'impuretés sont implantés dans la région active 23a en utilisant les lignes de mot 27a et 27b et la couche de séparation 23 comme des masques d'implantation ionique, pour former ainsi une région de source commune 29s et des première et deuxième régions de drain 29d' et 29d". La région de source commune 29s est formée dans la région active 23a entre les première et deuxième lignes de mot 27a et 27b. En outre, la première région de drain 29d' est formée dans la région active 23a qui est adjacente à la première ligne de mot 27a et située en regard de la région de source commune 29s. En outre, la deuxième région de drain 29d" est formée dans la région active 23a qui est adjacente à la deuxième ligne de mot 27b et située en regard de la région de source commune 29s. La première ligne de mot 27a, la région de source commune 29s et la première région de drain 29d' constituent un premier dispositif de commutation, c'est-à-dire un premier transistor MOS d'accès. De façon similaire, la deuxième ligne de mot 27b, la région de source commune 29s et la deuxième région de drain 29d" constituent un deuxième dispositif de commutation, c'est-à-dire un deuxième transistor MOS d'accès. Dans d'autres exemples de modes de réalisation, les premier et deuxième dispositifs de commutation peuvent être formés de façon à avoir des structures de transistors bipolaires. Une première couche diélectrique intercouche inférieure 31 est ensuite formée sur le substrat ayant les premier et deuxième dispositifs de commutation.
En se référant à la figure 5, on note qu'un motif est formé dans la première couche diélectrique intercouche inférieure 31 pour former un trou de contact de source commune, un premier trou de contact de drain et un deuxième trou de contact de drain qui mettent à nu respectivement la région de source commune 29s, la première région de drain 29d' et la deuxième région de drain 29d". Une traversée de contact de source commune 33s, une première traversée de contact de drain 33d' et une deuxième traversée de contact de drain 33d" sont formées dans les trous de contact respectifs en utilisant un procédé classique.
Une couche conductrice est formée sur le substrat ayant les traversées de contact 33s, 33d' et 33d". Un motif est défini dans la couche conductrice pour former une ligne de bit 33s, un premier plot de drain 35d' et un second plot de drain 35d" qui couvrent respectivement la traversée de contact de source commune 33s, la première traversée de contact de drain 33d' et la deuxième traversée de contact de drain 33d". La ligne de bit 35s peut être formée parallèlement aux lignes de mot 27a et 27b. Selon une variante, la ligne de bit 35s peut être formée de façon à croiser, à un niveau supérieur, les lignes de mot 27a et 27b. Une seconde couche diélectrique intercouche inférieure 37 est formée sur le substrat ayant la ligne de bit 35s et les premier et deuxième plots de drain 35d' et 35d". Les première et deuxième couches diélectriques intercouches inférieures 31 et 37 constituent une couche diélectrique intercouche inférieure 38.
En se référant à la figure 6, on note qu'un motif est formé dans la deuxième couche diélectrique intercouche inférieure 37 pour former des premier et deuxième trous de contact de n ud de stockage qui mettent respectivement à nu les premier et deuxième plots de drain 35d' et 35d". Une première traversée conductrice inférieure 39a et une deuxième traversée conductrice inférieure 39b sont formées respectivement dans les premier et deuxième trous de contact de noeud de stockage. Une couche de matériau à changement de phase 41 est ensuite formée sur le substrat ayant les traversées conductrices inférieures 39a et 39b. La couche de matériau à changement de phase 41 peut être constituée d'une couche de matériau contenant au moins un d'éléments du type chalcogénure tels que le tellure (Te) ou le sélénium (Se). Par exemple, la couche de matériau à changement de phase 41 peut être constituée d'une couche de chalcogénure telle qu'une couche de GST. Dans ce cas, les traversées conductrices inférieures 39a et 39b sont en contact direct avec la couche de matériau à changement de phase 41. Par conséquent, les traversées conductrices inférieures 39a et 39b peuvent être constituées d'une couche conductrice qui ne réagit pas avec la couche de matériau à changement de phase 41. Par exemple, les traversées conductrices inférieures 39a et 39b peuvent comprendre, mais de façon non limitative, une couche de tungstène (W), une couche de nitrure de titane (TiN), une couche de nitrure de tantale (TaN), une couche de nitrure de tungstène (WN), une couche de nitrure de molybdène (MoN), une couche de nitrure de niobium (NbN), une couche de nitrure de titane silicium (TiSiN), une couche de nitrure de titane - aluminium (TiAlN), une couche de nitrure de titane - bore (TiBN), une couche de nitrure de zirconium - silicium (ZrSiN), une couche de nitrure de tungstène silicium (WSiN), une couche de nitrure de tungstène - bore (WBN), une couche de nitrure de zirconium - aluminium (ZrAlN), une couche de nitrure de molybdène - silicium (MoSiN), une couche de nitrure de molybdène aluminium (MoAlN), une couche de nitrure de tantale -silicium (TaSiN), une couche de nitrure de tantale - aluminium (TaAlN), une couche de titane(Ti), une couche de molybdène (Mo), une couche de tantale (Ta), une couche de siliciure de titane (TiSi), une couche de siliciure de tantale (TaSi), une couche de titane - tungstène (TiW), une couche d'oxynitrure de titane (TiON), une couche d'oxynitrure de titane - aluminium (TiAlON), une couche d'oxynitrure de tungstène (WON), une couche d'oxynitrure de tantale (TaON) ou une couche de cuivre (Cu).
Une couche de masque dur peut être formée en outre sur la couche de matériau à changement de phase 41. La couche de masque dur peut être constituée d'une couche isolante ayant une sélectivité de gravure vis-àvis de la couche de matériau à changement de phase 41. Par exemple, la couche de masque dur peut être constituée d'une couche de matériau incluant au moins une couche sélectionnée dans le groupe consistant en une couche d'oxyde de silicium, une couche de nitrure de silicium et une couche d'oxyde de métal isolant. La couche d'oxyde de silicium peut être constituée d'une couche de tétraéthylorthosilicate (TEOS), et la couche d'oxyde de métal peut être constituée d'une couche d'oxyde d'aluminium ou d'une couche d'oxyde de titane. Un motif est défini dans la couche de masque dur pour former un premier motif de masque dur 43a et un deuxième motif de masque dur 43b respectivement sur les première et deuxième traversées conductrices inférieures 39a et 39b.
En se référant à la figure 7, on note que la couche de matériau à changement de phase 41 est gravée en utilisant les motifs de masque dur 43a et 43b comme des masques de gravure, pour former ainsi un premier motif de matériau à changement de phase 41a et un deuxième motif de matériau à changement de phase 41b qui sont en contact direct avec respectivement les première et deuxième traversées conductrices inférieures 39a et 39b. Selon une variante, les motifs de matériau à changement de phase 41a et 41b peuvent être formés en utilisant un processus de photolithographie, sans utiliser les motifs de masque dur 43a et 43b.
Une couche diélectrique intercouche supérieure 45 est formée sur le substrat ayant les motifs de masque dur 43a et 43b. La couche diélectrique intercouche supérieure peut être constituée d'une couche d'oxyde de silicium. Un motif est formé dans la couche diélectrique intercouche supérieure 45 et les motifs de masque dur 43a et 43b, pour former un premier trou de contact de ligne de métallisation 45a et un deuxième trou de contact de ligne de métallisation 45b qui mettent respectivement à nu les premier et deuxième motifs de matériau à changement de phase 41a et 41b. Le premier trou de contact de ligne de métallisation 45a peut être formé de façon à avoir un axe central vertical qui est espacé d'un axe central vertical de la première traversée conductrice inférieure 39a. De façon similaire, le deuxième trou de contact de ligne de métallisation 45b peut être formé de façon à avoir un axe central vertical espacé d'un axe central vertical de la deuxième traversée conductrice 39b.
Les premier et deuxième motifs de matériau à changement de phase 41a et 41b peuvent subir des dommages de gravure pendant un processus de gravure pour former les trous de contact de ligne de métallisation 45a et 45b.
Lorsque les dommages de gravure qui sont subis sont graves, des caractéristiques des motifs de matériau à changement de phase 41a et 41b peuvent être dégradées. Par conséquent, le processus de gravure pour former les trous de contact de ligne de métallisation 45a et 45b est de préférence effectué en utilisant une technique de gravure qui est capable de minimiser les dommages de gravure occasionnés aux motifs de matériau à changement de phase 41a et 41b. Pour minimiser les dommages de gravure, il est préférable que le processus de gravure pour former les trous de contact de ligne de métallisation 45a et 45b présente une sélectivité de gravure élevée, d'au moins 5. En d'autres termes, il est préférable que la vitesse de gravure de la couche diélectrique intercouche supérieure 45 et des motifs de masque dur 43a et 43b soit 5 fois plus élevée que celle des motifs de matériau à changement de phase 41a et 41b.
Dans les exemples de modes de réalisation de la présente invention, lorsque la couche diélectrique intercouche supérieure 45 et les motifs de masque dur 43a et 43b sont constitués d'une couche d'oxyde de silicium et les motifs de matériau à changement de phase 41a et 41b sont constitués d'une couche de GST, le processus de gravure pour former les trous de contact de ligne de métallisation 45a et 45b peut être accompli en utilisant un premier gaz de gravure principal d'un système CXHYFZ et un deuxième gaz de gravure principal d'un système CvF,, sous une pression de 1,3 à 13 Pa. En outre, le processus de gravure peut être accompli en utilisant une puissance de plasma de 300 à 1000 W. Dans ces exemples de modes de réalisation, le premier gaz de gravure principal peut être un gaz consistant en CHF3, CH2F2 ou CH3F, et le deuxième gaz de gravure principal peut être un gaz consistant en CF4, C4F6, C4F8 ou C5F8. En outre, le processus de gravure peut être accompli avec au moins un d'un gaz consistant en argon (Ar), en azote (N2) et en oxygène (02), en plus des premier et deuxième gaz de gravure principaux. Dans ce cas, le débit total des premier et deuxième gaz de gravure principaux peut être d'au moins 10% du débit total de tous les gaz utilisés dans le processus de gravure.
En se référant à la figure 8, on note qu'une couche conductrice est formée sur le substrat ayant les trous de contact de ligne de métallisation 45a et 45b, et une gravure de réduction d'épaisseur est appliquée à la couche conductrice pour mettre à nu une surface supérieure de la couche diélectrique intercouche supérieure 45. Il en résulte qu'une première traversée conductrice supérieure 49a et une deuxième traversée conductrice supérieure 49b sont respectivement formées dans les premier et deuxième trous de contact de ligne de métallisation 45a et 45b.
Les première et deuxième traversées conductrices supérieures 49a et 49b sont formées de façon à être en contact direct avec respectivement les premier et deuxième motifs de matériau à changement de phase 41a et 41b. Par conséquent, les traversées conductrices supérieures 49a et 49b peuvent également être constituées d'une couche conductrice qui ne réagit pas avec les motifs de matériau à changement de phase 41a et 41b. Par exemple, les traversées conductrices supérieures 49a et 49b peuvent comprendre, mais de façon non limitative, une couche de tungstène (W), une couche de nitrure de titane (TiN), une couche de nitrure de tantale (TaN), une couche de nitrure de tungstène (WN), une couche de nitrure de molybdène (MoN), une couche de nitrure de niobium (NbN), une couche de nitrure de titane silicium (TiSiN), une couche de nitrure de titane - aluminium (TiAlN), une couche de nitrure de titane - bore (TiBN), une couche de nitrure de zirconium - silicium (ZrSiN), une couche de nitrure de tungstène silicium (WSiN), une couche de nitrure de tungstène - bore (WBN), une couche de nitrure de zirconium - aluminium (ZrAlN), une couche de nitrure de molybdène - silicium (MoSiN), une couche de nitrure de molybdène aluminium (MoAlN), une couche de nitrure de tantale -silicium (TaSiN), une couche de nitrure de tantale - aluminium (TaAlN), une couche de titane (Ti), une couche de molybdène (Mo), une couche de tantale (Ta), une couche de siliciure de titane (TiSi), une couche de siliciure de tantale (TaSi), une couche de titane - tungstène (TiW), une couche d'oxynitrure de titane (TiON), une couche d'oxynitrure de titane - aluminium (TiAlON), une couche d'oxynitrure de tungstène (WON), une couche d'oxynitrure de tantale (TaON) ou une couche de cuivre (Cu).
Dans d'autres exemples de modes de réalisation de la présente invention, des éléments d'espacement de contact isolants 47 peuvent être formés sur des parois latérales des trous de contact de ligne de métallisation 45a et 45b avant de déposer la couche conductrice pour former les première et deuxième traversées conductrices supérieures 49a et 49b. Les éléments d'espacement de contact isolants 47 peuvent être constitués d'une couche de nitrure de silicium ou d'une couche d'oxynitrure de silicium.
Ensuite, une couche de métallisation est formée sur le substrat ayant les traversées conductrices supérieures 49a et 49b, et un motif est défini dans la couche de métallisation pour former une ligne de métallisation 51 qui est connectée électriquement aux première et deuxième traversées conductrices supérieures 49a et 49b.
Dans encore d'autres exemples de modes de réalisation, le processus de formation des traversées conductrices supérieures 49a et 49b peut être omis. Dans ce cas, la ligne de métallisation 51 est formée de façon à être en contact direct avec les premier et deuxième motifs de matériau à changement de phase 41a et 41b à travers les trous de contact de ligne de métallisation 45a et 45b.
On va maintenant décrire en référence aux figures 3A et 3B des procédés de formation de cellules de mémoire à changement de phase confinées conformes à des exemples de modes de réalisation de la présente invention.
En se référant à nouveau aux figures 3A et 3B, on note qu'un dispositif de commutation est formé dans un substrat semiconducteur 251. Le dispositif de commutation peut être formé en utilisant des processus identiques à ceux décrits en référence à la figure 4. Une couche diélectrique intercouche inférieure 253 est formée sur le substrat ayant le dispositif de commutation. Une traversée conductrice inférieure 259 est formée de façon à traverser la couche diélectrique intercouche inférieure 253. La traversée conductrice inférieure 259 est connectée électriquement au dispositif de commutation. Une électrode inférieure 261 est formée sur la couche diélectrique intercouche inférieure 253. L'électrode inférieure 261 est formée de façon à être en contact avec la traversée conductrice inférieure 259. Une couche de moulage 263 est formée sur le substrat ayant l'électrode inférieure 261. La couche de moulage 263 peut être constituée d'une couche isolante telle qu'une couche d'oxyde de silicium.
Un motif est défini dans la couche de moulage 263 pour former un trou de contact de matériau à changement de phase 263h qui met à nu une partie de l'électrode inférieure 261. Le trou de contact de matériau à changement de phase 263h peut être formé de façon à avoir un axe central vertical 263x espacé d'un axe central vertical 259x de la traversée conductrice inférieure 259. Un motif de matériau à changement de phase 265 est formé sur la couche de moulage 263 de façon à remplir le trou de contact de matériau à changement de phase 263h. De plus, un motif de masque dur 266 peut également être formé sur le motif de matériau à changement de phase 265. Le motif de masque dur 266 et le motif de matériau à changement de phase 265 peuvent être formés d'une manière identique à celle décrite ci-dessus en référence aux figures 6 et 7. De plus, une couche diélectrique intercouche supérieure 267 est formée sur le substrat ayant le motif de masque dur 266.
Un motif est défini dans la couche diélectrique intercouche supérieure 267 et le motif de masque dur 265 pour former un trou de contact de ligne de métallisation 267h qui met à nu une partie du motif de matériau à changement de phase 265. Un processus de gravure pour former le trou de contact de ligne de métallisation 267h peut être accompli en utilisant la technique de gravure décrite en référence à la figure 7. Le trou de contact de ligne de métallisation 267h peut être formé de façon à avoir un axe central vertical 267x espacé d'un axe central vertical 263x du trou de contact de matériau à changement de phase 263h. Un élément d'espacement de contact isolant 269 peut être formé sur une paroi latérale du trou de contact de ligne de métallisation 267h. L'élément d'espacement de contact isolant 269 peut être constitué d'une couche isolante telle qu'une couche d'oxyde de silicium ou une couche d'oxynitrure de silicium. Une traversée conductrice supérieure 271 est ensuite formée de façon à remplir le trou de contact de ligne de métallisation 267h. La traversée conductrice supérieure 271 peut être formée en utilisant le procédé de formation des traversées conductrices supérieures 49a et 49b représenté sur la figure 8. Il en résulte qu'un motif de matériau à changement de phase 265 est formé de façon à être en contact direct avec la traversée conductrice supérieure 271 qui traverse la couche diélectrique intercouche supérieure 267 et le motif de masque dur 266. Une ligne de métallisation 273 est ensuite formée sur la couche diélectrique intercouche supérieure 267. La ligne de métallisation 273 peut être formée de façon à couvrir la traversée conductrice supérieure 271.
Dans d'autres exemples de modes de réalisation de la présente invention, le processus de formation de la traversée conductrice supérieure 271 peut être omis. Dans ce cas, une ligne de métallisation 273', qui est en contact direct avec le motif de matériau à changement de phase 265, est formée sur la couche diélectrique intercouche supérieure 267, comme représenté sur la figure 3B.
<Exemples>
La figure 9 est une représentation graphique montrant les caractéristiques d'écriture (caractéristiques de programmation) d'éléments de stockage de données conformes à l'art antérieur et à un exemple de mode de réalisation de la présente invention. Sur la figure 9, un axe horizontal désigne une tension d'écriture Vw qui est appliquée entre une traversée conductrice supérieure et une traversée conductrice inférieure de chacun des éléments de stockage de données, et un axe vertical désigne une résistance électrique R de chacun des éléments de stockage de données. De plus, sur la figure 9, des données indiquées par un numéro de référence 101 correspondent aux caractéristiques de programmation de l'élément de stockage de données classique, et des données indiquées par un numéro de référence 103 correspondent aux caractéristiques de programmation de l'élément de stockage de données d'un exemple de mode de réalisation de la présente invention.
Les éléments de stockage de données présentant les résultats de mesure de la figure 9 ont été fabriqués en utilisant les conditions de processus décrites dans le Tableau suivant.
[Tableau]
Art antérieur Présente invention Traversée conductrice Matériau Couche de TiN Couche de TiN inférieure Diamètre 55 nm 55 nm Motif de matériau à Matériau Couche de GST Couche de GST changement de phase Diamètre 680 nm 680 nm Epaisseur 100 nm 100 nm Electrode supérieure Couche de TiN - Motif de masque dur Couche de SiO Couche de SiO Couche diélectrique Couche de SiO Couche de SiO intercouche supérieure Traversée conductrice Matériau Couche de W Couche de W supérieure Diamètre 240 nm 240 nm Avec l'élément de stockage de données classique envisagé ci-dessus, l'électrode supérieure était formée de façon à avoir la même largeur (diamètre) que le motif de matériau à changement de phase. Ainsi, l'électrode supérieure était auto-alignée avec le motif de matériau à changement de phase. Dans ce cas, la traversée conductrice supérieure était formée de façon à venir en contact avec l'électrode supérieure.
Cependant, avec l'élément de stockage de données conforme aux exemples de modes de réalisation de la présente invention, le motif de masque dur était constitué d'une couche d'oxyde de silicium (SiO) et le motif de masque dur était auto-aligné avec le motif de matériau à 2879013 37 changement de phase. Ainsi, le motif de masque dur était formé de façon à avoir la même largeur (diamètre) que le motif de matériau à changement de phase. Dans ce cas, la traversée conductrice supérieure était formée de façon à traverser le motif de masque dur. En d'autres termes, la traversée conductrice supérieure était formée de façon à être en contact direct avec le motif de matériau à changement de phase.
En outre, dans la fabrication de l'élément de stockage de données conforme aux exemples de modes de réalisation de la présente invention, un trou de contact de ligne de métallisation mettant à nu une partie du motif de matériau à changement de phase était formé en définissant successivement des motifs dans la couche diélectrique intercouche supérieure et dans le motif de masque dur, en utilisant un processus de gravure d'oxyde. Le processus de gravure d'oxyde était accompli en utilisant un appareil de gravure ionique réactive avec assistance magnétique (MERIE pour "Magnetic Enhanced Reactive Ion Etch") sous une pression de 1,3 Pa et une puissance de plasma de 500 W. Dans ce cas, un gaz CHF3 et un gaz CF4 étaient utilisés en tant que gaz de gravure principaux, et des débits du gaz CHF3 et du gaz CF4 étaient respectivement de 40 cm3/min et 10 cm3/min, en valeurs normalisées.
Sur la figure 9, la tension d'écriture VW à chaque point de données était appliquée à l'élément de stockage de données pendant environ 50 ns (nanosecondes).
En se référant à la figure 9, on note que l'élément de stockage de données classique présentait une résistance à l'état instauré d'environ 1 x 104 ohms après l'application d'une tension d'écriture Vw d'environ 0,5 V pendant 500 ns, et l'élément de stockage de données classique présentait une résistance à l'état restauré d'environ 1 x 106 ohms après l'application d'une tension d'écriture VW d'environ 1,2 V pendant 500 ns.
D'autre part, l'élément de stockage de données des exemples de modes de réalisation de la présente invention présentait une résistance à l'état instauré d'environ 1 x 104 ohms après l'application d'une tension d'écriture basse Vw d'environ 0,3 V pendant 500 ns, et l'élément de stockage de données de la présente invention présentait une résistance à l'état restauré élevée d'environ 4 x 106 ohms, après l'application d'une tension d'écriture basse Vw d'environ 1,1 V pendant 500 ns.
En conclusion, l'élément de stockage de données conforme aux exemples de modes de réalisation de la présente invention présentait des tensions d'instauration / restauration relativement inférieures et une résistance à l'état restauré relativement supérieure en comparaison avec l'élément de stockage de données classique.
Conformément aux exemples de modes de réalisation de la présente invention décrits ci-dessus, un motif de matériau à changement de phase est en contact direct avec une traversée conductrice supérieure ou une ligne de métallisation qui pénètre dans une couche diélectrique intercouche supérieure, sans l'insertion d'une électrode supérieure. Par conséquent, la densité d'un courant d'écriture qui circule à travers la région de volume du motif de matériau à changement de phase de la cellule de mémoire à changement de phase des exemples de modes de réalisation est augmentée, ce qui a également pour effet de renforcer l'efficacité d'écriture de la cellule de mémoire à changement de phase.
Il va de soi que de nombreuses modifications 30 peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention.

Claims (43)

REVENDICATIONS
1. Cellule de mémoire à changement de phase, caractérisée en ce qu'elle comprend une couche diélectrique intercouche inférieure (38) formée sur un substrat semiconducteur (21); une traversée conductrice inférieure (39a, 39b) traversant la couche diélectrique intercouche inférieure (38); un motif de matériau à changement de phase (41a, 41b) disposé sur la couche diélectrique intercouche inférieure (38) pour venir en contact avec la traversée conductrice inférieure (39a, 39b); une couche diélectrique intercouche supérieure (45) recouvrant le motif de matériau à changement de phase (41a, 41b) et la couche diélectrique intercouche inférieure (38); et un motif de couche conductrice (49a, 49b) disposé en contact direct avec le motif de matériau à changement de phase (41a, 41b), à travers un trou de contact de ligne de métallisation (45a, 45b) qui pénètre dans la couche diélectrique intercouche supérieure (45).
2. Cellule de mémoire à changement de phase selon la revendication 1, caractérisée en ce que la traversée conductrice inférieure (39a, 39b) a une largeur inférieure à celle du motif de matériau à changement de phase (41a, 41b).
3. Cellule de mémoire à changement de phase selon la revendication 1, caractérisée en ce qu'elle comprend en outre un élément d'espacement de contact isolant (47) interposé entre une paroi latérale du motif de couche conductrice (49a, 49b) et une paroi latérale du trou de contact de ligne de métallisation (45a, 45b).
4. Cellule de mémoire à changement de phase selon la revendication 1, caractérisée en ce qu'elle comprend en outre un motif de masque dur (43a, 43b) interposé entre la couche diélectrique intercouche supérieure (45) et une surface supérieure du motif de matériau à changement de phase (41a, 41b); et en ce que le motif de couche conductrice (49a, 49b) pénètre dans la couche diélectrique intercouche supérieure (45) et le motif de masque dur (43a, 43b).
5. Cellule de mémoire à changement de phase selon la revendication 4, caractérisée en ce que le motif de masque dur (43a, 43b) comprend au moins une couche sélectionnée dans un groupe consistant en une couche d'oxyde de silicium, une couche de nitrure de silicium et une couche d'oxyde de métal isolant.
6. Cellule de mémoire à changement de phase selon la revendication 1, caractérisée en ce que la traversée conductrice inférieure (39a, 39b) a un axe central vertical (39x', 39x") espacé d'un axe central vertical (45x', 45x") du motif de couche conductrice (49a, 49b) dans le trou de contact de ligne de métallisation (45a, 45b).
7. Cellule de mémoire à changement de phase caractérisée en ce qu'elle comprend une couche de séparation (23) formée dans une région prédéterminée d'un substrat semiconducteur (21) pour définir une région active (23a); un dispositif de commutation formé dans la région active (23a); une couche diélectrique intercouche inférieure (38) formée sur le substrat (21) ayant le dispositif de commutation; une traversée conductrice inférieure (39a, 39b) pénétrant dans la couche diélectrique intercouche inférieure {38), la traversée conductrice inférieure (39a, 39b) étant connectée électriquement au dispositif de commutation; un motif de matériau à changement de phase (41a, 41b) disposé sur la couche diélectrique intercouche inférieure (38) en contact avec la traversée conductrice inférieure (39a, 39b); une couche diélectrique intercouche supérieure (45) recouvrant le motif de matériau à changement de phase (41a, 41b) et la couche diélectrique intercouche inférieure (38); et une ligne de métallisation (51') disposée sur la couche diélectrique intercouche supérieure (45) en contact direct avec le motif de matériau à changement de phase (41a, 41b) à travers un trou de contact de ligne de métallisation (45a, 45b) qui pénètre dans la couche diélectrique intercouche supérieure (45).
8. Cellule de mémoire à changement de phase selon la revendication 7, caractérisée en ce qu'elle comprend en 5 outre un élément d'espacement de contact isolant (47) interposé entre la ligne de métallisation (51') dans le trou de contact de ligne de métallisation (45a, 45b) et une paroi latérale du trou de contact de ligne de métallisation (45a, 45b).
9. Cellule de mémoire à changement de phase selon la revendication 7, caractérisée en ce qu'elle comprend en outre un motif de masque dur (43a, 43b) interposé entre la couche diélectrique intercouche supérieure (45) et une surface supérieure du motif de matériau à changement de phase (4la, 41b); et en ce que la ligne de métallisation (51') pénètre dans la couche diélectrique intercouche supérieure (45) et le motif de masque dur (43a, 43b).
10. Cellule de mémoire à changement de phase selon la revendication 9, caractérisée en ce que le motif de masque dur (43a, 43b) comprend au moins une couche sélectionnée dans un groupe consistant en une couche d'oxyde de silicium, une couche de nitrure de silicium et une couche d'oxyde de métal isolant.
11. Cellule de mémoire à changement de phase selon la revendication 7, caractérisée en ce qu'elle comprend en outre: une traversée conductrice supérieure (49a, 49b) remplissant le trou de contact de ligne de métallisation (45a, 45b) qui pénètre dans la couche diélectrique intercouche supérieure (45) et est en contact direct avec le motif de matériau à changement de phase (41a, 41b).
12. Cellule de mémoire à changement de phase selon la revendication 11, caractérisée en ce qu'elle comprend en outre un élément d'espacement de contact isolant (47) interposé entre une paroi latérale du trou de contact de ligne de métallisation (45a, 45b) et une paroi latérale de la traversée conductrice supérieure (49a, 49b).
13. Cellule de mémoire à changement de phase selon la revendication 11, caractérisée en ce qu'elle comprend en outre un motif de masque dur (43a, 43b) interposé entre la couche diélectrique intercouche supérieure (45) et une surface supérieure du motif de matériau à changement de phase (41a, 41b); et en ce que la traversée conductrice supérieure (49a, 49b) traverse la couche diélectrique intercouche supérieure (45) et le motif de masque dur (43a, 43b).
14. Cellule de mémoire à changement de phase selon la revendication 11, caractérisée en ce que la traversée conductrice supérieure (49a, 49b) est composée d'une couche sélectionnée dans un groupe comprenant une couche de tungstène (W), une couche de nitrure de titane (TiN), une couche de nitrure de tantale (TaN), une couche de nitrure de tungstène (WN), une couche de nitrure de molybdène (MoN), une couche de nitrure de niobium (NbN), une couche de nitrure de titane - silicium (TiSiN), une couche de nitrure de titane - aluminium (TiAlN), une couche de nitrure de titane bore (TiBN), une couche de nitrure de zirconium - silicium (ZrSiN), une couche de nitrure de tungstène - silicium (WSiN), une couche de nitrure de tungstène - bore (WBN), une couche de nitrure de zirconium aluminium (ZrAlN), une couche de nitrure de molybdène silicium (MoSiN), une couche de nitrure de molybdène aluminium (MoAlN), une couche de nitrure de tantale - silicium (TaSiN), une couche de nitrure de tantale - aluminium (TaAlN), une couche de titane (Ti), une couche de molybdène (Mo), une couche de tantale (Ta), une couche de siliciure de titane (TiSi), une couche de siliciure de tantale (TaSi), une couche de titane - tungstène (TiW), une couche d'oxynitrure de titane (TiON), une couche d'oxynitrure de titane - aluminium (TiAlON), une couche d'oxynitrure de tungstène (WON), une couche d'oxynitrure de tantale (TaON) ou une couche de cuivre (Cu).
15. Cellule de mémoire à changement de phase, caractérisée en ce qu'elle comprend une couche diélectrique intercouche inférieure (253) formée sur un substrat semiconducteur (251); une traversée conductrice inférieure (259) traversant la couche diélectrique intercouche inférieure (253); une électrode inférieure (261) disposée sur la couche diélectrique intercouche inférieure (253) en contact avec la traversée conductrice inférieure (259); une couche de moulage (263) recouvrant l'électrode inférieure (261) et la couche diélectrique intercouche inférieure (253); un motif de matériau à changement de phase (265) formé sur la couche de moulage (263), le motif de matériau à changement de phase (265) étant en contact avec l'électrode inférieure (261) à travers un trou de contact de matériau à changement de phase (263h) qui pénètre dans la couche de moulage {263); une couche diélectrique intercouche supérieure (267) formée sur le substrat ayant le motif de matériau à changement de phase (265); et un motif de couche conductrice (271) qui est en contact direct avec le motif de matériau à changement de phase (265) à travers un trou de contact de ligne de métallisation (267h) qui pénètre dans la couche diélectrique intercouche supérieure (267).
16. Cellule de mémoire à changement de phase selon la revendication 15, caractérisée en ce qu'elle comprend en outre un élément d'espacement de contact isolant (269) interposé entre une paroi latérale du trou de contact de ligne de métallisation (267h) et le motif de couche conductrice (271) dans le trou de contact de ligne de métallisation (267h) .
17. Cellule de mémoire à changement de phase selon la revendication 15, caractérisée en ce qu'elle comprend en outre un motif de masque dur (266) interposé entre le motif de matériau à changement de phase (265) et la couche 35 diélectrique intercouche supérieure (267); et en ce que le motif de couche conductrice (271) traverse la couche diélectrique intercouche supérieure (267) et le motif de masque dur (266).
18. Cellule de mémoire à changement de phase, caractérisée en ce qu'elle comprend une couche de séparation formée dans une région prédéterminée d'un substrat semiconducteur (251) pour définir une région active; un dispositif de commutation formé dans la région active; une couche diélectrique intercouche inférieure (253) formée sur le substrat (251) ayant le dispositif de commutation; une traversée conductrice inférieure (259) pénétrant dans la couche diélectrique intercouche inférieure (253), la traversée conductrice inférieure (259) étant connectée électriquement au dispositif de commutation; une électrode inférieure (261) disposée sur la couche diélectrique intercouche inférieure (253) en contact avec la traversée conductrice inférieure (259) ; une couche de moulage (263) recouvrant l'électrode inférieure (261) et la couche diélectrique intercouche inférieure (253); un motif de matériau à changement de phase (265) formé sur la couche de moulage (263), le motif de matériau à changement de phase (265) étant en contact avec l'électrode inférieure (261) à travers un trou de contact de matériau à changement de phase (263h) qui pénètre dans la couche de moulage (263); une couche diélectrique intercouche supérieure (267) formée sur le substrat ayant le motif de matériau à changement de phase (265); et une ligne de métallisation (273') disposée sur la couche diélectrique intercouche supérieure (267) en contact direct avec le motif de matériau à changement de phase (265) à travers un trou de contact de ligne de métallisation (267h) qui pénètre dans la couche diélectrique intercouche supérieure (267).
19. Cellule de mémoire à changement de phase selon la revendication 18, caractérisée en ce qu'elle comprend en outre un élément d'espacement de contact isolant (269) interposé entre la ligne de métallisation (273') dans le trou de contact de ligne de métallisation (267h) et une paroi latérale du trou de contact de ligne de métallisation (267h).
20. Cellule de mémoire à changement de phase selon la revendication 18, caractérisée en ce qu'elle comprend en outre un motif de masque dur (266) interposé entre le motif de matériau à changement de phase (265) et la couche diélectrique intercouche supérieure (267); et en ce que la ligne de métallisation (273') traverse la couche diélectrique intercouche supérieure (267) et le motif de masque dur (266).
21. Cellule de mémoire à changement de phase selon la revendication 18, caractérisée en ce qu'elle comprend en outre une traversée conductrice supérieure (271) remplissant le trou de contact de ligne de métallisation (267h) qui pénètre dans la couche diélectrique intercouche supérieure (267) et est en contact direct avec le motif de matériau à changement de phase (265).
22. Cellule de mémoire à changement de phase selon la revendication 21, caractérisée en ce qu'elle comprend en outre un élément d'espacement de contact isolant (269) interposé entre une paroi latérale du trou de contact de ligne de métallisation (267h) et une paroi latérale de la traversée conductrice supérieure (271).
23. Cellule de mémoire à changement de phase selon la revendication 21, caractérisée en ce qu'elle comprend en outre un motif de masque dur (266) interposé entre le motif de matériau à changement de phase (265) et la couche diélectrique intercouche supérieure (267); et en ce que la traversée conductrice supérieure (271) traverse la couche diélectrique intercouche supérieure (267) et le motif de masque dur (266).
24. Cellule de mémoire à changement de phase selon la revendication 21, caractérisée en ce que la traversée conductrice supérieure (271) est constituée d'une couche sélectionnée dans un groupe comprenant une couche de tungstène (W), une couche de nitrure de titane (TiN), une couche de nitrure de tantale (TaN), une couche de nitrure de tungstène (WN), une couche de nitrure de molybdène (MoN), une couche de nitrure de niobium (NbN), une couche de nitrure de titane - silicium (TiSiN), une couche de nitrure de titane - aluminium (TiAlN), une couche de nitrure de titane bore (TiBN), une couche de nitrure de zirconium - silicium (ZrSiN), une couche de nitrure de tungstène - silicium (WSiN), une couche de nitrure de tungstène - bore (WBN), une couche de nitrure de zirconium - aluminium (ZrAlN), une couche de nitrure de molybdène - silicium (MoSiN), une couche de nitrure de molybdène - aluminium (MoAlN), une couche de nitrure de tantale - silicium (TaSiN), une couche de nitrure de tantale - aluminium (TaAlN), une couche de titane (Ti), une couche de molybdène (Mo), une couche de tantale (Ta), une couche de siliciure de titane (TiSi), une couche de siliciure de tantale (TaSi), une couche de titane - tungstène (TiW), une couche d'oxynitrure de titane (TiON), une couche d'oxynitrure de titane - aluminium (TiAlON), une couche d'oxynitrure de tungstène (WON), une couche d'oxynitrure de tantale (TaON) ou une couche de cuivre (Cu).
25. Procédé de formation d'une cellule de mémoire à changement de phase, caractérisé en ce qu'il comprend les étapes consistant à former une couche diélectrique intercouche inférieure (38) sur un substrat semiconducteur (21); former une traversée conductrice inférieure (39a, 39b) traversant la couche diélectrique intercouche inférieure (38); former un motif de matériau à changement de phase (41a, 41b) sur la couche diélectrique intercouche inférieure (38), le motif de matériau à changement de phase (41a, 41b) étant en contact avec la traversée conductrice inférieure (39a, 39b); former une couche diélectrique intercouche supérieure (45) pour recouvrir le motif de matériau à changement de phase (41a, 41b) et la couche diélectrique intercouche inférieure (38); définir un motif dans la couche diélectrique intercouche supérieure (45) pour former un trou de contact de ligne de métallisation (45a, 45b) qui met à nu une partie du motif de matériau à changement de phase (41a, 41b); et former un motif de couche conductrice (49a, 49b) qui est en contact direct avec la partie à nu du motif de matériau à changement de phase (41a, 41b) à travers le trou de contact de ligne de métallisation (45a, 45b).
26. Procédé selon la revendication 25, caractérisé en ce qu'il comprend en outre la formation d'une couche de séparation (23) dans une région prédéterminée du substrat semiconducteur (21) pour définir une région active (23a), la couche de séparation (23) étant formée avant la formation de la couche diélectrique intercouche inférieure (38); et la formation d'un dispositif de commutation sur la région active (23a); et en ce que la traversée conductrice inférieure (39a, 39b) est connectée électriquement au dispositif de commutation.
27. Procédé selon la revendication 25, caractérisé en ce qu'il comprend en outre la formation d'un motif de masque dur (43a, 43b) autoaligné avec le motif de matériau à changement de phase (41a, 41b) sur le motif de matériau à changement de phase, avant la formation de la couche diélectrique intercouche supérieure (45); et en ce que le trou de contact de ligne de métallisation (45a, 45b) est formé de façon à traverser la couche diélectrique intercouche supérieure (45) et le motif de masque dur (43a, 43b).
28. Procédé selon la revendication 25, caractérisé en ce qu'il comprend en outre la formation d'un élément d'espacement de contact isolant (47) sur une paroi latérale du trou de contact de ligne de métallisation (45a, 45b).
29. Procédé selon la revendication 25, caractérisé en ce que la formation du motif de couche conductrice comprend les étapes consistant à : former une couche de métallisation qui remplit le trou de contact de ligne de métallisation (45a, 45b) et recouvre la couche diélectrique intercouche supérieure (45); et définir un motif dans la couche de métallisation pour former une ligne de métallisation (51') qui recouvre le trou de contact de ligne de métallisation (45a, 45b).
30. Procédé selon la revendication 25, caractérisé en ce que la formation du motif de couche conductrice comprend les étapes consistant à : former une traversée conductrice supérieure (49a, 49b) qui remplit le trou de contact de ligne de métallisation (45a, 45b) et est en contact direct avec la partie à nu du motif de matériau à changement de phase (41a, 4lb); former une couche de métallisation pour recouvrir la traversée conductrice supérieure (49a, 49b) et la couche diélectrique intercouche supérieure (45); et définir un motif dans la couche de métallisation pour former une ligne de métallisation (51') qui est connectée électriquement à la traversée conductrice supérieure (49a, 49b).
31. Procédé selon la revendication 30, caractérisé en ce que la traversée conductrice supérieure (49a, 49b) est constituée d'une couche sélectionnée dans un groupe comprenant une couche de tungstène (W), une couche de nitrure de titane (TiN), une couche de nitrure de tantale (TaN), une couche de nitrure de tungstène (WN), une couche de nitrure de molybdène (MoN), une couche de nitrure de niobium (NbN), une couche de nitrure de titane - silicium (TiSiN), une couche de nitrure de titane - aluminium (TiAlN), une couche de nitrure de titane - bore (TiBN), une couche de nitrure de zirconium - silicium (ZrSiN), une couche de nitrure de tungstène - silicium (WSiN), une couche de nitrure de tungstène - bore (WBN), une couche de nitrure de zirconium - aluminium (ZrAlN), une couche de nitrure de molybdène - silicium (MoSiN), une couche de nitrure de molybdène - aluminium (NoA1N), une couche de nitrure de tantale -silicium (TaSiN), une couche de nitrure de tantale - aluminium (TaAlN), une couche de titane (Ti), une couche de molybdène (Mo), une couche de tantale (Ta), une couche de siliciure de titane (TiSi), une couche de siliciure de tantale (TaSi), une couche de titane - tungstène (TiW), une couche d'oxynitrure de titane (TiON), une couche d'oxynitrure de titane aluminium (TiAlON), une couche d'oxynitrure de tungstène (WON), une couche d'oxynitrure de tantale (TaON) ou une couche de cuivre (Cu).
32. Procédé selon la revendication 25, caractérisé en ce que lorsque la couche diélectrique intercouche supérieure (45) est constituée d'une couche d'oxyde de silicium, le trou de contact de ligne de métallisation (45a, 45b) est formé en gravant la couche diélectrique intercouche supérieure (45) en utilisant un premier gaz de gravure principal consistant en un système CXHYFZ et un second gaz de gravure principal consistant en un système CVFW, en tant que gaz de gravure principaux.
33. Procédé selon la revendication 25, caractérisé en ce que le trou de contact de ligne de métallisation (45a, 45b) est formé de façon à avoir un axe central vertical (45x', 45x") espacé d'un axe central vertical (39x', 39x") de la traversée conductrice inférieure (39a, 39b).
34. Procédé de formation d'une cellule de mémoire à changement de phase, caractérisé en ce qu'il comprend les étapes consistant à former une couche diélectrique intercouche inférieure (253) sur un substrat semiconducteur (251); former une traversée conductrice inférieure (259) traversant la couche diélectrique intercouche inférieure (253); former une électrode inférieure (261) sur la couche diélectrique intercouche inférieure (253), l'électrode inférieure (261) étant en contact avec la traversée conductrice inférieure (259); former une couche de moulage (263) pour recouvrir l'électrode inférieure (261) et la couche diélectrique intercouche inférieure (253); définir un motif dans la couche de moulage (263) pour former un trou de contact de matériau à changement de phase (263h) qui met à nu l'électrode inférieure (261); former un motif de matériau à changement de phase (265) sur la couche de moulage (263), le motif de matériau à changement de phase (265) étant formé de façon à être en contact avec l'électrode inférieure (261) à travers le trou de contact de matériau à changement de phase (263h); former une couche diélectrique intercouche supérieure (267) sur le substrat ayant le motif de matériau à changement de phase (265); définir un motif dans la couche diélectrique intercouche supérieure (267) pour former un trou de contact de ligne de métallisation (267h) qui met à nu le motif de matériau à changement de phase (265); et former un motif de couche conductrice (271) qui est en contact direct avec le motif de matériau à changement de phase (265) à travers le trou de contact de ligne de métallisation (267h).
35. Procédé selon la revendication 34, caractérisé en ce qu'il comprend en outre la formation d'un motif de masque dur (266) sur le motif de matériau à changement de phase (265) avant la formation de la couche diélectrique intercouche supérieure (267), le motif de masque dur (266) étant autoaligné avec le motif de matériau à changement de phase (265); et en ce que le trou de contact de ligne de métallisation (267h) est formé de façon à traverser la couche diélectrique intercouche supérieure (267) et le motif de masque dur (266).
36. Procédé selon la revendication 34, caractérisé en ce qu'il comprend en outre la formation d'un élément d'espacement de contact isolant (269) sur une paroi latérale du trou de contact de ligne de métallisation (267h).
37. Procédé selon la revendication 36, caractérisé en ce que l'élément d'espacement de contact isolant (269) est constitué d'une couche de nitrure de silicium ou d'une couche d'oxynitrure de silicium.
38. Procédé selon la revendication 34, caractérisé en ce que la formation du motif de couche conductrice comprend les étapes consistant à : former une couche de métallisation qui remplit le trou de contact de ligne de métallisation (267h) et recouvre la couche diélectrique intercouche supérieure (267); et définir un motif dans la couche de métallisation pour former une ligne de métallisation (273') qui recouvre le trou de contact de ligne de métallisation (267h).
39. Procédé selon la revendication 34, caractérisé en ce que la formation du motif de couche conductrice comprend les étapes consistant à : former une traversée conductrice supérieure (271) qui remplit le trou de contact de ligne de métallisation (267h) et est en contact direct avec le motif de matériau à changement de phase (265); former une couche de métallisation pour recouvrir la traversée conductrice supérieure (271) et la couche diélectrique intercouche supérieure (267); et définir un motif dans la couche de métallisation pour former une ligne de métallisation (273) qui est connectée électriquement à la traversée conductrice supérieure (271).
40. Procédé selon la revendication 39, caractérisé en ce que la traversée conductrice supérieure (271) est constituée d'une couche sélectionnée dans un groupe comprenant une couche de tungstène (W), une couche de nitrure de titane (TiN), une couche de nitrure de tantale (TaN), une couche de nitrure de tungstène (WN), une couche de nitrure de molybdène (MoN), une couche de nitrure de niobium (NbN), une couche de nitrure de titane silicium (TaSiN), une couche de nitrure de titane - aluminium (TiAlN), une couche de nitrure de titane - bore (TiBN), une couche de nitrure de zirconium - silicium (ZrSiN), une couche de nitrure de tungstène silicium (WSiN), une couche de nitrure de tungstène - bore (WBN), une couche de nitrure de zirconium - aluminium (ZrAlN), une couche de nitrure de molybdène - silicium (MoSiN), une couche de nitrure de molybdène aluminium (MoAlN), une couche de nitrure de tantale -silicium (TaSiN), une couche de nitrure de tantale - aluminium (TaAlN), une couche de titane (Ti), une couche de molybdène (Mo), une couche de tantale (Ta), une couche de siliciure de titane (TiSi), une couche de siliciure de tantale (TaSi), une couche de titane - tungstène (TiW), une couche d'oxynitrure de titane (TiON), une couche d'oxynitrure de titane - aluminium (TiAlON), une couche d'oxynitrure de tungstène (WON), une couche d'oxynitrure de tantale (TaON) ou une couche de cuivre (Cu).
41. Procédé selon la revendication 34, caractérisé en ce que lorsque la couche diélectrique intercouche supérieure (267) est constituée d'une couche d'oxyde de silicium, le trou de contact de ligne de métallisation (267h) est formé en gravant la couche diélectrique intercouche supérieure (267) en utilisant un premier gaz de gravure principal consistant en un système CXHyFZ et un second gaz de gravure principal consistant en un système CvF,, en tant que gaz de gravure principaux.
42. Procédé selon la revendication 34, caractérisé en ce que le trou de contact de matériau à changement de phase (263h) est formé de façon à avoir un axe central vertical (263x) espacé par rapport à un axe central vertical (259x) de la traversée conductrice inférieure (259).
43. Procédé selon la revendication 34, caractérisé en ce que le trou de contact de ligne de métallisation (267h) est formé de façon à avoir un axe central vertical (267x) espacé d'un axe central vertical (263x) du trou de contact de matériau à changement de phase (263h).
FR0512355A 2005-12-06 2005-12-06 Cellule de memoire a changement de phase et procede de fabrication Pending FR2879013A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0512355A FR2879013A1 (fr) 2005-12-06 2005-12-06 Cellule de memoire a changement de phase et procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0512355A FR2879013A1 (fr) 2005-12-06 2005-12-06 Cellule de memoire a changement de phase et procede de fabrication

Publications (1)

Publication Number Publication Date
FR2879013A1 true FR2879013A1 (fr) 2006-06-09

Family

ID=36481203

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0512355A Pending FR2879013A1 (fr) 2005-12-06 2005-12-06 Cellule de memoire a changement de phase et procede de fabrication

Country Status (1)

Country Link
FR (1) FR2879013A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1914806A4 (fr) * 2005-08-05 2012-06-20 Sharp Kk Element de resistance variable et procede de fabrication idoine et dispositif de stockage pourvu dudit element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1914806A4 (fr) * 2005-08-05 2012-06-20 Sharp Kk Element de resistance variable et procede de fabrication idoine et dispositif de stockage pourvu dudit element

Similar Documents

Publication Publication Date Title
US7642622B2 (en) Phase changeable memory cells and methods of forming the same
KR101860508B1 (ko) 2 단자 저항성 스위칭 디바이스 구조 및 제조 방법
EP3080833B1 (fr) Procédé de formation de métal sur des surfaces inhomogènes et structures incorporant un métal sur des surfaces inhomogènes
US8404514B2 (en) Fabricating current-confining structures in phase change memory switch cells
CN100550462C (zh) 具有l型电极的电阻式随机存取存储器单元
US7964863B2 (en) Memory cell having a side electrode contact
CN101461071B (zh) 纵向相变存储器单元及其制造方法
EP3210246B1 (fr) Procédé de fabrication d&#39;un dispositif résistif pour circuit mémoire ou logique
CN102446547B (zh) 交点自对准的可编程存储装置
US9331124B2 (en) Variable resistance memory device and method of manufacturing the same
US8344351B2 (en) Phase change memory device with plated phase change material
CN112670406B (zh) 半导体装置与存储器单元
EP3012880B1 (fr) Dispositif mémoire non volatile hybride et procédé de fabrication d&#39;un tel dispositif
US7319235B2 (en) Resistive semiconductor element based on a solid-state ion conductor
JP2013524551A (ja) 断面積が減じられたカーボンスイッチング材料を有するメモリセルとそのメモリセルを形成する方法
US8080439B2 (en) Method of making a vertical phase change memory (PCM) and a PCM device
US20230100433A1 (en) Buffer layer in memory cell to prevent metal redeposition
US7485559B2 (en) Semiconductor device and method of fabricating the same
EP3510644A1 (fr) Cellule memoire non-volatile resistive a base d&#39;oxyde et son procede de fabrication
FR2879013A1 (fr) Cellule de memoire a changement de phase et procede de fabrication
US11647639B2 (en) Conductive bridging random access memory formed using selective barrier metal removal
KR100583967B1 (ko) 이중 캐핑막을 갖는 상변화 기억소자 및 그 제조방법
US8445913B2 (en) Metal-insulator-metal (MIM) device and method of formation thereof