FR2914491A1 - Procede de fabrication de zones actives de germanium sur isolant avec tranchees fines d'isolation laterale a bords arrondis. - Google Patents

Procede de fabrication de zones actives de germanium sur isolant avec tranchees fines d'isolation laterale a bords arrondis. Download PDF

Info

Publication number
FR2914491A1
FR2914491A1 FR0702220A FR0702220A FR2914491A1 FR 2914491 A1 FR2914491 A1 FR 2914491A1 FR 0702220 A FR0702220 A FR 0702220A FR 0702220 A FR0702220 A FR 0702220A FR 2914491 A1 FR2914491 A1 FR 2914491A1
Authority
FR
France
Prior art keywords
layer
germanium
silicon
substrate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0702220A
Other languages
English (en)
Inventor
Stephan Borel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0702220A priority Critical patent/FR2914491A1/fr
Publication of FR2914491A1 publication Critical patent/FR2914491A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Element Separation (AREA)

Abstract

Le procédé de fabrication de zones actives de germanium sur isolant avec isolation latérale par tranchées fines d'isolation comporte la formation d'une première couche (2) en alliage de silicium-germanium sur un substrat massif de silicium (1). Une deuxième couche (3) est formée sur la première couche (2). Les première (2) et deuxième (3) couches sont gravées pour délimiter les zones actives. Une gravure isotrope du silicium du substrat (1) est réalisée pour délimiter les tranchées d'isolation, désolidariser la première couche (2) dans la partie centrale (10) et former au moins un plot de support (8) dans un moins une zone de taille supérieure (11). Une troisième couche (5) est déposée et encapsule les première (2) et deuxième (3) couches. La face supérieure de la première couche (2) est libérée. La condensation du germanium de la première couche (2) forme alors un film de germanium pur (7) sous une couche d'oxyde de silicium qui est éliminée.

Description

Procédé de fabrication de zones actives de germanium sur isolant avec
tranchées fines d'isolation latérale à bords arrondis Domaine technique de l'invention
L'invention est relative à la fabrication de zones actives de germanium sur isolant avec isolation latérale par tranchées fines d'isolation, ainsi qu'un io dispositif microélectronique comportant au moins une zone active réalisée par le procédé.
État de la technique
15 Avec la réduction continue de leurs dimensions, les dispositifs actifs des circuits intégrés, comme les transistors, se heurtent à des phénomènes physiques, qui se traduisent par des effets parasites sur les caractéristiques électriques principales des dispositifs, par exemple l'effet canal court. Afin de remédier à un certain nombre de ces écueils, différentes solutions sont 20 envisagées. L'utilisation de substrat sur isolant (S.O.I. Silicon On Insulator en anglais) apparaît aujourd'hui comme une voie sérieuse d'amélioration des performances. Avec ce type de substrat, il est possible d'isoler le canal de conduction du reste du substrat et ainsi d'éviter le couplage entre les zones de source et de drain, à l'origine de l'effet canal 25 court. D'autres voies ont été également étudiées, par exemple les transistors SON ( Silicon On Nothing en anglais) ou SOI localisé où l'on peut retrouver une architecture proche du substrat sur isolant, ruais limitée seulement à la zone active du transistor. Ceci permet d'améliorer les performances électriques au prix d'un processus de fabrication pour les 30 transistors SOI localisés plus difficile à mettre en oeuvre, par exemple avec5
l'intégration d'étapes d'épitaxie sélective et de gravure sélective isotrope d'alliages de silicium-germanium.
Cette réduction continue des dimensions géométriques des dispositifs actifs, entraîne une réduction de l'épaisseur équivalente d'oxyde de silicium du diélectrique de grille, utilisé pour l'électrode de grille. Or, l'épaisseur des oxydes de grille actuels est de l'ordre de quelques couches atomiques. Dans ces conditions, il existe un courant de fuite important au travers de l'oxyde de grille. Afin de remédier à ce problème, tout en gardant un couplage capacitif fort entre l'électrode de grille et le canal de conduction, l'utilisation de matériau à haute permittivité diélectrique est étudié. Ces diélectriques, provenant généralement d'un dépôt chimique en phase vapeur et non de l'oxydation du silicium, autorisent l'intégration de films de germanium pur.
Le germanium tout comme le silicium est un matériau majeur de la microélectronique. Le germanium présente des propriétés de transport plus intéressantes que le silicium (mobilité des électrons x 2,5 et mobilité de trous x 4). Jusqu'à présent, le principal inconvénient lié à l'utilisation d'une technologie germanium est que son oxyde est instable et ne permet pas facilement la réalisation de transistors de type MOS. Grâce aux diélectriques à haute permittivité obtenus par dépôt, il est maintenant possible de réaliser de telles structures. Cependant, compte tenu de la différence de paramètre de maille entre le cristal de germanium et le cristal de silicium, il n'est pas possible de faire croître un film de germanium pur sans défaut de croissance (par exemple des dislocations) sur un substrat de silicium. Pour pallier les problèmes de croissance cristalline, l'utilisation de la technique de condensation du germanium permet d'obtenir, sous certaines conditions, des films de germanium pur de très bonne qualité. Ces films de germanium pur, ou avec une concentration atomique en germanium supérieure à 80%, complètement relaxés ou contraints, améliorent de façon considérable les performances électriques des dispositifs sur lesquels ils sont intégrés.
Actuellement, de nombreuses approches sont envisagées pour l'intégration de dispositifs sur des couches de germanium sur isolant. Ces dernières utilisent des schémas d'intégration classiques de la filière silicium avec le remplacement de la couche de silicium sur isolant par du germanium sur isolant. A titre d'exemple, une épitaxie d'un alliage de silicium-germanium est réalisée sur le substrat 1 de silicium sur isolant (figure 1). Ces couches sont ensuite oxydées thermiquement afin de former une couche 7 de germanium pur. Ce procédé, appelé condensation du germanium est largement référencé dans la littérature. Un substrat de germanium sur isolant est alors obtenu, la couche de germanium sur isolant peut être pleine plaque ou présenter seulement des motifs de germanium, un schéma classique d'intégration permet ensuite de former des zones d'isolation latérale, par gravure anisotrope. Les zones actives en germanium sur isolant sont définies entre deux zones d'isolation, dans une vue en coupe. Comme illustré sur la figure 1, les tranchées ainsi formées ont des bords obliques et sont remplies par un matériau diélectrique d'isolation 5, ce dernier est alors mis à épaisseur. Ce schéma d'intégration standard présente de nombreux problèmes liés au fait que la couche de semi-conducteur est du germanium.
Cette différence oblige à redéfinir les procédés (températures, chimies utilisées...) mis en oeuvres initialement pour une technologie silicium. De plus, la faible épaisseur du film de germanium rend l'optimisation encore plus complexe à cause de la grande instabilité thermique du film.
Objet de l'invention
L'invention à pour but de remédier à ces inconvénients et en particulier de fournir un procédé de fabrication de zones actives de germanium sur isolant avec des tranchées fines d'isolation latérale, qui soit facile à mettre en oeuvre
et qui présente des performances électriques meilleures que celles proposées en technologie silicium.
Ce but est atteint par le fait que le procédé comporte successivement : la formation d'une première couche en alliage de silicium-germanium sur un substrat massif de silicium. le dépôt sur la première couche d'une deuxième couche. la gravure des première et deuxième couches pour délimiter les zones actives selon un motif prédéfini comportant au moins une partie centrale et une zone de taille supérieure. la gravure isotrope du silicium du substrat pour délimiter les tranchées d'isolation, désolidariser du substrat la première couche et former au moins un plot de support de la première couche sous la zone de taille supérieure. le dépôt d'une troisième couche encapsulant les première et deuxième couches et remplissant le volume libéré par la gravure isotrope du silicium du substrat entre la première couche et le substrat. la libération de la face supérieure de la première couche. la condensation du germanium de la première couche pour former,, sous une couche d'oxyde de silicium, une couche ayant une concentration en germanium d'au moins 80%. l'élimination de la couche d'oxyde de silicium.
L'invention concerne également un dispositif microélectronique comportant au moins une zone active obtenue par ce procédé, muni de tranchées fines d'isolation latérales à bords arrondis.30
Description sommaire des dessins
D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels :
La figure 1 représente la vue en coupe d'un dispositif microélectronique comportant une zone active obtenue selon l'art antérieur.
Les figures 2,3,5,6 et 8 à 10 représentent de manière schématique, en coupe, les principales étapes de réalisation d'un dispositif microélectronique comportant une zone active obtenue dans un mode de réalisation particulier du procédé selon l'invention. Les figures 4 et 7 représentent schématiquement, en vue de dessus le dispositif microélectronique comportant une zone active, illustré respectivement aux figures 3 et 6. La figure 11 représente schématiquement, en coupe, une variante du dispositif microélectronique comportant une zone active obtenue par le procédé selon l'invention.
Description détaillée des modes de réalisation particuliers de l'invention Comme illustré sur la figure 2, une première couche 2 d'un alliage de silicium-germanium, destinée à constituer une couche active est déposée sur un substrat de silicium massif 1. Le dépôt de la première couche 2 est préférentiellement réalisé par épitaxie non sélective. La concentration en germanium et l'épaisseur de ladite couche 2 sont choisies de telle sorte que l'énergie emmagasinée en son sein ne dépasse pas l'énergie critique à partir
de laquelle il y a déformation plastique et création de dislocations. De cette manière, la couche 2 ne présente pas de défaut de croissance significatif.
Une deuxième couche 3, faisant office de couche de protection, est déposée sur la couche d'alliage de silicium-germanium 2. La couche 3 est préférentiellement en matériau diélectrique, par exemple en oxyde de silicium déposé à l'aide d'un plasma à haute densité. Un masque de résine 4, correspondant aux zones actives, est déposé par tout procédé de photolithographie connu. Les motifs, du masque de résine 4, comportent au moins une partie centrale 10 et une zone de taille supérieure 11.
Comme illustré sur la figure 3, la première couche 2 et la deuxième couche 3 sont éliminées par gravure, préférentiellement anisotrope, dans les zones non protégées pas le masque de résine 4. Un exemple de motif est représenté schématiquement sur la figure 4, en vue de dessus, dans les mêmes conditions de réalisation que la figure 3. Le motif présente au moins une partie centrale 10 et une zone de taille supérieure 11, c'est-à-dire une zone dont la largeur et la longueur sont supérieures à la largeur de la partie centrale 10. Sur la figure 4, la largeur de la partie centrale est la dimension perpendiculaire à l'axe S. La partie centrale correspond à une zone dans laquelle la première couche 2 doit absolument être désolidarisée du substrat lors de la gravure, ultérieure, isotrope du silicium du substrat 1.
Dans l'exemple, avantageux, illustré à la figure 4, deux zones de taille supérieure 11 sont représentées de part et d'autre de la zone centrale 10. La zone centrale peut présenter une longueur de l'ordre de 800nm et une largeur de l'ordre de 500nm, la zone de taille supérieure pouvant alors présenter une largeur et une longueur de l'ordre de 800nm.
Comme illustré sur la figure 5, le masque de résine 4 est ensuite retiré par tout procédé connu.
Comme illustré sur la figure 6, une gravure sélective et isotrope du silicium du substrat 1 est ensuite réalisée. La gravure du silicium est préférentiellement arrêtée après une durée prédéfinie. Cette gravure se traduit par une élimination du silicium du substrat dans les zones non protégées par la première couche 2 et la deuxième couche 3, ainsi que par un retrait latéral du silicium dans les zones protégées (figures 6 et 7). La profondeur de cette extension latérale de la gravure est directement reliée à la durée de la gravure. Cette durée est choisie en fonction du procédé de gravure et des dimensions géométriques caractéristiques des zones actives. L'utilisation d'une gravure isotrope du silicium se traduit par l'obtention de bords arrondis pour les zones gravées dans le silicium sous les zones actives formées par la première couche 2 d'alliage de silicium-germanium.
Pour les motifs prédéfinis, l'extension latérale de la gravure du silicium est telle que la première couche 2 d'alliage de silicium-germanium se retrouve désolidarisée du substrat de silicium 1, obligatoirement dans chaque partie centrale 10 et de préférence sur la plus grande partie de sa surface. La première couche 2 d'alliage de silicium-germanium et la deuxième couche 3 sont alors supportées par au moins un plot de support 8. Les plots de support 8 sont constitués par des parties en saillie, non gravées, restant dans les zones du substrat 1 correspondant aux zones de motifs de taille supérieure 11. Le dimensionnement du motif et l'extension latérale de la gravure du silicium sont choisis de telle façon qu'au moins un plot de support 8 ainsi formé soit apte à supporter les première 2 et deuxième 3 couches. Dans une variante de réalisation de la figure 4 (non représentée), le motif peut présenter plusieurs zones de tailles supérieures 11, de dimensions variables. II en ressort alors que l'extension latérale de la gravure peut être choisie de façon à ne laisser qu'un seul plot de support 8. L'utilisation d'une gravure isotrope conduit à des plots de support 8 à bords arrondis.
Dans un mode de réalisation particulier où sur un même substrat, il existe des motifs présentant des parties centrales ayant des largeurs différentes, la valeur la plus grande sera retenue pour définir le dimensionnement des zones de taille supérieure 11 et ainsi assurer au moins un plot cle support 8 pour tout type de motif.
Comme illustré sur la figure 8, la formation d'une troisième couche 5, constituant une couche d'isolation, est réalisé, pour encapsuler la première 2 et la deuxième 3 couche. Cette troisième couche 5 recouvre ainsi toutes les faces extérieures du substrat de silicium 1 et des couches 2 et 3, c'est-à-dire aussi bien les faces supérieures et latérales de la couche 3, que les faces latérales de la couche 2 et les portions de la face inférieure de la couche 2 qui ne sont pas en contact avec les plots de support 8. Cette troisième couche 5 remplit donc les zones gravées dans le substrat de silicium 1. La troisième couche 5 est déposée pleine plaque, avec une épaisseur suffisante pour remplir le volume laissé libre sous la première couche 2, entre la première couche 2 et le substrat 1. La couche 5 est en oxyde de silicium, déposé à l'aide d'un plasma. Le matériau de la couche 5 peut alors être de même formule chimique que celui de la deuxième couche 3, mais peut présenter une densité différente.
Dans une variante de réalisation, les plots de support 8 sont au moins partiellement oxydés avant ou pendant la formation de la troisième couche 5.
Avantageusement, l'épaisseur de la troisième couche 5 est choisie de façon à permettre la réalisation par tout procédé connu des tranchées fines d'isolation (STI, Shallow Trench Isolation en anglais) pour l'isolation électrique latérale du dispositif. Avantageusement, également, dans le cas où la troisième couche 5 et la deuxième couche 3 sont de même formule chimique, la deuxième couche 3 est plus dense que la troisième couche 5 et sert ainsi d'arrêt de gravure à la troisième couche 5.
Dans une variante de réalisation, le dépôt de la troisième couche 5 peut être précédé du dépôt pleine plaque d'une quatrième couche 6, en matériau isolant, conforme. Sur la figure 8, la couche 6 est relativement fine et recouvre ainsi toutes les faces libres du substrat 1 et des couches 2 et 3. La quatrième couche 6 est, par exemple, de l'oxyde de silicium déposé à haute température. De manière préférentielle, la couche 6 remplit, la totalité du volume situé sous la partie centrale 10 entre le substrat 1 et la première couche 2. Le dépôt de la quatrième couche 6 est réalisé par un procédé différent de la troisième couche 5 et qui assure un dépôt plus conforme que la troisième couche 5. Le dépôt de la quatrième couche 6 a pour but de favoriser le remplissage du volume situé sous la partie centrale 10 entre le substrat 1 et la première couche 2, son épaisseur est avantageusement choisie pour remplir complètement le volume sous la partie centrale 10 en matériau de la quatrième couche 6. Avantageusement, l'épaisseur totale des troisième 5 et quatrième 6 couche est choisie de façon à permettre la réalisation, par tout procédé connu, de tranchées fines d'isolation pour l'isolation électrique latérale de la zone active. Le choix des épaisseurs des couches 5 et 6 sera réalisé en fonction des procédés de dépôt utilisés, des cinétiques des différents dépôts et de leurs aptitudes a remplir le volume situé sous la première couche 2 entre le substrat 1 et la première couche 2 de façon à obtenir une étape de dépôt et remplissage fiable et rapide.
Au moins une couche de diélectrique 5 sépare alors le substrat de silicium 1 et la première couche 2 d'alliage de silicium-germanium, sauf dans les zones de contact des plots de support 8. La configuration est alors analogue à celle d'un substrat de silicium-germanium sur isolant, plus particulièrernent pour la partie centrale 10, de la zone active, destinée à servir de canal et disposée entre deux extrémités plus larges du motif.30
Comme illustré sur la figure 9, la troisième couche 5 est ensuite mise à niveau. D'une manière classique, un polissage mécano-chimique (CMP, Chemical Mechanical Polishing en anglais) peut être utilisé pour cette opération. L'arrêt du polissage peut s'effectuer sur la première couche 2 en alliage de silicium-germanium pour permettre la libération de sa surface supérieure.
Dans un mode de réalisation privilégié (figure 9), l'étape de polissage mécano-chimique est arrêtée avant d'atteindre la première couche 2 d'alliage de silicium-germanium et, avantageusement, couplée à une gravure humide. Sur la figure 9, l'arrêt du polissage mécano-chimique est réalisé sur la couche 6.
Dans une autre variante de réalisation, l'arrêt du polissage est réalisé à l'interface de la couche 6 avec la deuxième couche 3. La libération de la face supérieure de la première couche d'alliage de silicium-germanium 2 est ensuite effectuée par gravure humide. De cette manière, la couche d'alliage de silicium-germanium présente une surface avec une faible rugosité, comparable à celle obtenue par épitaxie. La qualité de la surface est meilleure que celle obtenue par libération de la surface supérieure de la première couche d'alliage de silicium-germanium 2 avec un unique polissage mécano-chimique.
Différentes zones actives de la couche 2 sont ainsi isolées électriquement les unes des autres par la troisième couche 5 qui les entoure dans le plan de la couche 2, et qui forme les tranchées d'isolation latérale. Ces tranchées, comme le volume délimité sous le canal par les plots de support 8, se caractérisent par la présence de bords arrondis qui évitent tout effet de pointe dommageable lorsque le circuit fonctionne à fort champ électrique.30
Comme illustré sur la figure 10, la condensation du germanium de la couche 2 est réalisée par tout procédé connu. D'une façon conventionnelle, un oxyde de silicium croît thermiquement sur la première couche 2 d'alliage de silicium-germanium, ce qui a pour effet de repousser (vers le bas sur la figure 10) les atomes de germanium non consommés. Une couche de monocristal de germanium 7 ou d'alliage de silicium-germanium avec une concentration en germanium supérieure à 80% remplace alors la première couche 2 d'alliage de silicium-germanium. La couche d'oxyde de silicium ainsi formée est ensuite éliminée, par exemple par gravure humide clans l'acide fluorhydrique.
II est à noter que la présence des plots de support 8 se traduit par le fait que la couche d'alliage de silicium-germanium 7 peut présenter au niveau du contact avec les plots de support 8 une concentration légèrement inférieure à ce qui est attendu. Selon les conditions d'oxydation, le volume de silicium du plot de support 8 et la concentration en germanium recherchée au sein de la couche 7, une concentration en germanium inférieure à 80% au niveau du contact avec le plot de support 8 peut être observée. La portion de la couche d'alliage 7 dont la concentration en germanium peut être inférieure à 80% étant très faible, le substrat peut néanmoins être considéré comme un alliage de silicium-germanium dont la concentration en germanium est supérieure à 80%.
La couche d'alliage de silicium-germanium monocristallin 7 est ainsi isolée du substrat en silicium massif 1 à l'aide d'au moins un diélectrique (5 et éventuellement 6). La présence des plots de support 8 en siliciure ne permet cependant pas, formellement, la réalisation d'un substrat sur isolant sur la totalité de la zone active. La couche 7 forme aussi un substrat de germanium sur isolant localisé.30
Cependant, la surface de contact des plots de support 8 avec la couche 2 est très faible et la partie active du futur dispositif étant située dans la partie centrale 10, le substrat se comporte alors comme un substrat de germanium sur isolant. Dans le mode de réalisation où les plots de support 8 sont complètement oxydés, il y a formellement réalisation d'un substrat sur isolant et après condensation du germanium de la couche d'alliage de silicium-germanium, un substrat de germanium sur isolant est alors obtenu. 10 Dans un mode préféré de réalisation de l'invention, la deuxième couche 3 est constituée par la superposition de deux films de natures différentes, par exemple un nitrure de silicium sur lequel un oxyde de silicium est déposé par plasma à haute densité. Ce mode de réalisation permet une meilleure 15 précision du procédé de polissage mécano-chimique. Ce cas de figure se rapproche de la configuration conventionnelle avec laquelle les tranchées fines d'isolation sont formées dans une technologie silicium actuelle.
Dans une variante de réalisation de l'invention illustrée à la figure 11, une 20 couche 9 d'alliage de silicium-germanium est enterrée dans le substrat de silicium 1. La couche 9 est, par exemple, formée par épitaxie. sur un substrat de silicium. La couche 9 est en alliage de silicium-germanium dont la concentration en germanium et l'épaisseur de la couche sont choisies de telle sorte que l'énergie emmagasinée en son sein ne dépasse pas l'énergie 25 critique à partir de laquelle il y a déformation plastique. Ensuite, l'épitaxie d'une couche de silicium additionnelle est réalisée, l'épaisseur de la couche de silicium additionnelle étant égale à la profondeur préalablement déterminée pour les tranchées d'isolation. Les tranchées sont réalisées par gravure du silicium avec un plasma isotrope et sélectif, cette gravure 30 s'arrêtant lorsqu'elle rencontre la couche 9 d'alliage de silicium-germanium. Le silicium sera gravé verticalement jusqu'à la couche 9 enterrée d'alliage de5
silicium-germanium et latéralement d'une profondeur préalablement déterminée.
L'invention ne concerne pas seulement un procédé de réalisation de zones actives en germanium pur, mais s'applique également aux zones actives d'alliage de silicium-germanium présentant une concentration en germanium au moins égale à 80%.

Claims (12)

Revendications
1. Procédé de fabrication de zones actives de germanium sur isolant avec isolation latérale par tranchées fines d'isolation, caractérisé en ce qu'il comporte successivement : la formation d'une première couche (2) en alliage de silicium-germanium sur un substrat (1) massif de silicium. le dépôt sur la première couche (2) d'une deuxième couche (3). io la gravure des première (2) et deuxième (3) couches pour délimiter les zones actives selon un motif (4) prédéfini comportant au moins une partie centrale (10) et une zone de taille supérieure (11). la gravure isotrope du silicium du substrat (1) pour délimiter les tranchées d'isolation, désolidariser du substrat (1) la première (2) couche et former 15 au moins un plot de support (8) de la première couche (2) sous la zone de taille supérieure (11). le dépôt d'une troisième couche (5) encapsulant les première (2) et deuxième (3) couches et remplissant le volume libéré par la gravure isotrope du silicium du substrat entre la première couche (2) et le substrat 20 (1). la libération de la face supérieure de la première couche (2). la condensation du germanium de la première couche (2) pour former,, sous une couche d'oxyde de silicium, une couche ayant une concentration en germanium d'au moins 80% (7). 25 l'élimination de la couche d'oxyde de silicium.
2. Procédé selon la revendication 1, caractérisé en ce que la deuxième couche (3) est en matériau diélectrique. 14
3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que la deuxième couche (3) est un oxyde de silicium, déposé à l'aide d'un plasma à haute densité.
4. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que la deuxième couche (3) est une bi-couche composée d'un film d'oxyde de silicium déposé au-dessus d'un film de nitrure de silicium.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la troisième couche (5) est réalisée dans le même matériau que la deuxième couche (3), la deuxième couche (3) étant plus dense que la troisième couche (5).
6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en 15 ce que la gravure isotrope du silicium du substrat (1) est interrompue après une durée prédéfinie.
7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la libération de la surface supérieure de la première couche (2) est 20 réalisée par polissage mécano-chimique.
8. Procédé selon la revendication 7, caractérisé en ce que la libération de la surface supérieure de la première couche (2) comporte une gravure humide. 25
9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le substrat (1) comporte une couche (9) enterrée de l'alliage silicium-germanium.
10. Procédé selon l'une quelconque des revendications 1 à 9, caractérisé en 30 ce que le dépôt de la première couche (2) en alliage de silicium-germanium est réalisé par épitaxie non sélective.
11. Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que les plots de supports 8 sont oxydés partiellement.
12. Dispositif microélectronique comprenant au moins une zone active réalisée par le procédé selon l'une quelconque des revendications 1 à 11, caractérisé en ce que les tranchées fines d'isolation latérale présentent des bords arrondis.10
FR0702220A 2007-03-27 2007-03-27 Procede de fabrication de zones actives de germanium sur isolant avec tranchees fines d'isolation laterale a bords arrondis. Withdrawn FR2914491A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0702220A FR2914491A1 (fr) 2007-03-27 2007-03-27 Procede de fabrication de zones actives de germanium sur isolant avec tranchees fines d'isolation laterale a bords arrondis.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0702220A FR2914491A1 (fr) 2007-03-27 2007-03-27 Procede de fabrication de zones actives de germanium sur isolant avec tranchees fines d'isolation laterale a bords arrondis.

Publications (1)

Publication Number Publication Date
FR2914491A1 true FR2914491A1 (fr) 2008-10-03

Family

ID=38955184

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0702220A Withdrawn FR2914491A1 (fr) 2007-03-27 2007-03-27 Procede de fabrication de zones actives de germanium sur isolant avec tranchees fines d'isolation laterale a bords arrondis.

Country Status (1)

Country Link
FR (1) FR2914491A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551743A (en) * 1980-08-29 1985-11-05 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit with isolation region made of dielectric material
JPH04180236A (ja) * 1990-11-15 1992-06-26 Fujitsu Ltd Ｓｏｉ型半導体装置とその製造方法
US20050156156A1 (en) * 2002-12-13 2005-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a non-floating body device with enhanced performance
WO2006117734A1 (fr) * 2005-05-03 2006-11-09 Nxp B.V. Procede de fabrication d'un dispositif semiconducteur, et dispositif semiconducteur obtenu par ce procede

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551743A (en) * 1980-08-29 1985-11-05 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit with isolation region made of dielectric material
JPH04180236A (ja) * 1990-11-15 1992-06-26 Fujitsu Ltd Ｓｏｉ型半導体装置とその製造方法
US20050156156A1 (en) * 2002-12-13 2005-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a non-floating body device with enhanced performance
WO2006117734A1 (fr) * 2005-05-03 2006-11-09 Nxp B.V. Procede de fabrication d'un dispositif semiconducteur, et dispositif semiconducteur obtenu par ce procede

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AKATSU ET AL: "Germanium-on-insulator (GeOI) substrates-A novel engineered substrate for future high performance devices", MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING, ELSEVIER SCIENCE PUBLISHERS B.V., BARKING, UK, vol. 9, no. 4-5, 8 December 2006 (2006-12-08), pages 444 - 448, XP005799116, ISSN: 1369-8001 *

Similar Documents

Publication Publication Date Title
EP2999001B1 (fr) Réalisation d'espaceurs au niveau de flancs d'une grille de transistor
FR3060841A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
FR2821483A1 (fr) Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
EP2075826A2 (fr) Procédé de fabrication d'un substrat semiconducteur-sur-isolant comprenant une étape d'enrichissement en Ge localisé
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
FR2917235A1 (fr) Procede de realisation de composants hybrides.
EP1406307A1 (fr) Circuit intégré à couche enterrée fortement conductrice
EP2095407A1 (fr) Procede de realisation de microfils et/ou de nanofils
EP4006955A1 (fr) Procédé basse température de fabrication d'un substrat semiconducteur sur isolant
FR2888400A1 (fr) Procede de prelevement de couche
FR2935067A1 (fr) Procede de fabrication d'une structure semi-conductrice plan de masse enterre
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
EP2765613A1 (fr) Procédé de fabrication d'un transistor
FR3047352A1 (fr) Procede de fabrication d'un transistor a dopant localise a l'aplomb de la grille
FR2915318A1 (fr) Procede de realisation d'un circuit electronique integre a deux portions de couches actives ayant des orientations cristallines differentes
FR2718287A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant.
EP1407486B1 (fr) Procede de fabrication d'un transistor sur un substrat soi
FR3002813A1 (fr) Procede de fabrication d'un transistor mos a ailette
FR2914491A1 (fr) Procede de fabrication de zones actives de germanium sur isolant avec tranchees fines d'isolation laterale a bords arrondis.
EP1223614B1 (fr) Procédé de fabrication d'un substrat monocristallin, et circuit intégré comportant un tel substrat
FR2858877A1 (fr) Transistor bipolaire a heterojonction
FR3063834A1 (fr) Procede de fabrication d'un dispositif semi-conducteur tridimensionnel
FR2823377A1 (fr) Ligne conductrice haute frequence sur un circuit integre
EP3136429B1 (fr) Formation de contacts ohmiques pour un dispositif dote d'une region en materiau iii-v et d'une region en un autre materiau semi-conducteur

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20081125