FR2935535A1 - Procedede de detourage mixte. - Google Patents

Procedede de detourage mixte. Download PDF

Info

Publication number
FR2935535A1
FR2935535A1 FR0855872A FR0855872A FR2935535A1 FR 2935535 A1 FR2935535 A1 FR 2935535A1 FR 0855872 A FR0855872 A FR 0855872A FR 0855872 A FR0855872 A FR 0855872A FR 2935535 A1 FR2935535 A1 FR 2935535A1
Authority
FR
France
Prior art keywords
plate
layer
trimming
clipping
mechanical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0855872A
Other languages
English (en)
Other versions
FR2935535B1 (fr
Inventor
Marcel Broekaart
Marion Migette
Sebastien Molinari
Eric Neyret
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0855872A priority Critical patent/FR2935535B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to KR1020107023257A priority patent/KR101185426B1/ko
Priority to PCT/EP2009/059960 priority patent/WO2010026006A1/fr
Priority to US12/933,966 priority patent/US20110117691A1/en
Priority to CN2009801154790A priority patent/CN102017090A/zh
Priority to JP2011510009A priority patent/JP2011523779A/ja
Priority to EP09811093A priority patent/EP2321842A1/fr
Priority to TW098128543A priority patent/TW201027608A/zh
Publication of FR2935535A1 publication Critical patent/FR2935535A1/fr
Application granted granted Critical
Publication of FR2935535B1 publication Critical patent/FR2935535B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • H10P90/1922Preparing SOI wafers using silicon etch back techniques, e.g. BESOI or ELTRAN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/181Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Punching Or Piercing (AREA)

Abstract

L'invention concerne un procédé de détourage d'une structure (500) comprenant une première plaque (200) collée sur une deuxième plaque (300), la première plaque (200) présentant un bord chanfreiné. Le procédé comprend une première étape de détourage (S4) du bord de la première plaque (200) réalisée par usinage mécanique sur une profondeur (Pd1) déterminée dans la première plaque. Cette première étape de détourage est suivie d'une deuxième étape de détourage non mécanique (55) sur au moins l'épaisseur restante de la première plaque.

Description

Domaine technique et art antérieur La présente invention se rapporte au domaine de la réalisation des structures ou substrats semi-conducteurs multicouches (également dénommées "multilayer semiconductor wafers") réalisés par transfert d'au moins une couche sur un support. La couche transférée est formée par collage par adhésion moléculaire d'une première plaque sur une deuxième plaque ou support, la première plaque étant en général amincie après collage. La première plaque peut comprendre en outre tout ou partie d'un composant ou d'une pluralité de microcomposants comme c'est le cas dans la technologie d'intégration tridimensionnelle de composants (3D-integration) qui nécessite le transfert d'une ou plusieurs couches de microcomposants sur un support final mais aussi dans le cas de transfert de circuits comme par exemple dans la fabrication d'imageurs éclairés en face arrière. Les bords des plaques utilisées pour former notamment les couches transférées et les supports présentent généralement des chanfreins ou tombées de bord (également connu sous les termes anglais de "edge rounding") dont le rôle est de faciliter leur manipulation et d'éviter les bris de bords qui pourraient se produire si ces bords étaient saillants, de tels bris étant sources de contamination en particules des surfaces des plaques. Les chanfreins peuvent être de forme arrondie et/ou biseautée. Cependant, la présence de ces chanfreins empêche un bon contact entre le support et la plaque au niveau de leur périphérie. Par conséquent, il existe une zone périphérique sur laquelle la couche transférée est peu ou pas collée sur le substrat support. Cette zone périphérique de la couche transférée doit être éliminée car elle est susceptible de se casser de façon non contrôlée et de contaminer la structure par des fragments ou particules indésirables. A cet effet, une fois la plaque collée sur le support et après l'éventuel amincissement de celle-ci, on procède à un détourage de la 1 couche transférée afin de retirer la zone périphérique sur laquelle s'étendent les chanfreins. Le détourage est habituellement réalisé par usinage essentiellement mécanique notamment par abrasion ou meulage ("grinding") à partir de la surface exposée de la couche transférée et jusque dans le support. Cependant, un tel détourage entraîne des problèmes d'écaillage (en anglais "peel off") aussi bien au niveau de l'interface de collage entre la couche transférée et le support que dans la couche transférée elle-même. Plus précisément, au niveau de l'interface de collage, les problèmes d'écaillage correspondent à une délamination de la couche transférée sur certaines zones au voisinage de la périphérie de la couche qui peut être qualifiée de macro écaillage (ou "macro peel off `). L'énergie de collage est plus faible au voisinage de la périphérie de la couche en raison de la présence des chanfreins. Par conséquent, le meulage peut entraîner à cet endroit un décollement partiel de la couche au niveau de son interface de collage avec le substrat support. Un tel décollement est encore plus probable lorsque la couche transférée comprend des composants. En effet, les recuits thermiques haute température, habituellement réalisés après collage pour renforcer l'interface de collage, ne sont pas utilisés dans ce cas car les composants présents dans la couche transférée ne peuvent pas supporter les températures de tels recuits. En outre, lorsque la couche comprend des composants tels que des circuits, des contacts, et en particulier des zones en métal, le meulage peut entraîner une délamination au niveau des motifs des composants présents dans la couche transférée qui peut être qualifiée de micro écaillage (ou "micro peel off'). Ces phénomènes de macro et micro écaillages se produisent à partir d'un certain niveau d'échauffement et/ou de contrainte mécanique dans la structure lors de l'étape de détourage. Ce niveau étant souvent atteint lors d'un détourage complet de la couche transférée.
Résumé de l'invention
L'invention a pour but de remédier aux inconvénients précités, en proposant un procédé de détourage d'une structure comprenant une première plaque collée sur une deuxième plaque, la première plaque présentant un bord chanfreiné, caractérisé en ce qu'il comprend une première étape de détourage du bord de la première plaque réalisée par usinage mécanique sur une profondeur déterminée dans la première plaque suivie d'une deuxième étape de détourage au moins partiellement non mécanique sur au moins l'épaisseur restante de la première plaque. Ainsi, en limitant la profondeur du détourage mécanique et en complétant celui-ci par un détourage au moins partiellement non mécanique, c'est-à-dire n'impliquant pas uniquement des frottements mécaniques sur la plaque, on limite les échauffements et/ou les contraintes responsables des phénomènes de macro et micro écaillages. Selon un aspect de l'invention, lors de la première étape de détourage, la première plaque est usinée sur profondeur inférieure ou égale à 50% de l'épaisseur de la première plaque. La première étape de détourage est réalisée uniquement par usure mécanique du matériau de la première plaque tel que par meulage. Selon un autre aspect de l'invention, les première et deuxième étapes de détourage sont réalisées sur une largeur au moins égale à la largeur sur laquelle s'étend le bord chanfreiné. Les première et deuxième étapes de détourage peuvent être réalisées sur une largeur comprise entre 2 mm et 8 mm, de préférence entre 2 mm et 5 mm. Selon un mode de mise en oeuvre du procédé, la deuxième étape de détourage est réalisée par gravure chimique. Selon un autre mode de mise en oeuvre, la deuxième étape de détourage est réalisée par gravure chimique plasma.
Selon encore un autre mode de mise en oeuvre, la deuxième étape de détourage est réalisée par polissage mécano-chimique (CMP). La présente invention concerne également un procédé de réalisation d'une structure composite tridimensionnelle comprenant au moins une étape de réalisation d'une couche de composants sur une face 3 d'une première plaque, une étape de collage de la face de la première plaque comportant la couche de composants sur une deuxième plaque et une étape de détourage d'au moins la première plaque réalisée conformément au procédé de détourage de l'invention.
L'utilisation du procédé de détourage de l'invention permet de réaliser des structures tridimensionnelles par empilement de deux plaques ou plus en minimisant les risques de délamination à la fois au niveau des interfaces de collage entre les plaques et au niveau des couches de composants. Une des couches de composants peut notamment comporter des capteurs d'images.
Brève description des figures
les figures 1A à 1E sont des vues schématiques d'un procédé 15 de détourage conformément à un mode de réalisation de l'invention, la figure 2 est un organigramme des étapes mises en oeuvre lors du procédé illustré dans les figures 1A à 1E, les figures 3A à 3F, sont des vues schématiques montrant la réalisation d'une structure tridimensionnelle mettant en oeuvre le procédé 20 de détourage de la présente invention, la figure 4 est un organigramme des étapes mises en oeuvre lors de la réalisation de la structure tridimensionnelle illustrée dans les figures 3A à 3F, la figure 5 est une vue montrant la surface inférieure de la 25 meule utilisée dans la figure 3D.
Exposé détaillé de modes de réalisation de l'invention
La présente invention s'applique, d'une manière générale, au 30 détourage d'une structure comprenant au moins deux plaques assemblées entre elles par adhésion moléculaire ou par tout autre type de collage tel que le collage anodique, métallique, ou avec adhésif, des composants pouvant être préalablement formés dans la première plaque qui est ensuite collée sur la deuxième plaque qui constitue un support. Les plaques se présentent sous la forme de tranches ou "wafers" au contour généralement circulaire et peuvent présenter différents diamètres, notamment des diamètres de 100 mm, 200 mm ou 300 mm. On entend ici par "composants" tout type d'éléments réalisés avec des matériaux différents de celui de la plaque et qui sont sensibles aux hautes températures habituellement utilisées pour renforcer l'interface de collage. Ces composants correspondent notamment à des éléments formant tout ou partie d'un composant électronique ou d'une pluralité de microcomposants électroniques, tels que des circuits ou des contacts ou encore des couches actives, qui peuvent être endommagés, voire détruits, s'ils sont exposés à de hautes températures. Les composants peuvent également correspondre à des éléments, motifs ou couches réalisés avec des matériaux ayant des coefficients de dilatation différents de celui de la plaque et qui sont susceptibles, à haute température, de créer dans la plaque des dilatations différentielles pouvant déformer et/ou endommager cette dernière. En d'autres termes, lorsque la première plaque comprend de tels composants, elle ne peut être soumise à des recuits haute température après collage. Par conséquent, l'énergie de collage entre les plaques est limitée, ce qui rend la structure résultante d'autant plus sensible au phénomène de macro écaillage lors du détourage mécanique comme décrit précédemment. Par ailleurs, comme expliqué précédemment, le détourage peut entraîner en outre un micro écaillage correspondant à une délamination dans la première plaque au niveau des composants (décollement dans un ou plusieurs des empilements formant les composants dans la première plaque). Plus généralement, l'invention s'applique particulièrement à des structures assemblées ne pouvant pas subir de recuit de collage haute température, comme c'est le cas également des hétérostructures formés d'un assemblage de plaques présentant des coefficients de dilatation différents (par exemple silicium sur saphir, silicium sur verre, etc.). Elle peut également s'appliquer à des structures type silicium sur isolant (SOI) plus standards, à savoir des structures SOI pour lesquels les deux plaques sont composées de silicium. Pour ce type de structures, l'invention s'applique en particulier à la formation de structures dont la couche supérieure à une épaisseur supérieure à 10 microns, ou qui comprend un empilement de couches de natures différentes. Il a été en effet observé que ces structures étaient susceptibles d'être endommagées au cours de l'étape de détourage lorsque ce dernier est réalisé selon la technique connue de l'art antérieur. A cet effet, la présente invention propose de réaliser un détourage en deux étapes, à savoir une première étape de détourage par action ou usinage entièrement mécanique (meulage, abrasion, arasage, etc.) mais limitée à une profondeur déterminée dans la première plaque suivie d'une deuxième étape de détourage réalisée avec des moyens au moins partiellement non mécaniques, c'est-à-dire des moyens n'impliquant pas uniquement des frottements mécaniques sur la plaque. On limite ainsi, les échauffements et/ou les contraintes responsables des phénomènes de macro et micro écaillages. Un mode de mise en oeuvre d'un procédé de détourage va maintenant être décrit en relation avec les figures 1A à 1E et 2. Comme représentée sur la figure 1A, une structure 100 à détourer est formée par assemblage d'une première plaque 101 avec une deuxième plaque 102, par exemple en silicium. Les première et deuxième plaques 101 et 102 présentent ici le même diamètre. Elles pourraient toutefois avoir des diamètres différents. Dans l'exemple décrit ici, l'assemblage est réalisé par la technique d'adhésion moléculaire bien connue de l'homme du métier. Pour rappel, le principe du collage par adhésion moléculaire est basé sur la mise en contact direct de deux surfaces, c'est-à-dire sans l'utilisation d'un matériau spécifique (colle, cire, brasure, etc.). Une telle opération nécessite que les surfaces à coller soient suffisamment lisses, exemptes de particules ou de contamination, et qu'elles soient suffisamment rapprochées pour permettre d'initier un contact, typiquement à une distance inférieure à quelques nanomètres. Dans ce cas, les forces attractives entre les deux surfaces sont assez élevées pour provoquer l'adhérence moléculaire (collage induit par l'ensemble des forces attractives (forces de Van Der Waals) d'interaction électronique entre atomes ou molécules des deux surfaces à coller).
L'adhésion entre les deux plaques est réalisée à une température peu élevée pour ne pas endommager les composants et/ou la première plaque. Plus précisément, après la mise en contact des plaques à température ambiante, un recuit de renforcement du collage peut être réalisé mais à une température inférieure à 450°C, température à partir de laquelle certains métaux tels que l'aluminium ou le cuivre commencent à fluer. Une couche supplémentaire (non représentée) de type couche d'oxyde peut être formée sur une ou les deux plaques avant la mise en contact de celles-ci. La première plaque 101 comporte une couche de composants 103 et présente un bord chanfreiné, à savoir un bord comprenant un chanfrein supérieur 104 et un chanfrein inférieur 105. Sur la figure 1A, les plaques présentent des chanfreins de forme arrondie. Toutefois, les plaques peuvent présenter des chanfreins ou tombées de bord de différentes formes telles qu'une forme en biseau. D'une manière générale, on entend par bord chanfreiné tout bord de plaque dont les arêtes sont abattues de telle sorte qu'il n'y a pas un bon contact entre les deux plaques au voisinage de leur périphérie. Les plaques 101 et 102 sont assemblées l'une contre l'autre par adhésion moléculaire de manière à former la structure 100 (étape SI, figure 1B). En fonction de l'épaisseur initiale de la première plaque 101, celle-ci peut être amincie afin de former une couche transférée 106 d'une épaisseur e déterminée (étape 52, figure 1C), par exemple 10 pm environ. L'épaisseur e est mesurée entre la face supérieure et la face inférieure de la couche ou de la plaque en dehors du bord chanfreiné. Cette étape d'amincissement est réalisée de préférence avant l'opération de détourage. L'amincissement de la première plaque reste toutefois optionnel et il peut être procédé au détourage de la première plaque sans étape d'amincissement préalable.
On procède ensuite au détourage de la structure 100 qui consiste à éliminer principalement une portion annulaire de la couche 106 comprenant le chanfrein 105, le chanfrein 104 ayant été éliminé lors de l'amincissement de la première plaque 101. Conformément à l'invention, le détourage débute par une première étape de détourage réalisée par action ou usinage mécanique à partir de la face supérieure de la couche 106 (en anglais "edge grinding") (étape S3, figure 1D). L'action mécanique peut être exercée par une meule ou tout autre outil apte à user mécaniquement le matériau de la couche. La largeur Id de la portion annulaire retirée correspond au moins à la largeur sur laquelle s'étendent les chanfreins. Pour des plaques d'un diamètre de 100 mm, 200 mm, et 300 mm, la largeur Id du détourage est en général comprise entre 2 mm et 8 mm, préférentiellement entre 2 mm et 5 mm, Lors de cette première étape de détourage, la couche 106 est attaquée sur une profondeur Pd1 inférieure à l'épaisseur e de la couche 106. Plus précisément, la profondeur Pd1 est inférieure ou égale à 50% de l'épaisseur e. Les couches transférées présentent en général une épaisseur comprise entre 1 et 15 microns environ. La profondeur de détourage lors de la première étape peut, par exemple, être de l'ordre de 7 à 8 microns pour une couche de 15 microns d'épaisseur. Cette limitation de la profondeur de l'usinage mécanique permet de réduire le niveau d'échauffement et/ou de contraintes à la fois dans la couche et à l'interface de collage entre la couche et la deuxième plaque. Sur la figure 1D, le flanc de la couche 106 détourée est représenté de manière schématique perpendiculairement au plan du substrat. Cependant, en fonction du type de meule utilisé, le profil du flanc détouré peut présenter des formes différentes non totalement rectilignes comme par exemple une forme légèrement incurvée. En particulier, de tels flancs incurvés sont obtenus lorsque la meule ou roue de détourage est pourvue de gorges ("grooves") sur au moins une de ces faces. Il semble que la présence de telles gorges favorise l'évacuation de la matière éliminée et la circulation du liquide (généralement de l'eau) dispensé sur et à proximité de la roue au cours de l'opération de détourage. Cela conduit à limiter encore plus les échauffement/contraintes en bord de plaque et permet d'améliorer en outre la qualité du détourage. Dans les cas où le flanc de la couche ou plaque détourée ne présente pas un profil quasiment rectiligne, la largeur de la première étape de détourage (comme la largeur Id) correspond au moins à la largeur avec laquelle on attaque la plaque ou la couche (la largeur de détourage pouvant ensuite légèrement diminuer au cours du détourage) Le détourage est ensuite complété par une deuxième étape de détourage au moins partiellement non mécanique, c'est-à-dire en utilisant des techniques d'enlèvement de matière autres que celles impliquant uniquement une action mécanique d'un outil sur le matériau de la couche (étape S4, figure 1E). Cette deuxième étape de détourage est réalisée sur la même largeur Id que lors de la première étape de détourage et sur une profondeur Pd2 correspondant au moins à l'épaisseur restante de la couche 106 (c'est-à-dire e-Pd1). La deuxième étape de détourage peut être réalisée notamment par gravure chimique, encore appelée gravure humide. La solution de gravure chimique est choisie en fonction du matériau à attaquer. Dans le cas du silicium, par exemple, une solution de gravure TMAH peut être utilisée. La deuxième étape de détourage peut également être réalisée au moyen d'une gravure ionique réactive (ou "Reactive Tonic Etching"), encore appelée gravure plasma ou gravure sèche. Cette technique de gravure est bien connue de l'homme du métier. Pour rappel, il s'agit d'une gravure physico-chimique mettant en jeu à la fois un bombardement ionique et une réaction chimique entre le gaz ionisé et la surface de la plaque ou de la couche à graver. Les atomes du gaz réagissent avec les atomes de la couche ou de la plaque pour former une nouvelle espèce volatile qui est évacuée par un dispositif de pompage, La deuxième étape de détourage peut encore être réalisée par polissage mécano-chimique (CMP), technique de polissage bien connue qui met en oeuvre un tissu associé à une solution de polissage contenant à la fois un agent (ex. NH4OH) apte à attaquer chimiquement la surface de la couche et des particules abrasives (ex. particules de silice) aptes à attaquer mécaniquement ladite surface. Contrairement aux techniques de gravures sèche et humide qui sont entièrement non mécaniques, le polissage mécano-chimique n'est que partiellement non mécanique mais permet de limiter les efforts et les échauffements sur la plaque en comparaison d'un détourage entièrement mécanique comme avec le meulage. Un domaine particulier mais non exclusif du procédé de détourage de la présente invention est celui de la réalisation de structures tridimensionnelles. Un procédé de réalisation d'une structure tridimensionnelle par transfert sur un support d'une couche de microcomposants formée sur un substrat initial conformément à un mode de réalisation de l'invention est maintenant décrit en relation avec les figures 3A à 3F et 4.
La réalisation de la structure tridimensionnelle débute par la formation d'une première série de microcomposants 204 à la surface d'une première plaque 200 dont le bord présente un chanfrein supérieur 206 et un chanfrein inférieur 205 (figure 3A, étape Si). Dans l'exemple décrit ici, la première plaque 200 est une structure multicouche de type SOI, c'est-à- dire qui comprend une couche de silicium 201 disposée sur un substrat 203 également en silicium, une couche d'oxyde enterrée 202 (par exemple une couche de SiO2) étant présente entre la couche 201 et le substrat 203. La plaque 200 a une épaisseur comprise entre 600 et 900 pm environ. Pour une plaque de 200 mm de diamètre (8 pouces), l'épaisseur standard est de 725 dam. Les microcomposants 204 sont formés par photolithographie au moyen d'un masque permettant de définir les zones de formation de motifs correspondant aux microcomposants à réaliser. La face de la première plaque 200 comprenant les microcomposants 204 est ensuite mise en contact intime avec une face d'une deuxième plaque 300 (étape S2, figure 3B) en vue d'un collage par adhésion moléculaire. La plaque 300 présente une épaisseur d'environ 725 pm. De même que la première plaque 200, le bord de la deuxième plaque 300 présente un chanfrein supérieur 301 et un chanfrein inférieur 302.
Une couche d'oxyde 207, par exemple en SiO2, est en outre formée sur la face de la première plaque 200 comprenant les microcomposants 204. Dans l'exemple décrit ici, les première et deuxième plaques 200, 300 ont un diamètre de 200 mm.
Après le collage et tel que représenté sur la figure 3C, la première plaque 200 est amincie afin de retirer une partie de celle-ci présente au-dessus de la couche de microcomposants 204 (étape S3), ici le substrat 203. A ce stade du procédé, on conserve de préférence la couche enterrée 202 afin de protéger les composants d'éventuelles contaminations, particules, etc. La première plaque 200 peut être amincie notamment par une étape de meulage ou de polissage mécano-chimique (CMP) du substrat 203 avec arrêt à 50 microns de l'interface de collage, suivie d'une étape d'attaque chimique jusqu'à la couche d'oxyde enterrée 202, par exemple par gravure au TMAH ou au KOH. L'amincissement peut être également réalisé par clivage ou fracture le long d'un plan de fragilisation formé préalablement dans la plaque 200 par implantation atomique. On peut utiliser avantageusement la couche isolante enterrée 202 pour délimiter l'épaisseur de la plaque 200 restante. Après l'étape d'amincissement, la plaque 200 a une épaisseur de 10 pm environ. Dans d'autres cas son épaisseur peut varier entre 1 et 15 pm. On obtient alors une structure composite 500 formée de la deuxième plaque 300 et de la partie restante de la première plaque 200. Conformément à l'invention, on procède à la première étape de détourage mécanique de la structure 500 qui consiste à éliminer une portion annulaire de la plaque 200 (étape S4, figure 3D). Cette première étape de détourage est réalisée au moyen d'une meule 400, la structure 500 étant maintenue sur un plateau rotatif (non représenté). Comme représentée sur la figure 5, la meule 400 présente une face inférieure structurée par la présence de gorges 410. Comme indiquée précédemment, il a été observé qu'une meule présentant une telle face structurée permet de limiter les échauffements et les contraintes. Le détourage peut bien entendu être aussi réalisé avec des meules ne présentant pas de telles faces structurées.
Lors de cette première étape de détourage, la plaque 200 est attaquée sur une largeur Id de 4 mm environ et sur une profondeur Pdl de 5 pm environ, ce qui, dans l'exemple ici décrit, permet de réduire suffisamment le niveau d'échauffement et/ou de contraintes pour éviter l'apparition d'un macro écaillage et/ou d'un micro écaillage.
Le détourage est ensuite complété par la deuxième étape de détourage non mécanique réalisée par gravure chimique au moyen, par exemple, d'une solution TMAH (Tetramethylammonium hydroxide). Cette deuxième étape de détourage est réalisée sur la largeur Id et sur une profondeur Pd2 incluant l'épaisseur restante de la couche 201 ainsi que l'épaisseur de la deuxième couche 300 (étape S5, figure 3E). Une fois le détourage de la structure 500 terminé, on forme, après avoir préalablement retirée la couche 202, une deuxième couche de microcomposants 214 au niveau de la surface exposée de la couche 201 (figure 3F, étape 55). Dans l'exemple décrit ici, les microcomposants 214 sont formés en alignement avec les microcomposants 204 enterrés. A cet effet, on utilise un masque de photolithographie similaire à celui utilisé pour former les microcomposants 204. Dans une variante, la structure tridimensionnelle est formée par un empilement de couches, c'est-à-dire par transfert d'une ou plusieurs couches supplémentaires sur la couche 201, chaque couche supplémentaire étant en alignement avec la ou les couches directement adjacentes. Le procédé de détourage en deux étapes selon l'invention est réalisé pour chaque couche transférée. En outre, avant chaque transfert d'une couche supplémentaire, on peut déposer sur la couche exposée une couche d'oxyde, par exemple une couche d'oxyde TEOS, afin de faciliter l'assemblage et protéger les zones détourées (pour lesquelles le matériau de la plaque sous-jacente est exposé) des attaques chimiques ultérieures. Selon un mode de réalisation particulier, une des couches de microcomposants peut notamment comporter des capteurs d'images. Selon un autre mode de réalisation, des composants ont été préalablement formées dans la deuxième plaque support avant son assemblage avec la première plaque constituant la couche transférée.

Claims (16)

  1. REVENDICATIONS1. Procédé de détourage d'une structure (100) comprenant une première plaque (101) collée sur une deuxième plaque (102), la première plaque (101) présentant un bord chanfreiné (104, 105), caractérisé en ce qu'il comprend une première étape de détourage du bord de la première plaque (101) réalisée par usinage mécanique sur une profondeur (Pd') déterminée dans la première plaque (101) suivie d'une deuxième étape de détourage non mécanique sur au moins l'épaisseur restante de la première plaque.
  2. 2. Procédé selon la revendication 1, caractérisé en ce que la première étape de détourage est réalisée uniquement par usure mécanique du matériau de la première plaque (101).
  3. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que, lors de la première étape de détourage, la première plaque (101) est usinée sur profondeur inférieure ou égale à 50% de l'épaisseur de ladite première plaque.
  4. 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les première et deuxième étapes de détourage sont réalisées sur une largeur (Id) au moins égale à largeur sur laquelle s'étend le bord chanfreiné.
  5. 5. Procédé selon la revendication 4, caractérisé en ce les première et deuxième étapes de détourage sont réalisées sur une largeur (Id) comprise entre 2 mm et 8 mm. 30
  6. 6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que la deuxième étape de détourage est réalisée par gravure chimique. 20 25
  7. 7. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en que la deuxième étape de détourage est réalisée par gravure plasma.
  8. 8. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en que la deuxième étape de détourage est réalisée par polissage mécano-chimique.
  9. 9. Procédé selon l'une quelconque des revendications 1 à 8, 10 caractérisé en ce que la première plaque (101) comprend des composants (103).
  10. 10. Procédé selon l'une quelconque des revendications 1 à 9, caractérisé en ce qu'au moins une des étapes de détourage est réalisée 15 avec une meule comportant des gorges sur sa surface inférieure.
  11. 11. Procédé de réalisation d'une structure composite tridimensionnelle (500) comprenant au moins une étape de réalisation d'une couche de composants (204) sur une face d'une première plaque 20 (200), une étape de collage de la face de la première plaque (200) comportant la couche de composants (204) sur une deuxième plaque (300) et une étape de détourage d'au moins la première plaque (200) réalisée conformément au procédé de détourage selon l'une quelconque des revendications 1 à 10. 25
  12. 12. Procédé selon la revendication 11, caractérisé en en ce qu'il comprend, après l'étape de collage, une étape d'amincissement de la première plaque (200). 30
  13. 13. Procédé selon la revendication 11 ou 12, caractérisé en ce qu'il comprend en outre une étape de réalisation d'une deuxième couche de microcomposants (214) sur la face de la première plaque (200) opposée à la face comportant la première couche de composants (204).
  14. 14. Procédé selon l'une quelconque des revendication 11 à 13, caractérisé en ce qu'il comprend, avant l'étape de collage, une étape de formation d'une couche d'oxyde (207) sur la face de la première plaque (200) comportant la première couche de composants (204).
  15. 15. Procédé selon l'une quelconque des revendications 11 à 14, caractérisé en ce que la première plaque (200) est une structure de type SOI. ] 0
  16. 16. Procédé selon l'une quelconque des revendications 11 à 15, caractérisé en ce qu'au moins la première couche de composants (204) comporte des capteurs d'images.5
FR0855872A 2008-09-02 2008-09-02 Procede de detourage mixte. Expired - Fee Related FR2935535B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0855872A FR2935535B1 (fr) 2008-09-02 2008-09-02 Procede de detourage mixte.
PCT/EP2009/059960 WO2010026006A1 (fr) 2008-09-02 2009-07-31 Procédé de finition mixte
US12/933,966 US20110117691A1 (en) 2008-09-02 2009-07-31 Mixed trimming method
CN2009801154790A CN102017090A (zh) 2008-09-02 2009-07-31 混合冲切方法
KR1020107023257A KR101185426B1 (ko) 2008-09-02 2009-07-31 복합 트리밍 방법
JP2011510009A JP2011523779A (ja) 2008-09-02 2009-07-31 混合トリミング方法
EP09811093A EP2321842A1 (fr) 2008-09-02 2009-07-31 Procédé de finition mixte
TW098128543A TW201027608A (en) 2008-09-02 2009-08-25 A mixed trimming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0855872A FR2935535B1 (fr) 2008-09-02 2008-09-02 Procede de detourage mixte.

Publications (2)

Publication Number Publication Date
FR2935535A1 true FR2935535A1 (fr) 2010-03-05
FR2935535B1 FR2935535B1 (fr) 2010-12-10

Family

ID=40521695

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0855872A Expired - Fee Related FR2935535B1 (fr) 2008-09-02 2008-09-02 Procede de detourage mixte.

Country Status (8)

Country Link
US (1) US20110117691A1 (fr)
EP (1) EP2321842A1 (fr)
JP (1) JP2011523779A (fr)
KR (1) KR101185426B1 (fr)
CN (1) CN102017090A (fr)
FR (1) FR2935535B1 (fr)
TW (1) TW201027608A (fr)
WO (1) WO2010026006A1 (fr)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2302671A1 (fr) * 2009-09-28 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies Procédé de collage et de transfert d'une couche
FR2954585A1 (fr) * 2009-12-23 2011-06-24 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
WO2011113775A1 (fr) * 2010-03-18 2011-09-22 S.O.I.Tec Silicon On Insulator Technologies Procédé permettant de procéder à la finition d'un substrat de type semi-conducteur sur isolant
FR2967295A1 (fr) * 2010-11-05 2012-05-11 Soitec Silicon On Insulator Procédé de traitement d'une structure multicouche
US8298916B2 (en) 2010-03-02 2012-10-30 Soitec Process for fabricating a multilayer structure with post-grinding trimming
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
US8429960B2 (en) 2010-08-24 2013-04-30 Soitec Process for measuring an adhesion energy, and associated substrates
US8530331B2 (en) 2006-04-10 2013-09-10 Commissariat A L'energie Atomique Process for assembling substrates with low-temperature heat treatments
US8679944B2 (en) 2008-09-02 2014-03-25 Soitec Progressive trimming method
US9138980B2 (en) 2010-06-22 2015-09-22 Soitec Apparatus for manufacturing semiconductor devices
WO2022195225A1 (fr) * 2021-03-19 2022-09-22 Soitec Procédé de transfert d'une couche d'une hétérostructure

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765578B2 (en) * 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
JP2014107448A (ja) * 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
US9721832B2 (en) * 2013-03-15 2017-08-01 Kulite Semiconductor Products, Inc. Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
US10510560B2 (en) * 2015-09-04 2019-12-17 Nanyang Technological University Method of encapsulating a substrate
CN105271108B (zh) * 2015-09-10 2017-08-04 武汉新芯集成电路制造有限公司 一种晶圆的键合方法
US10580823B2 (en) * 2017-05-03 2020-03-03 United Microelectronics Corp. Wafer level packaging method
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
CN110323178A (zh) * 2019-07-04 2019-10-11 长春长光圆辰微电子技术有限公司 一种soi晶圆边缘零空洞的工艺制程方法
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
JP7550018B2 (ja) * 2020-10-28 2024-09-12 東京エレクトロン株式会社 処理方法及び処理システム
CN114429897A (zh) * 2020-10-29 2022-05-03 中国科学院微电子研究所 一种半导体器件及其加工方法、晶圆的处理方法
CN112289694A (zh) * 2020-10-30 2021-01-29 长江存储科技有限责任公司 晶圆键合方法
CN116246939A (zh) * 2021-12-08 2023-06-09 中芯国际集成电路制造(天津)有限公司 一种晶圆处理方法
CN115579282B (zh) * 2022-11-04 2024-03-22 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法
CN120551859B (zh) * 2025-07-28 2025-10-03 达波科技(上海)有限公司 一种键合晶圆的倒角方法及异质薄膜

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263425A (ja) * 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
JPH06176993A (ja) * 1992-12-04 1994-06-24 Toshiba Corp 半導体基板の製造方法
JPH0917984A (ja) * 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせsoi基板の製造方法
EP0854500A1 (fr) * 1997-01-17 1998-07-22 Shin-Etsu Handotai Company Limited Procédé pour fabriquer un substrat collé
EP0856876A2 (fr) * 1997-01-31 1998-08-05 Shin-Etsu Handotai Company Limited Procédé de fabrication d'un substrat collé
EP0964436A2 (fr) * 1998-06-04 1999-12-15 Shin-Etsu Handotai Company Limited Procédé de fabrication d'une plaquette SOI et plaquette SOI

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
DE69917819T2 (de) * 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6863774B2 (en) * 2001-03-08 2005-03-08 Raytech Innovative Solutions, Inc. Polishing pad for use in chemical-mechanical planarization of semiconductor wafers and method of making same
US6717212B2 (en) * 2001-06-12 2004-04-06 Advanced Micro Devices, Inc. Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure
US6790748B2 (en) * 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
CN2673568Y (zh) * 2004-01-09 2005-01-26 洛阳轴承集团有限公司 杯形泵水砂轮
JP4175650B2 (ja) * 2004-08-26 2008-11-05 シャープ株式会社 半導体装置の製造方法
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2008073832A (ja) * 2006-09-19 2008-04-03 Add:Kk 薄型ウェハ製作用研削砥石及び研削方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263425A (ja) * 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
JPH06176993A (ja) * 1992-12-04 1994-06-24 Toshiba Corp 半導体基板の製造方法
JPH0917984A (ja) * 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせsoi基板の製造方法
EP0854500A1 (fr) * 1997-01-17 1998-07-22 Shin-Etsu Handotai Company Limited Procédé pour fabriquer un substrat collé
EP0856876A2 (fr) * 1997-01-31 1998-08-05 Shin-Etsu Handotai Company Limited Procédé de fabrication d'un substrat collé
EP0964436A2 (fr) * 1998-06-04 1999-12-15 Shin-Etsu Handotai Company Limited Procédé de fabrication d'une plaquette SOI et plaquette SOI

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"SOI INTERPOSER STRUCTURE", IBM TECHNICAL DISCLOSURE BULLETIN, IBM CORP. NEW YORK, US, vol. 39, no. 7, 1 July 1996 (1996-07-01), pages 191 - 195, XP000627972, ISSN: 0018-8689 *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530331B2 (en) 2006-04-10 2013-09-10 Commissariat A L'energie Atomique Process for assembling substrates with low-temperature heat treatments
US8679944B2 (en) 2008-09-02 2014-03-25 Soitec Progressive trimming method
FR2950734A1 (fr) * 2009-09-28 2011-04-01 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
EP2302671A1 (fr) * 2009-09-28 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies Procédé de collage et de transfert d'une couche
US8314007B2 (en) 2009-12-23 2012-11-20 Soitec Process for fabricating a heterostructure with minimized stress
FR2954585A1 (fr) * 2009-12-23 2011-06-24 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
EP2339615A1 (fr) * 2009-12-23 2011-06-29 S.O.I. Tec Silicon on Insulator Technologies Procédé de réalisation d'une hétérostructure avec minimisation de contrainte
US8298916B2 (en) 2010-03-02 2012-10-30 Soitec Process for fabricating a multilayer structure with post-grinding trimming
WO2011113775A1 (fr) * 2010-03-18 2011-09-22 S.O.I.Tec Silicon On Insulator Technologies Procédé permettant de procéder à la finition d'un substrat de type semi-conducteur sur isolant
US8617962B2 (en) 2010-03-18 2013-12-31 Soitec Method for finishing a substrate of the semiconductor-on-insulator type
FR2957716A1 (fr) * 2010-03-18 2011-09-23 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
KR101905788B1 (ko) * 2010-03-18 2018-10-08 소이텍 절연체-위-반도체 형 기판의 마무리 방법
US9138980B2 (en) 2010-06-22 2015-09-22 Soitec Apparatus for manufacturing semiconductor devices
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
US8871611B2 (en) 2010-08-11 2014-10-28 Soitec Method for molecular adhesion bonding at low pressure
US8429960B2 (en) 2010-08-24 2013-04-30 Soitec Process for measuring an adhesion energy, and associated substrates
FR2967295A1 (fr) * 2010-11-05 2012-05-11 Soitec Silicon On Insulator Procédé de traitement d'une structure multicouche
WO2022195225A1 (fr) * 2021-03-19 2022-09-22 Soitec Procédé de transfert d'une couche d'une hétérostructure
FR3120985A1 (fr) * 2021-03-19 2022-09-23 Soitec Procédé de fabrication d’une hétérostructure

Also Published As

Publication number Publication date
JP2011523779A (ja) 2011-08-18
KR101185426B1 (ko) 2012-10-02
WO2010026006A1 (fr) 2010-03-11
KR20110007138A (ko) 2011-01-21
TW201027608A (en) 2010-07-16
US20110117691A1 (en) 2011-05-19
CN102017090A (zh) 2011-04-13
FR2935535B1 (fr) 2010-12-10
EP2321842A1 (fr) 2011-05-18

Similar Documents

Publication Publication Date Title
FR2935535A1 (fr) Procedede de detourage mixte.
FR2935536A1 (fr) Procede de detourage progressif
EP1831923B1 (fr) Procede de detourage d'une structure obtenue par assemblage de deux plaques
FR2957190A1 (fr) Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
FR2957189A1 (fr) Procede de realisation d'une structure multicouche avec detourage post meulage.
EP2339615A1 (fr) Procédé de réalisation d'une hétérostructure avec minimisation de contrainte
FR2860842A1 (fr) Procede de preparation et d'assemblage de substrats
FR2938202A1 (fr) Traitement de surface pour adhesion moleculaire
FR2942911A1 (fr) Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
EP1634685A2 (fr) Puce mince en verre pour composant électronique et procédé de fabrication
EP1299905A1 (fr) Procede de decoupage d'un bloc de materiau et de formation d'un film mince
EP2333815A1 (fr) Procédé de détourage d'un substrat chanfreiné.
EP2348527A1 (fr) Procédé de recuit d'une structure
FR2925223A1 (fr) Procede d'assemblage avec marques enterrees
FR2938975A1 (fr) Procede de realisation d'une heterostructure de type silicium sur saphir
FR2950734A1 (fr) Procede de collage et de transfert d'une couche
FR2842650A1 (fr) Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
EP2572374B1 (fr) Procédé de réalisation d'un support de substrat
FR2969378A1 (fr) Structure composite tridimensionnelle comportant plusieurs couches de microcomposants en alignement
FR2842651A1 (fr) Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
FR2892228A1 (fr) Procede de recyclage d'une plaquette donneuse epitaxiee
EP2676288B1 (fr) Procede de realisation d'un support de substrat
FR2959596A1 (fr) Amincissement detourant
EP1777735A2 (fr) Procédé de récyclage d'une plaquette donneuse épitaxiée
FR2842646A1 (fr) Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120907

ST Notification of lapse

Effective date: 20140530