FR2957191A1 - Structure de support d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant - Google Patents

Structure de support d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant Download PDF

Info

Publication number
FR2957191A1
FR2957191A1 FR1051551A FR1051551A FR2957191A1 FR 2957191 A1 FR2957191 A1 FR 2957191A1 FR 1051551 A FR1051551 A FR 1051551A FR 1051551 A FR1051551 A FR 1051551A FR 2957191 A1 FR2957191 A1 FR 2957191A1
Authority
FR
France
Prior art keywords
conductive
substrate
recess
wire
support structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1051551A
Other languages
English (en)
Other versions
FR2957191B1 (fr
Inventor
Stephane Renard
Joel Collet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tronics Microsystems SA
Original Assignee
Tronics Microsystems SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tronics Microsystems SA filed Critical Tronics Microsystems SA
Priority to FR1051551A priority Critical patent/FR2957191B1/fr
Publication of FR2957191A1 publication Critical patent/FR2957191A1/fr
Application granted granted Critical
Publication of FR2957191B1 publication Critical patent/FR2957191B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

Procédé de fabrication d'une structure de support d'interconnexion pour circuits intégrés, comprenant au moins : - la réalisation de plots conducteurs (21) sur les faces supérieure (AV) et inférieure (AR) d'un substrat (1), l'ensemble étant posé sur une contreplaque (3) ; la réalisation d'évidements (6) traversant l'épaisseur du substrat (1) et débouchant sur les plots conducteurs (22) de la face inférieure (AR) ; - la réalisation d'un fil conducteur (4) à l'intérieur de chaque évidement (6) ; le remplissage de l'évidement (6) par un matériau isolant (5), de manière à isoler électriquement le fil conducteur (4) du substrat (1) ; - le polissage de la face supérieure (AV) du substrat ; - le dépôt d'un point de contact électrique sur la face supérieure (AV) au niveau du fil conducteur (4), le deuxième plot conducteur (22) formant un autre point de contact électrique ; et l'élimination de la contreplaque (3).

Description

STRUCTURE DE SUPPORT D'INTERCONNEXION ELECTRIOUE POUR CIRCUITS INTEGRES, ET PROCEDE DE FABRICATION CORRESPONDANT Domaine technique
L'invention se rapporte au domaine des supports d'interconnexion électrique pour circuits intégrés, également appelés « interposera » en anglais. Plus précisément, 10 l'invention se rapporte à une structure de support d'interconnexion et à un procédé de fabrication d'une telle structure de support pour circuits intégrés, notamment de type MEMS (acronyme anglo-saxon pour « microelectromechanical system » en anglais ou « microsystème électromécanique » en français).
15 Etat de la technique antérieure
De manière générale, un « interposer » ou support d'interconnexion électrique (ou « interposera » en anglais) est une pièce destinée à recevoir des circuits intégrés (ou puces) et à assurer une connexion électrique de ces circuits. En d'autres termes, ce 20 support est une interface de connexion électrique entre des circuits.
Un tel support est généralement réalisé dans un substrat muni de trous d'interconnexion (ou interconnexions électrique ou «vias » en anglais), par exemple de type TSV (acronyme anglo-saxon pour « Through Silicon Vias »). Ces « vias » sont des 25 éléments conducteurs verticaux traversant toute l'épaisseur du substrat et permettant la connexion électrique d'un point à un autre à travers la couche de substrat. Ce support d'interconnexion permet notamment l'adaptation d'un circuit intégré à différentes modes de report sur une carte électronique standard, mais permet également le montage, le câblage et la connexion de circuits intégrés. Ainsi, il est possible d'interconnecter les 30 circuits entre eux en réalisant un empilement de puces de nature différentes ou identiques, tel que par exemple un empilement de capacités de mémoire, la transmission des signaux électriques se faisant par l'intermédiaire de ces vias. Cette particularité offre l'avantage de réduire l'espace occupé par les circuits connectés entre eux, et donc de réduire la taille du boîtier contenant ces circuits.5
Un procédé de fabrication d'un tel support d'interconnexion peut consister à réaliser des évidements (ou trous) traversant toute l'épaisseur du substrat constituant le support, à recouvrir les parois de ces évidements d'une couche diélectrique, et à combler ces évidements d'un matériau conducteur pour former les éléments conducteurs (ou vias). Cette dernière étape est critique. En effet, lorsque le matériau conducteur ne se dépose pas de manière homogène dans l'évidement, les éléments conducteurs peuvent comporter des cavités, sous forme de bulles d'air, qui dégradent la conductivité. En outre, dès lors qu'une seule bulle d'air s'est formée dans un des vias d'un support d'interconnexion réalisé selon ce procédé de fabrication, ce support n'est plus fiable et donc plus utilisable. De ce fait, mal contrôlé, ce procédé de fabrication est susceptible de générer beaucoup de rebuts.
Par exemple, le matériau conducteur peut être du silicium poly-cristallin (Si-poly).
Les interconnexions électriques en Si-poly peuvent être réalisées en faisant croître progressivement des couches de Si-poly à partir des parois des évidements, par dépôt chimique en phase vapeur sous pression réduite ou LPCVD (acronyme anglo-saxon pour « low pressure chemical vapor deposition »). Ce procédé, applicable à des substrats de silicium, permet d'obtenir un support d'interconnexion résistant aux hautes températures, et autorise donc des modifications ultérieures, par exemple pour réaliser directement des composants de type MEMS dans le support d'interconnexion. Cependant, la conductivité électrique des éléments conducteurs (ou vias) ainsi formés est limitée à la conductance du silicium poly-cristallin. Un trop fort dopage, qui pourrait réduire cette résistivité, engendre notamment des contraintes susceptibles de générer des défauts de type fissures dans le substrat ou rupture électrique du via. En outre, du fait de la faible épaisseur de la couche diélectrique destinée à isoler électriquement les éléments conducteurs du substrat, des capacités parasites peuvent apparaître entre ces éléments conducteurs et le substrat, induisant des erreurs dans les signaux. Par ailleurs, le procédé de fabrication devient long et couteux lorsque l'on cherche à réaliser des évidements de diamètre plus important et une couche isolante de plus forte épaisseur.
Pour minimiser la résistance électrique de ces vias, une solution consiste à remplacer le silicium poly-cristallin par un métal. Dans ce cas, les parois des évidements sont recouvertes d'une couche d'accrochage isolante électriquement, et sont ensuite comblés par électrodéposition. Cependant, ce procédé est long et complexe à réaliser, ne permet pas d'éliminer les capacités parasites, et n'offre pas les même avantages liés à la résistance aux hautes températures.
Exposé de l'invention
Dans ce contexte, la présente invention a notamment pour but de proposer un nouveau procédé de fabrication d'une structure de support d'interconnexion pour circuits intégrés exempte de l'une au moins des limitations précédemment évoquées. L'invention a notamment pour but de proposer un procédé de fabrication moins coûteux et aisé, permettant d'obtenir une structure de support d'interconnexion compact, présentant des capacités parasites négligeables et des vias de faible résistivité.
Ces objectifs ainsi que d'autres sont atteints par l'invention qui a pour objet un 15 procédé de fabrication d'une structure de support d'interconnexion pour circuits intégrés, comprenant au moins : - la réalisation d'au moins un premier plot conducteur sur la face supérieure d'un substrat, et d'au moins un deuxième plot conducteur sur la face inférieure dudit substrat ; 20 - la solidarisation d'une contreplaque au moins audit deuxième plot conducteur ; - la réalisation d'au moins un évidement traversant l'épaisseur du substrat et débouchant sur le deuxième plot conducteur ; - la réalisation d'un fil conducteur à l'intérieur de l'évidement, ledit fil conducteur reliant le deuxième plot conducteur au premier plot conducteur ; 25 - le remplissage de l'évidement par un matériau isolant, de manière à isoler électriquement le fil conducteur du substrat ; - l'élimination de la portion de fil conducteur à l'extérieur de l'évidement ; - le dépôt d'un point de contact électrique sur la face supérieure, au niveau du fil conducteur, le deuxième plot conducteur formant un autre point de contact électrique ; 30 et - l'élimination de la contreplaque.
En d'autres termes, le procédé de fabrication selon l'invention consiste notamment à réaliser un évidement, à tirer un fil conducteur entre un plot conducteur réalisé sur une face du substrat et un autre plot conducteur réalisé sur une autre face du substrat, et à combler l'évidement d'un matériau pour isoler électriquement le fil conducteur du substrat.
Ce procédé de fabrication simple à mettre en oeuvre, permet d'obtenir un support d'interconnexion électrique (ou «interposer ») dont l'évidement présente une épaisseur de couche isolante assez importante par rapport au diamètre du fil conducteur pour réduire considérablement les capacités parasites. En outre, ce procédé est compatible avec des substrats en silicium et autorise donc des modifications ultérieures du support dans le but d'intégrer ou de réaliser directement des composant de type MEMS dans le support d'interconnexion en silicium. Par ailleurs, le fil conducteur réalisé dans ce procédé de fabrication est d'une continuité certaine et assure donc une conductivité optimale.
L'invention a également pour objet une structure de support d'interconnexion pour 15 circuits intégrés comprenant au moins : - un substrat ; - un évidement débouchant de part et d'autres des faces supérieure et inférieure du substrat ; - un élément conducteur disposé dans l'évidement reliant électriquement des premier et 20 deuxième points de contact électrique disposés respectivement sur les faces supérieure et inférieure du substrat ; et - un volume de matériau isolant disposé autour de l'élément conducteur pour isoler électriquement l'élément conducteur du substrat. Selon l'invention, l'élément conducteur est un fil conducteur présentant une boule 25 de soudure, de préférence de type ball-bonding, à une de ses extrémités.
De préférence, le ratio du diamètre de l'évidement sur le diamètre de l'élément conducteur est supérieur ou égal à 5.
30 Un tel ratio permet de mieux isoler électriquement le fil conducteur du substrat et donc de limiter les capacités parasites.
Brève description des dessins D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est faite ci-après, à titre indicatif et nullement limitatif, en référence aux figures annexées, dans lesquelles : - la figure 1 est une vue schématique de la structure de support d'interconnexion électrique muni de plusieurs connexions électriques traversant ou vias, selon un mode de réalisation de l'invention ; et - les figures 2 à 10 sont des schémas illustrant les étapes du procédé de fabrication d'une structure de support d'interconnexion selon un mode de réalisation de 10 l'invention.
Exposé détaillé d'un mode de réalisation particulier
En référence à la figure 1, une structure de support d'interconnexion électrique (ou 15 « interposera ») selon un mode de réalisation de l'invention comprend notamment : - un substrat 1 qui peut être une tranche, par exemple, de silicium oxydée, comprenant par exemple une couche conductrice 10 interposée entre deux couches diélectriques 11, 12 ; - des évidements 6 débouchant de part et d'autre des faces supérieure AV et inférieure 20 AR du substrat 1, chaque évidement 6 contenant : - un élément conducteur 4 (ou vias) disposé de manière sensiblement verticale et débouchant de part et d'autre des faces du substrat, - ainsi qu'un volume de matériau isolant 5 disposé autour de l'élément conducteur 4 pour isoler électriquement l'élément conducteur 4 du substrat 1, l'ensemble formé par 25 l'élément conducteur 4 et le volume de matériau isolant 5 comblant l'évidement 6 ; et - des premiers et deuxièmes points de contact électrique 23, 24 disposés respectivement sur la face supérieure AV et la face inférieure AR du substrat 1, chaque fil conducteur 4 reliant un des premiers points de contact électrique 23 à un des deuxièmes points de contact électrique 24. 30 Par exemple, le diamètre de l'évidement est égal à 2001um et le fil conducteur peut présenter un diamètre de 20 à 40 µm. De préférence, le ratio du diamètre de l'évidement sur celui de l'élément conducteur est supérieur ou égal à 5. De préférence, le ratio de l'épaisseur de l'isolant sur le diamètre du fil conducteur est supérieur ou égal à 2. Par épaisseur de l'isolant on entend la valeur moyenne de la distance séparant le fil conducteur de la paroi de l'évidement. Dans le cas d'un fil et d'un évidement cylindrique, cette épaisseur moyenne correspond sensiblement à la moitié de la différence des diamètres de l'évidement et du fil. Par exemple, le diamètre de l'évidement est égal à 2001um, et le fil conducteur peut présenter un diamètre de 20 à 40 µm, le volume de matériau isolant occupant le reste de l'espace dans l'évidement. Par exemple, la couche isolante peut présenter une épaisseur moyenne de 80 à 90 µm.
Le procédé de fabrication d'une telle structure de support selon un mode de réalisation, est illustré aux figures 2 à 10, et consiste tout d'abord à réaliser (figure 3) plusieurs premiers plots conducteurs 21 sur la face supérieure AV du substrat 1 (figure 2), et à réaliser plusieurs deuxièmes plots conducteurs 22 sur la face inférieure AR du substrat 1. Par exemple, le substrat 1 peut présenter une couche de silicium de l'ordre de 3001um et des couches d'oxyde de l'ordre de 2µm chacune. De préférence, les premiers plots conducteurs 21 sont disposés en décalage par rapport aux deuxièmes plots conducteurs 22, c'est-à-dire que les premiers plots conducteurs 21 ne sont pas en regard des deuxièmes plots conducteurs 22. Les premiers et deuxièmes plots conducteurs 21, 22 peuvent être réalisés par un dépôt d'une couche métallique sur les faces inférieure AR et supérieure AV du substrat 1, par exemple un alliage Chrome-Or, puis par photolithographie et gravure de ces couches métalliques pour former les premiers et deuxièmes plots conducteurs 21, 22.
En pratique, une contreplaque 3, par exemple un substrat en silicium, est solidarisée (figure 4) aux deuxièmes plots conducteurs 22, ces deuxièmes plots conducteurs 22 se 25 retrouvant entre la contreplaque 3 et la couche diélectrique 12 du substrat 1.
Des évidements 6 débouchant sur les faces inférieure AR et supérieure AV du substrat 1 sont ensuite réalisés (figure 5), par exemple par photolithographie et par gravure ionique réactive profonde (ou DRIE acronyme anglo-saxon pour « Deep Reactive 30 Ion Etching »). Chaque évidement 6 débouche sur un des deuxièmes plots conducteurs 22. Dans un souci de clarté, un seul évidement a été représenté dans les figures 5 à 10.
L'étape suivante consiste à disposer (figure 6) dans chaque évidement 6, un fil conducteur 4 formant l'élément conducteur s'étirant du deuxième plot conducteur 22 associé à l'évidement 6 vers un premier plot conducteur 21. Le fil conducteur 4 peut être un fil d'or de dimensions micrométriques, réalisé selon une technique de report de contact plus connu sous le nom de « wire-bonding » en anglais. En pratique, une extrémité du fil conducteur 4 est soudée au fond de l'évidement 6 sur le deuxième plot conducteur 22, suivant la technique dite du « bail bonding » - technique qui consiste à réaliser initialement par fusion une boule 40 de soudure à une des extrémités du fil, à souder cette boule sur un plot métallique par thermo compression, puis à tirer le fil conducteur 4 à la verticale et à souder son autre extrémité au premier plot conducteur 21. Dans cette réalisation particulière, le diamètre minimal de l'évidement 6 est donc limité par la taille des instruments utilisés pour réaliser le « wire bonding ». Bien évidemment, d'autres techniques, telles que la soudure électrique ou le « wedge-bonding », peuvent également être utilisées pour souder le fil conducteur au fond de l'évidement. Le fil conducteur 4 de chaque évidement 6 est maintenu sensiblement centré entre les parois de l'évidement 6, et un matériau isolant 5 sous forme liquide est versé (figure 7) dans chaque évidement 6 de manière à remplir lesdits évidements et à former une couche permettant d'isoler électriquement le fil conducteur 4 du substrat 1. S'ensuit une étape de durcissement du matériau isolant déposé sous forme liquide, ce durcissement pouvant être obtenu, par exemple, par une polymérisation, un séchage ou une solidification, suivant le type de matériau isolant utilisé. La surface supérieure AV du substrat 1 est ensuite polie (figure 8) de manière à réaliser une coupe du fil conducteur 4, et à éliminer tout résidus sur la surface supérieure AV du substrat 1. Une couche métallique est ensuite déposée sur cette face supérieure AV pour réaliser (figure 9) des premiers points de contact électrique 23 au niveau des fils conducteurs 4.
Enfin, la contreplaque 3 est éliminée (figure 10). La face inférieure AR du substrat 1 est ensuite polie et une couche métallique est déposée sur cette face inférieure AR afin de reprendre les contacts sur les fils conducteurs 4. Par exemple, les deuxièmes points de contact électrique 24 sont réalisés sur la face inférieure AR du substrat 1 par photolithogravure de la couche métallique.
Il ressort de ce qui précède que le procédé de fabrication de l'invention permet d'obtenir une structure de support d'interconnexion compact présentant des capacités parasites négligeables, ainsi que des vias de faible résistivité. En outre, ce procédé de fabrication évite l'apparition de bulle d'air, rendant la structure d'interconnexion ainsi réalisée plus fiable, offrant ainsi un meilleur taux de fabrication. Le procédé de fabrication de l'invention est donc moins coûteux et plus aisé. En outre, ce procédé peut être mis en oeuvre dans une fabrication de masse, ce qui réduit les coûts de production.
L'utilisation de cette structure autorise la connexion de circuits de technologies différentes et permet notamment d'augmenter la densité d'intégration des circuits intégrés. Les composants ou produits intégrant cette structure de support fabriquée selon le procédé de l'invention peuvent donc être plus compact. En outre, les longueurs d'interconnexion électrique entre les circuits étant réduites, la vitesse de transmission des signaux est améliorée.

Claims (3)

  1. REVENDICATIONS1. Procédé de fabrication d'une structure de support d'interconnexion pour circuits intégrés, caractérisé en ce qu'il comprend au moins : - la réalisation d'au moins un premier plot conducteur (21) sur la face supérieure (AV) d'un substrat (1), et d'au moins un deuxième plot conducteur (22) sur la face inférieure (AR) dudit substrat (1) ; - la solidarisation d'une contreplaque (3) audit deuxième plot conducteur (22) ; - la réalisation d'au moins un évidement (6) traversant l'épaisseur du substrat (1) et 10 débouchant sur le deuxième plot conducteur (22) ; - la réalisation d'un fil conducteur (4) à l'intérieur de l'évidement (6), ledit fil conducteur (4) reliant le deuxième plot conducteur (22) au premier plot conducteur (21) ; - le remplissage de l'évidement (6) par un matériau isolant (5), de manière à isoler 15 électriquement le fil conducteur (4) du substrat (1) ; - l'élimination de la portion de fil conducteur (4) à l'extérieur de l'évidement (6) ; - le dépôt d'un point de contact électrique sur la face supérieure (AV) au niveau du fil conducteur (4), le deuxième plot conducteur (22) formant un autre point de contact électrique ; et 20 - l'élimination de la contreplaque (3).
  2. 2. Structure de support d'interconnexion pour circuits intégrés comprenant au moins : - un substrat (1) ; 25 - un évidement (6) débouchant de part et d'autres des faces supérieure (AV) et inférieure (AR) du substrat (1) ; - un élément conducteur (4) disposé dans l'évidement (6) reliant électriquement des premier et deuxième points de contact électrique (23, 24) disposés respectivement sur la face supérieure (AV) et inférieure (AR) du substrat (1) ; et 30 - un volume de matériau isolant (5) disposé autour de l'élément conducteur (4) pour isoler électriquement l'élément conducteur (4) du substrat (1), caractérisé en ce que l'élément conducteur (4) est un fil conducteur présentant une boule (40) de soudure à une de ses extrémités.
  3. 3. Structure de support d'interconnexion selon la revendication 2, caractérisé en ce que le ratio du diamètre de l'évidement (6) sur le diamètre de l'élément conducteur (4) est supérieur ou égal à 5.5
FR1051551A 2010-03-04 2010-03-04 Structure de support d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant Expired - Fee Related FR2957191B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1051551A FR2957191B1 (fr) 2010-03-04 2010-03-04 Structure de support d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1051551A FR2957191B1 (fr) 2010-03-04 2010-03-04 Structure de support d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant

Publications (2)

Publication Number Publication Date
FR2957191A1 true FR2957191A1 (fr) 2011-09-09
FR2957191B1 FR2957191B1 (fr) 2012-12-28

Family

ID=42735655

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1051551A Expired - Fee Related FR2957191B1 (fr) 2010-03-04 2010-03-04 Structure de support d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant

Country Status (1)

Country Link
FR (1) FR2957191B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015184153A1 (fr) * 2014-05-29 2015-12-03 Invensas Corporation Composant à faible cte comprenant des interconnexions par soudure de fils
CN114695304A (zh) * 2020-12-28 2022-07-01 华雅应用材料股份有限公司 衬底结构及电子装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260791A1 (en) * 2004-05-12 2005-11-24 Kulicke And Soffa Investments, Inc. Integrated ball and via package and formation process
US20060281294A1 (en) * 2002-12-20 2006-12-14 Fujikura Ltd. Method of forming a penetration electrode and substrate having a penetration electrode
JP2007157771A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Ind Co Ltd プリント配線基板及びその導通形成方法
US20070246819A1 (en) * 2006-04-24 2007-10-25 Micron Technology, Inc. Semiconductor components and systems having encapsulated through wire interconnects (TWI) and wafer level methods of fabrication
US20090127667A1 (en) * 2007-11-21 2009-05-21 Powertech Technology Inc. Semiconductor chip device having through-silicon-via (TSV) and its fabrication method
US20090145649A1 (en) * 2007-11-29 2009-06-11 Shinko Electric Industries Co., Ltd. Multi-layered wiring substrate, method for producing the same, and semiconductor device
US20090321124A1 (en) * 2008-06-25 2009-12-31 Yutaka Kumano Semiconductor device and manufacturing process thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060281294A1 (en) * 2002-12-20 2006-12-14 Fujikura Ltd. Method of forming a penetration electrode and substrate having a penetration electrode
US20050260791A1 (en) * 2004-05-12 2005-11-24 Kulicke And Soffa Investments, Inc. Integrated ball and via package and formation process
JP2007157771A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Ind Co Ltd プリント配線基板及びその導通形成方法
US20070246819A1 (en) * 2006-04-24 2007-10-25 Micron Technology, Inc. Semiconductor components and systems having encapsulated through wire interconnects (TWI) and wafer level methods of fabrication
US20090127667A1 (en) * 2007-11-21 2009-05-21 Powertech Technology Inc. Semiconductor chip device having through-silicon-via (TSV) and its fabrication method
US20090145649A1 (en) * 2007-11-29 2009-06-11 Shinko Electric Industries Co., Ltd. Multi-layered wiring substrate, method for producing the same, and semiconductor device
US20090321124A1 (en) * 2008-06-25 2009-12-31 Yutaka Kumano Semiconductor device and manufacturing process thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015184153A1 (fr) * 2014-05-29 2015-12-03 Invensas Corporation Composant à faible cte comprenant des interconnexions par soudure de fils
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US10032647B2 (en) 2014-05-29 2018-07-24 Invensas Corporation Low CTE component with wire bond interconnects
US10475726B2 (en) 2014-05-29 2019-11-12 Invensas Corporation Low CTE component with wire bond interconnects
CN114695304A (zh) * 2020-12-28 2022-07-01 华雅应用材料股份有限公司 衬底结构及电子装置

Also Published As

Publication number Publication date
FR2957191B1 (fr) 2012-12-28

Similar Documents

Publication Publication Date Title
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
EP2192612A2 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP3702323B1 (fr) Dispositif comportant un canal fluidique muni d'au moins un systeme micro ou nanoelectronique et procede de realisation d'un tel dispositif
EP3579286B1 (fr) Puce photonique traversée par un via
CA2866388C (fr) Procede de fabrication d'un capteur de pression et capteur correspondant
EP2608253B1 (fr) Via TSV doté d'une structure de libération de contraintes et son procédé de fabrication
FR2936359A1 (fr) Connexion par emboitement de deux inserts soudes.
FR2968130A1 (fr) Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
FR2998710A1 (fr) Procede ameliore de realisation d'une structure pour l'assemblage de dispositifs microelectroniques
FR2767223A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
EP3182450A1 (fr) Dispositif d'inductance et son procédé de fabrication
FR2957191A1 (fr) Structure de support d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant
FR2860779A1 (fr) Procede de fabrication d'un capteur micromecanique et capteur obtenu
EP2162908B1 (fr) Procédé de réalisation d'un dispositif électronique reconstitué et dispositif électronique reconstitué correspondant
FR2925980A1 (fr) Plot de contact electrique
EP1557394B1 (fr) Dispositif et procédé pour assurer l'herméticité d'une cavité dans laquelle débouche un passage
FR2928225A1 (fr) Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur.
EP3031775B1 (fr) Procede de realisation d'une connexion electrique dans un via borgne
FR2901636A1 (fr) Connecteur a vias isoles
EP2278613B1 (fr) Via de connexion électrique tubulaire constitué de plusieurs vias conducteurs élémentaires
FR3009649A1 (fr) Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques
FR3166783A1 (fr) Procédé de fabrication d’une structure d’interconnexion électrique haute densité
EP3551574B1 (fr) Réduction de capacités parasites dans un dispositif microélectronique
FR3161506A1 (fr) Puce électronique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

ST Notification of lapse

Effective date: 20251105