FR2960701A1 - Procede de fabrication de composants semi-conducteurs et composants ainsi obtenus - Google Patents

Procede de fabrication de composants semi-conducteurs et composants ainsi obtenus Download PDF

Info

Publication number
FR2960701A1
FR2960701A1 FR1154414A FR1154414A FR2960701A1 FR 2960701 A1 FR2960701 A1 FR 2960701A1 FR 1154414 A FR1154414 A FR 1154414A FR 1154414 A FR1154414 A FR 1154414A FR 2960701 A1 FR2960701 A1 FR 2960701A1
Authority
FR
France
Prior art keywords
conductive film
semiconductor
adhesive layer
chips
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1154414A
Other languages
English (en)
Other versions
FR2960701B1 (fr
Inventor
Mathias Bruendel
Frieder Haag
Ulrike Scholz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of FR2960701A1 publication Critical patent/FR2960701A1/fr
Application granted granted Critical
Publication of FR2960701B1 publication Critical patent/FR2960701B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/042—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Procédé de fabrication de composants semi-conducteurs, consistant à fixer un film conducteur (14) sur un support pour y coller des puces semi-conductrices (18, 20) avec une couche d'adhésif (16). La surface active des puces (18, 20) munie des contacts de branchement (22), se trouve sur le côté tourné vers le film conducteur (14). On effectue le surmoulage des puces (18, 20) collées au film conducteur (14) avec une masse moulée (26) et on détache le film (14) avec une puce (18, 20) surmoulée par rapport au support. La couche adhésive (16) est structurée pour que les contacts de branchement (22) ne soient pas couverts par la couche adhésive (16) et par la masse moulée (26).

Description

1 Domaine de l'invention La présente invention se rapporte à un procédé de fabrication de composants semi-conducteurs comprenant les étapes suivantes : - fixer un film conducteur sur un support, - coller des puces semi-conductrices sur le film conducteur en utilisant une couche d'adhésif, * la surface active des puces semi-conductrices munies des contacts de branchement, étant sur le côté des puces tourné vers le film, - surmouler les puces collées sur le film conducteur avec une masse moulée, et - détacher le film conducteur avec les puces surmoulées par rapport au support.
L'invention se rapporte également à des composants semi-conducteurs comprenant : - au moins une puce semi-conductrice ayant des contacts de branchement au niveau de sa surface active, - un emballage moulé dans lequel au moins une puce semi- conductrice est intégrée dans la masse moulée de façon qu'au moins les contacts de branchement restent dégagés, et - un câblage pour relier des contacts de branchement d'au moins une puce semi-conductrice. Etat de la technique Dans l'électronique grand-public (encore appelée électronique CE), les composants micro-électroniques (circuit intégré IC) pour l'emballage de premier niveau, sont en général installés sur un châssis conducteur (Quad Flat Pack No Lead; QFN) ou un substrat de laminat (Leadless Grid Array; LGA ou Bali Grid Array. BGA), de façon juxtaposée ou côte à côte et les branchements se font à l'aide de films de liaison ou en technique dite de "puce retournée". Après le montage des puces, on enrobe par injection le châssis conducteur ou le substrat de laminat avec une masse moulée encore appelée masse pressée et on sépare les différents éléments en sciant. Ces montages sont ensuite
2 soudés sur la plaque de circuit de second niveau par le procédé de soudage à la vague. Les boîtiers appelés "sans conducteurs" tels que les boîtiers LGA ou QFN, remplacent de plus en plus les boîtiers équipés de pattes, tels que les circuits SOIC (Small Outline Integrated) ou les circuits PLCC (Plastic Leaded Chip Carrier). La technique LGA est un procédé de conditionnement en série à partir de fixations de moule, de films de liaison et de moules encore appelés injection à la presse. Il faut relativement beaucoup de place dans l'emballage pour les liaisons par les films. Dans le développement de la miniaturisation, a développé de nouvelles propositions d'emballage pour la micro-électronique. Dans le procédé "Embedded Wafer Level Bali Grid Array", les puces sont utilisées selon le procédé "prendre et placer" avec la surface active tournée vers le bas, pour être munies d'un film adhésif double face et ensuite surmoulée. On obtient ainsi une plaquette composite ou plaquette reconfigurée sous la forme d'une plaquette de matière plastique de préférence sous la forme d'une plaquette intégrant les puces. Cette plaquette de matière plastique est ensuite enlevée du support de sorte que les branchements des puces sont dégagés. On effectue ensuite le câblage. Pour le câblage, on utilise les techniques usuelles des couches minces et les matériaux correspondants. Les pattes de branchement encore appelées contacts de branchement de la plaquette composite, sont ensuite munies de bosses de soudage. Les composants sont dégagés de la plaquette composite par sciage. Le document DE 10 2007 020 656 Al décrit une pièce avec des puces semi-conductrices et un procédé de fabrication d'une telle pièce. Le procédé de fabrication comprend les étapes consistant à utiliser au moins deux puces semi-conductrices ayant une première et une seconde surface, à installer les puces semi-conductrices avec la première surface sur le côté supérieur d'une plaque de support, puis à mettre en place la couche électroconductrice au niveau de la seconde surface supérieure et ensuite appliquer une masse coulée sur la couche électroconductrice.35
3 Exposé et avantages de l'invention La présente invention a pour objet un procédé du type défini ci-dessus, caractérisé en ce qu'on réalise la structure de la couche adhésive pour qu'au moins les contacts de branchement de la puce semi-conductrice ne soient pas couverts par la couche d'adhésif, on par la masse moulée. L'invention a également pour objet un composant semi-conducteur du type défini ci-dessus, caractérisé en ce que le câblage comprend un film conducteur structuré et à l'aide d'une couche adhésive structurée couvrant au moins en partie la surface active, à laquelle est fixée au moins une puce semi-conductrice, - la couche adhésive est structurée pour au moins ne pas couvrir les contacts de branchement des puces semi-conductrices. Le procédé de fabrication de composants semi- s conducteurs tel que défini ci-dessus et les composants semi-conducteurs résultant d'un tel procédé comme défini ci-dessus, constituent un emballage de puces miniaturisées à l'extrême et ayant l'avantage que la surface sensible de la puce est protégée directement après le moulage contre les influences de l'environnement et la 20 contamination. De plus, ces composants offrent une alternative économique à la technique des films minces qui nécessitent l'utilisation de salles blanches. En même temps, il est possible d'assurer de manière simple un accès à la puce intégrée pour les milieux. L'invention repose sur le principe que la surface sensible 25 d'une puce peut se protéger simplement en appliquant un film conducteur sur le support qui reçoit provisoirement la puce semi-conductrice et on colle la puce semi-conductrice avec sa surface active tournée vers le bas, c'est-à-dire tournée vers le film conducteur, à l'aide d'une couche adhésive structurée sur le film conducteur. Comme on 30 utilise une couche adhésive structurée, on peut laisser les pattes de branchement ou les zones sensibles de la puce, dégagées de l'adhésif. La puce collée sur le film conducteur est surmoulée. Puis, on enlève le film conducteur avec la puce surmoulée du support. La surface active libre de la masse moulée de la puce est complètement couverte par le 35 film conducteur ce qui évite tout risque de salir à ce niveau la surface
4 de la puce. Dans ce contexte l'expression "collage" signifie une liaison avec une matière fluide. De préférence, après avoir détaché du substrat, on réalise le contact pour la liaison du film conducteur avec les contacts de branchement de la puce semi-conductrice et on met ensuite en structure le film conducteur avant de séparer les différents composants semi-conducteurs. Selon une caractéristique préférentielle de l'invention, on fixe le film conducteur avec une couche adhésive sur le support. La couche adhésive est une couche adhésive amovible ne laissant pas de résidu. L'enlèvement de la couche adhésive peut se faire de manière thermique ou, si l'on utilise un support transparent, par rayonnement UV. La couche adhésive structurée pour fixer la puce semi- conductrice sur le film conducteur peut être appliquée sur le film conducteur ou sur la puce semi-conductrice de la combinaison, c'est-à-dire avant de séparer les puces. L'application de l'adhésif est ainsi un procédé exécuté en parallèle beaucoup plus rapide et ainsi plus économique que l'application séquentielle d'adhésif.
L'application structurée de la couche adhésive peut se faire par sérigraphie. Il est également possible d'utiliser des adhésifs photostructurés sur lesquels on applique d'abord l'adhésif, puis on réalise la structure. Dans tous les cas, la couche d'adhésif entre le film conducteur et la surface de la puce, est structurée avant que la puce ne soit fixée sur le film conducteur pour éviter une mise en structure ultérieure de l'adhésif, par exemple avec un laser qui risquerait d'endommager la puce semi-conductrice. Pour structurer les chemins conducteurs, on peut utiliser les procédés de lithographie connus en technique des plaques de circuit.
La mise en structure de la couche adhésive a plusieurs objectifs. D'une part, les pattes de branchement de la puce sont dégagées de l'adhésif. Ainsi, ultérieurement, il sera plus simple de faire la mise en contact du film conducteur avec les pattes de branchement. D'autre part, les zones sensibles de la puce semi-conductrice restent ouvertes.
Dessins Un procédé de réalisation de composants semi-conducteurs selon l'invention ainsi qu'un semi-conducteur ainsi réalisé seront décrits ci-après à titre d'exemple dans les dessins annexés dans lesquels : - la figure 1 est une vue en coupe d'une première étape de fabrication d'un mode de réalisation d'un composant selon l'invention, - la figure 2 est une vue en coupe de la seconde étape de fabrication du mode de réalisation du composant selon l'invention, - la figure 3 est une vue en coupe de la troisième étape de fabrication du mode de réalisation du composant selon l'invention, - la figure 4 est une vue en coupe de la quatrième étape du procédé de fabrication d'un composant selon l'invention, - la figure 5 est une vue en coupe de la cinquième étape du procédé de fabrication d'un mode de réalisation d'un composant selon l'invention. Description de modes de réalisation de l'invention Dans les différentes figures, on utilisera les mêmes références pour désigner les mêmes composants ou des composants de même fonction. La figure 1 est une vue en coupe d'une première étape du procédé de fabrication selon un exemple de réalisation préférentiel de l'invention. Selon cet exemple de réalisation préférentiel de l'invention, on applique d'abord une couche d'adhésif 12 sur une plaque de support 10. La couche d'adhésif 12 est amovible sans laisser de résidu. La figure 1 montre la plaque de support 10 munie de la couche adhésive 12. La figure 2 est une vue en coupe de la seconde étape du procédé de fabrication selon un exemple de réalisation préférentiel de l'invention. Selon l'exemple de réalisation préférentiel, on fixe un film de cuivre 14 par la couche adhésive 12 sur la plaque de support 10. La plaque de support 10 a de préférence la forme d'une plaquette, mais peut également avoir d'autres formes. 5
6 Selon l'étape suivante, on applique une couche d'adhésif 16 sur une plaquette semi-conductrice et on réalise la structure appropriée. Pour cela, l'adhésif se structure de préférence par photogravure. En variante, il est également possible d'appliquer l'adhésif par un procédé de sérigraphie. L'adhésif est structuré pour laisser dégagées les pattes de branchement et les zones sensibles des puces placées sur la plaquette. Ensuite, on divise la plaquette semi-conductrice pour obtenir les différentes puces semi-conductrices. En variante à l'application de l'adhésif sur la plaquette semi-conductrice, il est également possible d'appliquer l'adhésif sur le film de cuivre 14. La figure 3 est une vue en coupe de la troisième étape du procédé de fabrication selon l'exemple de réalisation préférentiel de l'invention.
Après avoir séparé les puces semi-conductrice 18 et 20, on les colle à l'aide de la couche adhésive structurée 16 sur le film de cuivre 14 pour que la face avec les pattes de branchement 22, soit tournée vers le film 14 mais sans être en contact électrique. La figure 3 montre deux puces 18, 20 collées par la couche d'adhésif structurée 16 sur le film 14 fixé au support. Il s'agit dans le présent exemple, de puces différentes provenant de plaquettes différentes qui ont été toutes préparées selon le procédé de l'invention. La puce 18 est un circuit intégré dédié (circuit ASCIC). La puce 20 est un capteur ayant une zone sensible 24. On installe de cette manière des puces correspondant à un module sur une plaquette reconfigurée. Toutefois, le procédé selon l'invention permet également de fabriquer des plaquettes reconfigurées avec une seule sorte de puces. Après avoir collé les puces 18 et 20 sur le film de cuivre 14, on effectue un surmoulage avec une masse 26. Cela peut se faire par un procédé de compression, d'application d'un film ou de moulage par transfert. Le choix du procédé de moulage et le choix du format de traitement, peuvent être accordés de manière souple l'un à l'autre. La figure 4 est une vue en coupe de la quatrième étape du procédé de fabrication selon l'exemple de réalisation préférentiel de l'invention.
7 La figure 4 montre la plaquette reconfigurée après avoir enlevé la plaque de support 10. Les puces 18 et 20 sont maintenant intégrées dans la masse moulée 26 et la face inférieure est couverte par le film de cuivre 14.
La figure 5 montre une vue en coupe de la cinquième étape du procédé de fabrication selon l'exemple de réalisation préférentiel de l'invention. Après avoir détaché la plaquette reconfigurée de la plaque de support 10, on ouvre les zones du film de cuivre 14 dans lesquelles on veut réaliser un contact traversant 28 avec les pattes de branchement 22 des puces 18 et 20 ; cela se fait de manière préférentielle par lithographie et lithogravure ; on réalise la liaison conductrice par les contacts traversants 28 vers les pattes. Ensuite, on réalise la structure du film de cuivre 14 pour former les chemins conducteurs ou les pattes externes ainsi que dégager les zones sensibles 24 pour l'accès des milieux. La surface métallique est en outre munie d'une surface appropriée, par exemple susceptible d'être soudée et les autres zones seront passivées, par exemple avec un vernis antisoudure. Suivant l'application, les pattes de cuivre, structurées, seront munies de billes de soudure 30 ou utilisées comme branchement LGA. Ensuite, on subdivise la plaquette reconfigurée selon les lignes en trait interrompu, tracées à la figure 5, pour obtenir les différents composants. Cela peut se faire par sciage, découpe au laser, découpe au jet d'eau ou des techniques analogues de découpe.
Le composant semi-conducteur selon l'exemple de réalisation préférentiel de l'invention est ici un module de capteur avec une puce ASCIC 18 et une puce de capteur 20, intégrées dans la masse moulée 26 et reliées électriquement par le film de cuivre 14 structuré. Les puces 18 et 20 sont en outre reliées par le film conducteur structuré 14 muni de billes de soudure 30. La présente invention s'applique d'une manière particulièrement avantageuse à des modules de capteur multifonction pour des applications à l'électronique grand-public par exemple des applications de téléphonie mobile, des assistants personnels numériques (PDA), les petits ordinateurs, etc.., nécessitant un 5 8 emballage économique avec des composants miniaturisés à l'extrême. Mais l'invention n'est pas limitée à de telles puces de capteur et peut s'appliquer en principe à n'importe quel type de puces semi-conductrices. lo NOMENCLATURE
10 plaque de support 12 couche d'adhésif 14 film de cuivre 16 couche d'adhésif 18 puce semi-conductrice 20 puce semi-conductrice 22 patte de branchement io 23 zone sensible 26 masse moulée 30 bille de soudure 15

Claims (1)

  1. REVENDICATIONS1 °) Procédé de fabrication de composants semi-conducteurs comprenant les étapes suivantes : - fixer un film conducteur (14) sur un support (10), - coller des puces semi-conductrices (18, 20) sur le film conducteur (14) en utilisant une couche d'adhésif (16), * la surface active des puces semi-conductrices (18, 20) munies des contacts de branchement (22), étant sur le côté des puces (18, 20) tourné vers le film (14), - surmouler les puces collées sur le film conducteur (14) avec une masse moulée (26), et - détacher le film conducteur (14) avec les puces surmoulées (18, 20) par rapport au support (10), procédé caractérisé en ce qu' - on réalise la structure de la couche adhésive (16) pour qu'au moins les contacts de branchement (22) de la puce semi-conductrice (18, 20) ne soient pas couverts par la couche adhésive (16), ou par la masse moulée (26). 2°) Procédé selon la revendication 1, caractérisé en ce que le film conducteur (14) est un film métallique, notamment un film de cuivre. 3°) Procédé selon la revendication 1, caractérisé en ce que le film conducteur (14) est fixé au support (10) à l'aide d'une couche adhésive (12). 4°) Procédé selon la revendication 1, caractérisé en ce que le film conducteur (14) est muni d'une couche adhésive structurée (16). 5°) Procédé selon la revendication 1, caractérisé en ce que 11 la plaquette comportant les puces semi-conductrices, est munie de la couche adhésive (16) structurée avant de séparer les puces. 6°) Procédé selon la revendication 1, caractérisé en ce qu' après avoir détaché le support (10), on réalise les contacts (28) pour relier le film conducteur (14) aux contacts de branchement (22) des puces semi-conductrices (18, 20). 7°) Procédé selon la revendication 6, caractérisé en ce qu' on réalise la structure du film conducteur (14), après avoir réalisé les contacts (22). 8°) Procédé selon la revendication 7, caractérisé en ce qu' on sépare les composants semi-conducteurs, après avoir réalisé la structure du film conducteur (14). 9°) Composant semi-conducteur comprenant : - au moins une puce semi-conductrice (18, 20) ayant des contacts de branchement (22) au niveau de sa surface active, - un emballage moulé (26) dans lequel au moins une puce semi- conductrice (18, 20) est intégrée dans la masse moulée de façon qu'au moins les contacts de branchement (22) restent dégagés, et - un câblage pour relier des contacts de branchement (22) d'au moins une puce semi-conductrice (18, 20), composant semi conducteur caractérisé en ce que - le câblage comprend un film conducteur structuré (14) et à l'aide d'une couche adhésive (16) structurée couvrant au moins en partie la surface active à laquelle est fixée au moins une puce semi-conductrice (18, 20), - la couche adhésive (16) est structurée pour au moins ne pas couvrir les contacts de branchement (22) des puces semi-conductrices (18, 20). 12 10°) Composant semi-conducteur selon la revendication 9, caractérisé en ce que la puce semi-conductrice est un capteur (20). 11 °) Composant semi-conducteur selon la revendication 9, caractérisé en ce que la couche adhésive structurée (16) comporte des dégagements pour les zones sensibles (24) du capteur (20). 12°) Composant semi-conducteur selon la revendication 9, caractérisé en ce que l'emballage moulé (26) comporte au moins une autre puce semi-conductrice (18) reliée électriquement à la puce semi-conductrice (20) par le film conducteur structuré (14). 20
FR1154414A 2010-06-01 2011-05-20 Procede de fabrication de composants semi-conducteurs et composants ainsi obtenus Expired - Fee Related FR2960701B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010029550.7A DE102010029550B4 (de) 2010-06-01 2010-06-01 Verfahren zur Herstellung von Halbleiter-Bauelementen

Publications (2)

Publication Number Publication Date
FR2960701A1 true FR2960701A1 (fr) 2011-12-02
FR2960701B1 FR2960701B1 (fr) 2016-12-16

Family

ID=44924766

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1154414A Expired - Fee Related FR2960701B1 (fr) 2010-06-01 2011-05-20 Procede de fabrication de composants semi-conducteurs et composants ainsi obtenus

Country Status (5)

Country Link
US (1) US8759988B2 (fr)
CN (1) CN102270589B (fr)
DE (1) DE102010029550B4 (fr)
FR (1) FR2960701B1 (fr)
TW (1) TWI575622B (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230894B2 (en) 2012-05-02 2016-01-05 Infineon Technologies Ag Methods for manufacturing a chip package
US9385075B2 (en) 2012-10-26 2016-07-05 Infineon Technologies Ag Glass carrier with embedded semiconductor device and metal layers on the top surface
WO2017101037A1 (fr) 2015-12-16 2017-06-22 Intel Corporation Circuit intégré pré‐moulé actif de composants passifs pour miniaturiser un système sous boîtier
DE102018200140A1 (de) * 2018-01-08 2019-07-11 Robert Bosch Gmbh Umweltsensor, Umweltsensorzwischenprodukt und Verfahren zum Herstellen einer Vielzahl von Umweltsensoren
CN113436979B (zh) * 2021-06-15 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法
CN113611616B (zh) * 2021-07-29 2023-12-26 矽磐微电子(重庆)有限公司 半导体封装方法
EP4138525A1 (fr) * 2021-08-17 2023-02-22 Airbus S.A.S. Procédé de fabrication d'un panneau à électronique intégrée

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027294A1 (en) * 2000-07-21 2002-03-07 Neuhaus Herbert J. Electrical component assembly and method of fabrication
US7304362B2 (en) * 2002-05-20 2007-12-04 Stmicroelectronics, Inc. Molded integrated circuit package with exposed active area
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US8258624B2 (en) * 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8696917B2 (en) * 2009-02-09 2014-04-15 Edwards Lifesciences Corporation Analyte sensor and fabrication methods

Also Published As

Publication number Publication date
CN102270589A (zh) 2011-12-07
FR2960701B1 (fr) 2016-12-16
DE102010029550B4 (de) 2019-08-22
US8759988B2 (en) 2014-06-24
US20110291301A1 (en) 2011-12-01
DE102010029550A1 (de) 2011-12-01
CN102270589B (zh) 2016-11-02
TWI575622B (zh) 2017-03-21
TW201201298A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
FR2960701A1 (fr) Procede de fabrication de composants semi-conducteurs et composants ainsi obtenus
US7345349B2 (en) Solid state imaging device and producing method thereof
US10763185B2 (en) Packaged semiconductor components having substantially rigid support members
CN101681886B (zh) 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
TWI541951B (zh) 積體電路結構及其形成方法
JP2010534936A (ja) 積層型ダイパッケージ用の金属リードを含む、金属リードを有するマイクロ電子ダイパッケージ、ならび関連するシステムおよび方法
WO1994025987A1 (fr) Procede d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procede et application a l'interconnexion de pastilles en trois dimensions
US8872335B2 (en) Electronic device and method of manufacturing same
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
FR2798226A1 (fr) Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu
US7858446B2 (en) Sensor-type semiconductor package and fabrication method thereof
TWI482271B (zh) 一種具有雙層基板之影像感測器封裝結構及方法
EP3477698B1 (fr) Circuit intégré en boîtier qfn
TWI242819B (en) Method for manufacturing chip on glass type image sensor and structure of the same
US7696008B2 (en) Wafer-level chip packaging process and chip package structure
KR20050100071A (ko) 영상 감지기의 웨이퍼 레벨 패키징 방법
US20080087975A1 (en) Chip package and chip packaging method
TW201246424A (en) Substrate cleaning apparatus and substrate cleaning method
FR2740609A1 (fr) Boitier de circuit integre a matrice de billes
FR2703828A1 (fr) Nouvel assemblage de circuits intégrés à dissipateur thermique.
FR2894385A1 (fr) Procede de reparation de module microelectronique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLSC Publication of the preliminary search report

Effective date: 20160318

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

ST Notification of lapse

Effective date: 20220105