FR2980302A1 - Procede de protection d'une couche d'un empilement vertical et dispositif correspondant - Google Patents

Procede de protection d'une couche d'un empilement vertical et dispositif correspondant Download PDF

Info

Publication number
FR2980302A1
FR2980302A1 FR1158341A FR1158341A FR2980302A1 FR 2980302 A1 FR2980302 A1 FR 2980302A1 FR 1158341 A FR1158341 A FR 1158341A FR 1158341 A FR1158341 A FR 1158341A FR 2980302 A1 FR2980302 A1 FR 2980302A1
Authority
FR
France
Prior art keywords
free face
vertical stack
intermediate layer
layer
protective material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1158341A
Other languages
English (en)
Inventor
Michel Marty
Didier Dutartre
Sebastien Jouan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Priority to FR1158341A priority Critical patent/FR2980302A1/fr
Priority to US13/622,573 priority patent/US8975730B2/en
Publication of FR2980302A1 publication Critical patent/FR2980302A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Dispositif, et procédé de fabrication correspondant, comprenant un empilement vertical comportant une couche intermédiaire (CU) disposée entre une région inférieure et une région supérieure, ladite couche intermédiaire étant prolongée par une couche protectrice, ledit empilement vertical possédant une face libre latérale sur laquelle débouchent la région inférieure, la région supérieure et la couche protectrice.

Description

B11-1597FR 1 PROCEDE DE PROTECTION D'UNE COUCHE D'UN EMPILEMENT VERTICAL ET DISPOSITIF CORRESPONDANT L'invention concerne la microélectronique et plus particulièrement la protection de couches débouchant sur des faces latérales au sein de supports semi-conducteurs. Les plaques utilisées en microélectronique comprennent généralement des bords biseautés (ou chanfreinés) à leurs périphéries. Lors de l'assemblage de deux plaques de ce type, par exemple pour réaliser des circuits intégrés tridimensionnels ou des dispositifs imageurs à illumination face arrière, les parties périphériques biseautées ne sont pas maintenues. Un amincissement d'une des deux plaques après l'assemblage peut provoquer une fracture des parties périphériques biseautées non maintenues. Il a donc été proposé de découper (ou détourer) mécaniquement la partie périphérique biseautée d'au moins une des deux plaques préalablement à l'étape d'amincissement. A cet effet, on pourra se référer à la demande de brevet français FR2860842, qui décrit un procédé de détourage de plaque. De manière classique, afin d'augmenter le nombre de circuits intégrés réalisés au sein d'une même plaque, des circuits intégrés sont fabriqués jusqu'en périphérie des plaques, généralement jusqu'à 3 millimètres du bord de la plaque. La mise en oeuvre d'une étape de découpe des parties périphériques biseautées peut mettre à nu un ou plusieurs niveaux de métallisation des circuits intégrés d'une plaque. Ces niveaux de métallisation comprennent généralement du cuivre, et de manière classique, le cuivre mis à nu peut contaminer les équipements dans lesquels des étapes de fabrication seront mises en oeuvre ou le substrat semi-conducteur lui-même. Il a donc été proposé de protéger les parois obtenues après une étape de découpe des parties périphériques biseautées. Il a notamment été proposé de déposer une couche conforme de matériau isolant sur la surface non assemblée et sur les parois obtenues. Cette solution a pour inconvénient de recouvrir des couches de matériau ne nécessitant pas de protection, et des contraintes mécaniques peuvent provoquer des défauts.
Il a également été proposé de former des protections latérales selon un procédé bien connu de l'homme du métier permettant d'obtenir des espaceurs (« spacer » en langue anglaise), habituellement disposés autour des grilles des transistors. Ces protections ne sont situées que sur les parties périphériques découpées des plaques. Cette solution a pour inconvénient de ne pouvoir être réalisée que sur des bords découpés sensiblement verticaux, c'est-à-dire perpendiculaire au plan de la plaque alors que les bords découpés présentent généralement une pente. Selon un mode de mise en oeuvre et de réalisation, il est proposé d'améliorer la protection d'une couche d'un empilement vertical. Selon un aspect, il est proposé un procédé comprenant : - un retrait d'une partie d'un empilement vertical comportant une couche intermédiaire disposée entre une région inférieure et une région supérieure de façon à dégager pour ledit empilement au moins une face libre latérale sur laquelle débouchent ladite région inférieure, ladite région supérieure, et la couche intermédiaire, - une formation d'une cavité dans la couche intermédiaire s'étendant depuis ladite face libre, - un dépôt conforme et continu d'un matériau de protection sur ladite face libre et dans la cavité, - un retrait de la portion de matériau de protection située sur ladite face libre. On obtient ainsi une protection de la couche intermédiaire par le matériau de protection disposée uniquement au voisinage de la face libre et au niveau de la couche intermédiaire. En d'autres termes, le matériau de protection remplace la couche intermédiaire au moins au voisinage de la face libre. Par ailleurs, le retrait de la portion de matériau de protection située sur ladite face libre permet de limiter les défauts pouvant apparaître lorsque le matériau de protection est en contact avec d'autres couches ne nécessitant pas de protection. L'homme du métier saura choisir le matériau de protection en fonction des propriétés de protection électriques et mécaniques désirées. A titre d'exemple on peut choisir un matériau diélectrique. On peut déposer une épaisseur de matériau de protection supérieure ou égale à la moitié de l'épaisseur de la couche intermédiaire. En effet, un dépôt conforme et continu d'une épaisseur supérieure ou égale à la moitié de l'épaisseur de la couche intermédiaire permet de combler totalement la cavité formée dans la couche intermédiaire. On empêche ainsi l'encapsulation d'air et la couche est d'avantage protégée lors du retrait du matériau de protection sur la face libre.
Avantageusement, la formation de la cavité dans la couche intermédiaire comprend une gravure chimique sélective. Ainsi, la gravure de la couche intermédiaire ne nécessite pas de masque de gravure réalisé par une étape de photolithographie. Une gravure sélective retirera une certaine quantité de matériau de la couche intermédiaire depuis la face libre et ce sans graver les couches comportant des matériaux différents. L'empilement vertical peut comporter, entre la région inférieure et la région supérieure, une pluralité de couches intermédiaires séparées respectivement par des régions séparatrices, ledit procédé pouvant comprendre : - un retrait d'une partie de l'empilement vertical de façon à dégager pour ledit empilement au moins une face libre sur laquelle débouchent lesdites couches intermédiaires et les régions séparatrices, - une formation d'une cavité dans chaque couche intermédiaire s'étendant depuis ladite face libre, - un dépôt conforme et continu d'un matériau de protection sur ladite face libre et dans chaque cavité, - un retrait de la portion de matériau de protection située sur ladite face libre.
On peut ainsi protéger plusieurs couches intermédiaires, comportant le même matériau ou des matériaux différents. Si les couches intermédiaires comportent le même matériau alors on peut mettre en oeuvre une unique étape de gravure sélective pour former toutes les cavités. Par ailleurs, le dépôt du matériau de protection peut être mis en oeuvre par une seule étape de dépôt. On peut former l'empilement vertical en déposant une pluralité de couches sur un substrat utilisé en microélectronique. La ou les couches intermédiaires peuvent notamment être des niveaux de métallisation comportant du cuivre, et les régions supérieures, inférieures, et séparatrices peuvent être des couches isolantes séparant les différents niveaux de métallisation. On peut former l'empilement vertical en assemblant deux plaques, ledit retrait d'une partie de l'empilement vertical comprenant un retrait des bords biseautés d'au moins une des deux plaques et ladite face libre étant située en périphérie de ladite au moins une des deux plaque. Ainsi, l'empilement vertical peut être formé lors d'une étape de découpe ou de détourage des bords biseautés d'une plaque, et le cuivre mis à nu des niveaux de métallisation peut être protégé par le matériau de protection, par exemple un matériau diélectrique. En variante, le retrait d'une partie de l'empilement vertical peut comprendre une formation d'au moins une tranchée au sein d'un circuit intégré fabriqué sur ledit substrat, ledit retrait formant au moins deux faces libres. Les couches intermédiaires peuvent également comporter du cuivre et être protégées par un matériau de protection comprenant un matériau diélectrique. Selon un autre aspect, il est proposé un dispositif comprenant un empilement vertical comportant une couche intermédiaire disposée entre une région inférieure et une région supérieure, ladite couche intermédiaire étant prolongée, directement ou par l'intermédiaire d'un espace, par une couche protectrice, ledit empilement vertical possédant une face libre latérale sur laquelle débouchent la région inférieure, la région supérieure et la couche protectrice.
L'empilement vertical peut comporter, entre la région inférieure et la région supérieure, une pluralité de couches intermédiaires disposées entre des régions séparatrices, chaque couche intermédiaire étant prolongée, directement ou par l'intermédiaire d'un espace, par une couche protectrice, ledit empilement vertical possédant une face libre latérale sur laquelle débouchent les couches protectrices et les régions séparatrices. L'empilement vertical peut comprendre une pluralité de couches sur un substrat utilisé en microélectronique.
L'empilement vertical peut comprendre un assemblage de deux plaques, ladite face libre étant située en périphérie d'au moins une des deux plaques. Ladite face libre peut être située au sein d'une tranchée d'un circuit intégré.
La couche intermédiaire peut comprendre du cuivre et le matériau de protection peut comprendre un matériau diélectrique. D'autres avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de mise en oeuvre et de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - les figures 1 à 5 illustrent un mode de mise en oeuvre et de réalisation selon l'invention dans lequel la couche à protéger et située en périphérie d'une plaque détourée, - les figures 6 à 9 illustrant un autre mode de mise en oeuvre et de réalisation selon l'invention dans lequel la couche à protéger est située dans une tranchée d'un circuit intégré, - les figures 10a, 10b, 11 a et llb illustrent différents modes de mise en oeuvre et de réalisation selon l'invention dans lesquels plusieurs couches sont à protéger.
Sur la figure 1, on a représenté schématiquement un assemblage de deux plaques P1 et P2, par exemple deux plaques utilisées en microélectronique. La plaque P1 peut être une plaque comportant du silicium, et comporte une pluralité de couches, notamment un substrat de silicium SUB, une couche d'un niveau de métallisation CU, et une région isolante ISO. La plaque Pl comporte également un bord périphérique biseauté BIS. La plaque P2 peut être une plaque comportant du silicium ou également une plaque de verre et comporte également un bord périphérique biseauté BIS. Les bords périphériques biseautés de chaque plaque ne sont pas mutuellement solidarisés après l'assemblage des plaques Pl et P2. Afin de réaliser des liaisons traversantes électriquement conductrices (« TSV : Through Silicon Via » en langue anglaise) ou pour réaliser des dispositifs imageurs à illumination face arrière, la plaque Pl peut être amincie. Il est donc nécessaire de découper, ou détourer les bords périphériques biseautés BIS de la plaque Pl. On pourra par exemple les découper au moyen d'une pluralité d'étapes de gravure mécaniques et chimiques, selon le profil de découpe DEC. Le profil DEC définit de manière classique une découpe formant une pente dans la plaque Pl et une partie de la plaque P2 est retirée. Sur la figure 2, on a représenté les plaques Pl et P2 après la découpe du bord biseauté BIS de la plaque Pl. De manière classique, on obtient une face libre F partiellement en pente et partiellement horizontale. La couche d'un niveau de métallisation CU débouche sur la face F, du cuivre est ainsi mis à nu sur une face latérale. C'est cette couche d'un niveau de métallisation CU qui forme une couche intermédiaire à protéger.
Sur la figure 3, on a représenté les deux plaques Pl et P2 après une étape de formation d'une cavité dans la couche d'un niveau de métallisation CU. La cavité CV peut être formée au moyen d'une gravure sélective, par exemple une gravure chimique destinée à ne graver que le cuivre et sans effet sur le substrat SUB ou la région isolante ISO. Pour une couche d'un niveau de métallisation CU ayant une épaisseur de l'ordre d'un micromètre (par exemple le niveau de métallisation le plus élevé d'un circuit intégré), on pourra former une cavité ayant une profondeur supérieure à un micromètre, par exemple 2 ou 3 micromètres.
On peut ensuite mettre en oeuvre un dépôt conforme et continu d'une couche d'un matériau de protection sur la face libre F et dans la cavité (figure 4). Cette étape de dépôt forme une couche d'un matériau de protection CP sur la face F, dans la cavité CV, et également sur la face non assemblée de la plaque Pl. Le matériau de protection peut être un matériau diélectrique, par exemple du dioxyde de silicium (SiO2) ou du carbonitrure de silicium (SiCN), et il peut être déposé par un procédé de dépôt chimique en phase vapeur conduisant à un dépôt conforme, c'est-à-dire d'épaisseur sensiblement égale quelque soit l'orientation locale de la surface sur laquelle le dépôt a lieu. L'épaisseur du dépôt est définie en fonction de la hauteur de la cavité CV, elle-même définie par l'épaisseur de la couche d'un niveau de métallisation CU. Avantageusement, on dépose une couche d'un matériau de protection CP d'une épaisseur supérieure ou égale à la moitié de l'épaisseur de la couche intermédiaire. A titre d'exemple, pour une épaisseur de la couche d'un niveau de métallisation CU d'un micromètre, on dépose une couche d'un matériau de protection CP d'une épaisseur supérieure à 0,5 micromètre afin de combler totalement la cavité CV au moyen d'un dépôt conforme et continu.
On peut ensuite mettre en oeuvre un retrait de la couche d'un matériau de protection CP (figure 5). On peut retirer cette couche sur la face libre F et éventuellement sur la face non assemblée de la plaque P2. La cavité CV est remplie de matériau de protection CP, et il n'y a plus de matériau de protection sur la face libre F. Le retrait de la couche d'un matériau de protection peut être mis en oeuvre au moyen d'une gravure, par exemple adaptée pour graver une épaisseur de matériau correspondant à l'épaisseur de la couche CP. Ainsi, tout le matériau de protection CP est retiré sur la face libre F et sur la face non assemblée de la plaque Pl, mais de manière négligeable dans la cavité CV, qui présente une extension latérale de dimension très supérieure à la moitié de sa hauteur. La couche d'un niveau de métallisation CU est ainsi protégée sur la périphérie de la plaque Pl, et le matériau utilisé permet d'empêcher toute contamination par du cuivre des équipements dans lesquels des étapes de fabrication seront mises en oeuvre ou du substrat semi-conducteur des plaques Pl et P2. On obtient un empilement vertical comportant une couche intermédiaire (la couche d'un niveau de métallisation CU) disposée entre une région inférieure (la plaque P2 et la couche isolante ISO) et une région supérieure (le substrat SUB), ladite couche intermédiaire étant prolongée par une couche protectrice CP, ledit empilement vertical possédant une face libre latérale F sur laquelle débouchent la région inférieure, la région supérieure et la couche protectrice.
Sur la figure 6, on a représenté une variante de l'invention dans laquelle on a formé une tranchée TR au sein d'un circuit intégré CI. Ce circuit intégré CI comporte une pluralité de couches formant un empilement vertical. Cet empilement vertical comprend un substrat SUB, par exemple un substrat de silicium, une région inférieure RI disposée au dessus du substrat SUB, une couche intermédiaire RM et une région supérieure RS. La couche intermédiaire peut être une couche de cuivre ou une couche d'un autre matériau utilisé en microélectronique et également dans les microsystèmes électromécaniques. La tranchée TR comprend deux parois PT et sur chaque paroi, la région supérieure RS, la couche intermédiaire RM et la région inférieure débouchent. Afin de protéger la couche intermédiaire RM, on peut former des cavités CV dans la couche intermédiaire RM depuis chaque paroi PT de la tranchée TR, comme illustré sur la figure 7. On peut ensuite déposer une couche d'un matériau de protection CP sur les parois PT de la tranchée TR, au fond de la tranchée TR, au dessus de la région supérieure RS et dans les cavités CV. Enfin, comme illustré sur la figure 8, on peut mettre en oeuvre un retrait de la couche d'un matériau de protection CP sur les parois PT de la tranchée TR, au fond de la tranchée TR, au dessus de la région supérieure RS tout en conservant la couche d'un matériau de protection CP dans les cavités CV. Ainsi, on obtient une protection de la couche intermédiaire RM mise à nue sur une paroi verticale.
On va maintenant décrire en se référant aux figures 10a et 10b, une variante de l'invention. Sur la figure 10a, on a représenté schématiquement un assemblage de deux plaques P1 et P2 après une étape de découpe ou de détourage de manière à former une face libre F. La plaque P1 comporte trois couches de niveaux de métallisation CU situées dans un réseau d'interconnexion ITX (connu par l'homme du métier sous l'acronyme anglo-saxon de « BEOL : Back End Of Line »). Les couches de niveaux de métallisation CU sont séparées par des régions séparatrices SEP et la plaque P1 comporte également une région isolante ISO en contact avec la plaque P2 et un substrat SUB. Comme illustré sur la figure 10b, on peut protéger simultanément les trois couches de niveaux de métallisation CU au moyen d'étapes communes, notamment une formation de cavités dans chaque couche de niveau de métallisation (réalisée au moyen d'une unique étape de gravure sélective), un dépôt sur la face libre F et dans chaque cavité d'une couche d'un matériau de protection, un retrait sur la face libre de la couche de matériau de protection. On obtient ainsi le dispositif illustré sur la figure 10b, dans lequel plusieurs couches de niveaux de métallisation CU sont prolongées par une couche protectrice débouchant sur la face libre latérale F. Enfin, les figures 1 la et 1 lb illustrent une autre variante de l' invention. Sur la figure 11 a, on a représenté un circuit intégré CI comportant une tranchée TR, deux couches intermédiaires RM1 et une couche intermédiaire RM2 disposée entre les deux couches intermédiaires RM1 et séparées par des régions séparatrices SEP. Les couches intermédiaires RM1 et RM2 comprennent ici des matériaux différents.
Ainsi, lors de la formation de cavité dans ces couches, une première étape de gravure sélective permettant de ne graver que le matériau des couches RM1 et une deuxième étape de gravure sélective permettant de ne graver que le matériau des couches RM2 peuvent être mises en oeuvre. Cela étant, une seule étape de dépôt d'une couche d'un matériau de protection et une seule étape de retrait de cette couche sur les parois PT sont nécessaires pour obtenir le dispositif illustré sur la figure 11b. Sur la figure 11b, on a représenté un circuit intégré CI dans lequel plusieurs couches intermédiaires RM1 et RM2 sont protégées et comprennent des matériaux différents. Grâce à l'invention, on obtient un procédé de protection d'au moins une couche d'un empilement vertical, dans lequel les autres couches de l'empilement ne sont pas recouvertes par un matériau de protection, et ne nécessitant pas d'étapes de photolithographie. Par ailleurs, la mise en oeuvre d'un tel procédé sans étapes de photolithographie, pouvant être désigné par l'homme du métier par l'expression de « procédé auto-aligné », réduit la possibilité d'apparition d'erreurs d'alignement et rend le procédé plus robuste.

Claims (14)

  1. REVENDICATIONS1. Procédé comprenant : - un retrait d'une partie d'un empilement vertical comportant une couche intermédiaire (CU, RM) disposée entre une région inférieure (ISO, RI) et une région supérieure (SUB, RS) de façon à dégager pour ledit empilement au moins une face libre latérale (F, PT) sur laquelle débouchent ladite région inférieure, ladite région supérieure, et la couche intermédiaire, - une formation d'une cavité (CV) dans la couche intermédiaire s'étendant depuis ladite face libre, - un dépôt conforme et continu d'un matériau de protection (CP) sur ladite face libre et dans la cavité, - un retrait de la portion de matériau de protection située sur ladite face libre.
  2. 2. Procédé selon la revendication 1, dans lequel on dépose une épaisseur de matériau de protection (CP) supérieure ou égale à la moitié de l'épaisseur de la couche intermédiaire.
  3. 3. Procédé selon la revendication 1 ou 2, dans lequel la formation de la cavité (CV) dans la couche intermédiaire (CU, RM) comprend une gravure chimique sélective.
  4. 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel l'empilement vertical comporte, entre la région inférieure et la région supérieure, une pluralité de couches intermédiaires séparées respectivement par des régions séparatrices, ledit procédé comprenant : - un retrait d'une partie de l'empilement vertical de façon à dégager pour ledit empilement au moins une face libre sur laquelle débouchent lesdites couches intermédiaires et les régions séparatrices, - une formation d'une cavité dans chaque couche intermédiaire s'étendant depuis ladite face libre,- un dépôt conforme et continu d'un matériau de protection sur ladite face libre et dans chaque cavité, - un retrait de la portion de matériau de protection située sur ladite face libre.
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel on forme l'empilement vertical en déposant une pluralité de couches sur un substrat utilisé en microélectronique.
  6. 6. Procédé selon la revendication 5, dans lequel on forme l'empilement vertical en assemblant deux plaques (P1,P2), ledit retrait d'une partie de l'empilement vertical comprenant un retrait des bords biseautés (BIS) d'au moins une des deux plaques et ladite face libre (F) étant située en périphérie de ladite au moins une des deux plaques.
  7. 7. Procédé selon la revendication 5, dans lequel ledit retrait d'une partie de l'empilement vertical comprend une formation d'au moins une tranchée (TR) au sein d'un circuit intégré (CI) fabriqué sur ledit substrat, ledit retrait formant au moins deux faces libres.
  8. 8. Procédé selon l'une quelconque des revendications précédentes, dans lequel la couche intermédiaire comprend du cuivre et le matériau de protection comprend un matériau diélectrique.
  9. 9. Dispositif comprenant un empilement vertical comportant une couche intermédiaire (CU, RM) disposée entre une région inférieure et une région supérieure, ladite couche intermédiaire étant prolongée, directement ou par l'intermédiaire d'un espace, par une couche protectrice, ledit empilement vertical possédant une face libre latérale sur laquelle débouchent la région inférieure, la région supérieure et la couche protectrice.
  10. 10. Dispositif selon la revendication 9, dans lequel l'empilement vertical comporte, entre la région inférieure et la région supérieure, une pluralité de couches intermédiaires (CU, RM1, RM2) disposées entre des régions séparatrices, chaque couche intermédiaire étant prolongée par une couche protectrice (CP), ledit empilement vertical possédant une face libre latérale (F, PT) sur laquelle débouchent les couches protectrices et les régions séparatrices.
  11. 11. Dispositif selon la revendication 9 ou 10, dans lequel l'empilement vertical comprend une pluralité de couches sur un substrat utilisé en microélectronique.
  12. 12. Dispositif selon la revendication 11, dans lequel l'empilement vertical comprend un assemblage de deux plaques (P1, P2), ladite face libre étant située en périphérie d'au moins une des deux plaques.
  13. 13. Dispositif selon la revendication 11, dans lequel ladite face libre est située au sein d'une tranchée (TR) d'un circuit intégré (CI).
  14. 14. Dispositif selon l'une quelconque des revendications 9 à 13, dans lequel la couche intermédiaire comprend du cuivre et le matériau de protection comprend un matériau diélectrique.
FR1158341A 2011-09-20 2011-09-20 Procede de protection d'une couche d'un empilement vertical et dispositif correspondant Withdrawn FR2980302A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1158341A FR2980302A1 (fr) 2011-09-20 2011-09-20 Procede de protection d'une couche d'un empilement vertical et dispositif correspondant
US13/622,573 US8975730B2 (en) 2011-09-20 2012-09-19 Method for protection of a layer of a vertical stack and corresponding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1158341A FR2980302A1 (fr) 2011-09-20 2011-09-20 Procede de protection d'une couche d'un empilement vertical et dispositif correspondant

Publications (1)

Publication Number Publication Date
FR2980302A1 true FR2980302A1 (fr) 2013-03-22

Family

ID=45463777

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1158341A Withdrawn FR2980302A1 (fr) 2011-09-20 2011-09-20 Procede de protection d'une couche d'un empilement vertical et dispositif correspondant

Country Status (2)

Country Link
US (1) US8975730B2 (fr)
FR (1) FR2980302A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544848B1 (en) * 2002-08-20 2003-04-08 Chartered Semiconductor Manufacturing Ltd. Method to form an asymmetrical non-volatile memory device using small in-situ doped polysilicon spacers
US20040092075A1 (en) * 2002-11-11 2004-05-13 Samsung Electronics Co., Inc. Method for fabricating a semiconductor device
US20090050867A1 (en) * 2007-08-20 2009-02-26 David Wells Feature formed beneath an existing material during fabrication of a semiconductor device and electronic systems comprising the semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
FR2860842B1 (fr) 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
FR2933683B1 (fr) * 2008-07-09 2010-09-03 Commissariat Energie Atomique Structure mems/nens comportant un ancrage partiellement monocristallin et son procede de fabrication
KR101206157B1 (ko) * 2011-04-26 2012-11-28 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20130070153A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 반도체 장치의 캐패시터, 레지스터, 메모리 시스템 및 이들의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544848B1 (en) * 2002-08-20 2003-04-08 Chartered Semiconductor Manufacturing Ltd. Method to form an asymmetrical non-volatile memory device using small in-situ doped polysilicon spacers
US20040092075A1 (en) * 2002-11-11 2004-05-13 Samsung Electronics Co., Inc. Method for fabricating a semiconductor device
US20090050867A1 (en) * 2007-08-20 2009-02-26 David Wells Feature formed beneath an existing material during fabrication of a semiconductor device and electronic systems comprising the semiconductor device

Also Published As

Publication number Publication date
US8975730B2 (en) 2015-03-10
US20130075870A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
EP4092730A2 (fr) Fabrication de puces électroniques
FR2930840A1 (fr) Procede de reprise de contact sur un circuit eclaire par la face arriere
EP2878002B1 (fr) Procédé pour la réalisation d'une capacité
EP2562802B1 (fr) Procede de realisation d'un circuit integre tridimensionnel
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
FR2860920A1 (fr) Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions
EP4222783B1 (fr) Dispositif optoelectronique
FR2980036A1 (fr) Procede de realisation d'une structure integree tridimensionnelle et structure correspondante
FR3056824A1 (fr) Procede de fabrication d’un circuit integre a plusieurs couches actives et circuit integre correspondant
EP2339616B1 (fr) Procédé de réalisation simplifié d'un substrat hybride
EP3104402B1 (fr) Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d
EP3783644B1 (fr) Procédé de fabrication de composants microélectroniques
FR3059148B1 (fr) Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d
EP2690655B1 (fr) Procédé de réalisation de vias
EP3046143B1 (fr) Procede de realisation d'un circuit electronique integre tridimensionnel
FR2980302A1 (fr) Procede de protection d'une couche d'un empilement vertical et dispositif correspondant
FR2750534A1 (fr) Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes
FR3036846A1 (fr) Procede d'isolation locale entre des transistors realises sur un substrat soi, en particulier fdsoi, et circuit integre correspondant
FR3019937A1 (fr) Procede de formation de tranchees d'isolement
FR2976401A1 (fr) Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication
EP1180790B1 (fr) Fabrication de condensateurs à armatures métalliques
FR2958076A1 (fr) Procede de formation de vias electriques
EP3309830A1 (fr) Puce de circuit intégré renforcée contre des attaques face avant
EP2665086A1 (fr) Procédé de réalisation d'un substrat muni de zones actives variées et de transistors planaires et tridimensionnels
FR3062236A1 (fr) Barre de connexion

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150529