FR3025654A1 - Transistor finfet comportant des portions de sige d'orientation cristalline [111] - Google Patents
Transistor finfet comportant des portions de sige d'orientation cristalline [111] Download PDFInfo
- Publication number
- FR3025654A1 FR3025654A1 FR1458487A FR1458487A FR3025654A1 FR 3025654 A1 FR3025654 A1 FR 3025654A1 FR 1458487 A FR1458487 A FR 1458487A FR 1458487 A FR1458487 A FR 1458487A FR 3025654 A1 FR3025654 A1 FR 3025654A1
- Authority
- FR
- France
- Prior art keywords
- portions
- channel
- sige
- transistor
- alternating stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
- H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
Transistor FinFET (100) comportant au moins : - une ailette formant un canal (113), une source (114) et un drain (116), comportant un empilement alterné de premières portions (102) de SiGe riche en silicium et de deuxièmes portions (104) d'un matériau diélectrique ou semi-conducteur, et des troisièmes portions (108) de SiGe riche en germanium disposées au moins contre des faces latérales des premières portions, - une grille (109) recouvrant le canal, et dans lequel chacune des troisièmes portions comporte des faces d'orientation cristalline [111] recouvertes par la grille.
Description
1 TRANSISTOR FinFET COMPORTANT DES PORTIONS DE SiGe D'ORIENTATION CRISTALLINE [111] DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR L'invention concerne le domaine des transistors FinFET (« Fin-shaped Field Effect Transistor », ou transistor à effet de champ à ailette), ainsi que celui des dispositifs électroniques comportant de tels transistors. Un transistor FET, ou à effet de champ, est réalisé en prenant en compte plusieurs critères : les performances électriques souhaitées, la compacité maximale tolérée ou encore la dissipation thermique devant être réalisée par le transistor. Un transistor de type FinFET est un transistor totalement déserté (« Fully Depleted ») comportant une structure très compacte qui permet de maintenir un bon contrôle électrostatique du transistor, même pour les noeuds technologiques avancés (28 nm et moins). Dans un tel transistor, une ou plusieurs portions de semi-conducteur en forme d'ailettes, par exemple en silicium, sont réalisées en surface d'un substrat. La grille est réalisée en recouvrant la face supérieure et les faces latérales d'une partie de la ou des ailettes qui est destinée à former le canal du transistor.
L'utilisation de SiGe riche en germanium à la place du silicium pour la réalisation de la ou des ailettes de ce type de transistor permet d'augmenter la mobilité des trous dans le semi-conducteur, et donc d'améliorer les performances du transistor. Afin d'augmenter encore plus cette mobilité des trous, il est également possible d'utiliser du semi-conducteur contraint en compression, et avantageusement du SiGe riche en germanium qui soit contraint en compression. Toutefois, à cause du relâchement des contraintes se produisant dans une couche épitaxiée de semi-conducteur contraint lorsque celle-ci dépasse 3025654 2 une certaine épaisseur, il est difficile de réaliser une ailette de transistor FinFET qui soit à la fois grande, ou haute, et qui comporte du SiGe avec une forte proportion de germanium. Pour remédier à cet inconvénient, il est possible de réaliser la 5 ou chacune des ailettes d'un transistor FinFET à partir d'une première portion de silicium ou de SiGe riche en silicium, puis de réaliser par épitaxie une deuxième portion de SiGe riche en germanium recouvrant la première portion de silicium ou de SiGe riche en silicium. Les figures 1A à 2B représentent les étapes mises en oeuvre pour réaliser une telle ailette de transistor FinFET.
10 Comme représenté sur les figures 1A et 1B, l'ailette du transistor FinFET destinée à former le canal, la source et le drain du transistor est formée en réalisant tout d'abord une première portion 10 de SiGe riche en silicium sur un substrat de silicium 12, par épitaxie. Une face supérieure 14 de cette première portion 10 a une orientation cristalline [100] et ses faces latérales 15 16 ont chacune une orientation cristalline [110]. Le SiGe de cette première portion 10 est faiblement contraint uni-axialement en compression. Cette contrainte, qui s'exerce dans le sens de la longueur de l'ailette (parallèlement à l'axe Y représenté sur les figures 1A et 1B), est représentée symboliquement par deux flèches horizontales sur la figure 1B.
20 Une deuxième portion 18 de SiGe riche en germanium est ensuite réalisée par épitaxie sur la première portion 10 (figures 2A et 2B). Comme pour la première portion 10, une face supérieure 20 de la deuxième portion 18 a une orientation cristalline [100] et des faces latérales 22 de la deuxième portion 18 ont une orientation cristalline [110]. Le SiGe riche en germanium de la 25 deuxième portion 18 est fortement contraint bi-axialement en compression. Ces contraintes, qui s'exercent majoritairement dans le sens de la longueur de l'ailette et, dans une moindre mesure, dans le sens de la hauteur de l'ailette (parallèlement à l'axe Z), sont représentées symboliquement par quatre flèches sur la figure 2B.
3025654 3 La grille est ensuite réalisée sur une partie de la face supérieure 20 et des faces latérales 22 de la deuxième portion 18 qui forme le canal du transistor. Un transistor FinFET dont le canal, la source et le drain sont 5 formés par une telle ailette présente toutefois plusieurs inconvénients. En effet, cette structure implique que la grille est disposée contre du SiGe d'orientation cristalline [110]. Or, de forts états d'interface, ou états de surface, sont dans ce cas obtenus aux interfaces grille-canal, ce qui limite la mobilité des électrons dans le transistor. De plus, le fait que le caractère uni-axiale de la contrainte du semi- 10 conducteur de la première portion 10 ne soit pas conservé dans le semi- conducteur de la deuxième portion 18 réduit la mobilité des trous dans l'ailette du transistor car une contrainte bi-axiale est moins efficace, en termes de mobilité de trous, qu'une contrainte uni-axiale. EXPOSÉ DE L'INVENTION 15 Un but de la présente invention est de proposer un nouveau transistor FinFET dont la ou les ailettes comportent du SiGe avec une forte proportion de germanium et une forte contrainte en compression quelle que soit la géométrie de la ou des ailette, et qui comporte des états d'interface réduits aux interfaces grille-canal, et donc une bonne mobilité des électrons et des trous 20 dans le transistor. Pour cela, la présente invention propose un transistor FinFET comportant au moins : - une ailette formant un canal, une source et un drain, comportant un empilement alterné de premières portions de SiGe riche en 25 silicium et de deuxièmes portions d'un matériau diélectrique ou semi- conducteur, et des troisièmes portions de SiGe riche en germanium disposées au moins contre des faces latérales des premières portions, - une grille recouvrant le canal, 3025654 4 et dans lequel chacune des troisièmes portions comporte des faces d'orientation cristalline [111] recouvertes par la grille. La ou chacune des ailettes de ce transistor FinFET comporte des premières portions de SiGe riche en silicium sur lesquelles sont réalisées des 5 troisièmes portions de SiGe riche en germanium. Ainsi, cette structure permet d'avoir un canal comportant du SiGe riche en germanium fortement contraint en compression et dont la géométrie n'est pas limitée pour éviter un relâchement des contraintes comme c'est le cas pour une ailette formée uniquement de SiGe riche en germanium.
10 De plus, du fait que la grille est en contact avec du SiGe riche en germanium d'orientation cristalline [111], les états d'interface aux interfaces grille-canal sont fortement réduits par rapport à des interfaces entre une grille et du SiGe riche en germanium d'orientation cristalline [110] ou [100]. Cette configuration permet d'améliorer la mobilité des électrons dans le transistor.
15 Le terme « faces latérales » désigne les faces qui sont parallèles à l'axe d'alignement du canal, de la source et du drain du transistor (c'est-à-dire parallèles à la longueur de l'ailette), et perpendiculaires aux faces des premières et deuxièmes portions qui sont disposées les unes contre les autres. Ces faces latérales correspondent aux faces en regard desquelles la grille est disposée sur 20 les côtés de l'ailette, au niveau du canal. Le canal est formé par les parties des premières portions et des troisièmes portions qui sont recouvertes par la grille. Lorsque les deuxièmes portions comportent un semi-conducteur, le canal est également formé par les parties de ces deuxièmes portions qui sont recouvertes par la grille.
25 Le terme « SiGe riche en silicium » peut correspondre à du SiGe dont la proportion de silicium est comprise entre environ 60 % et 100 %. Le terme « SiGe riche en germanium » peut correspondre à du SiGe dont la proportion de germanium est comprise entre environ 40 % et 100 %.
3025654 5 Lorsque les deuxièmes portions comportent le matériau semiconducteur, ce matériau peut être du silicium. Avantageusement, les deuxièmes portions comportent le matériau diélectrique, ce qui permet d'améliorer le contrôle de la tension de seuil 5 du transistor et faciliter la réalisation du transistor. Au moins au niveau du canal, chacune des troisièmes portions peut avoir sensiblement une forme de prisme droit à bases triangulaires, par exemple isocèles, et comportant trois côtés sensiblement rectangulaires joignant lesdites bases, l'un des trois côtés pouvant être disposé contre l'une des faces 10 latérales d'une des premières portions et les deux autres des trois côtés pouvant former les faces d'orientation cristalline [111]. Les bases du prisme droit formé par chacune des troisièmes portions peuvent être triangulaires isocèles car l'angle que forme les côtés des troisièmes portions avec le plan principal du canal (parallèle à auxdites faces latérales des premières portions) est défini par les 15 orientations cristallographiques des matériaux. L'angle entre le plan d'orientation cristalline [111] et le plan principal du canal est par exemple égal à environ 36°. Au moins au niveau du canal, chacune des troisièmes portions peut avoir sensiblement une forme de prisme droit à bases trapézoïdales, par exemple isocèles, et comportant quatre côtés sensiblement rectangulaires 20 joignant lesdites bases, l'un des quatre côtés pouvant être disposé contre l'une des faces latérales d'une des premières portions et deux autres des quatre côtés, opposés l'un à l'autre, pouvant former les faces d'orientation cristalline [111]. Les prismes formés par les troisièmes portions peuvent faire partie du canal, de la source et du drain du transistor. Ces prismes peuvent avoir 25 une géométrie (notamment en termes de dimensions) qui est similaire dans le canal, la source et le drain, ou bien avoir, dans le canal, une géométrie qui est différente de celle dans la source et le drain. Au moins au niveau du canal, chacune des troisièmes portions peut être disjointe d'une ou de deux troisièmes portions adjacentes telle que le 3025654 6 SiGe riche en germanium des troisièmes portions soit contraint uni-axialement en compression. Une telle configuration permet d'augmenter la mobilité des trous dans le transistor. Dans ce cas, la grille peut recouvrir au moins une partie des 5 faces latérales des deuxièmes portions. Une dimension des deuxièmes portions qui est sensiblement perpendiculaire aux faces latérales des premières portions peut être inférieure à une dimension des premières portions qui sensiblement perpendiculaire aux faces latérales des première portions. Une telle configuration permet d'avoir une 10 grille qui entoure plus les premières et troisièmes portions, formant une structure proche de celle d'un transistor à grille de type « Omega », ce qui améliore le contrôle électrostatique du transistor. Au niveau de la source et du drain, chacune des troisièmes portions peut être en contact ou se superposer avec une ou deux troisièmes 15 portions adjacentes. Cette configuration améliore la conductivité électrique de la source et du drain du transistor. Au niveau du canal, et/ou de la source et du drain, chacune des troisièmes portions peut être en contact ou se superposer avec une ou deux troisièmes portions adjacentes.
20 La grille peut recouvrir une face supérieure de l'empilement alterné des premières et deuxièmes portions. Le transistor FinFET peut comporter plusieurs ailettes chacune formée par un empilement de premières et deuxièmes portions et par des troisièmes portions. Dans ce cas, le canal, la source et le drain du transistor sont 25 chacun formés par une partie de chacune des ailettes. De plus, la grille recouvre dans ce cas les parties de chacune des ailettes formant le canal du transistor. La présente invention concerne également un procédé de réalisation d'un transistor FinFET comportant au moins les étapes de : 3025654 7 - réalisation d'au moins un empilement alterné de premières portions de SiGe riche en silicium et de deuxièmes portions d'un matériau diélectrique ou semi-conducteur, réalisation de troisièmes portions de SiGe riche en 5 germanium au moins contre des faces latérales des premières portions, telles que l'empilement alterné des premières et deuxièmes portions et les troisièmes portions forment une ailette destinée à former un canal, une source et un drain du transistor FinFET, - réalisation d'une grille recouvrant le canal, et telle que la 10 grille recouvre des faces d'orientation cristalline [111] de chacune des troisièmes portions. L'empilement alterné des premières et deuxièmes portions peut être réalisé par la mise en oeuvre des étapes suivantes : - réalisation par épitaxie d'un empilement alterné de 15 premières couches de SiGe riche en silicium et de deuxièmes couches de semi- conducteur, - gravure de l'empilement alterné des premières et deuxièmes couches telles que des portions restantes des premières et deuxièmes couches forment l'empilement alterné des premières et deuxièmes portions.
20 Le semi-conducteur des deuxièmes couches peut être différent du SiGe, et la réalisation de l'empilement alterné des premières et deuxièmes portions peut comporter en outre, après la gravure de l'empilement alterné des premières et deuxièmes couches, les étapes de : - gravure sélective des portions restantes des deuxièmes 25 couches par rapport aux premières portions, - dépôt de portions du matériau diélectrique dans des emplacements formés par la gravure des portions restantes des deuxièmes couches telles que les portions du matériau diélectrique forment les deuxièmes portions de l'empilement alterné des premières et deuxièmes portions.
3025654 8 Les troisièmes portions peuvent être réalisées par épitaxie sur les faces latérales des premières portions, la durée de mise en oeuvre de l'épitaxie pouvant être choisie en fonction de la géométrie finale des troisièmes portions.
5 La réalisation des troisièmes portions peut comporter la mise en oeuvre des étapes suivantes : - réalisation d'une grille factice recouvrant le canal, - réalisation d'une première partie des troisièmes portions au niveau de parties de l'empilement alterné des premières et deuxièmes portions 10 destinée à former la source et le drain, - dépôt d'une couche de protection recouvrant la source et le drain, - retrait de la grille factice, - réalisation d'une deuxième partie des troisièmes portions au 15 niveau d'une partie de l'empilement alterné des premières et deuxièmes portions destinée à former le canal. Ainsi, il est possible que la géométrie des troisièmes portions au niveau du canal soit différente de celle des troisièmes portions au niveau de la source et du drain.
20 BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels : - les figures lA à 2B représentent des étapes de réalisation 25 d'une ailette d'un transistor FinFET de l'art antérieur; - les figures 3A et 3B représentent un transistor FinFET, objet de la présente invention, selon un premier mode de réalisation ; 3025654 9 - les figures 4A et 4B représentent un transistor FinFET, objet de la présente invention, selon un deuxième mode de réalisation ; - les figures 5A et 5B représentent un transistor FinFET, objet de la présente invention, selon un troisième mode de réalisation ; 5 - les figures 6A et 6B représentent un transistor FinFET, objet de la présente invention, selon une variante du premier ou du troisième mode de réalisation ; - les figures 7A et 8B représentent des étapes d'un procédé de réalisation un transistor FinFET, objet de la présente invention, selon un mode de 10 réalisation particulier ; - les figures 9A et 11B représentent des étapes d'un procédé de réalisation un transistor FinFET, objet de la présente invention, selon une variante de réalisation ; - la figure 12 représente la contrainte et le compression 15 obtenues dans du SiGe en fonction de proportion de germanium dans ce SiGe. Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont 20 pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n'étant pas exclusives les unes des autres et peuvent se combiner entre elles.
25 EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS On se réfère tout d'abord aux figures 3A et 3B qui représentent un transistor FinFET 100 selon un premier mode de réalisation. La figure 3A 3025654 10 correspond à une vue en coupe au niveau du canal 113 du transistor 100, et la figure 3B représente une vue de côté du transistor 100. L'ailette du transistor 100 formant le canal 113, la source 114 et le drain 116 du transistor 100 comporte un empilement alterné de premières 5 portions 102 de SiGe riche en silicium et de deuxièmes portions 104 de silicium, disposé sur un substrat 106 par exemple en silicium. Le SiGe des premières portions 102 peut comporter une proportion de silicium supérieure ou égale à environ 60 %. De plus, le SiGe des premières portions 102 est faiblement contraint uni-axialement en compression, cette contrainte s'exerçant dans le sens 10 de la longueur de l'ailette (parallèlement à l'axe Y représenté sur les figures 3A et 3B), la valeur de cette contrainte étant fonction de la proportion de germanium dans le SiGe des premières portions 102 (voir la courbe 50 de la figure 12 décrite plus loin). La hauteur (dimension selon l'axe Z) de l'empilement est par 15 exemple comprise entre environ 20 nm et 80 nm, et celle de chacune des premières et deuxièmes portions 102, 104 est par exemple comprise entre environ 4 nm et 15 nm. La largeur (dimension selon l'axe X) de l'empilement (et donc celle de chacune des premières et deuxièmes portions 102, 104) est par exemple comprise entre environ 4 nm et 15 nm.
20 Des troisièmes portions 108 de SiGe riche en germanium sont disposées sur les deux faces latérales de chacune des premières portions 102, c'est-à-dire les faces parallèles au plan (Y, Z) et également perpendiculaires à la face du substrat 106 sur laquelle les portions 102 et 104 sont disposées. Le SiGe des troisièmes portions 108 peut comporter une proportion de germanium 25 supérieure ou égale à environ 40 %. Chacune des troisièmes portions 108 a ici sensiblement une forme de prisme droit à bases triangulaires isocèles, c'est-à-dire comporte un profil (section dans le plan (X,Z), ou section perpendiculaire aux deux faces latérales des premières portions 102) de forme sensiblement triangulaire isocèle.
3025654 11 Les deux bases triangulaires du prisme formé sont jointes par trois côtés de forme sensiblement rectangulaire. Un de ces trois côtés de chacun des prismes est disposé contre l'une des faces latérales d'une des premières portions 102 et les deux autres côtés de chacun des prismes s'étendent jusqu'à former une arrête à 5 l'opposé de cette face latérale d'une des premières portions 102. La dimension de chacune des troisièmes portions 108 allant du côté qui est disposé contre la face latérale d'une des premières portions 102 jusqu'à son arrête (dimension parallèle à l'axe X, ou perpendiculaire à la face latérale de la première portion 102 sur laquelle est disposée la troisième portion 108) est par exemple comprise 10 entre environ 0,4*a et 1,5*a, a correspondant à la hauteur d'une des premières portions 102. Dans ce premier mode de réalisation, les troisièmes portions 108 ne recouvrent pas les deuxièmes portions 104. De plus, les troisièmes portions 108 ne sont pas en contact les unes avec les autres, et donc la contrainte 15 du SiGe des troisièmes portions 108 est uni-axiale en compression dans le plan (X,Y) ou parallèlement à la face du substrat 106 sur laquelle se trouve l'empilement des portions 102 et 104. La contrainte dans le SiGe des troisièmes portions 108 est supérieure à celle dans le SiGe riche en silicium des premières portions 102.
20 La courbe 50 représentée sur la figure 12 correspond à la contrainte, en GPa et selon l'axe d'orientation [110], obtenue dans du SiGe en fonction de la proportion de germanium dans ce SiGe (dans l'hypothèse où il n'y a pas de relaxation des contraintes lors du procédé formant ce SiGe). La courbe 52 représente la compression obtenue, en %, dans ce SiGe. Les valeurs de la 25 contrainte et de la compression obtenues dans le SiGe sera donc fonction de la proportion de germanium dans le SiGe. De plus, l'épitaxie mise en oeuvre pour former les troisièmes portions 108 est telle que le SiGe formant les deux côtés de chacune des troisièmes portions 108 qui ne sont pas disposés contre les premières portions 3025654 12 102 a une orientation cristalline [111] qui permet, lorsque ce semi-conducteur est recouvert par la grille du transistor 100, d'avoir une meilleure mobilité des trous et de réduire la densité des interfaces d'état (Dit) par rapport à du SiGe d'orientation cristalline [110] ou [100].
5 Les parties de l'empilement des premières et deuxièmes portions 102, 104 et des troisièmes portions 108 destinées à former le canal 113 du transistor 100 (parties visibles sur la figure 3A) sont recouvertes par une grille 109 comportant un diélectrique de grille 110, par exemple un diélectrique à forte permittivité (« High-k ») tel que de l'Al203, du Zr02, du Ta205, du Hf02, du ZrSixOy, 10 de 11'203 ou encore de l'Ya203, et un matériau électriquement conducteur 112 tel que du polysilicium et/ou un métal (par exemple du Ta, du Ti, du Ru, etc.). Le matériau électriquement conducteur 112 peut correspondre à une ou plusieurs couches superposées de matériaux électriquement conducteurs. Le diélectrique de grille 110 recouvre la face supérieure de l'empilement des portions 102 et 104 15 (ici la face supérieure de la première portion 102 se trouvant au sommet de l'empilement), les deux côtés de chacune des troisièmes portions 108 qui ne sont pas disposés contre les premières portions 102, ainsi que les faces latérales des deuxièmes portions 104. Le reste de l'empilement des portions 102, 104 et des troisièmes portions 108 forme la source 114 et le drain 116 du transistor 100.
20 Enfin, des espaceurs 118, comportant par exemple du SiN et disposés contre le matériau conducteur 112, recouvrent également une partie de l'empilement des premières et deuxièmes portions 102, 104 et des troisièmes portions 108, au niveau des interfaces entre le canal 113 et la source 114 et entre le canal 113 et le drain 116.
25 Les figures 4A et 4B représentent le transistor FinFET 100 selon un deuxième mode de réalisation. La figure 4A correspond à une vue en coupe au niveau du canal 113 du transistor 100, et la figure 4B représente une vue de côté du transistor 100.
3025654 13 Par rapport au premier mode de réalisation précédemment décrit, les troisièmes portions 108 du transistor 100 selon le deuxième mode de réalisation recouvrent à la fois les faces latérales des premières portions 102 mais également les faces latérales des deuxièmes portions 104. Chacune des 5 troisièmes portions 108 est en contact avec la ou les troisièmes portions 108 adjacentes. Ce contact entre les troisièmes portions 108 peut être tel que les troisièmes portions 108 adjacentes se chevauchent. Le diélectrique de grille 110 recouvre donc la face supérieure de l'empilement des portions 102 et 104 et les deux faces d'orientation cristalline 10 [111] de chacune des troisièmes portions 108 qui ne sont pas disposées contre les premières portions 102, mais n'est pas en contact direct avec les faces latérales des deuxièmes portions 104. Dans ce deuxième mode de réalisation, la dimension de chacune des troisièmes portions 108 selon l'axe X (perpendiculaire aux faces 15 latérales des premières et deuxièmes portions 102, 104) est supérieure à environ 0,7*(a+b), a correspondant à la hauteur d'une des premières portions 102 et b correspondant à la hauteur d'une des deuxièmes portions 104. Par rapport au premier mode de réalisation précédemment décrit, ce deuxième mode de réalisation permet d'obtenir une plus grande zone 20 de conduction entre l'ailette du transistor et la grille, et donc de faire passer plus de courant dans le transistor. Les figures 5A et 5B représentent le transistor FinFET 100 selon un troisième mode de réalisation. La figure 5A correspond à une vue en coupe au niveau du canal 113 du transistor 100, et la figure 5B représente une vue de côté 25 du transistor 100. Par rapport au premier mode de réalisation précédemment décrit, chacune des troisièmes portions 108 a sensiblement une forme de prisme droit à bases trapézoïdales isocèles, c'est-à-dire que les troisièmes portions 108 ont chacune un profil (section dans le plan (X,Z), ou section perpendiculaire aux 3025654 14 deux faces latérales des premières portions 102) de forme sensiblement trapézoïdale isocèle, le trapèze formé ayant sa plus grande base qui est disposée contre l'une des faces latérales d'une des premières portions 102. Les deux bases trapézoïdales du prisme formé sont jointes par quatre côtés de forme 5 sensiblement rectangulaire. Un des quatre côtés du prisme est disposé contre l'une des faces latérales d'une des premières portions 102, et deux autres des quatre côtés qui sont opposés l'un à l'autre forment les faces d'orientation cristalline [111]. Le côté du prisme opposé à celui disposé contre l'une des faces latérales d'une des premières portions 102, c'est-à-dire le côté du prisme se 10 trouvant au niveau de la plus petite base du trapèze, a une orientation cristalline [110]. La dimension de chacune des troisièmes portions 108 selon l'axe X (perpendiculaire aux faces latérales des premières et deuxièmes portions 102, 104), c'est-à-dire la distance entre les deux bases du trapèze formé par le profil de chacune des troisièmes portions 108 est inférieure à environ 0,7*a, a 15 correspondant à la hauteur d'une des premières portions 102. Ce troisième mode de réalisation a pour avantage d'augmenter la surface des troisièmes portions 108 en contact avec la grille 109, et donc de faire passer plus de courant dans le transistor et d'avoir un meilleur contrôle électrostatique.
20 En variante de chacun des trois modes de réalisation précédemment décrits, les deuxièmes portions 104 peuvent comporter un matériau diélectrique, par exemple du Si02, à la place du semi-conducteur. Une telle variante a pour avantage, pour les premier et troisième modes de réalisation, de faciliter la croissance sélective du SiGe des troisièmes portions 108 25 uniquement sur les premières portions 102 et non sur les deuxièmes portions 104. De plus, pour les trois modes de réalisation, cette variante permet de mieux contrôler la valeur de la tension de seuil du transistor 100 en raison de l'absence de conduction dans les deuxièmes portions 104, et donc de l'absence de tensions de seuil pour ces deuxièmes portions 104.
3025654 15 Dans les premier et troisième modes de réalisation, il est possible que la largeur (dimension selon l'axe X) des deuxièmes portions 104 soit inférieure à celle des premières portions 102. Ainsi, la grille 109 entoure encore plus les premières portions 102 et les troisièmes portions 108, ce qui permet 5 d'améliorer le contrôle électrostatique du transistor 100. La forme de la grille ainsi obtenue se rapproche de celle d'une grille de type « Omega » qui entoure une grande partie du canal d'un tel transistor. Cette variante s'applique notamment lorsque les deuxièmes portions 104 comportent un matériau diélectrique.
10 Dans les premier et troisième modes de réalisation précédemment décrits, les troisièmes portions 108 adjacentes ne sont pas jointives les unes des autres, autant au niveau du canal 113 qu'au niveau de la source 114 et du drain 116. En variante, il est possible que les parties de ces troisièmes portions 108 adjacentes se trouvant au niveau de la source 114 et du 15 drain 116 soient jointives ou se superposent les unes avec les autres, tandis que les parties de ces troisièmes portions 108 adjacentes se trouvant au niveau du canal 113 ne soient pas jointives ou ne se superposent pas les unes avec les autres. La figure 6A correspond à une vue en coupe réalisée au niveau du drain 116 d'un transistor 100 selon une telle variante. La figure 6B correspond à une 20 vue de côté d'un transistor 100 selon cette variante. Une vue en coupe de profil d'un tel transistor au niveau du canal 113 correspondrait par exemple à celle de la figure 3A, 4A ou 5A. Un procédé de réalisation du transistor 100 selon le premier mode de réalisation est décrit en liaison avec les figures 7A à 8B.
25 Un empilement alterné de couches de semi-conducteur, par exemple de silicium, et de SiGe riche en silicium est formé sur le substrat 106, par exemple par épitaxie. Une gravure de l'empilement de couches est ensuite réalisée afin que des portions restantes de cet empilement de couches forment 3025654 16 l'empilement alterné des premières portions 102 et des deuxièmes portions 104 (figures 7A et 7B). En variante, lorsque les deuxièmes portions 104 sont destinées à être formées d'un matériau diélectrique, les portions restantes des couches de 5 silicium de l'empilement peuvent être gravées sélectivement de manière isotrope par rapport aux premières portions 102. Des portions de l'empilement de couches reliées aux portions destinées à former le transistor 100 sont conservées et non soumis à cette gravure sélective afin d'assurer le maintien mécanique des premières portions 102 après gravure des portions restantes des couches de 10 silicium de l'empilement. Le matériau diélectrique, par exemple du Si02, est ensuite déposé, par exemple par dépôt CVD, dans les emplacements précédemment gravés, formant les deuxièmes portions 104. Les portions de matériau diélectrique déposées en dehors de ces emplacements sont gravées de manière sélective et isotrope.
15 Un dopage (par exemple in situ ou par implantation ou plasma) des premières portions 102 peut être mis en oeuvre afin d'ajuster la tension de seuil qui sera obtenue dans ces premières portions 102, par exemple à une valeur similaire à celle qui sera obtenue dans le SiGe riche en germanium des troisièmes portions 108.
20 Lorsque les deuxièmes portions 104 comportent du semi- conducteur, il est possible de réaliser un dopage de ce semi-conducteur afin d'inhiber ce semi-conducteur et éviter une conduction électrique dans celui-ci. Seules les premières portions 102 de cet empilement serviront alors à former, d'un point de vue électrique, le canal, la source et le drain du transistor.
25 Comme représenté sur les figures 8A et 8B, les troisièmes portions 108 de SiGe riche en germanium sont ensuite réalisées par épitaxie sur les faces latérales des premières portions 102. La croissance par épitaxie mise en oeuvre est contrôlée afin que les troisièmes portions 108 aient chacune un profil de forme triangulaire. Pour la réalisation des troisièmes portions 108 du 3025654 17 transistor 100 selon le deuxième mode de réalisation, cette croissance est prolongée jusqu'à obtenir la géométrie souhaitée. Au contraire, pour la réalisation des troisièmes portions 108 du transistor 100 selon le troisième mode de réalisation, cette croissance est interrompue plut tôt afin que les troisièmes 5 portions 108 obtenues aient chacune un profil trapézoïdal. L'épitaxie formant les troisièmes portions 108 peut être mise en oeuvre à une température comprise entre environ 500°C et 750°C et en présence de gaz actifs tels que du SiH4, du dichlorosilane, ou du GeH4. Du HCI peut être utilisé, par exemple de manière cyclée ou introduit en même temps que les gaz 10 actifs, pour obtenir une sélectivité concernant les emplacements où les troisièmes portions 108 doivent être localisées, par exemple uniquement sur les faces latérales des premières portions 102. Les facettes [111] vont apparaître naturellement lors de l'épitaxie. Après ou avant la réalisation des troisièmes portions 108, les 15 deuxièmes portions 104 peuvent être partiellement gravées telles que la largeur des deuxièmes portions 104 soit inférieure à celle des premières portions 102, comme précédemment décrit. Le transistor 100 est ensuite achevé en déposant le diélectrique de grille 110 de manière conforme sur la face supérieure de l'empilement des 20 première et deuxième portions 102, 104, sur les faces des troisièmes portions 108 qui sont exposées (c'est-à-dire toutes les faces sauf celles en contact avec l'empilement des portions 102, 104) et sur les faces latérales des deuxièmes portions 104, au niveau du canal 113. Dans le cas du deuxième mode de réalisation dans lequel les faces latérales des deuxièmes portions 104 sont 25 recouvertes par les troisièmes portions 108, le diélectrique de grille 110 recouvre uniquement la face supérieure de l'empilement des première et deuxième portions 102, 104 et les faces des troisièmes portions 108 qui sont exposées. Le diélectrique de grille 110 est par exemple formé par un dépôt de type ALD (« Atomic Layer Deposition », ou dépôt de couche atomique). Le matériau 3025654 18 conducteur 112 est ensuite déposé sur le diélectrique de grille 110. La structure obtenue correspond à l'une de celles représentées sur les figures 3A à 5B. Une épitaxie de SiGe riche en germanium peut être mise en oeuvre après la réalisation de la grille afin qu'au niveau de la source 114 et du 5 drain 116, les troisièmes portions 108 recouvrent complètement les faces de l'empilement des premières et deuxièmes portions 102, 104, comme précédemment décrit en liaison avec les figures 6A et 6B. Une variante du procédé de réalisation du transistor 100 est décrite ci-dessous.
10 Les étapes précédemment décrites en liaison avec les figures 7A et 7B sont tout d'abord mises en oeuvre. Ensuite, une grille factice 119 (« dummy gate ») est réalisée, recouvrant la partie de l'empilement des première et deuxième portions 102, 104 destinée à former le canal 113 du transistor 100 (figures 9A et 9B). Cette grille 15 factice 119 est par exemple réalisée en formant une première portion 120 de matériau diélectrique, par exemple du Si02, recouvrant cette partie de l'empilement, puis en déposant sur la première portion 120 une deuxième portion 122 de matériau apte à être gravé sélectivement par rapport au matériau diélectrique de la première portion 120, par exemple du polysilicium. Les 20 espaceurs 118 sont également réalisés contre la grille factice 119, au niveau des interfaces entre le canal 113 et la source 114 et entre le canal 113 et le drain 116. Une épitaxie de SiGe riche en germanium est ensuite mise en oeuvre uniquement au niveau de la source et du drain grâce à la présence de la grille factice 119 qui protège la partie de l'empilement des portions 102, 104 25 destinée à former le canal 113. Les parties des troisièmes portions 118 localisées au niveau de la source 114 et du drain 116 sont ainsi formées. La source 114 et le drain 116 sont ensuite protégés via un dépôt d'une couche de protection 124 comportant par exemple du Si02, puis la grille factice 119 est supprimée (figures 10A et 10B).
3025654 19 Une épitaxie de SiGe riche en germanium est ensuite mise en oeuvre afin de former les parties des troisièmes portions 108 au niveau du canal 113 (figures 11A et 11B). Le procédé est achevé en réalisant le diélectrique de grille 110 5 et le matériau conducteur 112 au niveau du canal 113, puis en supprimant la couche de protection 124 recouvrant la source 114 et le drain 116. En variante, la couche de protection 124 de la source 114 et du drain 116 peut être retirée avant la mise en oeuvre de l'étape d'épitaxie de SiGe riche en germanium formant les parties des troisièmes portions 108 au niveau du 10 canal 113, ce qui permet de former du SiGe riche en germanium également au niveau de la source 114 et du drain 116. Dans les modes et exemples de réalisation précédemment décrits, le transistor FinFET 100 comporte une seule ailette formant le canal 113, la source 114 et le drain 116. En variante, le transistor FinFET 100 peut comporter 15 plusieurs ailettes chacune formée par un empilement de premières et deuxièmes portions et par des troisièmes portions de manière similaire à l'ailette précédemment décrite. Dans ce cas, le canal, la source et le drain du transistor sont chacun formés par une partie de chacune des ailettes. De plus, la grille recouvre dans ce cas les parties de chacune des ailettes formant le canal du 20 transistor. Dans les modes et exemples de réalisation précédemment décrits, les premières portions 102 et les deuxièmes portions 104 ont des dimensions (hauteur selon l'axe Z, largeur selon l'axe X) similaires. En variante, il est possible que les premières portions 102 aient des dimensions (hauteur et/ou 25 largeur) différentes de celles des deuxièmes portions 104, ou bien que les premières portions 102 et/ou les deuxièmes portions 104 n'aient pas toutes les mêmes dimensions (en réalisant par exemple la gravure de l'empilement de couches, qui forme le ou les empilements alternés des premières portions 102 et des deuxièmes portions 104, avec un certain angle afin que le ou les empilements 3025654 20 alternés des premières portions 102 et des deuxièmes portions 104 aient des plus grandes dimensions au niveau de leur base et des plus petites dimensions au niveau de leur sommet, ou encore en protégeant la base du ou des empilements pendant qu'une gravure réduit les dimensions au niveau du sommet du ou des 5 empilements).
Claims (14)
- REVENDICATIONS1. Transistor FinFET (100) comportant au moins : une ailette formant un canal (113), une source (114) et un drain (116), comportant un empilement alterné de premières portions (102) de SiGe riche en silicium et de deuxièmes portions (104) d'un matériau diélectrique ou semi-conducteur, et des troisièmes portions (108) de SiGe riche en germanium disposées au moins contre des faces latérales des premières portions (102), - une grille (109) recouvrant le canal (113), et dans lequel chacune des troisièmes portions (108) comporte des faces d'orientation cristalline [111] recouvertes par la grille (109).
- 2. Transistor FinFET (100) selon la revendication 1, dans lequel, au moins au niveau du canal (113), chacune des troisièmes portions (108) a sensiblement une forme de prisme droit à bases triangulaires et comportant trois côtés sensiblement rectangulaires joignant lesdites bases, l'un des trois côtés étant disposé contre l'une des faces latérales d'une des premières portions (102) et les deux autres des trois côtés formant les faces d'orientation cristalline [111].
- 3. Transistor FinFET (100) selon la revendication 1, dans lequel, au moins au niveau du canal (113), chacune des troisièmes portions (108) a sensiblement une forme de prisme droit à bases trapézoïdales et comportant quatre côtés sensiblement rectangulaires joignant lesdites bases, l'un des quatre côtés étant disposé contre l'une des faces latérales d'une des premières portions (102) et deux autres des quatre côtés, opposés l'un à l'autre, formant les faces d'orientation cristalline [111]. 3025654 22
- 4. Transistor FinFET (100) selon l'une des revendications précédentes, dans lequel, au moins au niveau du canal (113), chacune des troisièmes portions (108) est disjointe d'une ou de deux troisièmes portions (108) adjacentes telle que le SiGe riche en germanium des troisièmes portions (108) 5 soit contraint uni-axialement en compression.
- 5. Transistor FinFET (100) selon la revendication 4, dans lequel la grille (109) recouvre au moins une partie des faces latérales des deuxièmes portions (104). 10
- 6. Transistor FinFET (100) selon l'une des revendications précédentes, dans lequel une dimension des deuxièmes portions (104) qui est sensiblement perpendiculaire aux faces latérales des premières portions (102) est inférieure à une dimension des premières portions (102) qui sensiblement 15 perpendiculaire aux faces latérales des première portions (102).
- 7. Transistor FinFET (100) selon l'une des revendications précédentes, dans lequel, au niveau de la source (114) et du drain (116), chacune des troisièmes portions (108) est en contact ou se superpose avec une ou deux 2 0 troisièmes portions (108) adjacentes.
- 8. Transistor FinFET (100) selon l'une des revendications 1 à 3, dans lequel, au niveau du canal (113), et/ou de la source (114) et du drain (116), chacune des troisièmes portions (108) est en contact ou se superpose avec 25 une ou deux troisièmes portions (108) adjacentes.
- 9. Transistor FinFET (100) selon l'une des revendications précédentes, dans lequel la grille (109) recouvre une face supérieure de l'empilement alterné des premières et deuxièmes portions (102, 104). 3025654 23
- 10. Procédé de réalisation d'un transistor FinFET (100) comportant au moins les étapes de : - réalisation d'au moins un empilement alterné de premières portions (102) de SiGe riche en silicium et de deuxièmes portions (104) d'un 5 matériau diélectrique ou semi-conducteur, - réalisation de troisièmes portions (108) de SiGe riche en germanium au moins contre des faces latérales des premières portions (102), telles que l'empilement alterné des premières et deuxièmes portions (102, 104) et les troisièmes portions (108) forment une ailette destinée à former un canal 10 (113), une source (114) et un drain (116) du transistor FinFET (100), - réalisation d'une grille (109) recouvrant le canal (113), et telle que la grille (109) recouvre des faces d'orientation cristalline [111] de chacune des troisièmes portions (108). 15
- 11. Procédé selon la revendication 10, dans lequel l'empilement alterné des premières et deuxièmes portions (102, 104) est réalisé par la mise en oeuvre des étapes suivantes : - réalisation par épitaxie d'un empilement alterné de premières couches de SiGe riche en silicium et de deuxièmes couches de semi- 20 conducteur, - gravure de l'empilement alterné des premières et deuxièmes couches telles que des portions restantes des premières et deuxièmes couches forment l'empilement alterné des premières et deuxièmes portions (102, 104). 25
- 12. Procédé selon la revendication 11, dans lequel le semi- conducteur des deuxièmes couches est différent du SiGe, et dans lequel la réalisation de l'empilement alterné des premières et deuxièmes portions (102, 104) comporte en outre, après la gravure de l'empilement alterné des premières et deuxièmes couches, les étapes de : 3025654 24 - gravure sélective des portions restantes des deuxièmes couches par rapport aux premières portions (102), - dépôt de portions du matériau diélectrique dans des emplacements formés par la gravure des portions restantes des deuxièmes 5 couches telles que les portions du matériau diélectrique forment les deuxièmes portions (104) de l'empilement alterné des premières et deuxièmes portions (102, 104).
- 13. Procédé selon l'une des revendications 10 à 12, dans 10 lequel les troisièmes portions (108) sont réalisées par épitaxie sur les faces latérales des premières portions (102), la durée de mise en oeuvre de l'épitaxie étant choisie en fonction de la géométrie finale des troisièmes portions (108).
- 14. Procédé selon l'une des revendications 10 à 13, dans 15 lequel la réalisation des troisièmes portions (108) comporte la mise en oeuvre des étapes suivantes : - réalisation d'une grille factice (119) recouvrant le canal (113), - réalisation d'une première partie des troisièmes portions (108) au niveau de parties de l'empilement alterné des premières et deuxièmes 20 portions (102, 104) destinée à former la source (114) et le drain (116), - dépôt d'une couche de protection (124) recouvrant la source (114) et le drain (116), retrait de la grille factice (119), réalisation d'une deuxième partie des troisièmes portions 25 (108) au niveau d'une partie de l'empilement alterné des premières et deuxièmes portions (102, 104) destinée à former le canal (113).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1458487A FR3025654B1 (fr) | 2014-09-10 | 2014-09-10 | Transistor finfet comportant des portions de sige d'orientation cristalline [111] |
| US14/849,060 US9536951B2 (en) | 2014-09-10 | 2015-09-09 | FinFET transistor comprising portions of SiGe with a crystal orientation [111] |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1458487A FR3025654B1 (fr) | 2014-09-10 | 2014-09-10 | Transistor finfet comportant des portions de sige d'orientation cristalline [111] |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3025654A1 true FR3025654A1 (fr) | 2016-03-11 |
| FR3025654B1 FR3025654B1 (fr) | 2016-12-23 |
Family
ID=51726819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1458487A Active FR3025654B1 (fr) | 2014-09-10 | 2014-09-10 | Transistor finfet comportant des portions de sige d'orientation cristalline [111] |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9536951B2 (fr) |
| FR (1) | FR3025654B1 (fr) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3007892B1 (fr) | 2013-06-27 | 2015-07-31 | Commissariat Energie Atomique | Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive |
| US10115807B2 (en) * | 2015-11-18 | 2018-10-30 | Globalfoundries Inc. | Method, apparatus and system for improved performance using tall fins in finFET devices |
| CN107154429B (zh) * | 2016-03-03 | 2020-04-10 | 上海新昇半导体科技有限公司 | 鳍状场效应晶体管及其制备方法 |
| US10770593B2 (en) * | 2016-04-01 | 2020-09-08 | Intel Corporation | Beaded fin transistor |
| US9773662B1 (en) * | 2016-06-03 | 2017-09-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating a fine structure |
| US9773875B1 (en) | 2016-07-20 | 2017-09-26 | International Business Machines Corporation | Fabrication of silicon-germanium fin structure having silicon-rich outer surface |
| US9679780B1 (en) * | 2016-09-28 | 2017-06-13 | International Business Machines Corporation | Polysilicon residue removal in nanosheet MOSFETs |
| WO2018125082A1 (fr) * | 2016-12-28 | 2018-07-05 | Intel Corporation | Transistors riches en ge utilisant une couche de réduction de résistance de contact source/drain riche en si |
| US10361130B2 (en) * | 2017-04-26 | 2019-07-23 | International Business Machines Corporation | Dual channel silicon/silicon germanium complementary metal oxide semiconductor performance with interface engineering |
| FR3088480B1 (fr) | 2018-11-09 | 2020-12-04 | Commissariat Energie Atomique | Procede de collage avec desorption stimulee electroniquement |
| FR3091619B1 (fr) | 2019-01-07 | 2021-01-29 | Commissariat Energie Atomique | Procédé de guérison avant transfert d’une couche semi-conductrice |
| JP2023110192A (ja) * | 2022-01-28 | 2023-08-09 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100187503A1 (en) * | 2009-01-29 | 2010-07-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US20130234215A1 (en) * | 2012-03-12 | 2013-09-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2989517B1 (fr) | 2012-04-12 | 2015-01-16 | Commissariat Energie Atomique | Reprise de contact sur substrat semi-conducteur heterogene |
| FR3005309B1 (fr) | 2013-05-02 | 2016-03-11 | Commissariat Energie Atomique | Transistors a nanofils et planaires cointegres sur substrat soi utbox |
| FR3014244B1 (fr) | 2013-11-29 | 2018-05-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede ameliore de realisation d'un substrat semi-conducteur contraint sur isolant |
| FR3015769B1 (fr) | 2013-12-23 | 2017-08-11 | Commissariat Energie Atomique | Procede ameliore de realisation de blocs semi-conducteurs contraints sur la couche isolante d'un substrat semi-conducteur sur isolant |
| FR3015768B1 (fr) | 2013-12-23 | 2017-08-11 | Commissariat Energie Atomique | Procede ameliore de modification de l'etat de contrainte d'un bloc de materiau semi-conducteur |
| US9219154B1 (en) * | 2014-07-15 | 2015-12-22 | International Business Machines Corporation | Method of fabricating electrostatically enhanced fins and stacked nanowire field effect transistors |
-
2014
- 2014-09-10 FR FR1458487A patent/FR3025654B1/fr active Active
-
2015
- 2015-09-09 US US14/849,060 patent/US9536951B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100187503A1 (en) * | 2009-01-29 | 2010-07-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US20130234215A1 (en) * | 2012-03-12 | 2013-09-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| GUILEI WANG ET AL: "Integration of highly-strained SiGe materials in 14nm and beyond nodes FinFET technology", SOLID-STATE ELECTRONICS, vol. 103, 23 August 2014 (2014-08-23), pages 222 - 228, XP055186680, ISSN: 0038-1101, DOI: 10.1016/j.sse.2014.07.008 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US9536951B2 (en) | 2017-01-03 |
| US20160071933A1 (en) | 2016-03-10 |
| FR3025654B1 (fr) | 2016-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3025654A1 (fr) | Transistor finfet comportant des portions de sige d'orientation cristalline [111] | |
| FR3060838A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a canal contraint en compression | |
| FR3016237A1 (fr) | Dispositif a nanofils de semi-conducteur partiellement entoures par une grille | |
| EP2009682B1 (fr) | Transistor à effet de champ de type finfet isolé du substrat | |
| FR3060840A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes | |
| EP3502048B1 (fr) | Procede de realisation de transistor fet a canal contraint | |
| FR3086456A1 (fr) | Procede de realisation de transistors superposes | |
| EP1869712B1 (fr) | Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors | |
| EP2562802B1 (fr) | Procede de realisation d'un circuit integre tridimensionnel | |
| EP3502049B1 (fr) | Procede de realisation d'un dispositif semi-conducteur comprenant une ou plusieurs nanostructures | |
| FR3060841A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes | |
| FR3005372A1 (fr) | Procede de realisation d'un film en silicium-germanium a teneur en germanium variable | |
| FR3064815A1 (fr) | Procede de fabrication d'un transistor a effet de champ a grille enrobante | |
| EP2835832A2 (fr) | Procede ameliore de realisation de zones dopees et/ou exercant une contrainte sous les espaceurs d'un transistor | |
| FR3005309A1 (fr) | Transistors a nanofils et planaires cointegres sur substrat soi utbox | |
| EP3442027B1 (fr) | Procede de formation de regions d'extension dopees dans une structure a nanofils superposes | |
| EP3503175A1 (fr) | Procede de realisation d'un substrat semi-conducteur comprenant au moins une portion de semi-conducteur contraint en compression | |
| EP3378098B1 (fr) | Diode a heterojonction ayant un courant de surcharge transitoire accru | |
| WO2005041309A1 (fr) | Dispositif microelectronique a effet de champ apte a former un ou plusieurs canaux de transistors | |
| EP3026711B1 (fr) | Procede ameliore pour induire une contrainte dans un canal de transistor a l'aide de regions source/drain sacrificielles et d'un remplacement de grille | |
| EP3026712B1 (fr) | Procede ameliore de mise en contrainte d'une zone de canal de transistor | |
| EP1788635B1 (fr) | Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille | |
| FR3085085A1 (fr) | Transistor a barreaux superposes et structure double-grille | |
| FR3048815A1 (fr) | Procede de co-realisation de zones sous contraintes uniaxiales differentes | |
| FR2910456A1 (fr) | Procede de realisation de microfils et/ou de nanofils |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20160311 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |