FR3064384A1 - Bloc refractaire pour dispositif integre de neurone artificiel - Google Patents
Bloc refractaire pour dispositif integre de neurone artificiel Download PDFInfo
- Publication number
- FR3064384A1 FR3064384A1 FR1752384A FR1752384A FR3064384A1 FR 3064384 A1 FR3064384 A1 FR 3064384A1 FR 1752384 A FR1752384 A FR 1752384A FR 1752384 A FR1752384 A FR 1752384A FR 3064384 A1 FR3064384 A1 FR 3064384A1
- Authority
- FR
- France
- Prior art keywords
- coupled
- terminal
- gate
- mos transistor
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
Dispositif intégré de neurone artificiel comportant un bloc réfractaire (3) configuré pour inhiber le bloc intégrateur (1) durant une durée d'inhibition après ladite délivrance d'au moins un signal de sortie (Si) par le bloc générateur (2), le bloc réfractaire (3) comportant un premier transistor MOS (Ts1) couplé entre la borne d'entrée (BE) et la borne de référence (BR) et dont la grille (Gs1) est connectée à ladite borne de sortie (BS) par l'intermédiaire d'un deuxième transistor MOS (Ts2) dont une première électrode (Ds2) est couplée à ladite borne d'alimentation (BV) et dont la grille (Gs2) est couplée à la borne de sortie (BS), le bloc réfractaire (3) comportant en outre un circuit résistif-capacitif couplé entre la borne d'alimentation (BV), la borne de référence (BR) et la grille du deuxième transistor MOS (Ts2), ladite durée d'inhibition dépendant de la constante de temps dudit circuit résistif-capacitif.
Description
(57) Dispositif intégré de neurone artificiel comportant un bloc réfractaire (3) configuré pour inhiber le bloc intégrateur (1 ) durant une durée d'inhibition après ladite délivrance d'au moins un signal de sortie (Si) par le bloc générateur (2), le bloc réfractaire (3) comportant un premier transistor MOS (Ts1 ) couplé entre la borne d'entrée (BE) et la borne de référence (BR) et dont la grille (Gs1) est connectée à ladite borne de sortie (BS) par l'intermédiaire d'un deuxième transistor MOS (Ts2) dont une première électrode (Ds2) est couplée à ladite borne d'alimentation (BV) et dont la grille (Gs2) est couplée à la borne de sortie (BS), le bloc réfractaire (3) comportant en outre un circuit résistif-capacitif couplé entre la borne d'alimentation (BV), la borne de référence (BR) et la grille du deuxième transistor MOS (Ts2), ladite durée d'inhibition dépendant de la constante de temps dudit circuit résistif-capacitif.
i
Bloc réfractaire pour dispositif intégré de neurone artificiel
Des modes de réalisation de l’invention concernent l’intelligence artificielle, et en particulier la réalisation de réseaux de neurones dans le cadre notamment de l’apprentissage profond, connu par l’homme du métier sous la dénomination anglo-saxonne « Deep learning ». Plus précisément, des modes de réalisation concernent les circuits électroniques intégrés simulant le comportement de neurones, et plus particulièrement la structure des blocs réfractaires de tels circuits.
Un neurone biologique comprend plusieurs parties, dont notamment une ou plusieurs dendrites qui délivrent un signal électrique d’entrée, le corps du neurone ou soma, qui accumule le signal d’entrée sous la forme d’une différence de potentiel entre l’intérieur et l’extérieur de sa membrane, et un axone destiné à délivrer un signal de sortie, ou potentiel d’action lorsque la tension entre l’extérieur et l’intérieur de la membrane atteint un certain seuil. Dans un neurone biologique, des fuites électriques ont lieu au travers de la membrane si l’équilibre électrique n’est pas atteint entre l’intérieur et l’extérieur de la membrane.
Ainsi, il convient qu’un neurone artificiel soit capable de recevoir un signal d’entrée, d’intégrer ce signal d’entrée, et lorsque le signal intégré atteint un seuil, d’émettre un signal de sortie sous la forme d’un ou plusieurs pics de tension.
Dans le domaine des réseaux de neurones artificiels, l’acronyme anglo-saxon LIF (« Leaky, Integrate and Fire ») désigne un modèle de comportement simple du neurone artificiel, dans lequel celui-ci reçoit et accumule un signal d’entrée jusqu'à dépasser une valeur seuil, au delà de laquelle le neurone émet un signal de sortie.
Ce modèle prend notamment en compte les fuites électriques du neurone au travers la membrane de celui-ci.
Le neurone peut soit recevoir une série de pics de courant successifs jusqu’à la génération d’un pic de courant de sortie, soit recevoir un signal continu en entrée et générer un train de pics de courant en sortie.
Il a par ailleurs été observé que les neurones présentent une période dite de réfraction, ou période d’inhibition, immédiatement après la délivrance d’un potentiel d’action par l’axone, durant laquelle le neurone est inhibé.
Il convient alors de reproduire cette période d’inhibition afin de se rapprocher au maximum du fonctionnement d’un neurone biologique.
Il existe des solutions pour la réalisation de neurones artificiels selon le modèle LIF permettant de mettre en œuvre une période de réfraction, comportant par exemple plusieurs dizaines de composants de taille importante.
Les applications du domaine de l’intelligence artificielle, comme par exemple mais non limitativement la simulation de l’activité cérébrale, nécessitent la réalisation de réseaux comportant un nombre très important de neurones artificiels, typiquement de l’ordre du milliard. Il serait ainsi très avantageux d’utiliser des circuits intégrés de taille réduite.
Il existe des solutions utilisant des neurones de tailles plus réduites et permettant d’atteindre des vitesses de fonctionnement plus élevées, mais ces solutions nécessitent la mise en œuvre de procédés de fabrication spécifiques.
Ainsi, selon un mode de réalisation, il est proposé un neurone artificiel, permettant la mise en œuvre d’une période de réfraction et présentant une surface de bloc réfractaire limitée, et pouvant être avantageusement réalisé par des procédés de fabrication classiques CMOS.
Selon un aspect, il est proposé un dispositif intégré de neurone artificiel, comportant une borne d’entrée destinée à recevoir au moins un signal d’entrée, une borne de sortie destinée à délivrer au moins un signal de sortie, une borne de référence destinée à délivrer au moins un signal de référence, une borne d’alimentation destinée à recevoir une tension d’alimentation, un bloc intégrateur configuré pour recevoir et intégrer ledit au moins un signal d’entrée et délivrer un signal intégré, un bloc générateur configuré pour recevoir le signal intégré et, lorsque le signal intégré dépasse un seuil, délivrer le signal de sortie.
Le dispositif comporte en outre un bloc réfractaire configuré pour inhiber le bloc intégrateur durant une durée d’inhibition après ladite délivrance dudit au moins un signal de sortie par le bloc générateur, le bloc réfractaire comportant un premier transistor MOS dont une première électrode est couplée à la borne d’entrée, une deuxième électrode est couplée à la borne de référence et dont la grille est connectée à ladite borne de sortie par l’intermédiaire d’un deuxième transistor MOS dont une première électrode est couplée à ladite borne d’alimentation, dont une deuxième électrode est couplée à la grille du premier transistor MOS, et dont la grille est couplée à la borne de sortie, le bloc réfractaire comportant en outre un circuit résistif capacitif couplé entre la borne d’alimentation, la borne de référence et la grille du deuxième transistor MOS, ladite durée d’inhibition dépendant de la constante de temps dudit circuit résistifcapacitif.
Le dispositif de neurone comportant un bloc réfractaire a donc un comportement encore plus proche de celui d’un neurone biologique.
En outre, l’utilisation d’un nombre réduit de composants permet une surface du bloc réfractaire réduite.
Le circuit résistif-capacitif peut comporter un condensateur dont une première électrode est couplée entre ladite borne d’alimentation et la grille du premier transistor MOS, et une résistance couplée entre la grille du deuxième transistor MOS et la borne de référence.
Le condensateur est avantageusement un condensateur MOS.
Selon un autre aspect, il est proposé un circuit intégré comprenant un réseau de neurones artificiels comportant une pluralité de dispositifs tels que ceux décrit précédemment.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation de l’invention, nullement limitatifs, et des dessins annexés sur lesquels :
- les figures 1 et 2 illustrent des modes de réalisation de l’invention.
La figure 1 illustre schématiquement, et d’un point de vu électrique, un dispositif intégré DIS de neurone artificiel DIS, réalisé dans et sur un substrat semi-conducteur pouvant être soit un substrat massif, soit un substrat de type silicium sur isolant, et configuré pour notamment mettre en œuvre le modèle de neurone LIF.
Le dispositif de neurone DIS a donc ici un fonctionnement analogue à celui d’un neurone biologique.
Le dispositif DIS comporte une borne d’entrée BE, destinée à recevoir un signal d’entrée Se, une borne de sortie BS, destinée à délivrer un signal de sortie Ss, et une borne de référence BR destinée à recevoir une tension de référence, par exemple ici la masse.
Le signal d’entrée peut venir d’une seule source ou bien être la combinaison à la borne BE de plusieurs signaux différents provenant de sources différentes.
Le dispositif DIS comporte également un bloc intégrateur 1, configuré pour recevoir et intégrer le signal d’entrée Se et pour délivrer un signal d’entrée intégré Si, et un bloc générateur 2, configuré pour, lorsque le signal intégré atteint un seuil (ou « seuil de déclenchement »), délivrer le signal de sortie Ss.
Le boc intégrateur 1 et le bloc générateur 2 peuvent comporter chacun un ou plusieurs composants qui peuvent être agencés selon toute structure de l’art antérieur, comme par exemple celle décrite
- dans l’article « Xinyu Wu, V. Saxena and Kehan Zhu, A
CMOS spiking neuron for dense memristor-synapse connectivity for brain-inspired computing, 2015
Joint Conférence on Neural Networks Killarney, 2015, pp. 1-6.
doi: 10.1109/IJCNN.2015. 7280819 », ou
- dans l’article « Indiveri G., Linares-Barranco B., Hamilton T. J., van Schaik A., Etienne-Cummings R., Delbruck T., et
International (IJCNN), al. (2011). Neuromorphic Silicon neuron circuits. Front. Neurosci. 5:73. 10.3389/fnins.2011. », ou encore
- dans la demande de brevet français déposée le même jour que la présente demande de brevet au nom de la demanderesse et intitulée « Dispositif intégré de neurone artificiel ».
Le dispositif de neurone DIS comporte en outre un bloc réfractaire 3 configuré pour inhiber le bloc intégrateur 1 durant une période d’inhibition, et une borne d’alimentation BV destinée à recevoir une tension d’alimentation Vdd, par exemple ici une tension de un volt.
En effet, il a été observé que les neurones biologiques sont inhibés durant une période suivant la délivrance d’un potentiel d’action par l’axone du neurone.
Ce bloc réfractaire 3 a donc pour but de rapprocher encore davantage le fonctionnement du dispositif de neurone DIS du fonctionnement d’un neurone biologique.
Le bloc réfractaire 3 comporte un premier transistor Tsl, dont une première électrode, ici le drain Dsl, est couplée à la borne d’entrée, et dont une deuxième électrode, ici la source Ssl, est couplée à la borne de référence.
La grille Gsl du premier transistor Tsl est couplée à un nœud commun N.
Un deuxième transistor Ts2 a sa grille couplée à la borne de sortie BS, une première électrode, ici le drain Ds2, couplée à la borne d’alimentation BV, et une deuxième électrode, ici la source Ss2, couplée au nœud commun N.
En fonction de la structure choisie pour le bloc générateur 2, la valeur de la tension Ss (signal de sortie) peut être différente. Aussi selon le cas, la grille des transistors Ts2 peut être couplée directement à la borne Bs ou bien indirectement par l’intermédiaire d’un circuit classique d’adaptation de tension, de façon à ce que les caractéristiques du signal de sortie Ss soient compatibles avec celles du transistor Ts2.
Un condensateur Cs est couplé entre la borne d’alimentation BV et le nœud commun N. Le condensateur Cs est ici un condensateur MOS ayant par exemple une surface de un micromètre carré.
Une résistance Rs, par exemple ici une résistance de un gigaohm pouvant être réalisée en pratique par un transistor MOS à l’état passant, est couplée entre le nœud commun N et la borne de référence BF.
Ainsi en fonctionnement, avant l’apparition d’un pic de tension sur la borne de sortie, le condensateur Cs est chargé et la tension à ses bornes est égale à la tension Vdd.
Le potentiel du nœud commun N est donc nul, et la grille du premier transistor Tsl n’est pas polarisée.
En présence d’un pic de courant sur la borne de sortie, la grille Gs2 du deuxième transistor se polarise et le deuxième transistor Ts2 devient passant.
La grille du premier transistor Tsl est donc polarisée à la tension Vdd par l’intermédiaire du deuxième transistor Ts2, et le premier transistor Tsl devient donc passant court-circuitant ainsi le condensateur Cs.
Le potentiel du nœud commun N, et donc la grille Gsl du premier transistor Tsl, est polarisé à la tension d’alimentation Vdd, et le premier transistor Tsl devient passant, court-circuitant ainsi le bloc intégrateur 1.
Une fois le pic de courant sur la borne de sortie passé, le deuxième transistor Ts2 se bloque à nouveau, la tension aux bornes du condensateur Cs augmente progressivement, et le potentiel du nœud commun diminue donc progressivement jusqu’à atteindre une valeur nulle lorsque le condensateur est totalement chargé.
Lorsque le potentiel du nœud commun atteint une valeur inférieure au seuil de déclenchement du premier transistor, le premier transistor se bloque à nouveau.
Ainsi, l’inhibition du bloc intégrateur par le bloc réfractaire a lieu durant une durée d’inhibition qui dépend de la vitesse de charge du condensateur Cs au travers de la résistance Rs.
La durée d’inhibition dépend donc de la constante de temps du circuit résistif-capacitif comportant la résistance Rs et le condensateur Cs.
La structure d’un tel bloc réfractaire est avantageuse par 5 rapport aux blocs réfractaires de l’art antérieur en ce qu’elle présente un nombre de composants réduit, et permet par conséquent l’obtention d’un bloc réfractaire dont la surface est inférieure à deux micromètres carrés. Ainsi à titre indicatif, pour une technologie CMOS de vingthuit nanomètres, la surface du bloc réfractaire est de l’ordre de deux micromètres carrés.
Selon un mode de réalisation illustré sur la figure 2, il est possible d’avoir un circuit intégré CI comportant un réseau de neurones artificiels, comportant une pluralité de dispositifs de neurone selon un ou plusieurs des modes de réalisation décrits précédemment en lien avec la figure 1, couplés entre eux par l’intermédiaire de leur borne d’entrée ou de sortie.
Claims (4)
- REVENDICATIONS1. Dispositif intégré de neurone artificiel, comportant une borne d’entrée (BE) destinée à recevoir au moins un signal d’entrée (Se), une borne de sortie (BS) destinée à délivrer au moins un signal de sortie (Ss), une borne de référence (BR) destinée à recevoir une tension de référence, une borne d’alimentation (BV) destinée à recevoir une tension d’alimentation, un bloc intégrateur (1) configuré pour recevoir et intégrer ledit au moins un signal d’entrée (Se) et délivrer un signal intégré (Si), un bloc générateur (2) configuré pour recevoir le signal intégré (Si) et, lorsque le signal intégré (Si) dépasse un seuil, délivrer le signal de sortie, et un bloc réfractaire (3) configuré pour inhiber le bloc intégrateur (1) durant une durée d’inhibition après ladite délivrance dudit au moins un signal de sortie (Si) par le bloc générateur (2), le bloc réfractaire (3) comportant un premier transistor MOS (Tsl) dont une première électrode (Dsl) est couplée à la borne d’entrée (BE), une deuxième électrode (Ssl) est couplée à la borne de référence (BR) et dont la grille (Gsl) est connectée à ladite borne de sortie (BS) par l’intermédiaire d’un deuxième transistor MOS (Ts2) dont une première électrode (Ds2) est couplée à ladite borne d’alimentation (BV), dont une deuxième électrode est couplée à la grille du premier transistor MOS, et dont la grille (Gs2) est couplée à la borne de sortie (BS), le bloc réfractaire (3) comportant en outre un circuit résistif capacitif couplé entre la borne d’alimentation (BV), la borne de référence (BR) et la grille du deuxième transistor MOS (Ts2), ladite durée d’inhibition dépendant de la constante de temps dudit circuit résistif-capacitif.
- 2. Dispositif selon la revendication 1, dans lequel le circuit résistif-capacitif comporte un condensateur (Cs) couplé entre ladite borne d’alimentation (BV) et la grille (Gsl) du premier transistor MOS, et une résistance (Rs) couplée entre la grille du deuxième transistor MOS et la borne de référence (BR).
- 3. Dispositif selon la revendication 2, dans lequel le condensateur (Cs) est un condensateur CMOS.
- 4. Circuit intégré comprenant un réseau de neurones artificiels comportant une pluralité de dispositifs selon Tune des revendications 1 à 3.1/1
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1752384A FR3064384B1 (fr) | 2017-03-23 | 2017-03-23 | Bloc refractaire pour dispositif integre de neurone artificiel |
| CN201721105807.7U CN207319273U (zh) | 2017-03-23 | 2017-08-31 | 集成人工神经元器件和集成电路 |
| CN201710770721.4A CN108629404B (zh) | 2017-03-23 | 2017-08-31 | 用于集成人工神经元器件的不应电路 |
| US15/697,598 US20180276536A1 (en) | 2017-03-23 | 2017-09-07 | Refractory circuit for integrated artificial neuron device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1752384A FR3064384B1 (fr) | 2017-03-23 | 2017-03-23 | Bloc refractaire pour dispositif integre de neurone artificiel |
| FR1752384 | 2017-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3064384A1 true FR3064384A1 (fr) | 2018-09-28 |
| FR3064384B1 FR3064384B1 (fr) | 2019-05-03 |
Family
ID=59520991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1752384A Expired - Fee Related FR3064384B1 (fr) | 2017-03-23 | 2017-03-23 | Bloc refractaire pour dispositif integre de neurone artificiel |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20180276536A1 (fr) |
| CN (2) | CN108629404B (fr) |
| FR (1) | FR3064384B1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180112458A (ko) * | 2017-04-04 | 2018-10-12 | 에스케이하이닉스 주식회사 | 두 개의 트랜지스터들 및 하나의 가변 저항 소자를 가진 시냅스 및 상기 시냅스를 포함하는 시냅스 어레이 |
| CN109376853B (zh) * | 2018-10-26 | 2021-09-24 | 电子科技大学 | 回声状态神经网络输出轴突电路 |
| CN111615707B (zh) * | 2019-11-15 | 2022-05-24 | 江苏时代全芯存储科技股份有限公司 | 类神经电路以及运作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242988B1 (en) * | 1999-09-29 | 2001-06-05 | Lucent Technologies Inc. | Spiking neuron circuit |
| CN101997538B (zh) * | 2009-08-19 | 2013-06-05 | 中国科学院半导体研究所 | 基于脉冲耦合的硅纳米线cmos神经元电路 |
| US8473439B2 (en) * | 2010-12-08 | 2013-06-25 | International Business Machines Corporation | Integrate and fire electronic neurons |
| CN102610274B (zh) * | 2012-04-06 | 2014-10-15 | 电子科技大学 | 一种阻变突触权值调整电路 |
| WO2014018078A1 (fr) * | 2012-07-25 | 2014-01-30 | Hrl Laboratories, Llc | Circuit neuronal et procédé |
| CN107733405A (zh) * | 2012-12-31 | 2018-02-23 | 意法半导体研发（上海）有限公司 | 传输门电路 |
| US9542643B2 (en) * | 2013-05-21 | 2017-01-10 | Qualcomm Incorporated | Efficient hardware implementation of spiking networks |
| CN105160401B (zh) * | 2015-08-27 | 2017-08-11 | 电子科技大学 | 一种基于忆阻器阵列的wta神经网络及其应用 |
| CN105787291B (zh) * | 2016-01-29 | 2018-04-17 | 西安交通大学 | 一种模拟实现Morris‑Lecar神经元模型的电路 |
-
2017
- 2017-03-23 FR FR1752384A patent/FR3064384B1/fr not_active Expired - Fee Related
- 2017-08-31 CN CN201710770721.4A patent/CN108629404B/zh active Active
- 2017-08-31 CN CN201721105807.7U patent/CN207319273U/zh active Active
- 2017-09-07 US US15/697,598 patent/US20180276536A1/en not_active Abandoned
Non-Patent Citations (6)
| Title |
|---|
| G. CARDARILLI ET AL: "Implementazione hardware di reti neurali spiking bio-realistiche, basate su memristore", MEMORIE DELLA XXXII RIUNIONE ANNUALE DEI RICERCATORI DI ELETTROTECNICA (ET'16) : 15-17 GIUGNO 2016, 15 June 2016 (2016-06-15), XP055431239, Retrieved from the Internet <URL:http://et2016.deim.unipa.it/file/memorie/Roma Tor Vergata/IMPLEMENTAZIONE HARDWARE DI RETI NEURALI SPIKING BIO-REALISTICHE BASATE SU MEMRISTORE_Cardarilli, Re, Salerno, Susi, Cristini, Acciarito, Di Nunzio, Fazzolari.pdf> [retrieved on 20171130] * |
| I. SOURIKOPOULOS ET AL: "A 4-fJ/spike artificial neuron in 65 nm CMOS technology", FRONTIERS IN NEUROSCIENCE, vol. 11, 123, 15 March 2017 (2017-03-15), XP055382019, DOI: 10.3389/fnins.2017.00123 * |
| N. QIAO ET AL: "A reconfigurable on-line learning spiking neuromorphic processor comprising 256 neurons and 128K synapses", FRONTIERS IN NEUROSCIENCE, vol. 9, 141, 29 April 2015 (2015-04-29), XP055350816, DOI: 10.3389/fnins.2015.00141 * |
| S. ACCIARITO ET AL: "Hardware design of LIF with Latency neuron model with memristive STDP synapses", INTEGRATION, THE VLSI JOURNAL, vol. 59, 25 May 2017 (2017-05-25), pages 81 - 89, XP085164880, DOI: 10.1016/J.VLSI.2017.05.006 * |
| S. ACCIARITO ET AL: "Hardware implementation of a spiking neuron model based on memristor", TECHNICAL PROGRAM OF THE 48TH ANNUAL MEETING OF THE ASSOCIAZIONE GRUPPO ITALIANO DI ELETTRONICA (GE'16): JUNE 22-24, 2016, 22 June 2016 (2016-06-22), XP055431242, Retrieved from the Internet <URL:http://ge2016.unibs.it/wp-content/uploads/2016/06/GE2016_detailed_program_v04.pdf> [retrieved on 20171130] * |
| S. SHIN ET AL: "Neuronal spike event generation by memristors", PROCCEDINGS OF THE 13TH INTERNATIONAL WORKSHOP ON CELLULAR NANOSCALE NETWORKS AND THEIR APPLICATIONS (CNNA'12), 29 August 2012 (2012-08-29), XP032253872, DOI: 10.1109/CNNA.2012.6331427 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108629404B (zh) | 2022-07-15 |
| US20180276536A1 (en) | 2018-09-27 |
| CN207319273U (zh) | 2018-05-04 |
| CN108629404A (zh) | 2018-10-09 |
| FR3064384B1 (fr) | 2019-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3064383B1 (fr) | Dispositif integre de neurone artificiel | |
| EP2819068B1 (fr) | Neurone artificiel comprenant une memoire resistive | |
| FR2819064A1 (fr) | Regulateur de tension a stabilite amelioree | |
| CA3013842C (fr) | Circuit de detection d'impulsions lumineuses | |
| FR2984604A1 (fr) | Dispositif electronique compact de protection contre les decharges electrostatiques. | |
| EP3700618A1 (fr) | Capteur optique | |
| EP2600125A1 (fr) | Dispositif de détection de rayonnement à étendue d'illumination améliorée | |
| FR3070774A1 (fr) | Procede de compensation de chute de tension sur un cable usb type c, et circuit correspondant | |
| WO2022171632A1 (fr) | Circuit neuromorphique et procédé d'entraînement associé | |
| FR2680596A1 (fr) | Appareil pour tester automatiquement un mode surcharge d'un dispositif de memoire a semiconducteurs. | |
| FR3072481B1 (fr) | Dispositif de generation d'un signal aleatoire | |
| FR2737065A1 (fr) | Dispositif semiconducteur incluant un amplificateur de puissance et appareil de telecommunication mobile incluant un tel dispositif semiconducteur | |
| US20180276536A1 (en) | Refractory circuit for integrated artificial neuron device | |
| FR2562356A1 (fr) | Circuit d'interface attenuateur de bruit pour generateurs de signaux d'horloge a deux phases non superposees | |
| FR2527404A1 (fr) | Joncteur d'abonne electronique | |
| FR2534751A1 (fr) | Circuit de restauration a la mise sous tension pour un systeme de commande electrique | |
| EP1040580A1 (fr) | Amplificateur de sortie cmos independant de la temperature, de la tension d'alimentation et de la qualite de fabrication de ses transistors | |
| WO2002052364A1 (fr) | Regulateur de tension a gain statique en boucle ouverte reduit | |
| EP2463632B1 (fr) | Dispositif de détection comportant un circuit de test robuste | |
| FR3129254A1 (fr) | Protection d’un domaine d’un circuit intégré contre des surtensions | |
| EP3549070A1 (fr) | Dispositif et procède de modulation, synapse artificielle comportant ledit dispositif de modulation, procède de plasticité a court terme dans un réseau de neurones artificiels comportant ladite synapse artificielle | |
| EP1553677A1 (fr) | Equilibrage des tensions de générateurs électrochimiques de batterie rechargeable, par circuits à dipole(s) | |
| FR3140974A1 (fr) | Circuit neuromorphique | |
| EP2783192B1 (fr) | Circuit de détection avec un module de réduction du bruit | |
| FR3063574A1 (fr) | Dispositif compact de protection d'un circuit integre contre les decharges electrostatiques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20180928 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| ST | Notification of lapse |
Effective date: 20211105 |