FR3066038A1 - Memoire a changement de phase - Google Patents

Memoire a changement de phase Download PDF

Info

Publication number
FR3066038A1
FR3066038A1 FR1753985A FR1753985A FR3066038A1 FR 3066038 A1 FR3066038 A1 FR 3066038A1 FR 1753985 A FR1753985 A FR 1753985A FR 1753985 A FR1753985 A FR 1753985A FR 3066038 A1 FR3066038 A1 FR 3066038A1
Authority
FR
France
Prior art keywords
phase change
strip
stop layer
etching stop
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1753985A
Other languages
English (en)
Other versions
FR3066038B1 (fr
Inventor
Pierre Morin
Philippe Brun
Laurent-Luc Chapelon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1753985A priority Critical patent/FR3066038B1/fr
Priority to US15/968,474 priority patent/US10403682B2/en
Publication of FR3066038A1 publication Critical patent/FR3066038A1/fr
Application granted granted Critical
Publication of FR3066038B1 publication Critical patent/FR3066038B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698—Local interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof

Landscapes

  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

L'invention concerne une mémoire à changement de phase comprenant : une bande (2) de matériau à changement de phase revêtue d'une bande conductrice (4) et entourée d'un isolant (10), la bande (2) de matériau à changement de phase étant en contact par sa face inférieure avec des pointes d'un élément résistif (8) ; et un réseau de connexion composé de plusieurs niveaux de métallisation couplés entre eux par des vias conducteurs, au moins un élément (26) du niveau de métallisation inférieur étant en contact direct avec la face supérieure de la bande conductrice (4).

Description

MEMOIRE A CHANGEMENT DE PHASE
Domaine
La présente demande concerne les mémoires à changement de phase et plus particulièrement leur connexion à un réseau de connexion.
Exposé de l'art antérieur
Les matériaux à changement de phase sont des matériaux qui peuvent basculer, sous l'effet de la chaleur, entre une phase cristalline et une phase amorphe. Comme la résistance électrique d'un matériau amorphe est significativement supérieure à la résistance électrique d'un matériau cristallin, ce phénomène peut être utile pour définir deux états de mémoire, par exemple 0 et 1, différenciés par la résistance mesurée à travers le matériau à changement de phase. Résumé
Ainsi, un mode de réalisation prévoit une mémoire à changement de phase comprenant : une bande de matériau à changement de phase revêtue d'une bande conductrice et entourée d'un isolant, la bande de matériau à changement de phase étant en contact par sa face inférieure avec des pointes d'éléments résistifs ; et un réseau de connexion composé de plusieurs niveaux de métallisation couplés entre eux par des vias conducteurs, au moins un élément du niveau de métallisation inférieur étant en contact direct avec la face supérieure de la bande conductrice.
Selon un mode de réalisation, les éléments du niveau de métallisation inférieur comprennent un gainage en nitrure de tantale et un coeur en cuivre.
Selon un mode de réalisation, ledit isolant est du nitrure de silicium.
Un autre mode de réalisation prévoit un procédé de fabrication d'une mémoire à changement de phase comprenant : découvrir la face supérieure d'une bande conductrice recouvrant une bande de matériau à changement de phase, la bande de matériau à changement de phase étant entourée d'au moins un premier isolant et en contact par sa face inférieure avec des pointes d'éléments résistifs ; déposer une couche d'arrêt de gravure sur la structure ; et former au moins un élément du niveau de métallisation inférieur d'un réseau de connexion dans la couche d'arrêt de gravure, en contact direct avec la bande conductrice.
Selon un mode de réalisation, la formation de l'élément du niveau de métallisation inférieur comprend : creuser une cavité dans la couche d'arrêt de gravure jusqu'à atteindre la bande conductrice ; et remplir la cavité d'un ou plusieurs matériaux métalliques.
Selon un mode de réalisation, la couche d'arrêt de gravure est en un deuxième matériau isolant dont la gravure est fortement sélective par rapport au premier isolant entourant la couche de matériau à changement de phase.
Selon un mode de réalisation, le premier isolant est du nitrure de silicium et la couche d'arrêt de gravure est en un matériau choisi dans le groupe comprenant AI2O3 et AIN.
Selon un mode de réalisation, l'épaisseur de la couche d'arrêt de gravure est comprise entre 5 et 10 nm.
Selon un mode de réalisation, la cavité est remplie d'un gainage en nitrure de tantale et d'un coeur de cuivre.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en perspective d'éléments d'une mémoire à changement de phase ; les figures 2A et 2B sont des vues en coupe selon deux directions orthogonales d'éléments d'une mémoire à changement de phase ; la figure 3 représente partiellement un élément d'une mémoire à changement de phase ; les figures 4A à 4D sont des vues en coupe illustrant des étapes d'un mode de réalisation d'une mémoire à changement de phase ; et la figure 4E est une vue en coupe de l'étape illustrée en figure 4D dans un plan orthogonal à celui de la figure 4D. Description détaillée
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les transistors sélecteurs contrôlant les éléments d'une mémoire à changement de phase ne sont ni représentés ni décrits.
Dans la description qui suit, lorsque l'on fait référence à des termes tels que "supérieur", "inférieur", etc., il est fait référence à l'orientation des éléments concernés dans les figures. Sauf précision contraire, l'expression "sensiblement" signifie à 10 % près, de préférence à 5 % près.
La figure 1 est une vue en perspective d'une portion de ligne d'une mémoire à changement de phase. Une ligne d'une mémoire à changement de phase comprend une bande 2 de matériau à changement de phase. La face supérieure de la bande 2 est en contact avec une bande 4 de matériau conducteur de même largeur que la bande 2. Des vias conducteurs 6, en contact avec la face supérieure de la bande 4 de matériau conducteur, connectent la bande 4 à une source de tension permettant de maintenir une tension uniforme dans la bande de matériau conducteur 4. Cette connexion se fait par l'intermédiaire d'un réseau de connexion, non représenté, comprenant plusieurs niveaux de métallisation connectés entre eux par des vias conducteurs.
La face inférieure de la bande 2 de matériau à changement de phase est en contact avec les extrémités supérieures, ou pointes, d'éléments résistifs 8 dont quatre sont représentés en figure 1. Ces éléments résistifs 8 sont connectés, par des vias conducteurs non représentés, à des zones de drain/source de transistors sélecteurs non représentés. Les éléments résistifs 8 sont espacés de manière sensiblement régulière les uns des autres.
La ligne de mémoire décrite précédemment est entourée de différents isolants non représentés, à l'exception des extrémités supérieures des vias 6 et des parties inférieures des éléments résistifs 8.
Le matériau à changement de phase est par exemple un chalcogénure tel que le GegSbgTeg ou GST. Le matériau à changement de phase peut aussi être un composé comprenant du germanium, de l'antimoine et du tellure dans des proportions différentes et éventuellement dopé d'atomes d'azote, d'oxygène et/ou de carbone.
La bande 4 de matériau conducteur est par exemple en nitrure de titane et/ou en tungstène.
Les vias conducteurs 6 sont par exemple gainés d'une couche de nitrure de titane et remplis de tungstène.
Les éléments résistifs 8 sont par exemple en un matériau à base de nitrure de titane et comprenant éventuellement du silicium et du carbone.
Les figures 2A et 2B représentent de manière plus détaillée une mémoire à changement de phase. La figure 2B est une vue en coupe selon la ligne B-B de la figure 2A et la figure 2A est une vue en coupe selon la ligne A-A de la figure 2B.
La figure 2A est une vue en coupe dans la direction d'une ligne d'une mémoire à changement de phase et comprend les éléments décrits en relation avec la figure 1, c'est-à-dire : une bande 2 de matériau à changement de phase recouverte d'une bande 4 de matériau conducteur, un via conducteur 6 et quatre éléments résistifs 8.
La bande 4 de matériau conducteur est recouverte d'une première couche 10 d'isolant, par exemple du nitrure de silicium, et d'une deuxième couche 12 d'isolant, par exemple de l'oxyde de silicium. Les deux couches 10 et 12 d'isolants sont traversées par le via conducteur 6. La face inférieure de la bande 2 de matériau à changement de phase repose sur des isolants 14, traversés par les éléments résistifs 8. Cette face inférieure est par exemple en contact avec du nitrure de silicium et de l'oxyde de silicium.
La figure 2B est une vue en coupe selon la ligne B-B de la figure 2A et représente la section de trois lignes voisines de la mémoire à changement de phase. Chaque bande 4 de matériau conducteur surmonte une bande 2 de matériau à changement de phase et est en contact avec un via conducteur 6 comme cela a été décrit précédemment. Les ensembles formés par chaque bande de matériau à changement de phase et la bande de matériau conducteur correspondante sont entièrement recouverts d'isolant, à l'exception des contacts avec les vias conducteurs 6 et les contacts avec les éléments résistifs 8 représentés en pointillés et vus par transparence.
Lors de la lecture d'un élément de mémoire à changement de phase, un courant ayant une intensité suffisamment faible pour ne pas entraîner de changement de phase est envoyé entre un élément résistif 8 et les vias 6 de manière à mesurer la résistance entre eux et donc à déterminer la valeur, 0 ou 1, mémorisée.
Lors de l'écriture d'un élément de mémoire à changement de phase, un courant est envoyé entre un élément résistif 8 et la bande de matériau conducteur 4 correspondante vers les vias 6. L'intensité de ce courant est choisie de manière à augmenter la température de l'élément résistif 8 sélectionné suffisamment pour qu'une zone de la bande 2 de matériau à changement de phase en contact avec l'extrémité supérieure de l'élément résistif 8, bascule de la phase cristalline à la phase amorphe. On considère par exemple que la phase cristalline correspond à la valeur 0 et la phase amorphe correspond à la valeur 1.
Plus la surface de la zone de contact entre un élément résistif 8 et la bande 2 de matériau à changement de phase correspondante est petite, plus l'intensité du courant nécessaire à la programmation est faible. Des zones de contact de petite taille permettent donc de diminuer le temps et le coût de programmation.
Un moyen de diminuer la taille des zones de contact est de diminuer la largeur des bandes 2 de matériau à changement de phase. Cependant cela cause des problèmes au niveau de la formation des vias 6.
Les vias 6 sont formés par dépôt d'un masque de gravure ayant des ouvertures en regard des bandes de matériau conducteur 4. Les couches 10 et 12 d'isolants sont gravées de manière à former des cavités atteignant des bandes de matériau conducteur 4. Les cavités sont par exemple remplies d'un gainage en nitrure de titane et d'un coeur en tungstène. Le masque est ensuite retiré.
La figure 3 représente un élément d'une mémoire à changement de phase dans laquelle des imprécisions d'alignement se sont produites lors de la formation du masque de gravure des vias, c'est-à-dire que les ouvertures n'étaient pas correctement alignées avec les bandes de matériau conducteur 4. De telles imprécisions risquent d'autant plus de se produire que la largeur des bandes 4 de matériau conducteur est faible.
La gravure de la couche d'isolant 10 a entraîné la découverte d'une zone 15 sur le côté de la bande 2 de matériau à changement de phase. La zone 15 constitue une zone de contact entre le via 6 et le matériau à changement de phase. Ce contact peut par exemple entraîner une variation de la résistance mesurée entre un élément résistif 8 et un via 6, en particulier une variation des mesures des résistances correspondant aux états amorphe et cristallin qui peuvent ne plus être dans les plages de valeurs prévues. Ainsi, la lecture peut ne pas correspondre à l'état de la mémoire.
Il serait souhaitable de prévoir une mémoire à changement de phase comprenant une bande de matériau à changement de phase pouvant être de faible largeur et permettant de pallier ce problème.
On pourrait par exemple prévoir de former une couche d'arrêt de gravure sur la couche d'isolant 10 en un matériau dont la gravure est fortement sélective par rapport au matériau de la couche 10 d'isolant.
Une telle couche d'arrêt de gravure peut être formée de manière conforme sur la couche d'isolant 10. Ainsi, la gravure de la couche 10, après la gravure sélective de la couche d'arrêt de gravure, est de durée suffisamment courte pour ne pas atteindre la bande 2 de matériau à changement de phase.
La couche d'arrêt de gravure peut aussi être formée après une étape de planarisation découvrant la bande 4 de matériau conducteur. Ainsi, la gravure sélective de la couche d'arrêt de gravure permet d'atteindre directement la bande 4. L'absence d'étape de gravure sèche de la couche d'isolant 10 élimine le risque d'atteindre la bande 2 de matériau à changement de phase.
Cependant, les deux procédés décrits ci-dessus ajoutent des étapes de fabrication. Il serait souhaitable de prévoir un procédé n'augmentant pas le nombre d'étapes du procédé de fabrication.
Les figures 4A à 4D sont des vues en coupe illustrant des étapes d'un mode de réalisation d'un procédé de formation des connexions entre une mémoire à changement de phase et un réseau de connexion. La figure 4E est vue en coupe selon la ligne E-E de la figure 4D.
La figure 4A illustre le résultat d'une étape initiale de fabrication. L'étape initiale s'effectue à partir d'une mémoire à changement de phase telle que celle décrite en relation avec les figures 2A et 2B, mais avant la formation des vias 6, c'est à dire après le dépôt de la couche d'isolant 12. L'étape initiale est une étape de planarisation réalisée par exemple par polissage mécanochimique ou CMP (de l'anglais "Chemical Mecanical Polishing"). Au cours de cette étape, on polit les couches d'isolants 10 et 12 de manière à découvrir les faces supérieures des bandes 4 de matériau conducteur. A l'étape illustrée en figure 4B, une couche 16 d'arrêt de gravure est formée sur la structure et est recouverte d'une couche 18 d'isolant, par exemple de l'oxyde de silicium. La couche 16 a par exemple une épaisseur comprise entre 5 et 20 nm, par exemple 10 nm.
Le matériau de la couche 16 d'arrêt de gravure, par exemple de ΙΆΙ2Ο3 ou de 1Ά1Ν, est choisi de telle manière que la gravure du matériau de la couche 18 d'isolant soit fortement sélective par rapport au matériau de la couche 16 d'arrêt de gravure et que la gravure du matériau de la couche 16 d'arrêt de gravure soit fortement sélective par rapport au matériau de la couche 10 d'isolant, par exemple du nitrure de silicium. A l'étape illustrée en figure 4C, des cavités 20 sont formées dans les couches 16 et 18 d'arrêt de gravure et d'isolant. La largeur des cavités 20 correspond par exemple aux largeurs habituelles des métallisations du réseau de connexion, qui, comme cela est représenté, sont en général plus larges que la bande 2 de matériau à changement de phase et la bande 4 de matériau conducteur. A l'étape illustrée en figures 4D et 4E, les cavités 20 sont remplies de métallisations 26 faisant partie du niveau inférieur du réseau de connexion. Chaque métallisation 26 est donc en contact direct avec une bande 4 de matériau conducteur. Ces métallisations 26 sont généralement constituées d'un gainage 22, par exemple en TaN/Ta, et d'un coeur 24, par exemple en cuivre.
En figure 4E, on a représenté une unique métallisation 26 sur une bande 4 de matériau conducteur. Plus généralement, chaque bande 4 de matériau conducteur est en contact avec plusieurs métallisations de manière à maintenir une tension uniforme dans chaque bande 4 de matériau conducteur.
La largeur des métallisations 26 visibles en figure 4D est supérieure à la largeur des bandes 4 de matériau conducteur. Seule une partie des métallisations 2 6 est en contact avec la bande 4 de matériau conducteur, le reste reposant sur les couches d'isolants 10 et 12. En effet, les propriétés de sélectivité de gravure du matériau de la couche 16 d'arrêt de gravure décrites précédemment limitent fortement la gravure de l'isolant 10 entourant la bande 2 de matériau à changement de phase ce qui évite la formation de contacts problématiques entre les métallisations 2 6 et les bandes 2 de matériau à changement de phase.
Il est donc possible de diminuer la largeur des bandes 4 et 2 de matériau conducteur et de matériau à changement de phase, et donc la largeur des zones de contact entre les éléments résistifs 8 et les bandes 2 de matériau à changement de phase.
Un avantage de ce mode de réalisation est qu'il ne nécessite pas la formation de vias entre la mémoire à changement de phase et le niveau inférieur du réseau de connexion, et donc d'un masque de gravure de vias. Ceci rend le procédé moins coûteux en temps et en argent.
Les circuits intégrés comprenant des mémoires à changement de phase peuvent aussi comprendre des éléments logiques, formés dans et sur le substrat, non représenté. Ces éléments logiques sont connectés au niveau de métallisation inférieur du réseau de connexion par un ou plusieurs vias conducteurs. Dans le cas de la structure des figures 4D et 4E, ce ou ces vias conducteurs, non représentés, ont une hauteur plus faible que celle qu'ils devraient avoir dans le cas des figures 2A et 2B. Cette diminution de hauteur des vias simplifie leur réalisation.
Diverses variantes et modifications de ce mode de réalisation apparaîtront à l'homme de l'art. En particulier, le matériau formant la couche 16 d'arrêt de gravure peut être remplacé par d'autres matériaux ayant des propriétés similaires.

Claims (9)

  1. REVENDICATIONS
    1. Mémoire à changement de phase comprenant : une bande (2) de matériau à changement de phase revêtue d'une bande conductrice (4) et entourée d'un isolant (10) , la bande (2) de matériau à changement de phase étant en contact par sa face inférieure avec des pointes d'éléments résistifs (8) ; et un réseau de connexion composé de plusieurs niveaux de métallisation couplés entre eux par des vias conducteurs, au moins un élément (26) du niveau de métallisation inférieur étant en contact direct avec la face supérieure de la bande conductrice (4) .
  2. 2. Mémoire à changement de phase selon la revendication 1, dans laquelle les éléments du niveau de métallisation inférieur (2 6) comprennent un gainage (22) en nitrure de tantale et un coeur (24) en cuivre.
  3. 3. Mémoire à changement de phase selon la revendication 1 ou 2, dans laquelle ledit isolant (10) est du nitrure de silicium.
  4. 4. Procédé de fabrication d'une mémoire à changement de phase comprenant : découvrir la face supérieure d'une bande conductrice (4) recouvrant une bande (2) de matériau à changement de phase, la bande (2) de matériau à changement de phase étant entourée d'au moins un premier isolant (10) et en contact par sa face inférieure avec des pointes d'éléments résistifs (8) ; déposer une couche (16) d'arrêt de gravure sur la structure ; et former au moins un élément (26) du niveau de métallisation inférieur d'un réseau de connexion dans la couche d'arrêt de gravure (16), en contact direct avec la bande conductrice (4).
  5. 5. Procédé selon la revendication 4, dans lequel la formation de l'élément du niveau de métallisation inférieur (26) comprend : creuser une cavité (20) dans la couche d'arrêt de gravure (16) jusqu'à atteindre la bande conductrice (4) ; et remplir la cavité (20) d'un ou plusieurs matériaux métalliques.
  6. 6. Procédé de fabrication selon la revendication 4 ou 5, dans lequel la couche d'arrêt de gravure (16) est en un deuxième matériau isolant dont la gravure est fortement sélective par rapport au premier isolant (10) entourant la couche (2) de matériau à changement de phase.
  7. 7. Procédé selon l'une quelconque des revendications 4 à 6, dans lequel le premier isolant est du nitrure de silicium et la couche d'arrêt de gravure (16) est en un matériau choisi dans le groupe comprenant AI2O3 et AIN.
  8. 8. Procédé selon l'une quelconque des revendications 4 à 7, dans lequel l'épaisseur de la couche d'arrêt de gravure (16) est comprise entre 5 et 10 nm.
  9. 9. Procédé selon l'une quelconque des revendications 4 à 8, dans lequel la cavité (20) est remplie d'un gainage (22) en nitrure de tantale et d'un coeur (24) de cuivre.
FR1753985A 2017-05-05 2017-05-05 Memoire a changement de phase Active FR3066038B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1753985A FR3066038B1 (fr) 2017-05-05 2017-05-05 Memoire a changement de phase
US15/968,474 US10403682B2 (en) 2017-05-05 2018-05-01 Phase-change memory

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1753985 2017-05-05
FR1753985A FR3066038B1 (fr) 2017-05-05 2017-05-05 Memoire a changement de phase

Publications (2)

Publication Number Publication Date
FR3066038A1 true FR3066038A1 (fr) 2018-11-09
FR3066038B1 FR3066038B1 (fr) 2020-01-24

Family

ID=59649835

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1753985A Active FR3066038B1 (fr) 2017-05-05 2017-05-05 Memoire a changement de phase

Country Status (2)

Country Link
US (1) US10403682B2 (fr)
FR (1) FR3066038B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3745483A1 (fr) * 2019-05-28 2020-12-02 STMicroelectronics (Crolles 2) SAS Mémoire à changement de phase

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020098283A (ja) * 2018-12-18 2020-06-25 日本電信電話株式会社 光導波路とその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230378A1 (en) * 2008-03-11 2009-09-17 Samsung Electronics Co., Ltd. Resistive memory devices
US20090230376A1 (en) * 2008-03-11 2009-09-17 Samsung Electronics Co., Ltd. Resistive memory devices
EP2105959A2 (fr) * 2008-03-28 2009-09-30 STMicroelectronics (Crolles 2) SAS Procédé de formation de niveaux d'interconnexion d'un circuit intégré

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100615598B1 (ko) * 2004-07-19 2006-08-25 삼성전자주식회사 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들
US7202493B2 (en) * 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
KR100782496B1 (ko) * 2006-11-09 2007-12-05 삼성전자주식회사 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법
US8243497B1 (en) * 2009-11-30 2012-08-14 Micron Technology, Inc. Phase change memory device with reduced programming disturbance
US8492195B2 (en) * 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
KR101872949B1 (ko) * 2011-05-17 2018-07-02 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
KR101829351B1 (ko) * 2012-04-23 2018-03-29 삼성전자주식회사 반도체 소자의 제조방법
CN104966717B (zh) * 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230378A1 (en) * 2008-03-11 2009-09-17 Samsung Electronics Co., Ltd. Resistive memory devices
US20090230376A1 (en) * 2008-03-11 2009-09-17 Samsung Electronics Co., Ltd. Resistive memory devices
EP2105959A2 (fr) * 2008-03-28 2009-09-30 STMicroelectronics (Crolles 2) SAS Procédé de formation de niveaux d'interconnexion d'un circuit intégré

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3745483A1 (fr) * 2019-05-28 2020-12-02 STMicroelectronics (Crolles 2) SAS Mémoire à changement de phase
FR3096827A1 (fr) * 2019-05-28 2020-12-04 Stmicroelectronics (Crolles 2) Sas Mémoire à changement de phase
US11411177B2 (en) 2019-05-28 2022-08-09 Stmicroelectronics (Crolles 2) Sas Phase-change memory with insulated walls
US11800821B2 (en) 2019-05-28 2023-10-24 Stmicroelectronics (Crolles 2) Sas Phase-change memory with an insulating layer on a cavity sidewall

Also Published As

Publication number Publication date
FR3066038B1 (fr) 2020-01-24
US10403682B2 (en) 2019-09-03
US20180323237A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
EP3483889B1 (fr) Puce à mémoire non volatile embarquée à matériau à changement de phase
FR2493022A1 (fr) Cellule programmable perfectionnee pour reseaux electroniques programmables
EP3550622B1 (fr) Circuit intégré à transistors bipolaires
FR3038133A1 (fr) Cellule memoire a changement de phase ayant une structure compacte
EP2706583B1 (fr) Cellule mémoire à changement de phase
FR2681978A1 (fr) Resistance de precision et procede de fabrication.
EP1801897B1 (fr) Procédé amélioré de réalisation de cellules mémoires de types PMC
EP1675184A1 (fr) Diode Schottky à barrière verticale
FR3066038A1 (fr) Memoire a changement de phase
WO2001047028A1 (fr) Fabrication de composants unipolaires
EP2706582B1 (fr) Cellule mémoire à changement de phase
EP3550621B1 (fr) Circuit intégré à transistors à base commune
EP4339952B1 (fr) Cellule mémoire à changement de phase
EP4002369B1 (fr) Dispositif mémoire à changement de phase
EP3890024B1 (fr) Puce électronique à deux mémoires à changement de phase et procédé de fabrication
FR3065314A1 (fr) Memoire a changement de phase
EP4311394B1 (fr) Commutateur à base de matériau à changement de phase
EP4557932B1 (fr) Cellule mémoire à changement de phase et procédé de fabrication correspondant
EP4311396B1 (fr) Commutateur à base de matériau à changement de phase
EP4311395B1 (fr) Commutateur à base de matériau à changement de phase
EP4472395B1 (fr) Dispositif electronique
EP4572595A1 (fr) Circuit intégré comprenant une mémoire non volatile et procédé de fabrication associé
EP4339951A1 (fr) Cellule memoire a changement de phase
FR3155407A1 (fr) Dispositif électronique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20181109

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9