FR3076398A1 - Transistor et son procede de fabrication - Google Patents

Transistor et son procede de fabrication Download PDF

Info

Publication number
FR3076398A1
FR3076398A1 FR1763408A FR1763408A FR3076398A1 FR 3076398 A1 FR3076398 A1 FR 3076398A1 FR 1763408 A FR1763408 A FR 1763408A FR 1763408 A FR1763408 A FR 1763408A FR 3076398 A1 FR3076398 A1 FR 3076398A1
Authority
FR
France
Prior art keywords
zone
grid
dimension
drain
transverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1763408A
Other languages
English (en)
Other versions
FR3076398B1 (fr
Inventor
Philippe Trovati
Nicolas Pons
Pascal Costaganna
Francis DOMART
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab France SAS
Original Assignee
X Fab France SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab France SAS filed Critical X Fab France SAS
Priority to FR1763408A priority Critical patent/FR3076398B1/fr
Priority to US16/232,826 priority patent/US11031505B2/en
Publication of FR3076398A1 publication Critical patent/FR3076398A1/fr
Application granted granted Critical
Publication of FR3076398B1 publication Critical patent/FR3076398B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

La présente invention concerne un transistor porté par un substrat comprenant une couche active, le transistor comprenant : a) au moins une zone source (3a) et au moins une zone drain (3b) ; b) au moins une zone de contact électrique (3c) ; c) au moins un canal de conduction ; d) au moins une grille (4a) ; ledit transistor étant caractérisé en ce que ladite grille (4a) comprend : (1) une portion longitudinale (4b) ; (2) une portion transversale (4c) s'étendant de part et d'autre d'une portion de la couche active (1 a) et comprenant : (a) au moins une première partie (4c1) s'étendant au-delà d'une partie d'un premier côté de ladite portion de la couche active (1a) sur une première dimension d'extension I2 ; (b) au moins une deuxième partie (4c2) s'étendant au-delà d'une partie d'un deuxième côté de ladite portion de la couche active (1a) sur une deuxième dimension d'extension I3 ; et en ce que : I2 > I3 avec I3 ≠ 0.

Description

DOMAINE TECHNIQUE DE L’INVENTION
La présente invention concerne le domaine de la microélectronique et de la nanoélectronique et plus particulièrement le domaine des transistors. Elle trouvera pour application particulièrement avantageuse les transistors partiellement désertés.
ETAT DE LA TECHNIQUE
Dans le domaine des circuits intégrés formés à partir de substrats élaborés de type semi-conducteur sur isolant, désignés par leur acronyme SOI, de l’anglais « Semiconductor On Insulator », il existe différents types de transistors: des transistors dits partiellement désertés désignés par leur acronyme PDSOI, de l’anglais « Partially Depleted Semiconductor On Insulator», et des transistors dits totalement désertés désignés par leur acronyme FDSOI, de l’anglais « Fully Depleted Semiconductor On Insulator ».
Un substrat élaboré SOI est caractérisé par la présence d’une couche active formée par une fine couche superficielle de semi-conducteur cristallin, du silicium monocristallin par exemple, reposant sur une couche continue isolante d’oxyde, par exemple d’oxyde de silicium, dit oxyde enterré ou encore BOX acronyme de l’anglais « Buried Oxide layer ». La solidité et la rigidité mécanique de l’ensemble sont assurées par une couche ou substrat de support sur laquelle repose la BOX et qui constitue le corps du substrat SOI, souvent qualifié du vocable anglais de « bulk » pour indiquer que le substrat de départ est très généralement fait d’un matériau semi-conducteur massif, du silicium par exemple. Cette structure offre de nombreux avantages pour la réalisation des transistors MOS acronyme de l’anglais « Metal-Oxide-Semiconductor ». Notamment, elle permet une réduction drastique des capacités parasites en raison de la présence de la couche continue isolante.
La figure 1 représente un transistor de type PDSOI selon l’art antérieur. Ce transistor est formé à partir d’un substrat SOI comprenant successivement une couche épaisse de silicium 1, une BOX 2, une couche active faite d’un matériau semiconducteur. Le transistor comprend une zone source 3a, une zone drain 3b disposées de part et d’autre d’un canal de conduction 6. Les zones de source 3a et drain 3b et le canal de conduction 6 étant, dans cet exemple, formées dans la couche active. Le transistor comprend également un empilement de grille 4, désigné grille par souci de concision, qui surmonte la couche active et dont les flancs sont recouverts de deux espaceurs 5a et 5b.
II est à noter que les transistors PDSOI, tel que représenté en figure 1 par exemple, présentent généralement une portion du canal de conduction comprenant un potentiel électrique dit « flottant » en ce sens qu’une charge peut s’y former et ainsi induire des réduction des performances du transistor. Afin de pallier ce problème, de nombreuses solutions ont été proposées et reposent généralement sur l’utilisation d’une zone de contact électrique correspondant à une extension du canal de conduction connectée à l’une ou l’autre des zones de source et de drain du transistor, cela afin d’en fixer le potentiel électrique. De nombreuses solutions ont été proposées à cet effet. Néanmoins, aucune ne permet une réelle amélioration à la fois en termes de performances, mais également de compacité pour la fabrication de dispositifs électroniques comprenant des transistors PDSOI. En effet, les solutions proposées, lorsqu’elles sont satisfaisantes en termes de performances conduisent généralement à des compacités insatisfaisantes ou à des coûts de production trop élevés.
Il existe donc un besoin consistant à répondre aux problèmes causés par le potentiel flottant, tout en conservant un coût de production et/ou un encombrement limités.
La présente invention vise à proposer une solution pour répondre à ce besoin.
RESUME DE L’INVENTION
La présente invention concerne un transistor porté par au moins un substrat comprenant au moins une couche active à base d’au moins un matériau semiconducteur, le transistor comprenant :
a) au moins une zone source et au moins une zone drain, de préférence chacune étant dopée selon une première polarité, de préférence prise parmi une polarité N ou P ;
b) au moins une zone de contact électrique de préférence dopée selon la première polarité ;
c) au moins un canal de conduction :
i) disposé entre la zone source et la zone drain, de préférence étant dopé selon une deuxième polarité différente de la première polarité ;
ii) s’étendant depuis ladite zone source jusqu’à ladite zone drain selon une dimension transversale j1 et s’étendant selon une dimension longitudinale Je, de préférence depuis chacune des zones source et drain jusqu’à la zone de contact électrique ;
d) au moins une grille, surmontant entièrement ledit canal de conduction.
Ladite grille comprend une portion longitudinale s’étendant longitudinalement depuis au moins chacune des zones source et drain, au-dessus du canal de conduction, et au moins jusqu’à la zone de contact électrique.
Ladite grille comprend également une portion transversale située entre la zone de contact électrique et chacune des zones source et drain. Cette portion transversale s’étend transversalement de part et d’autre d’une portion de la couche active, sur une dimension transversale 14. La portion transversale comprend :
(a) au moins une première partie s’étendant transversalement au-delà d’une partie d’un premier côté de ladite portion de la couche active sur une première dimension d’extension 12 ;
(b) au moins une deuxième partie s’étendant transversalement au-delà d’une partie d’un deuxième côté de ladite portion de la couche active, opposé audit premier côté, sur une deuxième dimension d’extension 13 ;
Avantageusement 12 > 13 avec 13 # 0.
La présente invention permet ainsi de disposer d’un transistor, par exemple de type PDSOI, présentant une zone de contact électrique, couramment appelé « body contact » en anglais, de sorte à piloter le potentiel d’une portion du canal de conduction afin d’améliorer les performances du transistor.
Par ailleurs, la présente invention permet de par la morphologie de la grille, définissant une forme de marteau, d’optimiser la compacité d’une pluralité de transistors disposés sur un même substrat.
La présente invention, de par la dissymétrie de la grille, permet d’adapter la morphologie du transistor au besoin de l’utilisateur. En effet, une connexion électrique peut ou non être réalisée entre la zone de contact électrique et l’une parmi la zone source et la zone drain. Ainsi ce type de morphologie permet de former un transistor de type MOSFET dont la source, le drain ou encore une autre zone peut être connectée électriquement ou non au canal de conduction afin d’en piloter le potentiel électrique.
En particulier, la présente invention permet un gain conséquent en termes de densité de grille au millimètre carré relativement à des solutions dans lesquelles la grille présente une forme de « T » et non de marteau.
Ainsi la présente invention propose une solution efficace pour résoudre le problème relatif au potentiel électrique flottant tout en conservant un coût et un encombrement limités.
De plus, la présente invention permet d’appliquer un potentiel électrique différent au niveau de la zone de contact électrique par rapport aux zones source et drain. Cette zone de contact électrique est en conduction électrique avec le canal de conduction.
Avantageusement, le potentiel électrique de la zone de contact électrique peut être indépendant de celui de la zone source et de celui de la zone drain.
Ainsi, l’absence de conduction électrique entre la zone de contact électrique et les zones source et drain apporte à la présente invention un degré de liberté supplémentaire dans le pilotage en tension du transistor ainsi formé. Ce pilotage en tension permet d’améliorer les performances du transistor. En effet, l’ajustement du potentiel électrique de la zone de contact électrique permet de réduire le courant de fuite du transistor.
Un autre objet de la présente invention concerne un dispositif microélectronique comprenant une pluralité de transistors selon l’invention. Par dispositif microélectronique, on entend tout type de dispositif réalisé avec des moyens de la microélectronique. Ces dispositifs englobent notamment en plus des dispositifs à finalité purement électronique, des dispositifs micromécaniques ou électromécaniques (MEMS, NEMS...) ainsi que des dispositifs optiques ou optoélectroniques (MOEMS...).
La présente invention concerne aussi un procédé de fabrication d’un transistor selon la présente invention comprenant au moins une zone source au moins une zone drain et au moins une zone de contact électrique, de préférence chacune étant dopée selon une première polarité et au moins un canal de conduction étant de préférence dopée selon une deuxième polarité, ledit procédé comprenant au moins les étapes suivantes :
a) Fourniture d’un substrat comprenant au moins une couche active ;
b) Définition d’une zone d’accueil destinée à accueillir au moins un transistor via la formation d’au moins une tranchée isolante ;
c) Formation dudit canal de conduction, de préférence par dopage selon la deuxième polarité différente de la première polarité, au niveau d’une partie de la zone d’accueil de sorte à ce que ledit canal de conduction présente une dimension longitudinale Je et une dimension transversale j1 ;
d) Formation d’une grille, cette étape de formation d’une grille comprenant au moins les étapes suivantes :
i) Formation d’une couche d’oxyde de sorte à recouvrir, de préférence intégralement, le canal de conduction ;
ii) Formation d’une couche polycristalline au-dessus de ladite couche d’oxyde, cette couche polycristalline présentant une structure géométrique comprenant au moins :
(1) une portion longitudinale s’étendant longitudinalement au-dessus du canal de conduction ;
(2) une portion transversale s’étendant transversalement de part et d’autre d’une portion de la couche active sur une dimension transversale I4 et la portion transversale comprenant :
(a) au moins une première partie s’étendant transversalement au-delà d’une partie d’un premier côté de ladite portion de la couche active sur une première dimension d’extension I2 ;
(b) au moins une deuxième partie s’étendant transversalement au-delà d’une partie d’un deuxième côté, opposé audit premier côté, de ladite portion de la couche active sur une deuxième dimension d’extension I3 de sorte que I3 < I2 et I3 # 0 ;
e) Formation d’une zone source, de préférence par dopage selon la première polarité, de préférence prise parmi une polarité N ou P, au niveau d’un premier côté de la portion longitudinale de la grille ;
f) Formation d’une zone drain, de préférence par dopage selon la première polarité, au niveau d’un deuxième côté de la portion longitudinale de la grille, ledit deuxième côté de la portion longitudinale étant opposé audit premier côté de la portion longitudinale ;
g) Formation d’une zone de contact électrique, de préférence par dopage selon la première polarité, cette zone de contact électrique étant disposée de sorte à ce que la portion transversale de la grille soit située entre ladite zone de contact électrique et les zones source et drain.
BREVE DESCRIPTION DES FIGURES
Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de réalisation de cette dernière qui est illustré par les dessins d’accompagnement suivants dans lesquels :
- La figure 1 illustre un transistor de type PDSOI selon l’art antérieur.
- La figure 2 illustre une vue du dessus d’un transistor selon un mode de réalisation de la présente invention comprenant une grille présentant une forme de marteau.
La figure 3 illustre une vue selon la coupe A-A du transistor selon la figure 1.
- La figure 4 illustre une vue du dessus d’un transistor selon un autre mode de réalisation de la présente invention comprenant une grille présentant une forme de marteau et comprenant une connexion électrique entre une zone de contact électrique et une zone source/drain.
- La figure 5 illustre une vue selon la coupe A-A du transistor selon la figure 4.
Les dessins joints sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ces dessins sont des représentations schématiques et ne sont pas nécessairement à l’échelle de l’application pratique. En particulier les longueurs transversales, longitudinales, ainsi que les épaisseurs relatives des différentes couches ne sont pas représentatives de la réalité.
DESCRIPTION DETAILLEE DE L’INVENTION
On entend par transistor PDSOI ou plus généralement dispositif PDSOI, un dispositif construit dans une zone de la couche active dont l’épaisseur est plus grande que la couche maximale de déplétion (en anglais maximum déplétion layer) Wdmax (Hors polarisation).
On entend par transistor FDSOI ou plus généralement dispositif FDSOI, un dispositif construit dans une zone de la couche active dont l’épaisseur est plus faible que la couche maximale de déplétion (en anglais maximum déplétion layer) Wdmax. (hors polarisation).
L’épaisseur de cette couche maximale de déplétion Wd max est donnée par l’équation :
Wd_max= (2EsiEo2çF/q/VA) 1/2
Avec :
- Es, : la constante diélectrique relative du silicium ;
- ε0 : la constante diélectrique absolue du vide ;
- <pF= (kT/q) ln(/VA/hi);
- k : la constante de Boltzmann ;
- T : la température ;
- n\ : la concentration intrinsèque de porteurs du silicium ;
- q : la charge électrique élémentaire ;
/Va : la concentration en impuretés.
Ce qui, à la température ambiante (300 K), donne <pF =0.0259 Ιη(Λ/Α/1.5χ1Ο10)
Il est précisé que dans le cadre de la présente invention, le terme « tranche », « substrat » ou « puce » ou leurs équivalents ont pour définition un dispositif comprenant avantageusement une ou plusieurs couches de semi-conducteurs et configuré pour recevoir la formation de structures semi-conductrices de type transistors par exemple.
Il est précisé que dans le cadre de la présente invention, le terme « Substrat SOI », ou ses équivalents ont pour définition un substrat caractérisé par la présence d’une couche superficielle de semi-conducteur monocristallin, du silicium monocristallin par exemple, reposant sur une couche continue isolante d’oxyde, par exemple d’oxyde de silicium, dit oxyde enterré ou encore BOX acronyme de l’anglais « buried oxide layer ». La solidité et la rigidité mécanique de l’ensemble sont assurées par une couche de support par exemple en silicium.
Il est précisé que, dans le cadre de la présente invention, les termes « sur », « surmonte » ou « sous-jacent » ou leurs équivalent ne signifient pas obligatoirement « au contact de ». Ainsi par exemple, le dépôt d’une première couche sur une deuxième couche, ne signifie pas obligatoirement que les deux couches sont directement au contact l’une de l’autre, mais cela signifie que la première couche recouvre au moins partiellement la deuxième couche en étant, soit directement à son contact, soit en étant séparée d’elle par une autre couche ou un autre élément.
Dans la description qui suit, les épaisseurs sont généralement mesurées selon des directions perpendiculaires au plan de la face inférieure du substrat de support sur lequel la couche active est disposée. Ainsi, les épaisseurs sont généralement prises selon la direction z du repère orthogonal des figures 2 à 5.
Le terme « étape » ne signifie pas obligatoirement que les actions menées durant une étape soient simultanées ou immédiatement successives. Certaines actions d’une première étape peuvent notamment être suivies d’actions liées à une étape différente, et d’autres actions de la première étape peuvent être reprises ensuite. Ainsi, le terme étape ne s’entend pas forcément d’actions unitaires et inséparables dans le temps et dans l’enchaînement des phases du procédé.
On entend par « structure » d’un matériau, la répartition spatiale de ses constituants élémentaires d’un point de vue cristallographique. Ainsi deux couches d’un même matériau peuvent être de même nature, mais présenter des structures cristallines différentes l’une de l’autre.
On entend par « nature » d’un matériau, sa composition chimique et/ou sa structure cristalline. Ainsi deux couches peuvent être de même composition chimique, mais de nature différente d’un point de vue cristallographique.
On entend par dimension « transversale », toute dimension étant mesurée selon une dimension parallèle à la longueur du canal de conduction, c’est-à-dire au trajet des porteurs de charges depuis la zone source vers la zone drain.
On entend par dimension « longitudinale », toute dimension étant mesurée selon une dimension perpendiculaire à la dimension transversale du canal de conduction.
On entend par « marteau » une forme géométrique comprenant une portion longitudinale, appelée « manche », s’étendant longitudinalement et une portion transversale, appelée « tête », s’étendant transversalement et étant située de préférence, mais non nécessairement, au niveau d’une extrémité de la portion longitudinale. II est précisé que la portion transversale s’étend de part et d’autre de la portion longitudinale sur des dimensions d’extension différentes et non nulles de sorte à présenter une dissymétrie formant ainsi un « marteau » et non un « T » ou un « L ». Ainsi, la tête du marteau présente une barre transversale formée de deux branches ou portions transversales qui s’étendent de part et d’autre du manche, la longueur de l’une des deux portions transversales étant supérieure à la longueur de l’autre portion transversale.
Lorsqu’on indique qu’un élément est situé au droit d’un autre élément, cela signifie que ces deux éléments sont situés tous deux sur une même ligne perpendiculaire au plan principal du substrat, soit sur une même ligne orientée verticalement sur les figures.
Dans la présente demande de brevet, un dopage noté P englobe tous les dopages par porteurs de charges positives (trous) quelle que soit la teneur du dopage. Ainsi, un dopage P comprend les teneurs en dopage P+ et les teneurs en dopage P inférieures au dopage de type P+. De même, un dopage noté N englobe tous les dopages par porteurs de charges négatives quelle que soit la teneur du dopage. Ainsi, un dopage N comprend les teneurs en dopage N+ et les teneurs en dopage N inférieures au dopage de type N+.
De manière conventionnelle, un dopage noté P+ signifie qu’il s’agit d’un dopage de type P (dopage par des charges positives) et dont la teneur en espèce dopante est supérieure ou égale à 1 atome de l’espèce dopante pour moins de 500 atomes du semi-conducteur et de préférence pour moins de 10 à 100 atomes du matériau formant la couche semi-conductrice. De même, un dopage N+ signifie qu’il s’agit d’un dopage de type N (dopage par des charges négatives) et dont la teneur en espèce dopante est supérieure ou égale à 1 atome de l’espèce dopante pour moins de 500 atomes du semi-conducteur et de préférence pour moins de 10 à 100 atomes du matériau formant la couche semi-conductrice.
Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement :
- Avantageusement, I2 est supérieure 1.2 fois I3, de préférence à 1.5 fois I3.
- Avantageusement, I3 est différente de zéro tout en étant la plus petite possible à la tolérance du procédé de fabrication près, de préférence à la tolérance d’alignement des masques utilisés lors du procédé de fabrication. Cette dimension I3 supérieure à 0 permet d’éviter toute connexion électrique entre la zone de contact électrique et la zone source ou drain qui est disposé en regard.
- Avantageusement, I3 est au moins égale à 60nm pour 11 égale à 130nm.
- Avantageusement, I3 est sensiblement égale à la moitié de 11.
- Avantageusement, la présente invention comprend au moins une connexion électrique entre une partie au moins de la zone de contact électrique et l’une parmi la zone source et la zone drain située au niveau dudit deuxième côté du canal de conduction.
Cela permet de créer une connexion électrique entre la zone de contact électrique et l’une parmi la zone source et la zone drain et de piloter le potentiel électrique d’une partie au moins du canal de conduction en mettant celui-ci au potentiel électrique de l’une parmi la zone source et la zone drain.
- Avantageusement, ladite portion transversale est conformée de sorte à ce qu’une zone du substrat soit non recouverte par ladite grille et soit située entre ladite zone de contact électrique et l’au moins une zone prise parmi la zone source et la zone drain, ladite zone non recouverte présentant une dimension transversale k2.
Cela permet de facilement réaliser un contact électrique entre la zone de contact électrique et ladite zone prise parmi la zone source et la zone drain, par exemple par le dépôt d’une couche conductrice électrique entre la zone de contact électrique et ladite zone prise parmi la zone source et la zone drain.
- Avantageusement, la connexion électrique présente une dimension transversale inférieure ou égale à k2.
- Avantageusement, la connexion électrique présente une dimension longitudinale L8 supérieure ou égale à une dimension longitudinale L2 de la portion transversale de la grille.
- Avantageusement, ladite portion longitudinale de la grille présente une dimension transversale 11 et le rapport I1/j1 est supérieur à 1, de préférence supérieure à 1.5 et avantageusement supérieure à 2.
- Avantageusement, la portion transversale de la grille présente une dimension transversale I4 et le rapport 14/11 est supérieur à 2, de préférence supérieure à 3 et avantageusement supérieure à 5.
- Avantageusement, la portion transversale de la grille présente une dimension transversale I4 et le rapport 14/jl est supérieur à 2, de préférence supérieure à 3 et avantageusement supérieure à 5.
- Avantageusement, le rapport 14/j 1 est supérieur à 1, de préférence supérieure à 10 et avantageusement supérieure à 100.
- Avantageusement, le rapport I2/I3 est supérieur à 2, de préférence supérieure à 3 et avantageusement supérieure à 5.
- Avantageusement, le rapport I2/I3 est supérieur à 1, de préférence supérieure à 10 et avantageusement supérieure à 100.
- Avantageusement, le rapport l2/k2 est supérieur à 1, de préférence supérieure à 2 et avantageusement supérieure à 5.
- Avantageusement, le canal de conduction présente une dimension longitudinale Je, et la grille présente une dimension longitudinale Lg, le rapport Lg/Jc étant supérieur ou égal à 1, de préférence supérieure à 2 et avantageusement supérieure à 5.
- Avantageusement, la grille présente une dimension en épaisseur comprise entre 1nm et 100nm, de préférence entre 1.5nm et 25nm et avantageusement entre 2nm et 15nm.
- Avantageusement, ladite portion de la couche active située en dessous de la portion transversale de la grille présente une dimension transversale I5,15 étant inférieure à I4.
- Avantageusement, ladite portion de la couche active située en dessous de la portion transversale de la grille présente une dimension transversale I5,15 étant supérieure à j1.
- Avantageusement, ladite portion de la couche active située en dessous de la portion transversale de la grille présente une dimension transversale I5,15 étant inférieure à I4 et supérieure à j1.
Cela permet d’améliorer la conduction électrique entre la zone de contact électrique et le canal de conduction, de préférence au travers de ladite portion de la couche active.
- Avantageusement, la grille comprend au moins une couche d’oxyde surmontant ladite portion de la couche active située en dessous de la portion transversale de la grille et au moins une couche polycristalline surmontant et entourant ladite couche d’oxyde.
- Avantageusement, la grille comprend au moins une couche d’oxyde surmontant au moins le canal de conduction et au moins une couche polycristalline surmontant et entourant en partie au moins ladite couche d’oxyde.
- Avantageusement, la couche d’oxyde comprend au moins un des matériaux pris parmi : oxyde de silicium, matériau à haute permittivité diélectrique, oxyde de nitrure, un matériau présentant une faible constante diélectrique.
- Avantageusement, la couche polycristalline comprend du silicium
- Avantageusement, la connexion électrique comprend au moins un des matériaux pris parmi : cuivre, aluminium, matériau conducteur électrique.
- Avantageusement, la présente invention comprend la formation d’une connexion électrique entre la zone de contact électrique et l’une parmi la zone source et la zone drain.
- Avantageusement, la présente invention comprend la formation d’au moins un espaceur au niveau d’au moins une partie du pourtour de la grille.
Un mode de réalisation non limitatif de la présente invention va maintenant être décrit sur la base des figures 2 à 5.
La figure 2 représente un transistor, par exemple de type MOSFET, selon une vue du dessus et selon un premier mode de réalisation de la présente invention.
Ce transistor, ainsi formé, présente une zone source 3a, une zone drain 3bpouvant par exemple être dopées toutes les deux selon une première polarité et un canal de conduction 6 non illustré pouvant par exemple être dopé selon une deuxième polarité. Le canal de conduction 6 est disposé entre la zone source 3aet la zone drain 3b. Il présente une dimension transversale j1 séparant les zones source 3a et drain 3b. Cette dimension j1 correspond ainsi à la longueur du canal puisqu’elle correspond à la distance que doivent parcourir les porteurs de charges entre la zone source 3a et la zone drain 3b. Sur les figures 2 à 5, cette dimension transversale j1 s’étend selon l’axe yLe canal de conduction 6 présente également une dimension longitudinale Je, prise perpendiculairement à la direction transversale j1. Sur les figures 2 à 5, cette dimension longitudinale Je s’étend selon l’axe x.
Selon un mode de réalisation, Je peut être avantageusement égale à la dimension longitudinale de la zone source 3a et/ou de la zone drain 3b. Selon ce mode de réalisation, le canal s’étend uniquement entre la zone source 3a et la zone drain 3b.
Ainsi, le canal, selon l’axe x, le canal s’étend uniquement en regard des zones source
3a et drain 3b.
Selon un autre mode de réalisation, Je peut être supérieure à la dimension longitudinale de la zone source 3a et/ou de la zone drain 3b, comme c’est le cas sur les figures 3 et 5.
Cette figure illustre également une zone de contact électrique 3c présentant une dimension transversale k1, de préférence égale ou supérieure à la somme des dimensions transversales des zones source 3a, drain 3bet du canal de conduction 6. II est à noter que cette zone de contact électrique 3cpeut présenter au moins deux flancs situés en regard respectivement de la zone source 3a et de la zone drain 3b. La zone de contact électrique 3c est située à distance de la zone source 3a et de la zone drain 3b. En particulier, selon l’axe x, il n’y a pas de contact entre la zone de contact 3c est l’une des zones de source 3a ou drain 3b.
Typiquement, les zones de source 3a et drain 3b sont formées dans un matériau semi-conducteur dopé. De même, la zone de contact 3c est préférentiellement faite à base de matériau semi-conducteur dopé.
Selon un mode de réalisation, les zones de source 3a et drain 3b peuvent être formées uniquement dans la couche active, comme illustré sur l’exemple de la figure 1 et de la figure 3. Alternativement, les zones de source 3a et drain 3b peuvent être formées totalement ou partiellement en dehors de la couche active. L’invention s’étend ainsi aux modes de réalisation dans lesquels les zones de source 3a et drain 3b sont surélevées, c’est à dire qu’elles s’étendent en partie au moins au-dessus de la face supérieure de la couche active. Ce mode de réalisation alternatif est particulièrement adapté au substrat SOI dont la couche active est relativement fine, par exemple dans le cas de transistors FDSOI dans lesquels l’épaisseur de la couche de Si est généralement inférieure ou égale à 70 nm.
Selon un mode de réalisation, la zone de contact électrique 3c peut être formée uniquement dans la couche active, comme illustré sur l’exemple de la figure 3 au travers de l’élément 3c’. Sur cette figure, la zone 3c’ est représentée en pointillé car elle n’est pas dans le plan de la coupe A-A.
Alternativement, la zone de contact électrique 3c peut être formée totalement ou partiellement en dehors de la couche active, comme illustré sur l’exemple de la figure 3 au travers de l’élément 3c”. L’invention s’étend ainsi aux modes de réalisation dans lesquels la zone de contact électrique 3c est surélevée, c’est à dire qu’elle s’étend en partie au moins au-dessus de la face supérieure de la couche active.
Selon un mode de réalisation, ce transistor, en particulier une partie de la couche active 1 définissant la zone d'accueil, peut être entouré d'une ou de plusieurs tranchées isolantes 7, autrement appelée STI de l’anglais « Shallow Trench Isolation ». Selon ce mode de réalisation, une partie de la grille peut ou non être disposée audessus d'une partie de la ou des tranchées isolantes 7.
Ce transistor présente également une grille 4. Cette grille 4est disposée audessus et du canal de conduction 6, de préférence de manière à recouvrir l’ensemble du canal de conduction 6. De préférence, cette grille 6 est configurée pour déborder de part et d’autre du canal de conduction 6.
Dans les figures 2, 3, 4 et 5 une partie de la tranchée isolante 7 entourant la couche active 1 est située sous une partie de la grille 4 du transistor.
De préférence, la grille 4 est disposée au contact du canal de conduction 6.
Selon un mode de réalisation, une partie de la grille 4 est disposée au contact de la tranchée isolante 7.
Par souci de concision et de clarté, dans la suite de la description le terme grille désignera une grille formée d’une seule couche ou une grille formée par une pluralité de couches formant un empilement de grille. Dans ce dernier cas, l’empilement de grille comprend notamment :
- un motif de grille habituellement en silicium dopé ou en métal,
- une couche métallique située entre le motif de grille et la couche active,
- une couche isolante électriquement dite oxyde de grille 4e située entre la couche active et le motif de grille en silicium polycristallin.
Optionnellement l’empilement de grille peut également comprendre une couche diélectrique dite « high-k », c’est-à-dire faite d’un matériau à haute permittivité. Lorsqu’elle est présente, cette couche diélectrique est située entre l’oxyde de grille et la grille métallique.
Sur la figure 3, pour des raisons de clarté et de concision la grille, qu’elle soit formée d’une seule couche ou d’une pluralité de couches formant un empilement de grille est représentée par une couche référencée 4a de type polycristalline et par une couche isolante 4e.
L’empilement de grille 4 ainsi que les zones de source 3a et drains 3b sont chacune surmontée d’une couche de reprise de contact. Ces reprises de contact sont situées respectivement sur le sommet de l’empilement de grille et le sommet des zones source 3a et drain 3b afin d’en permettre la connexion électrique avec d’autres parties du circuit. Les reprises de contact sont formées dans un matériau conducteur. Typiquement, elles sont réalisées par siliciuration.
Selon un mode de réalisation, la grille 4 formée en premier lieu est destinée à être conservée dans le transistor final. Ce mode de réalisation est habituellement qualifié par le vocable anglais de procédé de type « gâte first ».
Selon un mode de réalisation alternatif non illustré, les grilles sont des motifs sacrificiels qui sont destinés à être retirées après réalisation des autres éléments de la structure, tels que par exemple des espaceurs 5a et 5b de grille, puis à être remplacées par d’autres grilles formant de préférence des empilements comme ceux décrits ci-dessus. Ce type de procédé dans lequel les premiers grille sont décrits sacrificiels est habituellement qualifié par le vocable anglais de procédé de type « gâte last ».
Ainsi, l’invention couvre les modes de réalisation dans lesquels la grille ou l’empilement de grille finale est réalisé dès le départ ainsi que les modes de réalisation dans lesquels la grille ou l’empilement de grille est réalisé après formation d’un motif sacrificiel de grille. Cela permet à la présente invention de s’appliquer au cas où une ou plusieurs grilles formées sur un même substrat doivent présenter des natures différentes ou des empilements de couches différents
Dans la suite de la description, qui illustre un mode de réalisation de type gâte first en référence aux figures, on utilisera aussi bien le terme empilement que grille que motif.
Avantageusement, la grille 4 présente une morphologie en forme de « marteau » 4a selon son extension dans un plan parallèle au plan principal d’extension du substrat. Ce marteau 4a présente une dimension longitudinale Lg et une dimension transversale 14.
Ainsi, la grille 4a présente une portion longitudinale 4b (s’étendant selon l’axe x), appelée par la suite « manche » du marteau 4a, et une portion transversale 4c (s’étendant selon l’axe y), appelée par la suite « tête » du marteau 4a.
Le manche 4b du marteau 4a présente une dimension longitudinale L1 s’étendant au-dessus d’une partie au moins du canal de conduction 6, de préférence depuis la zone de contact électrique3c jusqu’à au moins chacune des zones source 3a et drain 3b. Le manche 4b du marteau 4a présente aussi une dimension transversale 11, de préférence au moins égale à la dimension transversale j1 du canal de conduction
6.De préférence, le manche 4b dépasse, selon sa dimension longitudinale L1, les zones source 3a et drain 3b comme illustré sur la figure 2 de sorte à s’assurer que le canal de conduction 6 est protégé par la grille lors des diverses étapes de fabrication du transistor, par exemple lors d’implantations ioniques.
La tête 4c du marteau 4a présente une dimension transversale I4 s’étendant de part et d’autre d’une portion de la couche active 1a entre la zone de contact électrique 3c et la zone source 3a et en partie au moins entre la zone de contact électrique 3c et la zone drain 3b. Cette portion de la couche active 1a présente une dimension transversale I5. De manière particulièrement avantageuse, I5 est inférieur à I4 de sorte à ce que la portion transversale 4c de la grille 4 protège ladite portion de la couche active 1a lors des diverses étapes de fabrication du transistor, par exemple lors d’implantations ioniques.
De préférence, I5 est supérieur à j1, cela permet d’améliorer la conduction électrique entre la zone de contact électrique 3c et le canal de conduction 6.
Selon un mode de réalisation, ladite portion de la couche active 1a peut en partie ou intégralement faire partie du canal de conduction 6.
La tête 4c du marteau 4a présente aussi une dimension longitudinale L2 s’étendant depuis les zones source 3aet drain 3b jusqu’au moins la zone de contact électrique 3c.
De manière particulièrement avantageuse, la tête 4c du marteau 4a, c’est-à-dire la portion transversale de la grille 4, comprend au moins une première partie 4c1 et une deuxième partie 4c2 (s’étendant chacune selon l’axe y). La première partie 4c1 s’étend d’un premier côté de ladite portion de la couche active 1a sur une première dimension I2. En considérant une première ligne longitudinale s’étendant selon l’axe x et située au droit d’un premier flanc du manche 4b du marteau 4a, le manche 4b du marteau 4a et ce premier côté de ladite portion de la couche active 1a sont situés de part et d’autre de cette première ligne longitudinale.
La deuxième partie 4c2 s’étend d’un deuxième côté de la portion de la couche active 1a sur une deuxième dimension I3. En considérant une deuxième ligne longitudinale s’étendant selon l’axe x et située au droit d’un deuxième flanc du manche 4b du marteau 4a, le manche 4b du marteau 4a et ce deuxième côté de ladite portion de la couche active 1a sont situés de part et d’autre de cette deuxième ligne longitudinale.
Il est à noter que de manière non limitative, la première partie 4c1 de la tête 4c du marteau 4a est conformée pour être disposée entre une partie de la zone de contact électrique 3c et de la zone source 3a de sorte à ce que la zone de contact électrique 3c ne soit pas en regard de la zone source 3a selon une direction parallèle à l’axe x.
La deuxième partie 4c2 de la tête 4c du marteau 4a peut être configurée pour être disposée entre une partie de la zone de contact électrique 3c et de la zone drain 3bde sorte à ce que la zone de contact électrique 3cdemeure, en partie au moins, en regard de la zone drain 3b selon une direction parallèle à l’axe x. Cette partie en regard, dite également exposée, s’étend sur une dimension transversale k2.
Ainsi, de manière particulièrement avantageuse I3 est différente de I2, autrement la grille présenterait une forme de « T ». Comme indiqué ci-dessus, par rapport à une grille qui présente une forme de « T », l’invention présente notamment comme avantage d’augmenter fortement la densité d’intégration.
Avantageusement, I3 est inférieure à I2.
De préférence, I3 est différente de 0, autrement la grille présenterait une forme de « L ». Par rapport à une grille qui présenterait une forme de « L », l’invention présente notamment comme avantage de dissocier le potentiel électrique de la zone de contact électrique 3c des potentiels électriques des zones source 3a et drain 3b. Cela permet alors un pilotage du potentiel électrique de la zone de contact électrique 3c indépendant du pilotage du potentiel électrique appliqué aux zones source 3a et drain 3b. La zone de contact électrique 3c étant en contact électrique avec le canal de conduction 6, au travers par exemple de ladite portion de la couche active 1a, ce pilotage indépendant permet alors une réduction du courant de fuite du transistor. Cela permet alors une amélioration des performances du transistor.
Par ailleurs, et comme cela sera détaillé par la suite en référence aux figures 4 et 5, l’invention, par rapport à une grille qui présenterait une forme de « T » ou de « L », permet de facilement adapter le comportement du transistor sans modifier la géométrie de ces composants (notamment, grille, canal, source et drain).
La figure 3 représente une vue selon la coupe A-A de la figure 2. Cette coupe est réalisée au niveau de la tête 4c du marteau 4a, on retrouve ainsi d’une part ladite portion de la couche active 1a de dimension transversale I5 et la portion transversale de la grille de dimension transversale I4, c’est-à-dire la tête 4c du marteau 4a. On notera également que sur cette figure sont représentée la première partie 4c1 et la deuxième partie 4c2 de la tête 4c du marteau 4a.
Sur la figure 3, ladite portion de la couche active 1a est disposée entre deux tranchées isolantes 7 ou deux parties d'une même tranchée isolante 7 entourant la couche active. Elle est surmontée d’une couche d’oxyde 4e et d’une couche polycristalline 4d définissant ainsi une partie au moins de la grille 4 du transistor. De préférence, cette structure se retrouve sur l’ensemble de l’extension longitudinale de ladite portion de la couche active 1a et avantageusement du canal de conduction 6.
On notera sur cette figure que la dissymétrie de la tête 4c du marteau 4aest bien illustrée avec la dimension transversale I3 inférieure à la dimension transversale I2. Il est à noter également que l’ensemble de ladite portion de la couche active 1a est enveloppé par la grille 4 de sorte à la prémunir de problème de contamination lors des différentes étapes du procédé de fabrication tel que des implants ou des dépôts par exemple. En effet, la couche polycristalline 4d de la grille 4 présente une extension spatiale configurée pour entourer la couche d’oxyde 4e de la grille 4 et ainsi présenter une dimension spatiale supérieure à celle de ladite portion de la couche active 1a, en particulier I4 est très grand devant I5.
Un mode de réalisation alternatif va maintenant être décrit en référence aux figures 4 et 5.
La figure 4 représente un transistor selon un mode de réalisation de la présente invention dans lequel une connexion électrique 8 est réalisée entre la zone de contact électrique 3c et la zone drain 3b. Cette connexion électrique 8 permet d’assujettir le potentiel électrique du canal de conduction 6 à celui de la zone drain 3b de sorte à éviter la présence d’une zone à potentiel électrique flottant au niveau du canal de conduction 6.
Typiquement, cette connexion électrique 8 est réalisée en un matériau présentant un comportement conducteur. Il s’agit par exemple d’un matériau métallique ou d’un matériau semi-conducteur dopé de manière à présenter un comportement conducteur.
La figure 5 est une vue selon la coupe A-A de la figure 4. Ici encore on notera la dissymétrie de la tête 4c du marteau 4a qui permet ainsi de disposer d’une zone pour établir la connexion électrique 8 entre la zone de contact électrique 3c et la zone drain 3b par exemple. Cette connexion électrique présente une dimension longitudinale L8 étant de préférence supérieure ou égale à L2.
Cette connexion électrique 8 peut être réalisée simplement via le dépôt d’un matériau conducteur électrique surmontant en partie au moins la zone de contact électrique 3c et la zone drain 3b. Cette connexion électrique 8 surmonte une portion de la zone source 3a ou de la zone drain 3a et une portion de la zone 3c.
Selon un mode de réalisation, la connexion électrique 8 peut être formée par implantation ionique dans la couche active comme illustré en pointillé par la zone 3c’.
Selon un mode de réalisation non illustré par les figures précédentes, le pourtour, sur son ensemble ou non, de la couche polycristalline 4d de la grille 4, au moins au niveau du marteau 4a, peut comprendre des espaceurs. Ces espaceurs recouvrent les flancs de la grille 4 de sorte à accroître la protection physico-chimique de la couche d’oxyde 4e de la grille, de ladite portion de la couche active 1a et du canal de conduction 6. Ils sont par exemple faits à base de nitrure de silicium. Ce mode de réalisation avec espaceurs peut être combiné avec chacun des modes de réalisation décrits précédemment, en particulier avec ceux décrits en référence aux figures 2 à 5.
Selon un mode de réalisation, la présente invention concerne également un procédé de fabrication d’un transistor comme présenté précédemment. Ce procédé de fabrication utilise les techniques traditionnelles de la micro et nanoélectroniques. En particuliers, ce procédé reprend les traditionnelles étapes de dépôt, gravure, dopage, etc...
Ainsi, selon un mode de réalisation, ce procédé comprend au moins les étapes suivantes :
o Fourniture d’un substrat, de préférence SOI, comprenant à sa surface au moins une couche active 1, de préférence de silicium monocristallin ;
o Définition d’une zone d’accueil destinée à accueillir au moins un transistor, de préférence de type PDSOI, via la formation d’au moins une tranchée isolante 7 ;
o Définition d’un canal de conduction 6 au niveau d’une partie de la zone d’accueil ;
o Formation de la grille 4, cette étape de formation de la grille 4 comprenant au moins les étapes suivantes :
Formation et/ou dépôt d’une couche d’oxyde 4e, de préférence d’oxyde de silicium, de sorte à recouvrir le canal de conduction 6 ;
Dépôt d’une couche polycristalline 4d au-dessus, et de préférence autour, de ladite couche d’oxyde 4e, de sorte à former la grille 4 ; Cette couche polycristalline 4d comprend au moins un matériau polycristallin, de préférence du silicium polycristallin. Cette couche polycristalline 4d présente avantageusement une morphologie de marteau 4a comme précédemment décrite, c’est-à-dire comprenant un manche 4b et une tête 4c.
o Formation d’une zone source 3a, par exemple par dopage, d’un premier côté du manche 4b du marteau 4a ;
o Formation d’une zone drain 3b, par exemple par dopage, d’un deuxième côté du manche 4b du marteau 4a ;
o Formation d’une zone de contact électrique 3c, par exemple par dopage ; Cette zone de contact électrique 3c est disposée de sorte à ce que la tête 4c du marteau 4a soit située entre ladite zone de contact électrique 3c et les zones source 3a et drain 3b, et de sorte qu’une partie au moins de la zone de contact électrique 3c présente une portion dite exposée en regard de l’une parmi la zone source 3a et la zone drain 3b.
o Optionnellement, formation d’une connexion électrique 8 entre la zone de contact électrique 3c et l’une parmi la zone source 3a et la zone drain 3b se trouvant en regard d’une partie au moins de ladite zone de contact électrique 3c ;
o Optionnellement, formation d’espaceurs sur une partie, et de préférence sur l’ensemble, du pourtour de la couche polycristalline 4d, c’est-à-dire du marteau 4a.
Le procédé ainsi présenté, selon un mode de réalisation non limitatif, n’augmente pas le nombre d’étape des procédés couramment utilisés dans l’art antérieur.
La présente invention permet de disposer de transistors dont le potentiel flottant du canal de conduction peut être piloté soit indépendamment des zones source et drain soit à partir de la zone source ou de la zone drain. La morphologie de la grille permet une grande adaptabilité au type de transistor à former souhaité tout en présentant une haute compacité de sorte à permettre la réalisation de circuit à forte densité de transistors.
La présente invention tire avantageusement partie de la morphologie de la couche polycristalline de la grille de sorte à d’une part permettre la formation d’une connexion électrique entre la source ou le drain et la zone de contact électrique et d’autre part envelopper la couche d’oxyde de la grille de sorte à la protéger ainsi que le canal de conduction et ladite portion de la couche active située sous la tête du marteau lors par exemple des étapes de dopage, généralement réalisées via implantations ioniques.
D’un point de vue de la densité de transistors pouvant être atteinte via cette morphologie de grille, des tests de conception de circuit ont révélé de manière 5 surprenante une densité d’au moins 120 000 grilles par millimètre carré. A titre comparatif, la densité pour des structures de grille en forme de « T » présente une densité d’environ 96 000 grilles par millimètre carré.
La présente invention, en plus d’apporter une grande souplesse de conception et une grande adaptabilité, permet un accroissement conséquent de la densité de 10 transistors sur un même substrat.
L’invention n’est pas limitée aux modes de réalisations précédemment décrits et s’étend à tous les modes de réalisation couverts par les revendications.
Par exemple, dans chacun des modes de réalisation décrits ci-dessus, les zones 15 de source et de drain peuvent parfaitement être inversées.
REFERENCES
1. Couche active la. Portion de la couche active située en-dessous de la tête du marteau
2. Couche isolante, BOX, oxyde de silicium
3a. Zone source
3b. Zone drain
3c. Zone de contact électrique
3c’. Zone de contact électrique formée uniquement dans la couche active
3c”. Zone de contact électrique surélevée
4. Grille
4a. Grille en forme de marteau
4b. Manche du marteau
4c. Tête du marteau
4c1. Première partie de la tête du marteau
4c2. Deuxième partie de la tête du marteau
4d. Couche polycristalline
4e. Couche d’oxyde
5a. Premier espaceur
5b. Deuxième espaceur
6. Canal de conduction
7. Tranchées isolantes, STI (Shallow Trench Isolation)
8. Connexion électrique
L8. Dimension longitudinale de la connexion électrique
Je. Dimension longitudinale du canal de conduction j1. Dimension transversale du canal de conduction kl. Dimension transversale de la zone de contact électrique k2. Dimension transversale de la zone de contact électrique en regard d’au moins l’une parmi la zone source et la zone drain
Lg. Dimension longitudinale de la grille
L1. Dimension longitudinale de la portion longitudinale de la grille (du manche du marteau)
L2. Dimension longitudinale de la portion transversale de la grille (de la tête du marteau)
11. Dimension transversale de la portion longitudinale de la grille (du manche du marteau)
12. Première dimension d’extension de la première partie s’étendant transversalement au-delà du premier côté de ladite portion de la couche active
13. Deuxième dimension d’extension de la première partie s’étendant transversalement au-delà du premier côté de ladite portion de la couche active
14. Dimension transversale de la portion transversale de la grille (de la tête du marteau)
15. Dimension transversale de ladite portion de la couche active située en dessous de la portion transversale de la grille

Claims (19)

  1. REVENDICATIONS
    1. Transistor porté par au moins un substrat comprenant au moins une couche active (1) à base d’au moins un matériau semi-conducteur, le transistor comprenant :
    a) au moins une zone source (3a) et au moins une zone drain (3b) ;
    b) au moins une zone de contact électrique (3c);
    c) au moins un canal de conduction (6) :
    i) disposé entre la zone source (3a) et la zone drain (3b) ;
    ii) s’étendant depuis ladite zone source (3a) jusqu’à ladite zone drain (3b) selon une dimension transversale j1 et s’étendant selon une dimension longitudinale Je ;
    d) au moins une grille (4a) surmontant entièrement ledit canal de conduction (6), ledit transistor étant caractérisé en ce que ladite grille (4a) comprend :
    (1) une portion longitudinale (4b) s’étendant longitudinalement depuis au moins chacune des zones source (3a) et drain (3b), au-dessus du canal de conduction (6), et au moins jusqu’à la zone de contact électrique (3c) ;
  2. (2) une portion transversale (4c) située entre la zone de contact électrique (3c) et chacune des zones source (3a) et drain (3b) et s’étendant transversalement de part et d’autre d’une portion de la couche active (1a) sur une dimension transversale I4, et la portion transversale (4c) comprenant :
    (a) au moins une première partie (4c1) s’étendant transversalement audelà d’un premier côté de ladite portion de la couche active (1a) sur une première dimension d’extension I2 ;
    (b) au moins une deuxième partie (4c2) s’étendant transversalement au-delà d’un deuxième côté de ladite portion de la couche active (1a), opposé audit premier côté, sur une deuxième dimension d’extension I3;
    et en ce que : I2 > I3 avec I3 # 0.
    2. Transistor selon la revendication précédente, dans lequel I2 est supérieure 1.2 fois I3, de préférence à 1.5 fois I3.
  3. 3. Transistor selon l’une quelconque des revendications précédentes, dans lequel ladite portion de la couche active (1a) située en dessous de la portion transversale (4c) de la grille (4a) présente une dimension transversale 15,15 étant inférieure à 14 et supérieure à j1.
  4. 4. Transistor selon l'une quelconque des revendications précédentes, dans lequel ladite portion transversale (4c) est conformée de sorte à ce qu’une zone du substrat soit non recouverte par ladite grille (4) et soit située entre ladite zone de contact électrique (3c) et l’au moins une zone prise parmi la zone source (3a) et la zone drain (3b), ladite zone non recouverte présentant une dimension transversale k2.
  5. 5. Transistor selon l’une quelconque des revendications précédentes, comprenant au moins une connexion électrique (8) située entre une partie au moins de la zone de contact électrique (3c) et l’une parmi la zone source (3a) et la zone drain (3b).
  6. 6. Transistor selon la revendication précédente, dans lequel la connexion électrique (8) présente une dimension transversale inférieure ou égale à k2.
  7. 7. Transistor selon l’une quelconque des deux revendications précédentes, dans lequel la connexion électrique (8) présente une dimension longitudinale L8 supérieure ou égale à une dimension longitudinale L2 de la portion transversale (4c) de la grille (4a).
  8. 8. Transistor selon l’une quelconque des revendications précédentes, dans lequel ladite portion longitudinale (4b) de la grille (4) présente une dimension transversale 11 et dans lequel le rapport 11 /j 1 est supérieur à 1, de préférence supérieure à 1.5 et avantageusement supérieure à 2.
  9. 9. Transistor selon l’une quelconque des revendications précédentes, dans lequel la portion longitudinale (4b) de la grille (4) présente une dimension transversale 11 et dans lequel le rapport 14/11 est supérieur à 2, de préférence supérieure à 3 et avantageusement supérieure à 5.
  10. 10. Transistor selon l’une quelconque des revendications précédentes, dans lequel le rapport l4/j1 est supérieur à 2, de préférence supérieure à 3 et avantageusement supérieure à 5.
  11. 11. Transistor selon l’une quelconque des revendications précédentes, dans lequel le rapport I2/I3 est supérieur à 2, de préférence supérieure à 3 et avantageusement supérieure à 5.
  12. 12. Transistor selon l’une quelconque des revendications précédentes en combinaison avec la revendication 4, dans lequel le rapport l2/k2 est supérieur à 1, de préférence supérieure à 2 et avantageusement supérieure à 5.
  13. 13. Transistor selon l’une quelconque des revendications précédentes, dans lequel la grille (4a) présente une dimension longitudinale Lg, le rapport Lg/Jc étant supérieur ou égal à 1, de préférence supérieure à 2 et avantageusement supérieure à 5.
  14. 14. Transistor selon l’une quelconque des revendications précédentes, dans lequel la grille (4a) présente une dimension en épaisseur comprise entre 1nm et 100nm, de préférence entre 1.5nm et 25nm et avantageusement entre 2nm et 15nm.
  15. 15. Transistor selon l’une quelconque des revendications précédentes, dans lequel la grille (4a) comprend au moins une couche d’oxyde (4e) surmontant au moins le canal de conduction (6) et au moins une couche polycristalline (4d) surmontant et entourant en partie au moins ladite couche d’oxyde (4e).
  16. 16. Dispositif micro-électronique comprenant une pluralité de transistors selon l’une quelconque des revendications précédentes.
  17. 17. Procédé de fabrication d’un transistor selon l’une quelconque des revendications 1 à 15 comprenant au moins une zone source (3a) au moins une zone drain (3b) et au moins une zone de contact électrique (3c) et au moins un canal de conduction (6), ledit procédé comprenant au moins les étapes suivantes :
    a) Fourniture d’un substrat comprenant au moins une couche active (1) ;
    b) Définition d’une zone d’accueil destinée à accueillir au moins un transistor via la formation d’au moins une tranchée isolante (7) ;
    c) Formation dudit canal de conduction (6) au niveau d’une partie de la zone d’accueil de sorte à ce que ledit canal de conduction présente une dimension longitudinale Je et une dimension transversale j1 ;
    d) Formation d’une grille (4a), cette étape de formation d’une grille (4a) comprenant au moins les étapes suivantes :
    i) Formation d’une couche d’oxyde (4e) de sorte à recouvrir, de préférence intégralement, le canal de conduction (6) ;
    ii) Formation d’une couche polycristalline (4d) au-dessus de ladite couche d’oxyde (4e), cette couche polycristalline (4d) présentant une structure géométrique comprenant au moins :
    (1) une portion longitudinale (4b) s’étendant longitudinalement au-dessus du canal de conduction (6) ;
    (2) une portion transversale (4c) s’étendant transversalement de part et d’autre d'une portion de la couche active (1a) sur une dimension transversale I4 et la portion transversale (4c) comprenant :
    (a) au moins une première partie (4c1) s’étendant transversalement audelà d’une partie d’un premier côté de ladite portion de la couche active (1a) sur une première dimension d’extension I2;
    (b) au moins une deuxième partie (4c2) s’étendant transversalement au-delà d’une partie d’un deuxième côté, opposé audit premier côté, de ladite portion de la couche active (1a) sur une deuxième dimension d’extension I3 de sorte que I3 < I2 et I3 # 0;
    e) Formation d’une zone source (3a) au niveau d’un premier côté de la portion longitudinale (4b) de la grille (4a);
    f) Formation d’une zone drain (3b) au niveau d’un deuxième côté de la portion longitudinale (4b) de la grille (4a), ledit deuxième côté de la portion longitudinale (4b) étant opposé audit premier côté de la portion longitudinale (4b);
    g) Formation d’une zone de contact électrique (3c), cette zone de contact électrique (3c) étant disposée de sorte à ce que la portion transversale (4c) de la grille (4a) soit située entre ladite zone de contact électrique (3c) et les zones source (3a) et drain (3b).
  18. 18. Procédé selon la revendication précédente, comprenant la formation d’une connexion électrique (8) entre la zone de contact électrique (3c) et l’une parmi la zone source (3a) et la zone drain (3b).
  19. 19. Procédé selon l’une quelconque des deux revendications précédentes, comprenant la formation d’au moins un espaceur au niveau d’au moins une partie du pourtour de la grille (4).
FR1763408A 2017-12-29 2017-12-29 Transistor et son procede de fabrication Active FR3076398B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1763408A FR3076398B1 (fr) 2017-12-29 2017-12-29 Transistor et son procede de fabrication
US16/232,826 US11031505B2 (en) 2017-12-29 2018-12-26 Transistor and its manufacturing process

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1763408 2017-12-29
FR1763408A FR3076398B1 (fr) 2017-12-29 2017-12-29 Transistor et son procede de fabrication

Publications (2)

Publication Number Publication Date
FR3076398A1 true FR3076398A1 (fr) 2019-07-05
FR3076398B1 FR3076398B1 (fr) 2019-12-27

Family

ID=61873503

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1763408A Active FR3076398B1 (fr) 2017-12-29 2017-12-29 Transistor et son procede de fabrication

Country Status (2)

Country Link
US (1) US11031505B2 (fr)
FR (1) FR3076398B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022010457A (ja) * 2020-06-29 2022-01-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び撮像装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307237B1 (en) * 1999-12-28 2001-10-23 Honeywell International Inc. L-and U-gate devices for SOI/SOS applications

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4614522B2 (ja) * 2000-10-25 2011-01-19 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US6620656B2 (en) * 2001-12-19 2003-09-16 Motorola, Inc. Method of forming body-tied silicon on insulator semiconductor device
JP2003318405A (ja) * 2002-04-25 2003-11-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4294935B2 (ja) * 2002-10-17 2009-07-15 株式会社ルネサステクノロジ 半導体装置
US6905919B2 (en) * 2003-07-29 2005-06-14 Chartered Semiconductor Manufacturing Ltd. Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension
US7011980B1 (en) * 2005-05-09 2006-03-14 International Business Machines Corporation Method and structures for measuring gate tunneling leakage parameters of field effect transistors
JP4565512B2 (ja) * 2006-09-27 2010-10-20 Ｏｋｉセミコンダクタ株式会社 Ｆｅｔの容量取得用ｔｅｇおよび容量取得方法
US8946819B2 (en) * 2013-05-08 2015-02-03 Globalfoundries Singapore Pte. Ltd. Silicon-on-insulator integrated circuits with local oxidation of silicon and methods for fabricating the same
US9685364B2 (en) * 2014-09-05 2017-06-20 Globalfoundries Singapore Pte. Ltd. Silicon-on-insulator integrated circuit devices with body contact structures and methods for fabricating the same
US9421087B1 (en) * 2015-04-27 2016-08-23 International Business Machines Corporation Artificial electronic skin
US9780207B2 (en) * 2015-12-30 2017-10-03 Globalfoundries Singapore Pte. Ltd. Self-aligned high voltage LDMOS

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307237B1 (en) * 1999-12-28 2001-10-23 Honeywell International Inc. L-and U-gate devices for SOI/SOS applications

Also Published As

Publication number Publication date
US20190245097A1 (en) 2019-08-08
FR3076398B1 (fr) 2019-12-27
US11031505B2 (en) 2021-06-08

Similar Documents

Publication Publication Date Title
FR3060840A1 (fr) Procede de realisation d&#39;un dispositif semi-conducteur a espaceurs internes auto-alignes
FR2911721A1 (fr) Dispositif a mosfet sur soi
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d&#39;un tel transistor
EP2562802B1 (fr) Procede de realisation d&#39;un circuit integre tridimensionnel
FR2952472A1 (fr) Procede de realisation de transistors a effet de champs avec une contre-electrode et dispositif semi-conducteur
FR3060841A1 (fr) Procede de realisation d&#39;un dispositif semi-conducteur a espaceurs internes auto-alignes
FR3025938A1 (fr) Realisation d&#39;espaceurs au niveau de flancs d&#39;une grille de transistor
EP2610915A1 (fr) Transistor et procédé de fabrication d&#39;un transistor
FR3085536A1 (fr) Dispositif cfet et procede de fabrication d&#39;un tel dispositif
FR3078436A1 (fr) Circuit integre comprenant un substrat equipe d&#39;une region riche en pieges, et procede de fabrication
FR3080486A1 (fr) Procede de formation d&#39;un dispositif microelectronique
WO2007010029A1 (fr) Dispositif microelectronique dote de transistors surmontes d&#39;une couche piezoelectrique
FR3051973A1 (fr) Procede de formation de transistors pdsoi et fdsoi sur un meme substrat
WO2014037411A1 (fr) Procédé de réalisation de transistors fet
EP2669939A1 (fr) Procédé de fabrication d&#39;un circuit intégré ayant des tranchées d&#39;isolation avec des profondeurs distinctes
EP3246948B1 (fr) Procédé de réalisation sur un même substrat de transistors présentant des caractéristiques différentes
FR3047352A1 (fr) Procede de fabrication d&#39;un transistor a dopant localise a l&#39;aplomb de la grille
EP3783644B1 (fr) Procédé de fabrication de composants microélectroniques
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR3076398A1 (fr) Transistor et son procede de fabrication
FR2996956A1 (fr) Circuit integre comportant des transistors avec des tensions de seuil differentes
EP2620984A1 (fr) Procédé pour contraindre un motif mince et procédé de fabrication de transistor integrant ledit procédé
EP3671836B1 (fr) Circuit 3d dote d&#39;une isolation mesa pour la zone de plan de masse
EP4002482B1 (fr) Procédé de fabrication d&#39;une zone dopée d&#39;un dispositif microélectronique
FR3076397A1 (fr) Procede de fabrication d&#39;un transistor

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190705

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9