FR3126811A1 - Boîtier pour plusieurs circuits integres - Google Patents

Boîtier pour plusieurs circuits integres Download PDF

Info

Publication number
FR3126811A1
FR3126811A1 FR2109386A FR2109386A FR3126811A1 FR 3126811 A1 FR3126811 A1 FR 3126811A1 FR 2109386 A FR2109386 A FR 2109386A FR 2109386 A FR2109386 A FR 2109386A FR 3126811 A1 FR3126811 A1 FR 3126811A1
Authority
FR
France
Prior art keywords
layer
face
chip
heat sink
electronic chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2109386A
Other languages
English (en)
Other versions
FR3126811B1 (fr
Inventor
Younes BOUTALEB
Laurent Schwartz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Alps SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2109386A priority Critical patent/FR3126811B1/fr
Priority to US17/903,280 priority patent/US20230069969A1/en
Priority to CN202211099632.9A priority patent/CN115799229A/zh
Priority to CN202222396467.5U priority patent/CN218957731U/zh
Publication of FR3126811A1 publication Critical patent/FR3126811A1/fr
Application granted granted Critical
Publication of FR3126811B1 publication Critical patent/FR3126811B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/251—Organics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07553—Controlling the environment, e.g. atmosphere composition or temperature changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/537—Multiple bond wires having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Abstract

Boîtier pour circuits intégrés (BT), comprenant un substrat support (SS) ayant une face de montage (FM), au moins une première puce électronique (P1) possédant une face supérieure (FS1) électriquement connectée à ladite face de montage (FM) par des fils de connexion électriques (WB1) et une face inférieure (FI1) fixée sur la face de montage (FM) par une couche de colle (1) au moins thermiquement conductrice, au moins une deuxième puce électronique (P2) possédant une face inférieure (FI2) recouverte d’une couche d’un matériau d’interface thermique (3) et une face supérieure (FS2) électriquement connectée sur la face de montage (FM) par des moyens de connexion (2) électriquement conducteurs noyés dans une couche d’un matériau de sous-remplissage (20), un dissipateur thermique (4) possédant une première partie (41) noyée dans la couche de colle (1) au moins thermiquement conductrice, une deuxième partie (42) possédant une face inférieure (421) en contact avec la couche de matériau d’interface thermique (3) et une face supérieure (420), et une partie de raccordement (43) entre la première partie (41) et la deuxième partie (42), et un enrobage (5) enrobant lesdites au moins deux puces (P1,P2) et le dissipateur thermique (4) en laissant exposée la face supérieure (420) de la deuxième partie (42) du dissipateur thermique (4). Figure pour l’abrégé : Fig 1

Description

BOÎTIER POUR PLUSIEURS CIRCUITS INTEGRES
Des modes de mise en œuvre et de réalisation concernent le domaine de la microélectronique, notamment le domaine du conditionnement (« packaging » en anglais) des circuits intégrés, et plus particulièrement la dissipation thermique des boîtiers contenant plusieurs circuits intégrés de types différents.
Classiquement, un type de boîtier de circuit intégré comporte une puce électronique disposée sur une face d’un substrat support et protégée par un enrobage, typiquement une résine, moulée autour de la puce et solidaire du substrat support. L’autre face du substrat support peut comporter des moyens de connexion électrique, par exemple des billes, destinées à être fixées sur une carte de circuit imprimé (PCB : Printed Circuit Board).
Cette résine d’enrobage permet non seulement de protéger la puce mais également de contribuer à la robustesse du boîtier.
Dans certaines applications, il peut être prévu de disposer plusieurs puces électroniques sur le même substrat support et toutes enrobées par la même résine d’enrobage.
En outre dans certains cas ces différentes puces peuvent être connectées électriquement sur le substrat support de différentes manières.
Une première manière peut utiliser la technologie de soudage par fils (« wire bonding »).
Plus précisément, une telle puce électronique possède une face supérieure électriquement connectée sur le substrat support par des fils de connexion électriques et une face inférieure fixée sur le substrat support par une couche de colle.
Une deuxième manière peut utiliser la technologie dite de « puce retournée » (« Flip Chip »).
Plus précisément, une telle puce électronique
possède une face inférieure et une face supérieure électriquement connectée sur le substrat support par des moyens de connexion électriquement conducteurs, par exemple des billes, noyés dans une couche d’un matériau de sous-remplissage (« underfill »).
En fonctionnement ces différentes puces dégagent de la chaleur.
Il convient alors d’évacuer autant que possible cette chaleur de façon à ce que la température des circuits intégrés n’atteigne pas une valeur conduisant à leur dégradation.
A cet égard, on peut, en ce qui concerne la puce retournée, disposer une couche de matériau d’interface thermique (TIM « Thermal Interface Material »), bien connue de l’homme du métier, sur la face inférieure de la puce et recouvrir cette couche d’interface thermique par un dissipateur thermique, par exemple une plaque en cuivre, la résine d’enrobage laissant la face supérieure du dissipateur thermique exposée.
Cela étant, la proximité des différentes puces engendre un réchauffement mutuel des puces et il devient alors nécessaire d’éloigner les puces les unes des autres de façon à limiter le réchauffement d’une puce par le dégagement de chaleur d’une puce voisine.
Mais ceci conduit à une augmentation de la taille du substrat support et par conséquent à une augmentation de la taille du boîtier.
Il existe donc un besoin d’améliorer la dissipation thermique de boîtiers contenant plusieurs puces électriquement connectées de façon différente, tout en n’augmentant pas trop, voire pas du tout, la taille de ces boîtiers.
A cet égard, il est proposé selon un mode de réalisation, de réaliser un dissipateur thermique ayant une forme particulière, par exemple en forme de demi chapeau retourné ou de chapeau retourné, de façon à ce qu’il soit d’une part en contact avec la couche d’interface thermique de la puce retournée et d’autre part noyé dans la couche de colle, thermiquement conductrice de l’autre puce.
Selon un aspect il est proposé un boîtier pour circuits intégrés, comprenant
-un substrat support ayant une face de montage,
-au moins une première puce électronique possédant une face supérieure électriquement connectée à ladite face de montage par des fils de connexion électriques et une face inférieure fixée sur la face de montage par une couche de colle au moins thermiquement conductrice,
-au moins une deuxième puce électronique possédant une face inférieure recouverte d’une couche d’un matériau d’interface thermique et une face supérieure électriquement connectée sur la face de montage par des moyens de connexion électriquement conducteurs noyés dans une couche d’un matériau de sous-remplissage,
-un dissipateur thermique possédant une première partie noyée dans la couche de colle au moins thermiquement conductrice, une deuxième partie possédant une face inférieure en contact avec la couche de matériau d’interface thermique et une face supérieure, et une partie de raccordement entre la première partie et la deuxième partie, et
-un enrobage enrobant lesdites au moins deux puces et le dissipateur thermique en laissant exposée la face supérieure de la deuxième partie du dissipateur thermique.
Le dissipateur thermique a ainsi par exemple une forme de demi chapeau retourné.
La dissipation de chaleur s’effectue à la fois par l’extérieur par l’intermédiaire de la deuxième partie du dissipateur thermique, et par le substrat support par l’intermédiaire de la couche de colle thermiquement conductrice.
La dissipation thermique du boîtier est donc améliorée sans qu’il soit nécessaire d’augmenter l’espace entre les puces.
En outre, la forme particulière du dissipateur thermique, par exemple en cuivre, et en particulier le rajout de la première partie et de la partie de raccordement, contribue à augmenter la rigidité du boîtier électronique.
Selon un mode réalisation, la couche de colle peut être également électriquement conductrice et reposer sur une plage de contact de la face de montage destinée à être reliée à un point froid d’alimentation, par exemple la masse. Et au moins un fil de connexion électrique est avantageusement connecté entre la face supérieure de ladite au moins une première puce électronique et la partie de raccordement du dissipateur thermique.
Le dissipateur thermique peut agir comme un plan de masse et la connexion de la première puce à la masse est facilitée avec l’utilisation d’un ou de plusieurs fils de connexion électriques plus courts.
Selon un mode de réalisation, le boîtier peut comporter plusieurs premières puces et/ou plusieurs deuxièmes puces.
Par exemple le boîtier peut comprendre au moins une autre deuxième puce électronique électriquement connectée sur la face supérieure du substrat support et recouverte d’une autre couche de matériau d’interface thermique.
Ladite au moins une première puce électronique peut être encadrée par la deuxième puce électronique et l’autre deuxième puce électronique.
Le dissipateur thermique peut comporter une autre deuxième partie située au-dessus de l’autre couche de matériau d’interface thermique et une autre partie de raccordement entre la première partie et l’autre deuxième partie.
La partie de raccordement et/ou l’autre partie de raccordement du dissipateur thermique peut alors comporter une ou plusieurs fentes permettant le passage de certains au moins des fils de connexion électriques.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
 
, et
illustrent schématiquement des modes de mise en œuvre et de réalisation de l’invention.
La illustre schématiquement une vue en coupe d’un boîtier BT pour circuits intégrés selon un mode de réalisation de l’invention. Le boîtier BT comprend un substrat support SS ayant une face supérieure de montage FM. Le boîtier BT comprend en outre au moins une première puce électronique P1 et au moins une deuxième puce électronique P2.
La première puce électronique P1 possède une face supérieure FS1 et une face inférieure FI1. La face supérieure FS1 de la puce P1 est électriquement connectée à la face de montage FM du substrat support SS par des fils de connexion WB1 soudés à des plages de connexion de la puce P1 et du substrat support SS. La face inférieure FI1 de la puce P1 est fixée sur la face de montage FM par une couche de colle 1 bien connue de l’homme du métier. La couche de colle 1 est thermiquement conductrice et permet donc de dissiper vers le substrat support, la chaleur dégagée par la puce P1 lorsque celle-ci est en fonctionnement.
La puce électronique P1 est donc connectée au substrat support SS en utilisant la technologie de soudage par fils (« wire bonding »).
La deuxième puce électronique P2 possède une face inférieure FI2 et une face supérieure FS2. La face inférieure FI2 de la puce P2 est recouverte par la face inférieure 30 d’une couche d’un matériau d’interface thermique 3, bien connu de l’homme du métier. A titre d’exemple non limitatif, on peut par exemple utiliser le matériau de la société DOW connu sous la dénomination DOWSIL DA-6534 qui est un adhésif conducteur présentant une grande conductivité thermique, typiquement 6,8 watts par mètre et par degré Kelvin.
La face supérieure FS2 de la puce P2 est électriquement connectée à la face de montage FM par des moyens de connexion 2. Les moyens de connexion 2 peuvent être des billes de connexion par exemple et sont généralement noyés dans une couche d’un matériau de sous-remplissage (« underfill »). La couche de sous-remplissage, bien connue de l’homme du métier, peut être formée par une résine par exemple.
La puce électronique P2 est donc connectée au substrat support SS en utilisant la technologie dite de « puce retournée » (« Flip Chip »).
Le boîtier BT comprend aussi un dissipateur thermique 4 qui est généralement formé par un matériau conducteur de chaleur tel que le cuivre par exemple. Le dissipateur thermique 4 possède une première partie 41 et une deuxième partie 42. La première partie 41 du dissipateur 4 est noyée dans la couche de colle 1 thermiquement conductrice et est située en-dessous de la première puce électronique P1. La couche de colle 1 est alors séparée en deux sous-couches de colle par la première partie 41. Une première sous-couche de colle se retrouve entre la face inférieure FI1 de la puce P1 et la première partie 41 et une deuxième sous-couche se retrouve entre la première partie 41 et le substrat support SS. De préférence, l’épaisseur de la couche de colle 1 est la même de part et d’autre de la première partie 41 du dissipateur 4, et peut être de 30µm par exemple.
La colle thermiquement conductrice 1 assure donc un transfert thermique de la première puce P1 vers la première partie 41 du dissipateur 4 d’une part et de la première partie 41 du dissipateur 4 vers le substrat support SS d’autre part.
La deuxième partie 42 du dissipateur 4 possède une face inférieure 421 et une face supérieure 420. La face inférieure 421 est en contact avec la face supérieure 31 de la couche de matériau d’interface thermique 3 et est située au-dessus de la deuxième puce électronique P2.
Le dissipateur thermique 4 comprend en outre une partie de raccordement 43 entre la première partie 41 et la deuxième partie 42. La partie de raccordement 43 est inclinée de sorte à relier la première partie 41 avec la deuxième partie 42 qui sont sur deux plans différents. Le dissipateur thermique 4 peut donc avoir ici une forme de demi-chapeau retourné par exemple.
Le boîter BT comprend en outre un enrobage 5. L’enrobage 5 enrobe les puces P1 et P2 ainsi que le dissipateur thermique 4 en laissant exposée la face supérieure 420 de la deuxième partie 42 du dissipateur thermique 4. Plus particulièrement, l’enrobage 5 peut être formé par une résine analogue à celle utilisée pour la couche de sous-remplissage par exemple. Un tel matériau présente des propriétés mécaniques avantageuses permettant au boîtier BT de résister aux contraintes mécaniques pouvant s’exercer sur ce dernier et de protéger les puces P1 et P2.
La couche d’interface thermique 3 assure un transfert thermique de la deuxième puce P2 vers la deuxième partie 42 du dissipateur 4. La deuxième partie 42 du dissipateur 4 peut alors évacuer la chaleur transmise par la couche de matériau d’interface thermique 3 vers l’extérieur du boîtier BT sans être gênée par l’enrobage 5 puisque sa face supérieure 420 est dégagée.
Ainsi, la dissipation de chaleur de la première puce P1 s’effectue à la fois vers l’extérieur par l’intermédiaire de la couche de colle 1 thermiquement conductrice, de la première partie 41, de la partie de raccordement 43 et de la deuxième partie 42, et vers le substrat support SS par l’intermédiaire de la couche de colle 1 thermiquement conductrice et de la première partie 41.
La dissipation de chaleur de la deuxième puce P2 s’effectue à la fois vers l’extérieur par l’intermédiaire de la couche 3 et de la deuxième partie 42, et vers le substrat support SS par l’intermédiaire de la couche 3 et de la deuxième partie 42, de la partie de raccordement 43, de la première partie 41, et de la couche de colle 1 thermiquement conductrice.
La dissipation thermique du boîtier BT est donc améliorée sans qu’il soit nécessaire d’augmenter l’espace entre les puces P1 et P2. Ainsi alors que deux puces voisines dans des boîtiers de l’art antérieur doivent être espacées afin de limiter le réchauffement d’une puce par le dégagement de chaleur de la puce voisine, les puces P1 et P2 peuvent être ici plus proches au sein d’un même boîtier BT de l’invention tout en évitant un réchauffement accru entre les puces P1 et P2.
Bien que cela ne soit pas obligatoire, la couche de colle 1 peut être non seulement thermiquement conductrice mais également électriquement conductrice. On peut par exemple utiliser la colle de la société Alpha Advanced Materials connue sous la dénomination ATROX 800HT2V-P1 qui présente une résistivité électrique de 0,00001 ohm-cm.
Par ailleurs la face de montage FM du substrat support possède ici une plage de contact 10 destinée à être reliée à un point froid d’alimentation, la masse par exemple. La couche de colle 1, en particulier la sous couche de colle entre le substrat support SS et la première partie 41 du dissipateur, repose sur cette plage de contact 10. La première partie 41 est donc noyée dans une couche de colle 1 et le dissipateur 4 est alors connecté électriquement au point froid d’alimentation et agit par conséquent comme un plan de masse. On peut ainsi tirer profit de la forme particulière du dissipateur 4, notamment de l’inclinaison de la partie de raccordement 43 pour établir une connexion entre une plage de contact de la face supérieure FS1 de la puce P1 et le dissipateur 4 en utilisant un fil de connexion WB2 plus court, de façon à relier cette plage de contact à la masse.
Dans le cas de boîtiers de plus grandes dimensions tel que le boîtier BT illustré à la , on peut prévoir d’autres puces électroniques. Le boîtier BT comprend alors par exemple au moins une autre deuxième puce P2B en plus de la première puce P1 et de la deuxième puce P2A correspondant respectivement aux puces P1 et P2 de la .
La puce P1 utilise la technologie de soudage par fils « wire bonding » et la puce P2A la technologie dite de « puce retournée » (« Flip-Chip »).
L’autre deuxième puce P2B utilise la même technologie que la puce P2A c’est-à-dire la technologie dite de « puce retournée » (« Flip-Chip »).
De la même façon que la deuxième puce P2A, l’autre deuxième puce P2B est électriquement connectée à la face de montage FM du substrat support SS et est recouverte d’une autre couche de matériau d’interface thermique 3B, par exemple identique au matériau d’interface thermique 3A. La première puce P1 est encadrée par la deuxième puce électronique P2A et l’autre deuxième puce électronique P2B.
Le dissipateur thermique 4 comporte en outre une autre deuxième partie 42B et une autre partie de raccordement 43B. L’autre deuxième partie 42B est située au-dessus de l’autre couche de matériau d’interface thermique 3B et l’autre partie de raccordement 43B est située entre la première partie 41 et l’autre deuxième partie 42B. Le dissipateur thermique 4 a ainsi une forme de chapeau retourné.
Tout ce qui a été décrit précédemment pour la deuxième puce P2 de la , notamment les avantages en matière de dissipation de chaleur, s’applique à la deuxième puce P2A et à la deuxième puce P2B, les éléments associés à la deuxième puce P2A et à la deuxième puce P2B, analogues à ceux associés à la deuxième puce P2 de la , ont des références respectivement affectées des lettres A et B par rapport aux références de ces éléments analogues de la .
Par ailleurs, l’une des parties de raccordement, par exemple la partie de raccordement 43B du dissipateur 4 comporte une fente FNT permettant le passage des fils de connexion du type WB1. Dans cet exemple, le fil de connexion WB2 est alors relié à l’autre partie de raccordement 43A. Toutefois, l’autre partie de raccordement 43A peut également comporter une fente FNT permettant le passage d’un autre fil de connexion du type WB1 non-représenté sur la .
Comme illustré plus précisément sur la qui représente spécifiquement partiellement le dissipateur 4 de la , celui-ci peut comporter plusieurs fentes FNT distinctes pour le passage d’autres fils de connexion du type WB1. Les fentes FNT n’interrompent pas la continuité thermique et éventuellement électrique du dissipateur 4.

Claims (3)

  1. Boîtier pour circuits intégrés (BT), comprenant
    -un substrat support (SS) ayant une face de montage (FM),
    -au moins une première puce électronique (P1) possédant une face supérieure (FS1) électriquement connectée à ladite face de montage (FM) par des fils de connexion électriques (WB1) et une face inférieure (FI1) fixée sur la face de montage (FM) par une couche de colle (1) au moins thermiquement conductrice,
    -au moins une deuxième puce électronique (P2) possédant une face inférieure (FI2) recouverte d’une couche d’un matériau d’interface thermique (3) et une face supérieure (FS2) électriquement connectée sur la face de montage (FM) par des moyens de connexion (2) électriquement conducteurs noyés dans une couche d’un matériau de sous-remplissage (20),
    -un dissipateur thermique (4) possédant une première partie (41) noyée dans la couche de colle (1) au moins thermiquement conductrice, une deuxième partie (42) possédant une face inférieure (421) en contact avec la couche de matériau d’interface thermique (3) et une face supérieure (420), et une partie de raccordement (43) entre la première partie (41) et la deuxième partie (42), et
    -un enrobage (5) enrobant lesdites au moins deux puces (P1,P2) et le dissipateur thermique (4) en laissant exposée la face supérieure (420) de la deuxième partie (42) du dissipateur thermique (4).
  2. Boîtier selon la revendication 1, dans lequel la couche de colle (1) est également électriquement conductrice et repose sur une plage de contact (10) de la face de montage (FM) destinée à être reliée à un point froid d’alimentation, et au moins un fil de connexion électrique (WB2) est connecté entre la face supérieure (FS1) de ladite au moins une première puce électronique (P1) et la partie de raccordement (43) du dissipateur thermique (4).
  3. Boîtier selon l’une des revendications précédentes, comprenant au moins une autre deuxième puce électronique (P2B) électriquement connectée sur la face de montage (FM) du substrat support (SS) et recouverte d’une autre couche de matériau d’interface thermique (3B), ladite au moins une première puce électronique (P1) étant encadrée par la deuxième puce électronique (P2A) et l’autre deuxième puce électronique (P2B), et le dissipateur thermique (4) comporte une autre deuxième partie (42B) située au-dessus de l’autre couche de matériau d’interface thermique (3B) et une autre partie de raccordement (43B) entre la première partie (41) et l’autre deuxième partie (42B), et la partie de raccordement (43A) et/ou l’autre partie de raccordement (43B) comporte une ou plusieurs fentes (FNT) permettant le passage de certains au moins des fils de connexion électriques (WB1).
FR2109386A 2021-09-08 2021-09-08 Boîtier pour plusieurs circuits integres Active FR3126811B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR2109386A FR3126811B1 (fr) 2021-09-08 2021-09-08 Boîtier pour plusieurs circuits integres
US17/903,280 US20230069969A1 (en) 2021-09-08 2022-09-06 Package for several integrated circuits
CN202211099632.9A CN115799229A (zh) 2021-09-08 2022-09-07 用于若干集成电路的封装
CN202222396467.5U CN218957731U (zh) 2021-09-08 2022-09-07 用于集成电路的封装

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2109386 2021-09-08
FR2109386A FR3126811B1 (fr) 2021-09-08 2021-09-08 Boîtier pour plusieurs circuits integres

Publications (2)

Publication Number Publication Date
FR3126811A1 true FR3126811A1 (fr) 2023-03-10
FR3126811B1 FR3126811B1 (fr) 2023-09-15

Family

ID=79269865

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2109386A Active FR3126811B1 (fr) 2021-09-08 2021-09-08 Boîtier pour plusieurs circuits integres

Country Status (3)

Country Link
US (1) US20230069969A1 (fr)
CN (2) CN115799229A (fr)
FR (1) FR3126811B1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3126811B1 (fr) * 2021-09-08 2023-09-15 St Microelectronics Alps Sas Boîtier pour plusieurs circuits integres
US12469836B2 (en) 2022-09-26 2025-11-11 nD-HI Technologies Lab, Inc. High bandwidth memory stack with side edge interconnection and 3D IC structure with the same
US12471296B2 (en) 2022-09-26 2025-11-11 nD-HI Technologies Lab, Inc. High bandwidth memory stack with side edge interconnection and 3D IC structure with the same
CN118335763B (zh) * 2024-06-12 2024-10-25 甬矽电子(宁波)股份有限公司 传感器封装结构和传感器封装制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124512A1 (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Engineering, Inc. Thermal enhance MCM package
US20040195700A1 (en) * 2003-04-04 2004-10-07 Advanced Semiconductor Engineering Inc. Multi-chip package combining wire-bonding and flip-chip configuration
US20180114745A1 (en) * 2016-10-25 2018-04-26 Freescale Semiconductor, Inc. Electronic component package with heatsink and multiple electronic components

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045887B2 (en) * 2002-10-08 2006-05-16 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
US8093714B2 (en) * 2009-12-10 2012-01-10 Semtech Corporation Chip assembly with chip-scale packaging
US20170234503A1 (en) * 2011-02-09 2017-08-17 Truck-Lite Co., Llc Headlamp Assembly with a Housing and Heat Sink Structure
FR3126811B1 (fr) * 2021-09-08 2023-09-15 St Microelectronics Alps Sas Boîtier pour plusieurs circuits integres

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124512A1 (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Engineering, Inc. Thermal enhance MCM package
US20040195700A1 (en) * 2003-04-04 2004-10-07 Advanced Semiconductor Engineering Inc. Multi-chip package combining wire-bonding and flip-chip configuration
US20180114745A1 (en) * 2016-10-25 2018-04-26 Freescale Semiconductor, Inc. Electronic component package with heatsink and multiple electronic components

Also Published As

Publication number Publication date
CN218957731U (zh) 2023-05-02
FR3126811B1 (fr) 2023-09-15
CN115799229A (zh) 2023-03-14
US20230069969A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
FR3126811A1 (fr) Boîtier pour plusieurs circuits integres
US11081440B2 (en) Interposer and semiconductor package including the same
US9293389B2 (en) Method of manufacturing a semiconductor package including a surface profile modifier
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
TWI433358B (zh) 發光二極體晶片結構
FR2704690A1 (fr) Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
CN103370779B (zh) 支承衬底和用于制造半导体芯片的方法
TWI559474B (zh) 無穿矽埋孔結構的低散熱傳導係數中介層和其方法
EP0749160A1 (fr) Procédé de refroidissement d'un circuit intégré monté dans un boîtier
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
FR3116383A1 (fr) Boîtier de circuit intégré avec dissipateur thermique et procédé de fabrication
FR3011979A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
EP3847694A2 (fr) Module electronique de puissance
EP3275016A1 (fr) Dispositif de puce électronique à résistance thermique améliorée, et procédé de fabrication associé
FR3116944A1 (fr) Boîtier de circuit integre
FR3124888A1 (fr) Boîtier de circuit integre
FR3126543A1 (fr) Boîtier de circuit integre
EP0403343B1 (fr) Circuit hybride fonctionnant sous haute tension
FR3073080A1 (fr) Circuit integre en boitier qfn
FR3140985A1 (fr) Dispositif electronique de type sip et procede de realisation d’un tel dispositif
EP2645436A1 (fr) Composant LED a faible résistance thermique avec chemins électrique et thermique dissocies
FR3144399A1 (fr) Module électronique de puissance multi-étages
FR3163207A1 (fr) Dispositif d’encapsulation et son procédé de fabrication
FR3092932A1 (fr) Dispositif électronique comprenant un capot
WO2017191411A1 (fr) Dispositif emetteur de lumiere

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230310

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5