FR3131977A1 - Fabrication de composants électroniques - Google Patents

Fabrication de composants électroniques Download PDF

Info

Publication number
FR3131977A1
FR3131977A1 FR2200484A FR2200484A FR3131977A1 FR 3131977 A1 FR3131977 A1 FR 3131977A1 FR 2200484 A FR2200484 A FR 2200484A FR 2200484 A FR2200484 A FR 2200484A FR 3131977 A1 FR3131977 A1 FR 3131977A1
Authority
FR
France
Prior art keywords
layer
substrate
abrasion
face
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
FR2200484A
Other languages
English (en)
Inventor
Nicolas MODE
Ludovic Fallourd
Laurent Barreau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
Original Assignee
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Tours SAS filed Critical STMicroelectronics Tours SAS
Priority to FR2200484A priority Critical patent/FR3131977A1/fr
Priority to US18/154,638 priority patent/US20230230906A1/en
Priority to CN202320114059.8U priority patent/CN222051754U/zh
Priority to CN202310061835.7A priority patent/CN116469787A/zh
Publication of FR3131977A1 publication Critical patent/FR3131977A1/fr
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H10W70/6528—Cross-sectional shapes of the portions that connect to chips, wafers or package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01904—Manufacture or treatment of bond pads using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

Fabrication de composants électroniques La présente description concerne un procédé de fabrication d'un composant électronique (A, B) et le composant obtenu, comportant un substrat (301), comprenant les étapes successives suivantes : déposer une première couche (309) d'une première résine activable par abrasion pour devenir conductrice électriquement, sur une première face (305) dudit substrat comprenant au moins un contact électrique (303), et, au moins partiellement, sur des flancs latéraux dudit substrat ; abraser partiellement ladite première couche (309) aux flancs dudit substrat. Figure pour l'abrégé : Fig. 3C

Description

Fabrication de composants électroniques
La présente description concerne la fabrication de composants électroniques. Elle vise plus particulièrement la fabrication de composants dits à montage en surface, c'est-à-dire comportant, du côté d'au moins une face, une ou plusieurs métallisations de connexion destinées à être brasées à des plages de connexion correspondantes d'un dispositif externe, par exemple une carte de circuit imprimé ou un autre composant.
Dans certaines applications, il existe un besoin pour des composants à montage en surface dans lesquels des métallisations de connexion destinées à être brasées à un dispositif externe s'étendent jusqu'aux flancs des composants. On parle de composants à flancs mouillables (en anglais "wettable flank"). Lors du montage du composant dans son environnement (par exemple, sur une carte de circuit imprimé), les métallisations de connexion, ou contacts électriques, sont soudées ou brasées à des pistes ou éléments métalliques correspondants coté circuit imprimé. Une partie du matériau de brasage remonte alors sur les flancs des composants, ce qui permet de mettre en oeuvre une inspection visuelle de la qualité des connexions. Ce besoin existe par exemple dans le domaine automobile ou le domaine médical et, plus généralement, dans les domaines où l'on souhaite garantir la fiabilité des connexions électriques, une fois les circuits montés dans leur environnement.
Il serait souhaitable d'améliorer au moins en partie certains aspects des procédés connus de fabrication de composants électroniques à flancs mouillables.
Il existe un besoin d'amélioration des composants électroniques connus et de leurs procédés de fabrication.
Un mode de réalisation pallie tout ou partie des inconvénients des procédé de fabrication connus des composants à flancs mouillables.
Un mode de réalisation prévoit un procédé de fabrication d'un composant électronique, comportant un substrat, comprenant les étapes successives suivantes :
- déposer une première couche d'une première résine activable par abrasion pour devenir conductrice électriquement, sur une première face dudit substrat comprenant au moins un contact électrique, et, au moins partiellement, sur des flancs latéraux dudit substrat ;
- abraser partiellement ladite première couche aux flancs dudit substrat.
Selon un mode de réalisation, l'étape d'abrasion est réalisée par laser.
Selon un mode de réalisation, l'étape d'abrasion est réalisée avec un dispositif de découpe mécanique.
Selon un mode de réalisation, si la première résine n'a pas été activée par abrasion elle est isolante électriquement.
Selon un mode de réalisation, la première résine comprend un matériau de base et des particules métalliques recouvertes d'une couche de protection isolante électriquement.
Selon un mode de réalisation, le matériau de base est choisi parmi le groupe comprenant : les résines de type époxy et les résines de type acrylique.
Selon un mode de réalisation, les particules métalliques sont en un matériau choisi parmi le groupe comprenant : le cuivre, un alliage comprenant du cuivre, le titane, un alliage comprenant du titane, du nickel, un alliage comprenant du nickel, de l'argent, et un alliage comprenant de l'argent.
Selon un mode de réalisation, pendant l'étape d'abrasion, une cavité est formée.
Selon un mode de réalisation, l'étape d'abrasion est réalisée à une distance comprise entre 5 et 20 µm des flancs de la composant.
Selon un mode de réalisation, le procédé comprend, en outre, une étape de formation d'au moins un via conducteur électriquement, en contact avec ledit au moins un contact électrique, à travers ladite première couche.
UN mode de réalisation prévoit un composant électronique comprenant une puce protégée par un boitier sur lequel est formée au moins un contact électrique s'étendant sur une portion d'une première face dudit boitier et une portion d'un flan dudit boitier, la première face étant, en outre, une couche d'une première résine activable par abrasion pour devenir conductrice électriquement.
Selon un mode de réalisation, le composant est obtenu selon le procédé décrit.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la représente une vue en coupe d'une composant électronique à flancs mouillables ;
la représente trois vues en coupe illustrant un procédé de formation d'une métallisation ; et
la représente six vues en coupe illustrant des étapes d'un mode de mise en oeuvre d'un procédé de fabrication d'un mode de réalisation d'une composant électronique à flanc mouillable.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La illustre, par une vue en coupe, partielle et schématique, un composant électronique 100.
Le composant électronique 100 est formé d'une puce électronique 103 et d’un boitier 109. Selon un exemple, la puce électronique 103 est formée à partir d’un substrat semiconducteur, par exemple en silicium. Un ou plusieurs plots de connexion, ou contacts électriques, 107 sont formés sur la face supérieure 105 de la puce électronique 103 et permettent de la connecter à d'autres puces ou dispositifs électroniques. La puce 103 comprend un ou plusieurs composants discrets et/ou un ou plusieurs circuits électroniques lui permettant de mettre en oeuvre différentes fonctions électroniques. Le composant 100 est donc ici un composant intégré, c'est-à-dire un composant comprenant un ou plusieurs composants discrets et/ou un ou plusieurs circuits électroniques.
La composant électronique 100 est protégé par un boitier 109 entourant complètement la puce 103. Plus particulièrement, le boitier 109 recouvre la face 105, mais aussi une face 111 de la puce 103 opposée à la face 105, et les flancs 113 de la puce 103, c'est-à-dire les faces latérales de la puce 103. Le boitier 109 est, par exemple, en un matériau isolant électriquement. Selon une variante, le boitier 109 peut ne pas entourer complètement la puce 103, et seulement protéger sa face 105 et, au moins partiellement, ses flancs 113.
Pour pouvoir connecter le composant 100 à d'autres composants et/ou circuits électroniques, le boitier 109 comprend, en outre, des reprises de contacts 115, ou contacts du boitier, chacun relié à un plot de connexion 107 de la puce 103 par l'intermédiaire d'un ou plusieurs vias conducteurs électriquement 117. Plus précisément, les reprises de contacts 115 comprennent une partie 115-A formée sur la portion du boitier 109 recouvrant la face 105 de la puce 103, et une partie 115-B formée sur la portion du boitier 109 recouvrant les flancs 113 de la puce 103, les parties 115-A et 115-B étant en contact. Les reprises de contacts 115 sont formées en un matériau conducteur électriquement et "mouillable", c'est-à-dire un matériau sur lequel il est possible de braser. Les parties 115-B peuvent, par exemple, recouvrir au moins 25 % de l'épaisseur de la composant 100. Selon un exemple, Les parties 115-B peuvent avoir une hauteur de l'ordre de 100 µm pour un composant 100 ayant une épaisseur de l'ordre de 400 µm.
Dit autrement, les contacts 115 du boitier 109 reposent sur au moins une partie d'une face du boitier 109 et sur au moins une partie des flancs du boitier 109 ce qui correspond à au moins une partie d'une face et une partie des flancs du composant 100. Ainsi, le composant 100 est un composant à flancs mouillables.
Selon un mode de réalisation, le composant 100 est un composant à montage en surface de type "flip-chip" c'est-à-dire un composant destiné à être fixé sur un support, par exemple une carte de circuit imprimé, par sa face supérieure, c'est-à-dire la face sur laquelle sont disposés les contacts 115 du boitier 109.
La comprend trois vues (A), (B) et (C) en coupe de côté, très schématiques, et illustrant des étapes d'un procédé de formation d'une métallisation sur une couche 201.
A l'étape de la vue (A), la couche 201 est présentée. La couche 201 est une couche en une résine isolante électriquement et activable par abrasion pour devenir conductrice électriquement. Plus particulièrement, la résine de la couche 201 comporte au moins un matériau de base auquel des particules métalliques recouvertes d'une couche de protection isolante électriquement sont ajoutés. Le matériau de base est choisi parmi le groupe comprenant : les résines de type époxy, et les résines de type acrylique. Les particules métalliques sont, par exemple, des particules métalliques dont le matériau est choisi parmi le groupe comprenant : le cuivre, un alliage comprenant du cuivre, le titane, un alliage comprenant du titane, du nickel, un alliage comprenant du nickel, de l'argent, et un alliage comprenant de l'argent.
A l'étape de la vue (B), successive à l'étape de la vue (A), un dispositif de découpe, ou dispositif de gravure, est utilisé pour graver la surface de couche 201 et, par exemple, former une cavité 203 dans la couche 201. Cette étape de découpe ou de gravure permet l'exposition des particules métalliques de la résine de la couche 201 en surface (symbolisé par des hachures sur les vues (B) et (C) de la ). Cette étape est aussi appelée étape d'activation de la résine, en effet, la partie de la couche 201, où les particules métalliques approchent de la surface, est devenue conductrice électriquement. Plus particulièrement, on dit que le matériau des bords 205 de la cavité 203 a été activée par le dispositif de découpe, c'est-à-dire que le matériau des bords 205 a été rendu localement conducteur électriquement par l'utilisation du dispositif de découpe. En pratique, lors de l'utilisation du dispositif de découpe la couche de protection isolante électriquement recouvrant les particules métalliques de la résine isolante électriquement et activable par abrasion est désagrégée, et les particules métalliques migrent vers la surface du matériaux. Les particules étant alors à nue et à la surface, la résine devient alors conductrice.
Le dispositif de découpe est, par exemple, un outil de gravure mécanique comme une scie, ou un outil de gravure par un laser. Selon un mode de réalisation préféré, le dispositif de découpe est un laser. De plus, lorsque le dispositif de découpe est un laser, la technique de découpe utilisée peut être une technique de type structuration directe par laser (LDS, Laser Direct Structuring).
A l'étape de la vue (C), une métallisation est formée au niveau des bords 205 de la cavité 201, c'est-à-dire au niveau de la partie activée du matériau de la couche 201. Pour cela, une couche métallique 206 est déposée par un procédé de dépôt chimique sur les bords 205. Les bords 205 étant devenus conducteurs électriquement à l'étape de la vue (C), la couche métallique 206 adhère bien à la couche 201. Plus particulièrement, les particules métalliques du matériau de la couche 201 servent d'accroche à la couche métallique 206. Mettre en oeuvre l'étape de la vue (B) permet de rendre le dépôt de la couche métallique 206 sélectif, en effet la couche métallique 206 n'adhère que sur les bords activés de la couche 201. La couche métallique 206 forme donc une métallisation, et a une épaisseur comprise, par exemple, entre 5 µm et 100 µm.
L'étape de la vue (C) peut, par exemple, être suivie d'une étape de finition de dépôt d'une couche de type ENIG (Electroless Nickel Immersion Gold) ou couche de dorure par immersion dans une solution de Nickel non-électrolytique. Cette étape permet d'améliorer la mouillabilité de la métallisation.
La comprend six vues (A), (B), (C), (D), (E), et (F), en coupe de côté, schématiques, et illustrant des étapes d'un mode de mise en oeuvre d'un procédé de fabrication de deux composants A et B du type du composant 100 décrite en relation avec la . Les étapes décrites ci-après correspondent, en particulier, au procédé d'individualisation des composants et de la formation de leur boitier de protection.
A l'étape de la vue (A), la fabrication du ou des composants discrets et/ou circuits intégrés formant les composants A et B est achevée. Les composants A et B sont formées à partir d'un même substrat 301, et n'ont pas encore été individualisées. Le contour de la partie du substrat 301 dans laquelle les puces ont été formées est délimitée par un trait pointillé. Le substrat 301 est, par exemple, un substrat semiconducteur, par exemple en silicium.
De plus, à l'étape de la vue (A), des contacts électriques 303, du type des contacts 107 décrits en relation avec la , ont été formés sur une face supérieure 305 du substrat 301.
En , les composants A et B ont des dimensions similaires, et comprennent chacune au moins deux contacts électriques 303. Mais selon une variante, les composants A et B ont des dimensions différentes, et un nombre de contacts électriques différents, la personne du métier saura adapter le procédé de fabrication décrit ici dans ce cas.
A l'étape de la vue (B), successive à l'étape de la vue (A), une étape de découpe partielle des composants A et B est opérée, par exemple par un procédé de découpe mécanique, comme un procédé de sciage. Ainsi, des cavités 307 définissant les contours latérales des puces des composants A et B sont formées dans le substrat 301, et à partir de sa face 305. Plus particulièrement, les cavités 307 s'étendent depuis la face 305 et sur une profondeur correspondant au minimum à la hauteur des parties des reprises de contacts recouvrant les flancs des composants A et B décrites ci-après. Selon un exemple, la profondeur des cavités 307 correspond à l'épaisseur voulue des puces des composants A et B. Selon un exemple, la profondeur des cavités 307 est de l'ordre de 100 ou 300 µm.
A l'étape de la vue (C), successive à l'étape de la vue (B), une couche 309 du type de la couche 201 décrite en relation avec la , c'est-à-dire une couche en une résine isolante électriquement et activable par abrasion pour devenir conductrice électriquement, est déposée, par exemple par moulage. Plus particulièrement, la couche 309 est déposée dans les cavités 307 et sur la face 305 du substrat 301 et les contacts 303. La couche 309 forme une première partie du boitier des composants A et B. A titre d'exemple, la couche 309 peut être déposée par sérigraphie, par compression ou par injection. Cette première partie du boitier protège donc la face supérieure des composants A et B, et au moins une partie, de préférence la totalité, des flancs des composants A et B.
A l'étape de la vue (D), successive à l'étape de la vue (C), un procédé de découpe du type de celui décrit en relation avec la est mis en oeuvre pour former des cavités 311 dans la couche 309. Les cavités 311 sont formées au niveau des cavités 307. Selon un exemple les cavités sont formées à une distance comprise entre 5 et 20µm du flanc de puces des composants A et B. De plus, des parties de la face supérieure 317 de la couche 309 sont gravées par ce même procédé de découpe.
Comme cela est décrit précédemment, les bords 313 des cavités 311, et les parties de la face 317 de la couche 309 sont rendues conducteurs électriquement, par métallisation, grâce à la mise en oeuvre de ce procédé de découpe.
De plus, à l'étape de la vue (D), les reprises de contact du boitier des composants A et B, correspondant aux parties 115-A et 115-B décrites en relation avec la sont formés. Pour cela, une couche 315 conductrice électriquement, de préférence une couche métallique est déposée sélectivement sur les bords 313 des cavités 311, et les parties de la face 317 de la couche 309 activés. Les métallisations sur les bords 313 forment les parties 115-B des reprises de contact, c'est-à-dire les flancs mouillables des composants A et B, et les métallisations sur les parties de la face 317 de la couche 309 activés forment les parties 115-A des reprises de contacts des composants A et B.
Selon un mode de réalisation, la couche 315 est une couche métallique, par exemple une couche de cuivre ou de nickel. Selon un exemple, la couche 315 est déposée par un procédé de dépôt chimique (electroless) ou par un procédé de dépôt métallique, par exemple un procédé de dépôt de cuivre (Copper plating), précédé d'une étape de masquage.
Selon une variante de réalisation, les contacts 303 peuvent être surmontés par des plots métalliques sur la face 305 du substrat 301 permettant une reprise directe du contact en face avant du boitier après le dépôt de la couche 309. Selon un exemple, ces plots peuvent être de type Bump, c'est-à-dire des billes métalliques, ou de type pillar, c’est-à-dire formés par croissance métallique, et ont une hauteur comprise entre 20 et 80 µm.
De plus, à l'étape de la vue (D), un via 319 conducteur électriquement est formé dans la couche 309 pour relier le contact 303 à la couche 315 qui le surplombe. Le via 319 est par exemple, de plus, recouvert en un matériau de type ENIG pour Electroless Nickel Immersion Gold, ou matériau de dorure par immersion dans une solution de Nickel non-électrolytique.
A la fin de l'étape de la vue (D), les contacts du boitier des composants A et B sont complètement formés.
A partir de l'étape de la vue (E), successive à l'étape de la vue (D), l'arrière du boitier des composants A et B est formé. Pour cela, la structure de la vue (D) est retournée et fixée par sa face avant, c'est-à-dire la face 317 de la couche 309, sur un support 323. Le support 323 est, par exemple, une bande de ruban adhésif. La structure est, ensuite, amincie par sa face arrière 321, correspondant à la face arrière du substrat 301 opposée à sa face 305, de façon que le substrat 301 ait son épaisseur définitive. Selon un exemple, la structure 301 est amincie par sa face arrière 321 jusqu'à atteindre le fond des cavités 307.
De plus, à l'étape de la vue (E), une couche 325 est déposée sur la face arrière 321 de la structure pour former l'arrière du boitier des composants A et B. La couche 325 est une couche en un matériau isolant électriquement, par exemple une résine, par exemple une résine du même type que la résine de la couche 309. Selon un autre exemple, les matériaux des couches 309 et 325 sont différents. La couche 325 est déposée sur la face 321 et sur les parties découvertes lors de l'étape d'amincissement des cavités 307, de telle sorte que toutes les faces du substrat 301 sont protégées soit par la couche 309 soit par la couche 325. La deuxième partie du boitier protège alors la face arrière des composants A et B, et, le cas échéant, le reste des flancs des composants A et B non protégés par la première partie du boitier.
A l'étape de la vue (F), successive à l'étape de la vue (E), les composants A et B sont finalement individualisées. Pour cela, la structure de la vue (E) est retirée du support 323, puis retournée et sa face arrière 321 recouverte de la couche 325 est fixée sur un support 326 adaptée à l'étape d'individualisation. Ce support est, par exemple, une bande de ruban adhésif adapté au procédé de découpe.
Ensuite, les composants A et B sont individualisées par un procédé de découpe, par exemple un procédé de sciage ou par exemple un procédé de découpe laser, pendant lequel des cavités 327 sont formées au niveau du fond des cavités 311. Les cavités 327 s'étendent du fond des cavités 311 et sur toute l'épaisseur de la couche 325 de façon à séparer les composants les unes des autres. Les composants A et B sont à présent individualisées.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, la personne du métier saura adapter le procédé de fabrication décrit en relation avec la pour former dans un premier temps l'arrière du boitier des composants A et B, puis dans un deuxième temps l'avant du boitier des composants A et B.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (12)

  1. Procédé de fabrication d'un composant électronique (A, B), comportant un substrat (301), comprenant les étapes successives suivantes :
    - déposer une première couche (309) d'une première résine activable par abrasion pour devenir conductrice électriquement, sur une première face (305) dudit substrat (301) comprenant au moins un contact électrique (303), et, au moins partiellement, sur des flancs latéraux dudit substrat (301) ;
    - abraser partiellement ladite première couche (309) aux flancs dudit substrat (301).
  2. Procédé selon la revendication 1, dans lequel l'étape d'abrasion est réalisée par laser.
  3. Procédé selon la revendication 1, dans lequel l'étape d'abrasion est réalisée avec un dispositif de découpe mécanique.
  4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel si la première résine n'a pas été activée par abrasion elle est isolante électriquement.
  5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la première résine comprend un matériau de base et des particules métalliques recouvertes d'une couche de protection isolante électriquement.
  6. Procédé selon la revendication 5, dans lequel le matériau de base est choisi parmi le groupe comprenant : les résines de type époxy et les résines de type acrylique.
  7. Procédé selon la revendication 5 ou 6, dans lequel les particules métalliques sont en un matériau choisi parmi le groupe comprenant : le cuivre, un alliage comprenant du cuivre, le titane, un alliage comprenant du titane, du nickel, un alliage comprenant du nickel, de l'argent, et un alliage comprenant de l'argent.
  8. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel, pendant l'étape d'abrasion, une cavité (311) est formée.
  9. Procédé selon l'une quelconque des revendications 1 à 8, dans lequel l'étape d'abrasion est réalisée à une distance comprise entre 5 et 20 µm des flancs de la composant.
  10. Procédé selon l'une quelconque des revendications 1 à 9, comprenant, en outre, une étape de formation d'au moins un via conducteur électriquement (319), en contact avec ledit au moins un contact électrique (303), à travers ladite première couche (309).
  11. Composant électronique (A, B) comprenant un substrat protégé par un boitier sur lequel est formé au moins un contact électrique s'étendant sur une portion d'une première face dudit boitier et une portion d'un flan dudit boitier, la première face étant, en outre, une couche (309) d'une première résine activable par abrasion pour devenir conductrice électriquement.
  12. Composant selon la revendication 11, étant obtenue selon le procédé selon l'une quelconque des revendications 1 à 10.
FR2200484A 2022-01-20 2022-01-20 Fabrication de composants électroniques Ceased FR3131977A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR2200484A FR3131977A1 (fr) 2022-01-20 2022-01-20 Fabrication de composants électroniques
US18/154,638 US20230230906A1 (en) 2022-01-20 2023-01-13 Manufacturing of electronic components
CN202320114059.8U CN222051754U (zh) 2022-01-20 2023-01-18 电子装置
CN202310061835.7A CN116469787A (zh) 2022-01-20 2023-01-18 电子组件的制造

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2200484 2022-01-20
FR2200484A FR3131977A1 (fr) 2022-01-20 2022-01-20 Fabrication de composants électroniques

Publications (1)

Publication Number Publication Date
FR3131977A1 true FR3131977A1 (fr) 2023-07-21

Family

ID=82019924

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2200484A Ceased FR3131977A1 (fr) 2022-01-20 2022-01-20 Fabrication de composants électroniques

Country Status (3)

Country Link
US (1) US20230230906A1 (fr)
CN (2) CN222051754U (fr)
FR (1) FR3131977A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190259629A1 (en) * 2018-02-21 2019-08-22 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210175203A1 (en) * 2019-12-04 2021-06-10 Stmicroelectronics (Tours) Sas Method for manufacturing electronic chips
US20210366732A1 (en) * 2020-05-22 2021-11-25 Infineon Technologies Ag Semiconductor Package with Lead Tip Inspection Feature

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190259629A1 (en) * 2018-02-21 2019-08-22 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210175203A1 (en) * 2019-12-04 2021-06-10 Stmicroelectronics (Tours) Sas Method for manufacturing electronic chips
US20210366732A1 (en) * 2020-05-22 2021-11-25 Infineon Technologies Ag Semiconductor Package with Lead Tip Inspection Feature

Also Published As

Publication number Publication date
CN222051754U (zh) 2024-11-22
US20230230906A1 (en) 2023-07-20
CN116469787A (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
EP1715520B1 (fr) Dispositif de protection d'un circuit électronique
US6083773A (en) Methods of forming flip chip bumps and related flip chip bump constructions
FR2646018A1 (fr) Dispositif semiconducteur et son procede de fabrication
FR2946795A1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
FR3104316A1 (fr) Procédé de fabrication de puces électroniques
US5764484A (en) Ground ring for a metal electronic package
EP0299894A1 (fr) Procédé et structure de prise de contact sur des plots de circuit intégré
FR3131977A1 (fr) Fabrication de composants électroniques
FR3104315A1 (fr) Procédé de fabrication de puces électroniques
FR2822338A1 (fr) Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee
EP2368262B1 (fr) Procede de fabrication collective de modules electroniques pour montage en surface
US7226847B2 (en) Method of forming a semiconductor laser chip having a marker
FR2808121A1 (fr) Boitier lsi et procede de connexion interne utilise pour celui-ci
EP4571825A1 (fr) Procede de fabrication de composants electroniques a flancs mouillables
FR3156587A1 (fr) Procédé de fabrication de composants électroniques
FR3147043A1 (fr) Procédé de fabrication d’une pluralité de composants électroniques
FR3160055A1 (fr) Procédé de fabrication de composants électroniques
EP1724823A2 (fr) Procédé de connexion d'une microplaquette de semi-conducteur sur un support d'interconnexion
FR3162309A1 (fr) Procédé de fabrication de composants électroniques à flancs mouillables
FR3158588A1 (fr) Procédé de fabrication de composants électroniques
FR3094137A1 (fr) Boîtier électronique comportant des pistes contactant des fils
FR2742000A1 (fr) Composant semiconducteur a montage par brasure
EP4567868A1 (fr) Procede de fabrication de puces electroniques
FR3153185A1 (fr) Composant électronique
FR3167033A1 (fr) Procédé de fabrication de puces électroniques à flancs passivés

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230721

RX Complete rejection

Effective date: 20231115