FR3137787A1 - Procédé de fabrication de transistors hautes-tension sur un substrat du type silicium sur isolant - Google Patents

Procédé de fabrication de transistors hautes-tension sur un substrat du type silicium sur isolant Download PDF

Info

Publication number
FR3137787A1
FR3137787A1 FR2206882A FR2206882A FR3137787A1 FR 3137787 A1 FR3137787 A1 FR 3137787A1 FR 2206882 A FR2206882 A FR 2206882A FR 2206882 A FR2206882 A FR 2206882A FR 3137787 A1 FR3137787 A1 FR 3137787A1
Authority
FR
France
Prior art keywords
reg
semiconductor film
flm
region
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2206882A
Other languages
English (en)
Other versions
FR3137787B1 (fr
Inventor
Alexandre Villaret
Olivier Weber
Franck Arnaud
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR2206882A priority Critical patent/FR3137787B1/fr
Priority to US18/343,298 priority patent/US20240014215A1/en
Publication of FR3137787A1 publication Critical patent/FR3137787A1/fr
Application granted granted Critical
Publication of FR3137787B1 publication Critical patent/FR3137787B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1912—Preparing SOI wafers using selective deposition, e.g. epitaxial lateral overgrowth [ELO] or selective deposition of single crystal silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8311—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different channel structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83138—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different shapes or dimensions of their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8314—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having gate insulating layers with different properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Le procédé de fabrication d’au moins un transistor haute-tension (HV_NMOS, HV_PMOS) dans et sur une région haute tension (HV_REG) d’un substrat du type silicium sur isolant (SOI) comportant un film semiconducteur (FLM) ayant une première épaisseur (E1), électriquement isolé d’un substrat porteur (BLK) par une couche diélectrique enterrée (BOX), comprend une croissance par épitaxie du film semiconducteur (FLM), jusqu’à une deuxième épaisseur (E2, E3) supérieure à la première épaisseur (E1), sélectivement dans la région haute-tension (HV_REG). Figure pour l’abrégé : Fig 11

Description

Procédé de fabrication de transistors hautes-tension sur un substrat du type silicium sur isolant
Des modes de réalisation et de mise en œuvre concernent la microélectronique, en particulier la fabrication de dispositifs semiconducteurs comprenant des transistors haute-tension dans et sur un substrat du type SOI (connu sous le terme anglosaxon « Silicon On Insulator » pour « silicium sur isolant » en français).
Des dispositifs semiconducteurs sur substrat du type SOI ou également nommé « FDSOI » pour « Fully Depleted Silicon On Insulator » (« silicium sur isolant complétement déserté » en français) intègrent typiquement des composants semiconducteurs tels que des transistors du type MOS (pour « Métal Oxyde Semiconducteur »).
Des transistors MOS fonctionnant à différentes plages de tension peuvent être fabriqués à partir d’un même substrat SOI capable de leur conférer de meilleures performances qu’un substrat de silicium monolithique (usuellement désigné par le terme anglais « bulk »). Par exemple, des transistors MOS dits haute-tension peuvent être conçus en cointégration avec d’autres composants semiconducteurs sur un substrat SOI.
Cependant, les transistors haute-tension fabriqués à partir d’un substrat SOI subissent le phénomène de dégradation par porteurs chauds (également connu sous l’acronyme « HCI » des termes anglais usuels « Hot Carrier Injection » en anglais). La dégradation par porteurs chauds se traduit par une dérive sur le long terme de la tension de seuil et des courants linéaires et saturés des transistors, conduisant à une dégradation des performances des transistors haute-tension.
En conséquence, des étapes supplémentaires pour aménager une région de substrat monolithique localisée dans le substrat SOI, sont classiquement prévues pour la fabrication des transistors haute-tension, de façon à limiter le phénomène de dégradation par porteurs chauds. En particulier, les composants électroniques, notamment les transistors haute-tension, réalisés dans la région monolithique localisée sont formés dans le substrat porteur tandis que les composants d’autres régions sont formés sur un film mince isolé du substrat porteur par une couche d’oxyde de silicium enterrée.
Par ailleurs, la région de substrat monolithique localisée ne permet pas notamment l’effet « complétement déserté », ni un effet « partiellement déserté » avantageux des techniques SOI. Cela limite les performances des transistors haute-tension formés sur le substrat porteur, notamment en termes de contrôle de canaux courts, de densité et de disparités de caractéristiques entre les transistors.
Il existe un besoin de concevoir, à partir d’un substrat du type silicium sur isolant, des transistors haute-tension ne subissant pas les inconvénients susmentionnés et d’augmenter leur fiabilité.
Il est donc proposé une solution permettant de former, dans une région du substrat SOI, un film mince ayant une épaisseur suffisamment élevée pour rendre possible la fabrication de transistors haute-tension dans cette région du substrat sans causer une perte de performance lors du fonctionnement de ces transistors, notamment sans subir les phénomènes de dégradations par porteurs chauds.
Selon un aspect, il est proposé un procédé de fabrication d’au moins un transistor haute-tension dans et sur une région haute-tension d’un substrat du type silicium sur isolant comportant un film semiconducteur ayant une première épaisseur, électriquement isolé d’un substrat porteur par une couche diélectrique enterrée.
Le procédé comprend une croissance par épitaxie du film semiconducteur, jusqu’à une deuxième épaisseur supérieure à la première épaisseur, sélectivement dans la région haute-tension.
On propose ainsi d’augmenter l’épaisseur du film semiconducteur sélectivement, c’est-à-dire seulement dans la région haute-tension du substrat du type silicium sur isolant, et pas dans une autre « première » région dudit substrat. La première région, distincte de la région haute-tension, peut être par exemple une région basse-tension dans et sur laquelle peuvent être formés des transistors fonctionnant à des plages de tensions plus faibles que les transistors haute-tension, par exemple des tensions inférieures à 2 volts, tandis que les transistors haute-tension peuvent être destinés à fonctionner à des tensions supérieures à 2 volts par exemple.
Par conséquent, le procédé selon cet aspect permet de former, dans la région haute-tension où sont fabriqués les transistors haute-tension, un film semiconducteur suffisamment épais pour éviter le phénomène de dégradation par porteurs chauds, mais également suffisamment mince pour bénéficier des avantages en matière de performance des dispositifs en silicium sur isolant et ainsi améliorer les performances des transistors haute-tension.
Selon un mode de mise en œuvre, le procédé comprend une croissance par épitaxie du substrat porteur dans une région monolithique localisée du substrat du type silicium sur isolant, dans lequel ladite croissance du film semiconducteur dans la région haute-tension est réalisée simultanément avec la croissance du substrat porteur dans la région monolithique localisée.
On peut ainsi réaliser une croissance « gratuite » du film semiconducteur puisque celle-ci est réalisée lors de la même étape que la croissance du substrat porteur prévue dans la région monolithique localisée.
Selon un mode de mise en œuvre, ladite croissance du substrat porteur dans la région monolithique localisée comprend une formation d’un masque dur recouvrant le film semiconducteur dans la région haute-tension et découvrant le film semiconducteur dans la région monolithique localisée, une oxydation du film semiconducteur dans la région monolithique localisée, et une gravure retirant sélectivement le film semiconducteur oxydé et la couche diélectrique enterrée dans la région monolithique localisée; et dans lequel ladite croissance du film semiconducteur dans la région haute-tension comprend une gravure adaptée pour retirer le masque dur dans la région haute-tension préalablement à ladite croissance par épitaxie du film semiconducteur dans la région haute-tension.
Ce mode de mise en œuvre permet de limiter le nombre de masques supplémentaires nécessaires à la réalisation de la croissance du film semiconducteur dans la région haute-tension et permet de bénéficier de la mutualisation de l’étape de croissance du substrat porteur dans la région monolithique.
Selon un mode de mise en œuvre, ladite croissance du film semiconducteur comprend une formation d’un masque dur dédié découvrant le film semiconducteur dans la région haute-tension, préalablement à ladite croissance par épitaxie du film semiconducteur dans la région haute-tension.
Ce mode de mise en œuvre permet de contrôler l’épaisseur du film semiconducteur dans la région haute-tension indépendamment des contraintes d’une autre étape d’épitaxie.
On peut ainsi paramétrer l’épaisseur du film semiconducteur dans la région haute-tension à une taille dimensionnée spécifiquement pour les transistors haute-tension.
Selon un mode de mise en œuvre, le procédé comprend une formation d’une région de grille dudit au moins un transistor haute-tension sur le film semiconducteur ayant la deuxième épaisseur de la région haute tension, et une formation de régions de conduction dudit au moins un transistor haute-tension dans le film semiconducteur ayant la deuxième épaisseur de la région haute tension.
Le film semiconducteur dans la région haute-tension peut servir à la formation des régions de conduction de transistors du type MOS prévus pour fonctionner à des tensions relativement élevées, de l’ordre de 3,3 volts par exemple.
Selon un mode de mise en œuvre, la deuxième épaisseur du film semiconducteur dans la région haute-tension est suffisamment petite pour engendrer un état complètement déserté dans toute l’épaisseur du film semiconducteur en présence d’une région de canal dudit au moins un transistor haute-tension.
En effet, un film semiconducteur dans un état complétement déserté permet d’assurer un meilleur contrôle électrostatique du canal des transistors haute-tension et de réduire des effets de canaux courts.
Selon un mode de mise en œuvre, la première épaisseur est inférieure ou égale à 7 nm et la deuxième épaisseur est comprise entre 20 nm et 25 nm.
Une deuxième épaisseur du film semiconducteur inférieure ou égale à 25 nm permet d’obtenir un film semiconducteur entièrement déserté et une deuxième épaisseur du film supérieure ou égale à 20 nm permet de limiter l’« ionisation par impact ». L’ionisation par impact engendre des porteurs chauds qui sont susceptibles d’être stockés dans les régions diélectriques de grille des transistors haute-tension, ce qui dégrade les performances des transistors.
Selon un autre aspect, il est proposé un dispositif semiconducteur comprenant au moins un transistor haute-tension disposé dans et sur une région haute tension d’un substrat du type silicium sur isolant comportant un film semiconducteur, électriquement isolé d’un substrat porteur par une couche diélectrique enterrée, dans lequel le film semiconducteur a une première épaisseur dans une première région différente de la région haute tension et a une deuxième épaisseur supérieure à la première épaisseur dans la région haute-tension.
Selon un mode de réalisation ledit au moins un transistor haute-tension comporte une région de grille disposée sur le film semiconducteur ayant la deuxième épaisseur dans la région haute tension, et des régions de conduction formées dans le film semiconducteur ayant la deuxième épaisseur dans la région haute tension.
Selon un mode de réalisation, la deuxième épaisseur du film semiconducteur dans la région haute-tension est suffisamment petite pour engendrer un état complètement déserté dans toute l’épaisseur du film semiconducteur en présence d’une région de canal dudit au moins un transistor haute-tension.
Selon un mode de réalisation, la première épaisseur est inférieure ou égale à 7 nm et la deuxième épaisseur est comprise entre 20 nm et 25 nm.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
 
 
 
 
 
 
 
 illustrent schématiquement des modes de mise en œuvre et de réalisation de l’invention.
La illustre schématiquement le résultat d’une étape 100 d’un procédé de fabrication d’au moins un transistor haute-tension HV_NMOS, HV_PMOS ( ).
L’étape 100 comprend une obtention d’un substrat du type silicium sur isolant SOI et une formation d’un masque dur HD_MSK1. Le substrat SOI comporte un substrat porteur BLK, une couche diélectrique enterrée BOX et un film semiconducteur FLM. Le matériau du substrat porteur BLK et du film semiconducteur FLM est typiquement du silicium. La couche de diélectrique enterrée BOX est typiquement une couche d’oxyde de silicium de formule SiO2.
Le film semiconducteur FLM a une première épaisseur E1 et est électriquement isolé du substrat porteur BLK par la couche diélectrique enterrée BOX. Par exemple, l’épaisseur E1 du film semiconducteur est inférieure ou égale à 7 nm, de préférence comprise entre 4 nm et 7 nm.
Le substrat du type silicium sur isolant SOI présente au moins trois régions distinctes : une région basse-tension LV_REG, une région haute-tension HV_REG et une région monolithique localisée LBLK_REG.
Les transistors haute-tension HV_NMOS, HV_PMOS seront fabriqués dans et sur la région haute-tension HV_REG du substrat du type silicium sur isolant SOI et peuvent être prévus pour fonctionner à des tensions comprises entre 2 volts et 5 volts.
La région basse-tension LV_REG est utilisée pour la fabrication de transistors MOS « basse-tension », par exemple prévus pour fonctionner à des tensions inférieures à 2 volts.
La région monolithique localisée LBLK_REG peut être utilisée pour la fabrication de prises de contact POL_BLK du substrat porteur BLK, ou d’autres types de composants semiconducteurs, tels que des transistors bipolaires BJT par exemple.
Le masque dur HD_MSK1 peut être un masque en nitrure de silicium de formule Si3N4. Le masque dur HD_MSK1 recouvre le film semiconducteur FLM dans la région basse-tension LV_REG et dans la région haute tension HV_REG et découvre le film semiconducteur FLM dans la région monolithique LBLK_REG.
Les figures 2 à 6 illustrent les résultats des étapes 110 à 114 d’un premier mode de mise œuvre du procédé.
La illustre le résultat d’une étape 110 d’oxydation du film semiconducteur FLM dans la région monolithique localisée LBLK_REG. Par exemple, le film semiconducteur FLM peut être oxydé en utilisant des techniques d’oxydation classiques et connues par l’homme du métier. Suite à l’oxydation, le film semiconducteur oxydé FLM_OX peut former avec la couche de diélectrique enterrée BOX une couche homogène d’oxyde de silicium SiO2.
La illustre le résultat d’une étape 111 de formation d’un masque en résine RES_MSK.
A cette étape 111, le masque en résine RES_MSK recouvre le masque dur HD_MSK1 dans la région basse-tension LV_REG et le film semiconducteur oxydé FLM_OX dans la région monolithique localisée LBLK_REG. Le masque dur HD_MSK1 est découvert dans la région haute-tension HV_REG.
La illustre le résultat d’une étape 112 de gravure du masque dur HD_MSK1. La gravure 112 est adaptée pour retirer le masque dur HD_MSK1 dans les régions qui ne sont pas recouvertes par le masque en résine RES_MSK, c’est-à-dire en particulier dans la région haute-tension HV_REG. A l’issue de l’étape 112, le masque en résine RES_MSK est retiré.
La illustre le résultat d’une étape 113 de gravure du film semiconducteur oxydé FLM_OX. L’étape 113 de gravure, qui peut être par exemple une gravure par voie humide, est configurée pour graver sélectivement l’oxyde de silicium et ne pas graver, ou graver avec une dynamique très inférieure à la dynamique de gravure de l’oxyde de silicium, le silicium cristallin du film semiconducteur FLM et du substrat porteur BLK. Ainsi, l’étape 113 permet de retirer sélectivement le film semiconducteur oxydé FLM_OX et la couche diélectrique enterrée BOX dans la région monolithique localisée LBLK_REG.
En conséquence, à l’issue de l’étape 113, le film semiconducteur en silicium FLM est découvert dans la région haute tension HV_REG et le substrat porteur en silicium BLK est découvert dans la région monolithique localisée LBLK_REG. Le masque dur HD_MSK1 ne recouvre plus que le film semiconducteur FLM dans la région basse-tension LV_REG.
La illustre le résultat d’une étape 114 de croissance par épitaxie du film semiconducteur FLM et du substrat porteur BLK. L’épitaxie permet de faire croître du silicium cristallin à partir des couches découvertes en silicium cristallin, c’est-à-dire le film semiconducteur FLM de la région haute tension HV_REG et le substrat porteur BLK dans la région de substrat monolithique localisée LBLK_REG.
Ainsi, dans ce mode de mise en œuvre, la croissance du film semiconducteur FLM est réalisée « gratuitement » lors d’une même étape 114 mutualisée avec la croissance du substrat porteur BLK dans la région monolithique localisée LBLK_REG.
En particulier, il convient de choisir une épaisseur supplémentaire Esup1 afin que la couche de substrat porteur BLK dans la région monolithique localisée LBLK_REG atteigne la même hauteur que les couches en surface des autres régions du substrat SOI, par exemple la surface du film semiconducteur FLM dans la région basse-tension LV_REG.
Etant donné que la croissance du film semiconducteur FLM est subordonnée à la croissance du substrat porteur BLK, le film semiconducteur FLM croît de l’épaisseur supplémentaire Esup1, dans la région haute-tension HV_REG.
Ainsi, on obtient une deuxième épaisseur totale E2 du film semiconducteur FLM dans la région haute-tension HV_REG qui correspond à la somme de la première épaisseur E1 et de l’épaisseur supplémentaire Esup1, et est donc supérieure à la première épaisseur E1. L’épaisseur supplémentaire Esup1 peut être comprise entre 10 nm et 25 nm par exemple. La deuxième épaisseur totale E2 est supérieure ou égale à 20 nm, et est de préférence comprise entre 20 nm et 25 nm. La deuxième épaisseur E2 vaut, par exemple 25 nm pour une première épaisseur E1 égale à 7 nm et une épaisseur supplémentaire Esup1 égale à 18 nm. Il peut être avantageux de définir une deuxième épaisseur E2 inférieure ou égale à 25 nm de manière à garantir que le film semiconducteur FLM soit entièrement déserté. Toutefois, ces valeurs sont données à titre d’exemple non-limitatif et il est envisageable de prévoir un film semiconducteur FLM plus ou moins épais, par exemple pour une deuxième épaisseur E2 inférieure à 20 nm ou supérieure à 25 nm, et en conséquence sans bénéficier de l’effet entièrement déserté.
La croissance du film semiconducteur FLM permet de former, dans la région haute-tension HV_REG où sont fabriqués les transistors haute-tension, un film semiconducteur FLM suffisamment épais pour éviter le phénomène de dégradation par porteurs chauds, mais également suffisamment mince pour bénéficier des avantages en matière de performances des dispositifs en silicium sur isolant et ainsi améliorer les performances des transistors haute-tension.
A cet égard, la deuxième épaisseur totale E2 du film semiconducteur FLM dans la région haute-tension HV_REG est suffisamment petite pour engendrer un état complètement déserté dans toute l’épaisseur du film semiconducteur FLM en présence d’une région de canal du transistor haute-tension HV_NMOS, HV_PMOS.
En effet, un film semiconducteur dans un état complétement déserté permet d’assurer un meilleur contrôle électrostatique du canal des transistors haute-tension et de réduire des effets de canaux courts.
Les figures 7 à 10 illustrent les résultats des étapes 120 à 123 d’un deuxième mode de mise en œuvre du procédé qui commence initialement à l’étape 100 décrite précédemment en relation avec la .
La illustre le résultat d’étapes 120 correspondant à une formation classique de la région de substrat monolithique localisée LBLK_REG. En particulier, les étapes 120 comprennent les étapes 100, 110, 113 et 114 décrites précédemment en relation avec les figures 1, 2, 5 et 6, sans mettre en œuvre les étapes 111 et 112 décrites précédemment en relation avec les figures 3, 4, de sorte que le masque dur HD_MSK1 recouvre également le film semiconducteur FLM dans la région haute-tension HV_REG lors de l’étape 114 de croissance par épitaxie, ainsi réalisée exclusivement dans la région monolithique localisée LBLK_REG.
La illustre le résultat d’une étape 121 de gravure adaptée pour retirer complétement le masque HD_MSK1, c’est-à-dire dans la région basse-tension LV_REG et dans la région haute-tension HV_REG.
La illustre le résultat d’une étape 122 de formation et de gravure d’un masque dur dédié HD_MSK2 pour la croissance du film semiconducteur FLM dans la région haute tension HV_REG. Le masque dur HD_MSK2 est typiquement un masque en nitrure de silicium et est formé sur le film semiconducteur FLM du substrat SOI.
La couche de nitrure de silicium est gravée de façon à découvrir seulement le film semiconducteur FLM dans la région haute-tension HV_REG et à recouvrir le substrat SOI en dehors de la région haute tension HV_REG, c’est-à-dire en particulier le film semiconducteur FLM dans la région basse-tension LV_REG et le substrat porteur BLK dans la région monolithique localisée LBLK_REG.
La illustre le résultat d’une étape 123 de croissance par épitaxie du film semiconducteur FLM dans la région haute-tension HV_REG.
La croissance par épitaxie à l’étape 123 correspond sensiblement à la croissance de l’étape 114 décrite précédemment en relation avec la , mais ne dépend pas de la croissance du substrat porteur BLK réalisée dans la région monolithique localisée LBLK_REG.
De ce fait, le film semiconducteur FLM peut croître d’une épaisseur supplémentaire Esup2, sélectivement dans la région haute-tension HV_REG.
Ainsi, on obtient une deuxième épaisseur totale E3 du film semiconducteur FLM dans la région haute-tension HV_REG qui correspond à la somme de la première épaisseur E1 et de l’épaisseur supplémentaire Esup2, et est donc supérieure à la première épaisseur E1.
Une étape supplémentaire (non-représentée) de gravure peut être effectuée afin de retirer le masque dur HD_MSK2 dans la région basse-tension LV_REG et dans la région monolithique localisée LBLK_REG.
Ce deuxième mode de mise en œuvre du procédé permet ainsi de contrôler l’épaisseur du film semiconducteur FLM dans la région haute-tension indépendamment des contraintes d’une autre étape d’épitaxie, par exemple celles que peut imposer la croissance du substrat porteur BLK telle que décrite à l’étape 114 du procédé selon le premier mode de mise en œuvre. On peut ainsi paramétrer la deuxième épaisseur totale E3 du film semiconducteur FLM dans la région haute-tension à une taille dimensionnée spécifiquement pour les transistors haute-tension HV_NMOS, HV_PMOS.
L’épaisseur supplémentaire Esup2 peut être comprise entre 10 nm et 25 nm par exemple. La deuxième épaisseur totale E3 est supérieure ou égale à 20 nm et est de préférence comprise entre 20 nm et 25 nm. La deuxième épaisseur E3 vaut, par exemple, 25 nm pour une première épaisseur E1 égale à 7 nm et une épaisseur supplémentaire Esup2 égale à 18 nm. Il est avantageux de définir une deuxième épaisseur E3 inférieure à 25 nm de manière à garantir que le film semiconducteur FLM soit entièrement déserté. Toutefois, ces valeurs sont données à titre d’exemple non-limitatif et il est envisageable de prévoir un film semiconducteur FLM plus ou moins épais, par exemple pour une deuxième épaisseur E3 inférieure à 20 nm ou supérieure à 25 nm, et en conséquence sans bénéficier de l’effet entièrement déserté.
En résumé, le procédé décrit en relation avec les figures 1 à 10 permet de former le film semiconducteur FLM ayant une deuxième épaisseur E2 dans la région haute-tension HV_REG égale à la somme de la première épaisseur E1 et de l’épaisseur supplémentaire Esup1, ou en alternative, une deuxième épaisseur totale E3 égale à la somme de la première épaisseur E1 et de l’épaisseur supplémentaire Esup2 qui peut être différente de l’épaisseur supplémentaire Esup1 obtenue lors du premier mode de mise en œuvre du procédé.
La illustre un dispositif semiconducteur DISP pouvant être obtenu à partir du procédé de fabrication décrit en relation avec les figures 1 à 10.
Le dispositif semiconducteur DISP comprend au moins un transistor haute-tension HV_NMOS, HV_PMOS disposé dans et sur la région haute-tension HV_REG du substrat du type silicium sur isolant SOI. Par exemple, un transistor haute-tension HV_NMOS du type NMOS et un transistor haute-tension HV_PMOS du type PMOS peuvent être disposés dans et sur la région haute-tension HV_REG. Chacun des transistors haute-tension HV_NMOS, HV_PMOS comporte une région de grille G disposée sur le film semiconducteur FLM dans la région haute-tension HV_REG et des régions de conduction, c’est-à-dire une région de drain D et une région de source S, implantées dans le film semiconducteur FLM dans la région haute-tension HV_REG. Les transistors haute-tension HV_NMOS, HV_PMOS sont typiquement des transistors MOS prévus pour fonctionner à des tensions comprises entre 2 volts et 5 volts.
Une couche de diélectrique de grille HV_GOX est classiquement disposée entre la région de grille G des transistors HV_NMOS, HV_PMOS et le film semiconducteur FLM
Pour rappel, la deuxième épaisseur totale E2 ou E3, suivant le mode de mise en œuvre du procédé décrit précédemment, du film semiconducteur FLM dans la région haute-tension HV_REG est suffisamment petite pour engendrer un état complétement déserté dans toute l’épaisseur du film semiconducteur FLM située en regard de la région de grille G du transistor haute tension, lorsque la région de canal du transistor haute-tension HV_NMOS, HV_PMOS est formée.
Par « suffisamment petite », on entend par exemple que la deuxième épaisseur totale E2 ou E3 du film semiconducteur FLM dans la région haute-tension HV_REG ne dépasse pas 25 nm.
Par ailleurs, des transistors basse-tension LV_MOS peuvent être disposés dans et sur le film semiconducteur FLM dans la région basse-tension LV_REG. Les régions de grille G et les régions de conduction S et D des transistors LV_MOS sont formées de manière analogue aux régions de grille G et aux régions de conduction S et D des transistors haute-tension HV_NMOS, HV_PMOS. Les transistors basse-tension LV_MOS sont typiquement des transistors MOS prévus pour fonctionner à des tensions inférieures à 2 volts.
En outre, un transistor bipolaire BJT peut être réalisé dans et sur le substrat porteur BLK dans la région monolithique localisée LBLK_REG.
Une prise de contact POL_BLK est typiquement formée dans la région monolithique localisée LBLK_REG afin de polariser le substrat porteur BLK dans les différentes régions LV_REG, LBLK_REG, HV_REG du substrat du type silicium sur isolant SOI.

Claims (11)

  1. Procédé de fabrication d’au moins un transistor haute-tension (HV_NMOS, HV_PMOS) dans et sur une région haute-tension (HV_REG) d’un substrat du type silicium sur isolant (SOI) comportant un film semiconducteur (FLM) ayant une première épaisseur (E1), électriquement isolé d’un substrat porteur (BLK) par une couche diélectrique enterrée (BOX), le procédé comprenant :
    - une croissance par épitaxie du film semiconducteur (FLM), jusqu’à une deuxième épaisseur (E2, E3) supérieure à la première épaisseur (E1), sélectivement dans la région haute-tension (HV_REG).
  2. Procédé selon la revendication 1, comprenant une croissance par épitaxie du substrat porteur (BLK) dans une région monolithique localisée (LBLK_REG) du substrat du type silicium sur isolant (SOI), dans lequel ladite croissance du film semiconducteur (FLM) dans la région haute-tension (HV_REG) est réalisée simultanément avec la croissance du substrat porteur (BLK) dans la région monolithique localisée (LBLK_REG).
  3. Procédé selon la revendication 2, dans lequel ladite croissance du substrat porteur (BLK) dans la région monolithique localisée (LBLK_REG) comprend :
    - une formation d’un masque dur (HD_MSK1) recouvrant le film semiconducteur (FLM) dans la région haute-tension (HV_REG) et découvrant le film semiconducteur (FLM) dans la région monolithique localisée (LBLK_REG),
    - une oxydation du film semiconducteur (FLM) dans la région monolithique localisée (LBLK_REG), et une gravure retirant sélectivement le film semiconducteur oxydé (FLM_OX) et la couche diélectrique enterrée (BOX) dans la région monolithique localisée (LBLK_REG) ;
    et dans lequel ladite croissance du film semiconducteur (FLM) dans la région haute-tension (HV_REG) comprend :
    - une gravure adaptée pour retirer le masque dur (HD_MSK1) dans la région haute-tension (HV_REG) préalablement à ladite croissance par épitaxie du film semiconducteur (FLM) dans la région haute-tension (HV_REG).
  4. Procédé selon la revendication 1, dans lequel ladite croissance du film semiconducteur (FLM) comprend une formation d’un masque dur dédié (HD_MSK2) découvrant le film semiconducteur (FLM) dans la région haute-tension (HV_REG), préalablement à ladite croissance par épitaxie du film semiconducteur (FLM) dans la région haute-tension (HV_REG).
  5. Procédé selon l’une des revendications 1 à 4, comprenant une formation d’une région de grille (G) dudit au moins un transistor haute-tension (HV_NMOS, HV_PMOS) sur le film semiconducteur (FLM) ayant la deuxième épaisseur (E2) de la région haute tension (HV_REG), et une formation de régions de conduction (S, D) dudit au moins un transistor haute-tension (HV_NMOS, HV_PMOS) dans le film semiconducteur (FLM) ayant la deuxième épaisseur (E2) de la région haute tension (HV_REG).
  6. Procédé selon l’une des revendications précédentes, dans lequel la deuxième épaisseur (E2, E3) du film semiconducteur (FLM) dans la région haute-tension (HV_REG) est suffisamment petite pour engendrer un état complétement déserté dans toute l’épaisseur du film semiconducteur (FLM) en présence d’une région de canal dudit au moins un transistor haute-tension (HV_NMOS, HV_PMOS).
  7. Procédé selon l’une des revendications précédentes, dans lequel la première épaisseur (E1) est inférieure ou égale à 7 nm et la deuxième épaisseur (E2) est comprise entre 20 nm et 25 nm.
  8. Dispositif semiconducteur comprenant au moins un transistor haute-tension (HV_NMOS, HV_PMOS) disposé dans et sur une région haute tension (HV_REG) d’un substrat du type silicium sur isolant (SOI) comportant un film semiconducteur (FLM), électriquement isolé d’un substrat porteur (BLK) par une couche diélectrique enterrée (BOX), dans lequel le film semiconducteur (FLM) a une première épaisseur (E1) dans une première région (LV_REG) différente de la région haute tension et a une deuxième épaisseur (E2, E3) supérieure à la première épaisseur (E1) dans la région haute-tension (HV_REG).
  9. Dispositif semiconducteur selon la revendication 8, dans lequel ledit au moins un transistor haute-tension (HV_NMOS, HV_PMOS) comporte une région de grille (G) disposée sur le film semiconducteur (FLM) ayant la deuxième épaisseur (E2, E3) dans la région haute tension (HV_REG), et des régions de conduction (S, D) formées dans le film semiconducteur (FLM) ayant la deuxième épaisseur (E2, E3) dans la région haute tension (HV_REG).
  10. Dispositif semiconducteur selon l’une des revendications 8 ou 9, dans lequel la deuxième épaisseur (E2, E3) du film semiconducteur (FLM) dans la région haute-tension (HV_REG) est suffisamment petite pour engendrer un état complétement déserté dans toute l’épaisseur du film semiconducteur (FLM) en présence d’une région de canal dudit au moins un transistor haute-tension (HV_NMOS, HV_PMOS).
  11. Dispositif semiconducteur selon l’une des revendications 8 à 10, dans lequel la première épaisseur (E1) est inférieure ou égale à 7 nm et la deuxième épaisseur (E2) est comprise entre 20 nm et 25 nm.
FR2206882A 2022-07-06 2022-07-06 Procédé de fabrication de transistors hautes-tension sur un substrat du type silicium sur isolant Active FR3137787B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2206882A FR3137787B1 (fr) 2022-07-06 2022-07-06 Procédé de fabrication de transistors hautes-tension sur un substrat du type silicium sur isolant
US18/343,298 US20240014215A1 (en) 2022-07-06 2023-06-28 Method for manufacturing high-voltage transistors on a silicon-on-insulator type bulk

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2206882A FR3137787B1 (fr) 2022-07-06 2022-07-06 Procédé de fabrication de transistors hautes-tension sur un substrat du type silicium sur isolant
FR2206882 2022-07-06

Publications (2)

Publication Number Publication Date
FR3137787A1 true FR3137787A1 (fr) 2024-01-12
FR3137787B1 FR3137787B1 (fr) 2025-05-02

Family

ID=83900044

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2206882A Active FR3137787B1 (fr) 2022-07-06 2022-07-06 Procédé de fabrication de transistors hautes-tension sur un substrat du type silicium sur isolant

Country Status (2)

Country Link
US (1) US20240014215A1 (fr)
FR (1) FR3137787B1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150155300A1 (en) * 2011-03-10 2015-06-04 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
US20160284807A1 (en) * 2015-03-27 2016-09-29 Stmicroelectronics (Crolles 2) Sas Method of formation of a substrate of the soi, in particular the fdsoi, type adapted to transistors having gate dielectrics of different thicknesses, corresponding substrate and integrated circuit
US20180090386A1 (en) * 2016-09-29 2018-03-29 Globalfoundries Inc. Process for forming semiconductor layers of different thickness in fdsoi technologies
US20190057981A1 (en) * 2017-08-16 2019-02-21 Stmicroelectronics (Rousset) Sas Co-integration of bulk and soi transistors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410841B2 (en) * 2005-03-28 2008-08-12 Texas Instruments Incorporated Building fully-depleted and partially-depleted transistors on same chip
US7745879B2 (en) * 2007-10-16 2010-06-29 International Business Machines Corporation Method of fabricating high voltage fully depleted SOI transistor and structure thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150155300A1 (en) * 2011-03-10 2015-06-04 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
US20160284807A1 (en) * 2015-03-27 2016-09-29 Stmicroelectronics (Crolles 2) Sas Method of formation of a substrate of the soi, in particular the fdsoi, type adapted to transistors having gate dielectrics of different thicknesses, corresponding substrate and integrated circuit
US20180090386A1 (en) * 2016-09-29 2018-03-29 Globalfoundries Inc. Process for forming semiconductor layers of different thickness in fdsoi technologies
US20190057981A1 (en) * 2017-08-16 2019-02-21 Stmicroelectronics (Rousset) Sas Co-integration of bulk and soi transistors

Also Published As

Publication number Publication date
FR3137787B1 (fr) 2025-05-02
US20240014215A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
EP1837916B1 (fr) Procédé de réalisation d'un transistor à canal comprenant du germanium
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
FR2756104A1 (fr) Fabrication de circuits integres bipolaires/cmos
EP0581625B1 (fr) Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant
FR3042907A1 (fr) Procede de fabrication d'un dispositif a transistors mos
EP2685504A1 (fr) Transistor à effet tunnel
FR2650122A1 (fr) Dispositif semi-conducteur a haute tension et son procede de fabrication
EP3826061B1 (fr) Dispositif électronique hybride et procédé de fabrication d'un tel dispositif
FR2496342A1 (fr) Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication
FR3005787A1 (fr) Montage cascode de transistors pour l'amplification de signaux hautes frequences
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
FR2927732A1 (fr) Procede d'ajustement de la tension de seuil d'un transistor par une couche de piegeage enterree
FR2512589A1 (fr) Resistance variable reglee par une tension pour circuit electronique
EP3185288A1 (fr) Procédé de fabrication d'un transistor jfet au sein d'un circuit intégré et circuit intégré correspondant
FR3137787A1 (fr) Procédé de fabrication de transistors hautes-tension sur un substrat du type silicium sur isolant
EP0675544A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d'integration accrue
EP3188234A1 (fr) Circuit intégré et son procédé de fabrication
EP4287263A1 (fr) Transistor bipolaire latéral
FR3069374A1 (fr) Transistor mos a effet bosse reduit
EP3903342B1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d'une telle structure
EP1895596A1 (fr) Cellule mémoire DRAM sans capacité constituée d'un dispositif de type MOSFET partiellement déserté comportant un isolant de grille en deux parties
FR3109017A1 (fr) PROCÉDÉ DE FABRICATION D’UNE PUCE À CIRCUIT INTÉGRÉ sur SeOI
EP3903340A1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240112

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4