FR3138701A1 - Procédé de test de composants électroniques optimisé par un algorithme d’apprentissage - Google Patents

Procédé de test de composants électroniques optimisé par un algorithme d’apprentissage Download PDF

Info

Publication number
FR3138701A1
FR3138701A1 FR2208165A FR2208165A FR3138701A1 FR 3138701 A1 FR3138701 A1 FR 3138701A1 FR 2208165 A FR2208165 A FR 2208165A FR 2208165 A FR2208165 A FR 2208165A FR 3138701 A1 FR3138701 A1 FR 3138701A1
Authority
FR
France
Prior art keywords
waiting time
value
nominal
metric
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2208165A
Other languages
English (en)
Other versions
FR3138701B1 (fr
Inventor
Philippe Lejeune
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bealach Na Bo Finne Teoranta
Original Assignee
Bealach Na Bo Finne Teoranta
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bealach Na Bo Finne Teoranta filed Critical Bealach Na Bo Finne Teoranta
Priority to FR2208165A priority Critical patent/FR3138701B1/fr
Priority to US19/102,354 priority patent/US20260056248A1/en
Priority to PCT/EP2023/071377 priority patent/WO2024033176A1/fr
Publication of FR3138701A1 publication Critical patent/FR3138701A1/fr
Application granted granted Critical
Publication of FR3138701B1 publication Critical patent/FR3138701B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

L’invention concerne un procédé de test de composants électroniques comportant les étapes suivantes : excitation (4) d’un composant,mesure (6), après un temps d’attente réduit (5), d’une réponse anticipée de ce composant,estimation (7) d’une réponse stabilisée, correspondant à une réponse qui aurait été mesurée après un temps d’attente nominal, à partir de la réponse anticipée,vérification (8) d’une condition d’acceptation, pour la valeur de réponse stabilisée estimée, permettant d’évaluer la qualité du composant, l’estimation (7) est réalisée par un algorithme d’apprentissage, préalablement entraîné selon les étapes suivantes : mesure (34) de plusieurs valeurs de réponse de chaque composant d’un ensemble de composant de référence, pour chaque temps d’attente, lors d’une diminution progressive dudit temps d’attente,à partir des mesures obtenues :détermination (36) du temps d’attente réduit,entraînement (37) de l’algorithme d’apprentissage à estimer une valeur de réponse stabilisée. Figure pour l’abrégé : Figure 1

Description

Procédé de test de composants électroniques optimisé par un algorithme d’apprentissage Domaine technique de l’invention
L’invention concerne un procédé de test de composants électroniques optimisé par un algorithme d’apprentissage. L’invention est destinée à une application dans le domaine de la production de composants électroniques et/ou de semiconducteurs.
Les sites de production de composants électroniques ont besoin de vérifier le bon fonctionnement des composants avant d’intégrer ces derniers dans un produit plus en aval sur la chaine de production. En effet, la détection tardive (proche du produit fini) d’un composant défectueux entraine des pertes de productivité plus importantes qu’une détection précoce.
Cependant, la durée de ces tests s’ajoutant à celles de la chaine de la production, la productivité globale s’en retrouve tout de même réduite.
Le but de la présente invention est de proposer un procédé de test de composants électroniques dont la durée d’exécution sera la plus courte possible sans dégrader la qualité de la production.
Plusieurs approches existent pour réduire le temps consacré aux tests de composants électroniques. Notamment, en mettant en place ou en augmentant le niveau de parallélisation des tests, la réalisation de plusieurs tests simultanément sur un composant ou la réalisation d’un test sur plusieurs composants simultanément ou encore une combinaison des deux permettent de gagner du temps. Cependant, cette approche implique de relativement lourds investissements en infrastructure de test pour la chaine de production, l’installation de plusieurs systèmes testeurs en parallèle ou de systèmes testeurs plus perfectionnés.
Une autre approche consiste à mettre en place ou à augmenter l’échantillonnage, en effet, par différentes méthodes empiriques et/ou statistiques, certains tests peuvent être considérés comme superflus et retirés du procédé de test réalisé sur chaque composant. En réduisant le nombre de tests réalisés sur les composants, le temps global consacré aux tests est diminué. De manière similaire, le nombre de composants testés peut être ajusté, on peut considérer un groupe de composant comme étant de bonne ou de mauvaise qualité en se basant sur le résultat du test d’un certain nombre de composants dans ce groupe. Ces approches, dites d’échantillonnage, présentent en effet l’avantage de réduire le temps consacré aux tests sans induire d’investissement particulier. Cependant, elles résultent d’un compromis, parfois risqué, sur la qualité globale des composants utilisés en aval dans la chaine. La couverture de test étant réduite, pour gagner du temps, le risque que des composants défectueux ne soit pas détectés ou détectés tardivement, lors de test sur le produit fini par exemple, reste présent.
Une autre approche propose de réduire le temps unitaire de chaque test de différentes manières. Certaines chaines de production pourront choisir d’utiliser une ou plusieurs de ces approches selon différentes combinaisons. La réalisation d’un test sur un composant électronique implique très majoritairement les étapes suivantes :
  • soumission d’au moins une des bornes du composant à une excitation,
  • mesure, après un temps d’attente, d’une valeur de réponse à au moins une des bornes de ce composant,
  • comparaison de la valeur de réponse à des limites d’acceptation pour évaluer la qualité du composant.
La réduction du temps unitaire de chaque test consiste à réduire ce temps d’attente entre l’excitation et la mesure. Ce type d’approche permet bien de réduire le temps consacré aux tests sans investissement supplémentaire dans des moyens de test et sans dégrader la couverture de test.
Cette approche consiste à réduire le temps d’attente, en partant d’un temps d’attente nominal, qui en général est fourni par le fabricant et comporte une marge de sécurité, sans que la valeur de réponse du composant ne change significativement.
Cette approche peut être ensuite perfectionnée, en rajustant le temps d’attente, selon un compromis visant à ne pas trop dégrader la fiabilité des tests, c’est à dire de manière à ne générer qu’un très faible nombre de faux résultats (composants de bonne qualité jugés de mauvaise qualité ou inversement composants de mauvaise qualité jugés de bonne qualité) lors de l’exécution des tests.
 Présentation de l'invention
La présente invention consiste à perfectionner encore cette approche en réduisant de manière supplémentaire le temps d’attente sans dégrader la fiabilité des tests en proposant un procédé de test optimisé par un algorithme d’apprentissage.
A cet effet, et selon un premier aspect, le procédé de test de composants électronique comporte les étapes suivantes :
  • excitation d’au moins une des bornes d’un composant,
  • mesure, après un temps d’attente réduit, d’une valeur de réponse anticipée à au moins une des bornes du composant,
  • estimation d’une valeur de réponse stabilisée, correspondant à une valeur qui aurait été mesurée après un temps d’attente nominal (supérieur audit temps d’attente réduit), à partir de la valeur de réponse anticipée,
  • vérification d’une condition d’acceptation, pour la valeur de réponse stabilisée estimée, permettant d’évaluer la qualité du composant.
L’estimation de ladite valeur de réponse stabilisée à partir de ladite valeur de réponse anticipée est réalisée par un algorithme d’apprentissage préalablement entraîné, lors d’une phase d’apprentissage, selon les étapes suivantes :
  • détermination d’un ensemble de composants de référence comportant un ou plusieurs composants,
  • diminution du temps d’attente de façon itérative en partant dudit temps d’attente nominal,
  • mesure de plusieurs valeurs de réponse de chaque composant de l’ensemble de composants de référence, pour chaque temps d’attente,
  • détermination du temps d’attente réduit à partir des mesures obtenues,
  • utilisation des mesures obtenues comme données d’apprentissage pour entraîner l’algorithme d’apprentissage à estimer une valeur de réponse stabilisée, correspondant à une valeur qui aurait été mesurée après le temps d’attente nominal, à partir d’une valeur de réponse anticipée mesurée au temps d’attente réduit.
On entend par ensemble de composants de référence un ou plusieurs composants électroniques dont la qualité est jugée satisfaisante.
On entend par composant de qualité satisfaisante par exemple, que la valeur de réponse au temps d’attente nominal est comprise dans une plage de validité constituée par une ou plusieurs limites d’acceptation, pour un certain nombre de tests consécutifs.
On entend également par composant de qualité satisfaisante par exemple, que la valeur de réponse stabilisée estimée est comprise dans une plage de validité constituée par une ou plusieurs limites d’acceptation, pour un certain nombre de tests consécutifs.
Le présent procédé de test permet de réduire le temps nécessaire au test d’un composant électronique de manière supplémentaire par rapport à un procédé de test tel que présent dans l’art antérieur sans estimation de la valeur de réponse stabilisée.
Le procédé de test de la présente invention permet également de réduire le temps d’un test de composants électroniques sans modifier la ou les conditions d’acceptations, généralement fourni par le fabricant du composant.
Dans des modes particuliers de mise en œuvre l’invention peut comporter en outre l’une ou plusieurs des caractéristiques suivantes, prises isolément ou selon toutes les combinaisons techniquement possibles.
Selon un mode de mise en œuvre, la détermination dudit temps d’attente réduit à partir des mesures obtenues comporte les étapes suivantes :
  • définition d’au moins une métrique dont une valeur est déterminée, pour un temps d’attente donné, à partir d’au moins une partie des valeurs de réponse mesurées audit temps d’attente donné,
  • détermination d’une valeur de ladite au moins une métrique pour le temps d’attente nominal,
  • pour chaque temps d’attente inférieur au temps d’attente nominal :
    • détermination d’une valeur de ladite au moins une métrique pour ledit temps d’attente,
    • vérification d’une condition de réduction en fonction de la valeur de ladite au moins une métrique pour le temps d’attente nominal et de la valeur de ladite au moins une moins une métrique pour ledit temps d’attente.
Le temps d’attente réduit est supérieur ou égal au temps d’attente le plus court à partir duquel la condition de réduction est remplie et inférieur ou égal au temps d’attente nominal.
Ladite au moins une métrique peut comporter par exemple une moyenne et une variance utilisées conjointement.
La valeur de ladite au moins une métrique est déterminée à partir d’au moins une partie des valeurs de réponses car il est parfois utile de filtrer certaines valeurs de réponses (par exemple, des valeurs de réponses jugées aberrantes).
On entend par « chaque temps d’attente inférieur au temps d’attente nominal » des valeurs de temps d’attente obtenues, par exemple, itérativement par réductions successives du temps d’attente d’une valeur d’un pas de temps.
Grâce à la condition de réduction, qui indique si la réduction de temps d’attente associée à un temps d’attente donné est valide, la fiabilité du procédé de test est maintenue à un niveau satisfaisant.
On entend par fiabilité d’un procédé de test, la confiance que l’on peut avoir dans les résultats du test, une bonne fiabilité du procédé de test implique que le procédé de test génère peu de faux résultats (composants de mauvaise qualité jugés de bonne qualité ou inversement composants de bonne qualité jugés de mauvaise qualité).
Selon un mode de mise en œuvre, ladite au moins une métrique comporte une variance.
L’utilisation d’une variance comme métrique permet de réduire le temps d’attente de manière supplémentaire par rapport à l’utilisation d’une métrique comme la moyenne par exemple. En effet, la valeur moyenne au temps d’attente réduit peut s’éloigner fortement de la valeur moyenne au temps d’attente nominal sans que la variance ne change significativement.
Selon un mode de mise en œuvre, l’algorithme d’apprentissage est un algorithme d’apprentissage automatique. L’utilisation d’un algorithme d’apprentissage automatique permet de construire la méthode d’estimation et/ou la détermination du temps d’attente réduit en utilisant une grande quantité d’information. Cette grande quantité d’information, pouvant être issue de nombreuses mesures sur de nombreux composants, augmente ainsi la représentativité de la méthode d’estimation et la qualité du compromis entre gain de temps et fiabilité des tests.
Selon un mode de mise en œuvre, l’algorithme d’apprentissage réalise au moins une interpolation. En interpolant les données issues des différentes mesures, le procédé de test peut ainsi être adapté à des points de mesure (couple valeur de réponse et temps d’attente) absents des données d’apprentissage.
Selon un mode de mise en œuvre, l’interpolation est une interpolation polynomiale et/ou une interpolation de type spline cubique. L’interpolation polynomiale est une méthode d’interpolation qui, une fois le polynôme d’interpolation établi, facilite le maintien en mémoire de cette interpolation car la seule mémorisation des coefficients des différents degrés du polynôme permet une reconstitution ultérieure de ce polynôme. L’interpolation de type spline cubique permet une bonne représentativité de l’interpolation ainsi réalisée. C’est-à-dire que les estimations réalisées à partir de cette interpolation seront proches du comportement qu’un composant électronique aurait eu au point de mesure estimé. L’interpolation de type spline cubique est une interpolation polynomiale par morceaux utilisant des polynômes de degré trois.
Selon un mode de mise en œuvre, l’algorithme d’apprentissage réalise une interpolation entre des points de mesure correspondant à différents temps d’attente afin d’obtenir une fonction de la valeur de réponse selon le temps d’attente. Cela permet d’estimer la valeur de réponse qui aurait été obtenue après un temps d’attente nominal à partir de valeur de réponse pour des temps d’attente auxquels aucune mesure n’aurait été réalisée lors de la phase d’apprentissage.
Selon un mode de mise en œuvre, l’algorithme d’apprentissage réalise une interpolation entre des points de mesure à un temps d’attente donné afin d’obtenir une fonction de la valeur de réponse qui aurait été obtenue après un temps d’attente nominal à partir d’un couple valeur de réponse et temps d’attente. Cela permet d’estimer la valeur de réponse qui aurait été obtenue après un temps d’attente nominal à partir de valeurs de réponse anticipées qui n’auraient pas été mesurées lors de la phase d’apprentissage.
Selon un mode de mise œuvre, le procédé de test comporte également une phase de relaxation du temps d’attente, remplaçant le temps d’attente réduit par un temps d’attente relâché. Le temps d’attente relâché est un temps d’attente dont la valeur est supérieure au temps d’attente réduit tout en restant inférieure à la valeur du temps d’attente nominal. En effet, l’environnement de test sur chaque chaine de production utilisant le procédé de test est nécessairement différent de l’environnement de test utilisé lors de la phase d’apprentissage (en général un laboratoire). Ces différences d’environnement peuvent engendrer une mauvaise adaptation du temps d’attente réduit à une chaine de production utilisant le procédé de test. Une phase de relaxation du temps d’attente permet de conserver une bonne fiabilité du procédé de test malgré ces différences d’environnement.
Selon un mode de mise en œuvre, la phase de relaxation comporte les étapes suivantes :
  • détermination d’un autre ensemble de composants de référence pour la relaxation comportant un ou plusieurs composants,
  • mesure de plusieurs valeurs de réponse de chaque composant de l’ensemble de composants de référence pour la relaxation au temps d’attente nominal,
  • augmentation du temps d’attente de façon itérative en partant du temps d’attente réduit,
  • mesure de plusieurs valeurs de réponse de chaque composant de l’ensemble de composants de référence pour la relaxation, pour chaque temps d’attente,
  • détermination dudit temps d’attente relâché à partir des mesures obtenues.
La mesure de plusieurs valeurs de réponse pour différents temps d’attente lors de la phase de relaxation permet de bien caractériser l’environnement de test sur la chaine de production et d’ainsi ajuster le temps d’attente de la manière la plus adaptée à cet environnement.
Selon un mode de mise en œuvre, la détermination du temps d’attente relâché comporte les étapes suivantes :
  • définition d’au moins une métrique de relâchement dont une valeur est déterminée, pour un temps d’attente donné, à partir d’au moins une partie des valeurs de réponse mesurées audit temps d’attente donné,
  • détermination d’une valeur de ladite au moins une métrique de relâchement pour le temps d’attente nominal,
  • pour chaque temps d’attente supérieur ou égal au temps d’attente réduit :
    • détermination d’une valeur de ladite au moins une métrique de relâchement pour ledit temps d’attente,
    • vérification d’une condition de relâchement en fonction de ladite au moins une métrique de relâchement pour le temps d’attente nominal et de ladite au moins une métrique de relâchement pour ledit temps d’attente.
Le temps d’attente relâché est supérieur ou égal au temps d’attente le plus court à partir duquel la condition de relâchement est remplie et inférieur ou égal au temps d’attente nominal.
La valeur de ladite au moins une métrique de relâchement est déterminée à partir d’au moins une partie des valeurs de réponses car il est parfois utile de filtrer certaines valeurs de réponses (par exemple, des valeurs de réponses jugées aberrantes).
On entend par « chaque temps d’attente supérieur au temps d’attente nominal » des valeurs de temps d’attente obtenues, par exemple, itérativement par augmentations successives du temps d’attente d’une valeur d’un pas de temps.
Grâce à la condition de relâchement, si l’environnement de test sur la chaine de production en provoque le besoin, la fiabilité du procédé de test est réajustée.
Selon un mode de mise en œuvre, ladite au moins une métrique de relâchement comporte une variance.
L’utilisation d’une variance comme métrique de relâchement permet de limiter l’augmentation du temps d’attente lors de la phase de relaxation par rapport à d’autres types de métrique.
Selon un deuxième aspect, l’invention concerne un dispositif comportant au moins un module de test, au moins un processeur contrôlant ledit module de test et au moins une mémoire électronique dans laquelle est mémorisé un produit programme informatique sous la forme d’un ensemble d’instructions de code à exécuter pour mettre en œuvre les étapes d’un des modes de mise en œuvre du procédé de test.
De telles dispositions permettent au dispositif de réaliser le procédé de test et éventuellement la phase de relaxation.
On entend par module de test, un module équipé d’interfaces configurées pour appliquer sélectivement des excitations aux interfaces, également appelées bornes, d’un composant électronique et pour mesurer des réponses du composant électronique. Les excitations peuvent par exemple prendre la forme de signaux électriques. Les interfaces sont, par exemple, des électrodes. Les réponses mesurées sont, par exemple, des signaux électriques, notamment des valeurs de tension.
Selon un troisième aspect, l’invention concerne un dispositif comportant au moins un module de test, au moins un processeur contrôlant ledit module de test et au moins une mémoire électronique dans laquelle est mémorisé un produit programme informatique sous la forme d’un ensemble d’instructions de code à exécuter pour mettre en œuvre les étapes suivantes :
  • détermination d’un ensemble de composants de référence comportant un ou plusieurs composants,
  • diminution d'un temps d’attente de façon itérative en partant d’un temps d’attente nominal,
  • mesure de plusieurs valeurs de réponse de chaque composant de l’ensemble de composants de référence, pour chaque temps d’attente,
  • détermination d’un temps d’attente réduit à partir des mesures obtenues,
  • utilisation des mesures obtenues comme données d’apprentissage pour entraîner un algorithme d’apprentissage à estimer une valeur de réponse stabilisée, correspondant à une valeur qui aurait été mesurée après le temps d’attente nominal, à partir d’une valeur de réponse anticipée mesurée au temps d’attente réduit.
De telles dispositions permettent au dispositif de réaliser la phase d’apprentissage.
 Présentation des figures
L’invention sera mieux comprise à la lecture de la description suivante, donnée à titre d’exemple nullement limitatif, et faite en se référant aux figures :
une représentation schématique d’un premier exemple de procédé de test de composants électroniques selon l'invention,
une représentation schématique d’un exemple d’une détermination d’un temps d’attente réduit,
une représentation schématique d’un deuxième exemple de procédé de test de composants électroniques selon l’invention,
une représentation des courbes obtenues à partir des mesures réalisées lors d’une phase d’apprentissage,
une représentation de l’évolution, en fonction du temps d’attente, de la somme d’une moyenne et du carré d’une variance des valeurs de réponses mesurées lors d’une phase d’apprentissage,
une représentation de courbes de référence et d’une courbe estimée selon un exemple d’une estimation d’une valeur de réponse stabilisée,
une représentation schématique d’un exemple de procédé de test de composants électroniques selon l’invention comportant une phase de relaxation,
une représentation schématique d’un exemple d’une détermination d’un temps d’attente relâché,
une représentation d’un dispositif selon l'invention comportant un module de test, un processeur et une mémoire.
une représentation d’un autre dispositif selon l'invention comportant un module de test, un processeur et une mémoire.
Dans ces figures, des références identiques d’une figure à une autre désignent des éléments identiques ou analogues. Pour des raisons de clarté, les éléments représentés ne sont pas nécessairement à une même échelle, sauf mention contraire.
Description détaillée de modes de réalisation particuliers de l’invention
La représente schématiquement un exemple de procédé de test selon l’invention. L’étape d’excitation 4 lors de laquelle au moins une borne d’un composant est soumise à une excitation est représentée. On entend par excitation, par exemple l’envoi d’un signal électrique. Après cette étape d’excitation 4, une étape d’attente 5 d’un temps d’attente réduit est représentée. Ce temps d’attente réduit est déterminé lors d’une phase d’apprentissage 3. Après avoir attendu le temps d’attente réduit une étape de mesure 6 est réalisée. Lors de cette étape, la réponse du composant électroniques à l’excitation est mesurée, ou enregistrée, ou observée. Il s’agit en général de la mesure d’une valeur d’un signal électrique à au moins une borne du composant.
Une étape d’estimation 7 est ensuite représentée. Lors de cette étape, des informations fournies par la phase d’apprentissage 3 sont utilisées pour calculer une valeur de réponse qui aurait été mesurée à au moins une borne du composant après un temps d’attente nominal à partir de la valeur de réponse du composant, mesurée après le temps d’attente réduit. On entend par « temps d’attente nominal », un temps d’attente, utilisé pour tester le composant électronique, défini de manière empirique et comportant une marge de sécurité importante. L’étape de vérification 8 est ensuite représentée, lors de cette étape une condition d’acceptation est évaluée en fonction de la valeur de réponse estimée lors de l’étape 7 précédente. La condition d’acceptation permet d’évaluer la qualité du composant testé et, par exemple, de déterminer si le composant peut être intégré en aval dans une chaîne d’assemblage. Plusieurs conditions d’acceptation sont possibles, il peut s’agir par exemple de vérifier que la valeur de réponse estimée est supérieure à un seuil prédéterminé ou encore, qu’elle est comprise dans une plage de valeurs. La phase d’apprentissage 3, représentée au début du procédé de test, peut également être réalisée de manière indépendante à la réalisation du procédé, dans le cas le plus fréquent, la phase d’apprentissage est réalisée dans un laboratoire en utilisant un échantillon de composants d’un certain modèle. Cette phase d’apprentissage est ensuite utilisée pour configurer un procédé de test selon l’invention qui sera réalisé en de très nombreuses itérations dans des chaines d’assemblages utilisant ledit modèle de composant électronique ou dans des chaines de production dudit modèle de composant électronique.
Les sous étapes de la phase d’apprentissage 3 sont représentées sur la . Cette phase d’apprentissage 3 débute par une étape de détermination 31 d’un ensemble de composants électroniques de référence. Lors de cette étape, des composants électroniques sont soumis à un procédé de test dans lequel le temps d’attente est nominal, seuls les composants électroniques dont la qualité est jugée satisfaisante sont sélectionnés pour constituer l’ensemble de composants de référence utilisé par la phase d’apprentissage. L’ensemble de composants de référence est parfois appelé « ensemble de référence » dans la suite de la description.
Après l’étape de détermination 31 de l’ensemble de composants électroniques de référence, trois compteurs sont initiés. Le compteur de composants ncompà 1 ; le compteur de temps d’attente t à tnominal, tnominalétant le temps d’attente nominal indiqué, par exemple, par le fabricant du composant, pour la réalisation d’un test d’un composant électronique ; et le compteur de nombre de mesures nmesureà 1. Ensuite, les étapes d’excitation 32, d’attente 33 d’un temps t et de mesure 34 sont réalisées. Le compteur de nombre de mesures est ensuite incrémenté, puis les étapes 32, 33 et 34 sont répétées pour obtenir une autre mesure du même point (c’est-à-dire pour le même composant et le même temps d’attente).
Une fois que le nombre de mesures réalisées atteint une valeur prédéterminée maxmesurele temps d’attente t est diminué d’un pas de temps prédéterminé Δt et un nombre de nouvelles mesures égal à maxmesureest à nouveau réalisé. La valeur du nombre maxmesureet la valeur du pas de temps Δt sont par exemple définis par un ingénieur en charge de l’apprentissage.
Une fois que la condition 35 « t = tmin» est atteinte, le compteur de composants ncompest incrémenté et le temps d’attente est réinitialisé au temps d’attente nominal tnominal. Les valeurs de réponses pour les différentes itérations et les différents temps d’attente sont mesurés pour chaque composant de l’ensemble de référence, maxcompétant le nombre de composants dans l’ensemble de référence.
Dans un exemple de mise en œuvre, le temps d’attente le plus court tminpour lequel des valeurs de réponse d’un composant sont mesurées lors de la phase d’apprentissage est un temps proportionnel au temps d’attente nominal. Par exemple :
Une fois toutes les mesures réalisées sur les composants de l’ensemble de référence, les étapes de détermination du temps d’attente réduit 36 et d’entrainement 37 de l’algorithme d’apprentissage sont réalisées pour permettre l’estimation 7 de valeurs de réponse stabilisées à partir de valeurs de réponse anticipées. On entend par « valeurs de réponse anticipées », les valeurs de réponse d’un composant mesurées après un temps d’attente réduit.
Dans un exemple de mise en œuvre, la détermination 31 de l’ensemble de composants de référence peut être réalisée simultanément avec les étapes d’excitation 32, d’attente 33 du temps d’attente nominal tnominalet de mesure 34 car l’identification d’un composant de qualité jugée satisfaisante pour constituer l’ensemble de composant de référence consiste à tester le composant avec un temps d’attente égal au temps d’attente nominal tnominal.
La représente schématiquement un exemple de détermination 36 du temps d’attente réduit tréduit. Une étape de détermination 361 d’une valeur d’une métrique, à partir des valeurs de réponse des composants de l’ensemble de référence au temps d’attente nominal, est représentée. La métrique déterminée lors de l’étape 361 pourra être une moyenne des valeurs de réponse ou une variance des valeurs de réponse ou encore un écart-type des valeurs de réponse. Toutes les valeurs de réponse ne seront pas forcément utilisées pour calculer la métrique, les valeurs jugées aberrantes pourront par exemple être exclues, seulement une partie des valeurs de réponse à un temps d’attente donné peut donc être utilisée pour calculer la métrique. Ensuite, lors d’une diminution progressive du temps d’attente t (selon le pas de temps Δt), une étape de détermination 362 d’une valeur de la métrique, à partir des valeurs de réponse des composants de l’ensemble de référence au temps d’attente t, est réalisée. Puis, une étape de vérification 363 d’une condition de réduction, établie à partir des métriques préalablement déterminées, est réalisée. Le temps d’attente réduit est le temps d’attente le plus court à partir duquel la condition de réduction est remplie.
Dans un exemple de mise en œuvre, plusieurs métriques sont déterminées et une combinaison de ces métriques est ensuite utilisée pour établir la condition de réduction.
La représente schématiquement un autre exemple de procédé de test selon l’invention. Il s’agit sensiblement du même exemple que celui représenté sur la sauf que l’on mesure les valeurs de réponse de tous les composants de l’ensemble de référence avant de diminuer le temps d’attente. Cet exemple de réalisation est bien adapté à un environnement de test pour l’apprentissage permettant le test en parallèle de plusieurs composants.
Dans cet exemple de mise en œuvre, tminpeut-être défini comme étant le dernier temps d’attente (lors d’une réduction progressive dudit temps d’attente) pour lequel la valeur absolue de la différence entre une moyenne des valeurs de réponse d’un ou plusieurs composants de l’ensemble de référence au temps d’attente nominal et une moyenne des valeurs de réponse d’un ou plusieurs composants de l’ensemble de référence audit temps d’attente est inférieure ou égale à un seuil. tminest donc le dernier temps d’attente t pour lequel l’inégalité suivante est vraie :
Mtnominalest une moyenne des valeurs de réponse d’un ou plusieurs composants de l’ensemble de référence au temps d’attente nominal. Mt est une moyenne des valeurs de réponse d’un ou plusieurs composants de l’ensemble de référence audit temps d’attente.
Dans un exemple de mise en œuvre, la condition d’acceptation permettant d’évaluer la qualité d’un composant est définie par une valeur limite supérieure et une valeur limite inférieure. Le seuil pourra être défini en fonction des valeurs limites inférieure et supérieure. Par exemple,
Vb Infest la valeur limite inférieure et VbSupla valeur limite supérieure.
Dans un exemple de mise en œuvre, le temps d’attente le plus court tminpour lequel des mesures sont réalisées lors de la phase d’apprentissage est égal au temps d’attente réduit tréduit, utilisé dans le procédé de test après la phase d’apprentissage. Dans ce cas, les étapes de détermination 36 du temps d’attente réduit et de vérification de la condition 35 sont réalisées simultanément. Dans ce cas également, la au moins une métrique est donc la moyenne des valeurs de réponse à un temps d’attente donné. Dans un exemple de mise en œuvre, le temps d’attente le plus court tminpour lequel des mesures sont réalisées lors de la phase d’apprentissage est égal au temps d’attente réduit tréduitet la au moins une métrique est la variance des valeurs de réponse à un temps d’attente donné.
Mesurer des valeurs de réponse pour le moins possible de temps d’attente différents lors de la phase d’apprentissage permet de limiter la durée de la phase d’apprentissage. Dans ce cas il est intéressant que le temps d’attente le plus court tminpour lequel des mesures sont réalisées lors de la phase d’apprentissage soit égal au temps d’attente réduit tréduit. Cependant, il est parfois intéressant de mesurer des valeurs de réponse pour une plage de temps d’attente plus large afin de mieux caractériser le composant et donc de potentiellement améliorer la qualité des estimations lors de l’étape 7 du procédé de test. Les deux temps d’attente tminet tréduitne sont donc pas forcément identiques.
La représente un exemple de courbes de valeurs de réponse obtenues à l’issue des mesures réalisées lors de la phase d’apprentissage 3. On peut établir une courbe moyenne à partir des moyennes des valeurs de réponse à chaque temps d’attente Dans cet exemple, le pas de temps Δt est de 5 ms et le temps d’attente nominal tnominalde 180 ms.
La représente des valeurs d’une métrique calculées à partir des valeurs de réponse représentées dans la . La courbe moyenne est visible ainsi qu’une courbe représentant l’évolution de la somme de la moyenne et du carré de la variance des valeurs de réponse en fonction du temps d’attente. Également, une courbe représente la somme de la moyenne et du carré de la variance des valeurs de réponse au temps d’attente nominal multiplié par un coefficient.
Dans cet exemple de mise en œuvre, le temps d’attente réduit est le temps d’attente le plus court à partir duquel le carré de la variance des valeurs de réponse audit temps d’attente est inférieure ou égale au carré de la variance des valeurs de réponse au temps d’attente nominal multiplié par un coefficient.
Dans cet exemple , la métrique correspond à la variance des valeurs de réponse à un temps d’attente donné, et la condition de réduction est définie de la manière suivante :
Stétant la variance des valeurs de réponse mesurées au temps d’attente t et Snominalla variance des valeurs de réponse mesurées au temps d’attente nominal. La valeur du coefficient utilisé dans la condition de réduction est établie, par exemple, par un ingénieur en charge de l’apprentissage. Elle peut s’élever à une valeur de 150 par exemple.
Le carré de la variance S des valeurs de réponse pour un temps d’attente donné étant calculée, dans cet exemple de mise en œuvre, de la manière suivante :
n étant le nombre de mesure au temps d’attente donné, Viétant la valeur de réponse d’un composant au temps d’attente donné obtenue lors de la mesure d’indice i et M étant la moyenne des n valeurs de réponse mesurées au temps d’attente donné.
La montre le temps d’attente réduit comme étant le dernier temps d’attente, lorsque l’on diminue progressivement le temps d’attente en partant du temps d’attente nominal, pour lequel la condition de réduction est remplie. C’est-à-dire, dans ce cas, le temps d’attente pour lequel la courbe, représentant l’évolution de la somme de la moyenne et du carré de la variance (appelée « Moyenne + variance carrée » sur la figure), passe au-dessus de la courbe représentant la somme de la moyenne et du carré de la variance au temps d’attente nominale multiplié par un coefficient (appelée « Moyenne + variance carrée limite sur la figure »).
Dans un exemple de mise en œuvre, le temps d’attente réduit peut être supérieur au temps d’attente le plus court à partir duquel la condition de réduction est remplie afin de garder une marge d’erreur pour assurer une bonne fiabilité du procédé de test.
La représente un exemple de différentes courbes de valeurs de réponse obtenues à l’issue des mesures réalisées lors de la phase d’apprentissage 3, ainsi qu’une courbe estimée à partir d’une valeur de réponse mesurée lors du test d’un composant dans la chaine de production ou d’assemblage (correspondant à une mesure 6 du procédé de test). Dans un exemple de mise en œuvre, les différents points de mesure pour des temps d’attente discrets peuvent être utilisés pour construire une courbe grâce à une interpolation polynomiale. Les courbes 1 à 4 sont construites grâce à des points, issus des mesures réalisées pour différents temps d’attente lors de la phase d’apprentissage, reliés par une interpolation de type spline cubique. Il s’agit d’une interpolation entre des points de mesure à différents temps d’attente.
Dans cet exemple de mise en œuvre, l’estimation de la valeur de réponse stabilisée, correspondant à une valeur qui aurait été mesurée après un temps d’attente nominal (supérieur audit temps d’attente réduit), à partir de la valeur de réponse anticipée mesurée au temps d’attente réduit, est réalisée de la manière suivante :
Une ou plusieurs courbes de valeurs de réponse mesurées lors de la phase d’apprentissage, sont utilisées comme courbes de référence. La valeur de réponse anticipée mesurée au temps d’attente tréduitest comparée aux valeurs de réponse des courbes de référence audit temps d’attente tréduitde manière à établir un sous ratio pour chaque courbe de référence. Le sous ratio pour la courbe de référence d’indice j peut être calculé de la manière suivante :
Vtréduitétant la valeur de réponse anticipée et Cjtréduitla valeur de réponse à tréduitde la courbe de référence j.
Ces différents sous ratios permettent de construire une courbe moyenne pondérée à partir des différentes courbes de référence. Plus la valeur de réponse anticipée est proche de la valeur de réponse à tréduitd’une courbe de référence plus la courbe moyenne pondérée suivra la même évolution que cette courbe de référence.
La valeur de réponse au temps t de la courbe moyenne pondérée peut être définie de la manière suivante :
m étant le nombre de courbes de référence et Cjt la valeur de réponse de la courbe de référence j au temps t.
Un ratio principal peut ensuite être établi de la manière suivante :
Cmptréduitétant la valeur de réponse de la courbe moyenne pondérée au temps d’attente tréduit.
La valeur de réponse stabilisée estimée peut être calculée de la manière suivante :
La courbe estimée, représentée sur la , correspond à l’évolution de la courbe moyenne pondérée Cmpt multiplié par le ratio principal R en fonction du temps d’attente. Cette courbe estimée est donc constituée de points issus d’une interpolation entre différents points mesurés à un temps d’attente donné.
Dans un exemple de mise en œuvre, une seule courbe de référence est utilisée pour réaliser l’estimation de la valeur de réponse stabilisée. Cette unique courbe de référence pourra être issue d’une seule mesure par temps d’attente pour un seul composant ou bien être une moyenne non pondérée de plusieurs valeurs mesurées par temps d’attente pour un ou plusieurs composants. Cette unique courbe de référence pourra également être une moyenne pondérée de plusieurs valeurs de réponse par temps d’attente, la pondération d’une valeur de réponse étant définie par exemple en fonction d’une distance entre la valeur de réponse et la moyenne ou la médiane des valeurs de réponse. Il est également possible de prendre en compte toutes les valeurs de réponse mesurées ou seulement certaines valeurs après que des valeurs jugées invalides (car elles sont trop distantes de la valeur moyenne par exemple) aient été filtrées. Dans cet exemple de mise en œuvre, seul le ratio principal est utilisé pour réaliser l’estimation de la valeur de réponse stabilisée.
La représente schématiquement un exemple de procédé de test selon l’invention. Cet exemple comporte les étapes du procédé de test représentées par la ainsi qu’une étape 9 de relaxation. Cette étape, permet d’ajuster le temps d’attente utilisé par le procédé de test à l’étape 5 aux conditions de mise en œuvre du procédé de test sur la chaine de production ou d’assemblage. En effet, le dispositif de test et de nombreuses autres variables peuvent changer par rapport aux conditions de mise en œuvre de la phase d’apprentissage 3, ce qui entraine une dégradation de la fiabilité du procédé de test utilisant le temps d’attente réduit. Cette étape 9 de relaxation ajuste le temps d’attente de l’étape 5 en remplaçant le temps d’attente réduit issue de la phase d’apprentissage 3 par un temps d’attente relâché. La représente les sous étapes de la phase de relaxation 9. La phase de relaxation 9 débute par une étape de détermination 91 de l’ensemble de composants de référence pour la relaxation. Cette étape permet de sélectionner des composants dont la qualité est jugée satisfaisante sur la chaine de production. C’est-à-dire, dans le cadre de mise en œuvre opérationnelle du procédé de test selon l’invention. Cette étape consiste, en général, à soumettre les composants à un procédé de test utilisant un temps d’attente nominal. L’ensemble de composants de référence pour la relaxation est parfois appelé « ensemble de référence pour la relaxation» dans la suite de la description. Une étape de mesure 92 au temps d’attente nominal est ensuite réalisée. Elle permet de récolter les données nécessaires à l’établissement ultérieur d’une valeur d’une métrique calculée à partir des valeurs de réponse au temps d’attente nominal pour la relaxation. Cette étape consiste, pour chaque composant de l’ensemble de référence pour la relaxation, à soumettre au moins une des bornes du composant à une excitation puis à attendre le temps d’attente nominal puis à mesurer la réponse du composant à au moins une de ses bornes.
Dans un exemple de mise en œuvre, les étapes de détermination 91 de l’ensemble de référence et de mesure 92 au temps d’attente nominal sont réalisées simultanément.
Le temps d’attente, à l’étape 94 après l’étape d’excitation 93 d’un composant, est augmenté progressivement d’une valeur d’un pas de temps Δt et les valeurs de réponses sont mesurées 95 jusqu’à la vérification 96 d’une condition indiquant qu’un temps d’attente de fin de relaxation tconditionest atteint. Dans un exemple de mise en œuvre, le temps d’attente de fin de relaxation est proportionnel au temps d’attente nominal.
La détermination 97 du temps d’attente relâché est ensuite réalisée.
La représente schématiquement un exemple de détermination 97 du temps d’attente relâché. La détermination 971 d’une valeur de la métrique de relâchement est réalisée à partir des valeurs de réponse des composants de l’ensemble de référence pour la relaxation au temps d’attente nominal. Dans un exemple de mise en œuvre, la métrique de relâchement peut être une moyenne des valeurs de réponse ou encore une variance des valeurs de réponse. Plusieurs métriques de relâchement peuvent également être déterminée pour qu’ensuite une combinaison de ces métriques soit utilisée pour constituer une condition de relâchement. Dans un exemple de mise en œuvre, les mêmes métriques sont utilisées pour la phase d’apprentissage 3 et pour la phase de relaxation 9. Ensuite, lors d’une augmentation progressive du temps d’attente t (selon un pas de temps Δt) en partant du temps d’attente réduit, la détermination 972 d’une valeur de la métrique de relâchement est réalisée à partir des valeurs de réponse des composants de l’ensemble de référence pour la relaxation au temps d’attente t. Une étape de vérification 973 d’une condition de relâchement, établie à partir des métriques de relâchement préalablement déterminées, est réalisée. Le temps d’attente relâché est le premier temps d’attente à partir duquel la condition de relâchement est remplie.
Dans un exemple de mise en œuvre, la condition de réduction, utilisée dans la phase d’apprentissage, et la condition de relâchement, utilisée dans la phase de relaxation, sont identiques.
Dans un exemple de mise en œuvre, les mesures de la phase de relaxation s’arrêtent avantageusement lorsque le temps d’attente relâché est atteint. C’est-à-dire, que le plus grand temps d’attente pour lequel des mesures sont réalisées lors de la phase de relaxation tconditionest égal au temps d’attente relâché trelâché. Dans ce cas les étapes de détermination 97 du temps d’attente relâché trelâchéet de vérification 96 de la condition de fin des mesures de la phase de relaxation sont réalisées simultanément. Dans ce cas également, la valeur du plus grand temps d’attente pour lequel des mesures sont réalisées lors de la phase de relaxation tconditionest réévaluée à chaque itération d’augmentation du temps d’attente t de la phase de relaxation 9. La phase de relaxation étant réalisée sur la chaine de production, il est particulièrement intéressant de faire le moins de mesure possible dans cette phase afin de limiter autant que possible la perte de productivité.
Dans un exemple de mise en œuvre, la phase de relaxation est déclenchée par l’un des évènements suivants :
  • premier lancement du procédé de test dans une chaîne de production d’un composant électronique ou dans une chaine d’assemblage utilisant un composant électronique,
  • une intervention de maintenance sur un système testeur réalisant le procédé de test est terminée,
  • un opérateur de la chaîne de production signal un changement de lot de composant électronique,
  • un nombre successif de composant, dont la qualité est jugée non satisfaisante, est atteint,
  • une proportion de composant, dont la qualité est jugée non satisfaisante, est atteinte.
La représente schématiquement un exemple de dispositif 2 selon l’invention. Ce dispositif 2 comporte une mémoire électronique 22 contenant un produit programme informatique sous la forme d’un ensemble d’instructions de code à exécuter pour mettre en œuvre les étapes du procédé de test selon l’un des exemples de mise en œuvre. Ce dispositif 2 comporte également un processeur 21 qui exécute les instructions du produit programme informatique et contrôle le module de test 23 disposant d’interfaces 24 permettant d’exciter un composant électronique 1, et/ou de mesurer les réponses du composant électronique 1. La représente aussi les interfaces, également appelées bornes 11, du composant électronique qui peuvent être mises en contact avec les interfaces 24 du module de test 23.
La représente schématiquement un exemple de dispositif 20 destiné à mettre en œuvre la phase d’apprentissage selon l’invention. Ce dispositif 20 comporte une mémoire électronique 202 contenant un produit programme informatique sous la forme d’un ensemble d’instructions de code à exécuter pour mettre en œuvre les étapes de la phase d’apprentissage selon l’un quelconque des exemples de mise en œuvre précédemment décrits. Ce dispositif 20 comporte également un processeur 201 qui exécute les instructions du produit programme informatique et contrôle le module de test 203 disposant d’interfaces 204 permettant d’exciter un composant électronique 10 et/ou de mesurer les réponses du composant électronique 10. La représente aussi les interfaces, également appelées bornes 101, du composant électronique qui peuvent être mises en contact avec les interfaces 204 du module de test 203.

Claims (13)

  1. Procédé de test de composants électroniques comportant les étapes suivantes :
    • excitation (4) d’au moins une des bornes d’un composant,
    • mesure (6), après un temps d’attente réduit d’une valeur de réponse anticipée à au moins une des bornes du composant,
    • estimation (7) d’une valeur de réponse stabilisée, correspondant à une valeur qui aurait été mesurée après un temps d’attente nominal (supérieur audit temps d’attente réduit), à partir de ladite valeur de réponse anticipée,
    • vérification (8) d’une condition d’acceptation, pour ladite valeur de réponse stabilisée estimée, permettant d’évaluer la qualité du composant,
    caractérisé en ce que l’estimation (7) de ladite valeur de réponse stabilisée à partir de ladite valeur de réponse anticipée est réalisée par un algorithme d’apprentissage préalablement entraîné, lors d’une phase d’apprentissage (3), selon les étapes suivantes :
    • détermination (31) d’un ensemble de composants de référence comportant un ou plusieurs composants,
    • diminution du temps d’attente de façon itérative en partant dudit temps d’attente nominal,
    • mesure (34) de plusieurs valeurs de réponse de chaque composant de l’ensemble de composant de référence, pour chaque temps d’attente,
    • détermination (36) dudit temps d’attente réduit à partir des mesures obtenues,
    • utilisation des mesures obtenues comme données d’apprentissage pour entraîner (37) l’algorithme d’apprentissage à estimer une valeur de réponse stabilisée, correspondant à une valeur qui aurait été mesurée après le temps d’attente nominal, à partir d’une valeur de réponse anticipée mesurée au temps d’attente réduit.
  2. Procédé de test selon la revendication 1 dans lequel la détermination (36) dudit temps d’attente réduit à partir des mesures obtenues comporte les étapes suivantes :
    • définition d’au moins une métrique dont une valeur est déterminée, pour un temps d’attente donné, à partir d’au moins une partie des valeurs de réponse mesurées audit temps d’attente donné,
    • détermination (361) d’une valeur de ladite au moins une métrique pour le temps d’attente nominal,
    • pour chaque temps d’attente inférieur au temps d’attente nominal :
      • détermination (362) d’une valeur de ladite au moins une métrique pour ledit temps d’attente,
      • vérification (363) d’une condition de réduction en fonction de la valeur de ladite au moins une métrique pour le temps d’attente nominal et de la valeur de ladite au moins une moins une métrique pour ledit temps d’attente,
    le temps d’attente réduit est supérieur ou égal au temps d’attente le plus court à partir duquel la condition de réduction est remplie et inférieur ou égal au temps d’attente nominal.
  3. Procédé de test selon la revendication 2 dans lequel ladite au moins une métrique comporte une variance.
  4. Procédé de test selon l’une quelconque des revendications 1 à 3 dans lequel l’algorithme d’apprentissage est un algorithme d’apprentissage automatique.
  5. Procédé de test selon l’une quelconque des revendications 1 à 4 dans lequel l’algorithme d’apprentissage réalise au moins une interpolation.
  6. Procédé de test selon la revendication 5 dans lequel la au moins une interpolation est une interpolation polynomiale et/ou une interpolation de type spline cubique.
  7. Procédé de test selon l’une quelconque des revendications 5 à 6 dans lequel l’algorithme d’apprentissage réalise une interpolation entre des points de mesure correspondant à différents temps d’attente.
  8. Procédé de test selon l’une quelconque des revendications 5 à 7 dans lequel l’algorithme d’apprentissage réalise une interpolation entre des points de mesure à un temps d’attente donné.
  9. Procédé de test selon l’une quelconque des revendications 1 à 8 comprenant également une phase de relaxation (9) du temps d’attente, remplaçant le temps d’attente réduit par un temps d’attente relâché.
  10. Procédé de test selon la revendication 9 dans lequel ladite phase de relaxation (9) comporte les étapes suivantes :
    • détermination (91) d’un autre ensemble de composants de référence pour la relaxation comportant un ou plusieurs composants,
    • mesure (92) de plusieurs valeurs de réponse de chaque composant de l’ensemble de composants de référence pour la relaxation au temps d’attente nominal,
    • augmentation du temps d’attente de façon itérative en partant du temps d’attente réduit,
    • mesure (95) de plusieurs valeurs de réponse de chaque composant de l’ensemble de composants de référence pour la relaxation, pour chaque temps d’attente,
    • détermination (97) dudit temps d’attente relâché à partir des mesures obtenues.
  11. Procédé de test selon la revendication 10 dans lequel la détermination (97) dudit temps d’attente relâché comporte les étapes suivantes :
    • définition d’au moins une métrique de relâchement dont une valeur est déterminée, pour un temps d’attente donné, à partir d’au moins une partie des valeurs de réponse mesurées audit temps d’attente donné,
    • détermination (971) d’une valeur de ladite au moins une métrique de relâchement pour le temps d’attente nominal,
    • pour chaque temps d’attente supérieur ou égal au temps d’attente réduit,
      • détermination (972) d’une valeur de ladite ou moins une métrique de relâchement pour ledit temps d’attente,
      • vérification (973) d’une condition de relâchement en fonction de la valeur de ladite au moins une métrique de relâchement pour le temps d’attente nominal et de la valeur de ladite au moins une moins une métrique de relâchement pour ledit temps d’attente,
    le temps d’attente relâché est supérieur ou égal au temps d’attente le plus court à partir duquel la condition de relâchement est remplie et inférieur ou égal au temps d’attente nominal.
  12. Procédé de test selon la revendication 11 dans lequel ladite au moins une métrique de relâchement comporte une variance.
  13. Dispositif (2) comportant au moins un module de test (23), au moins un processeur (21) contrôlant ledit module de test et au moins une mémoire électronique (22) dans laquelle est mémorisé un produit programme informatique sous la forme d’un ensemble d’instructions de code à exécuter pour mettre en œuvre les étapes du procédé de test selon l’une quelconque des revendications 1 à 12.
FR2208165A 2022-08-08 2022-08-08 Procédé de test de composants électroniques optimisé par un algorithme d’apprentissage Active FR3138701B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2208165A FR3138701B1 (fr) 2022-08-08 2022-08-08 Procédé de test de composants électroniques optimisé par un algorithme d’apprentissage
US19/102,354 US20260056248A1 (en) 2022-08-08 2023-08-02 Electronic component test method optimized by a learning algorithm
PCT/EP2023/071377 WO2024033176A1 (fr) 2022-08-08 2023-08-02 Procédé de test de composants électroniques optimisé par un algorithme d'apprentissage

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2208165 2022-08-08
FR2208165A FR3138701B1 (fr) 2022-08-08 2022-08-08 Procédé de test de composants électroniques optimisé par un algorithme d’apprentissage

Publications (2)

Publication Number Publication Date
FR3138701A1 true FR3138701A1 (fr) 2024-02-09
FR3138701B1 FR3138701B1 (fr) 2024-07-19

Family

ID=84569133

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2208165A Active FR3138701B1 (fr) 2022-08-08 2022-08-08 Procédé de test de composants électroniques optimisé par un algorithme d’apprentissage

Country Status (3)

Country Link
US (1) US20260056248A1 (fr)
FR (1) FR3138701B1 (fr)
WO (1) WO2024033176A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2749396A1 (fr) * 1996-05-29 1997-12-05 Softlink Outil d'aide pour appareil de test de composants electroniques
FR2812401A1 (fr) * 2000-07-28 2002-02-01 Bealach Bo No Finne Teo Ta Gal Procede de test de composants electroniques tenant compte de la derive de la moyenne
US20100010768A1 (en) * 2008-07-08 2010-01-14 Good Richard P Identifying manufacturing disturbances using preliminary electrical test data
US20110178967A1 (en) * 2001-05-24 2011-07-21 Test Advantage, Inc. Methods and apparatus for data analysis

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2749396A1 (fr) * 1996-05-29 1997-12-05 Softlink Outil d'aide pour appareil de test de composants electroniques
FR2812401A1 (fr) * 2000-07-28 2002-02-01 Bealach Bo No Finne Teo Ta Gal Procede de test de composants electroniques tenant compte de la derive de la moyenne
US20110178967A1 (en) * 2001-05-24 2011-07-21 Test Advantage, Inc. Methods and apparatus for data analysis
US20100010768A1 (en) * 2008-07-08 2010-01-14 Good Richard P Identifying manufacturing disturbances using preliminary electrical test data

Also Published As

Publication number Publication date
WO2024033176A1 (fr) 2024-02-15
US20260056248A1 (en) 2026-02-26
FR3138701B1 (fr) 2024-07-19

Similar Documents

Publication Publication Date Title
EP3259608B1 (fr) Procede de caracterisation d'un defaut non franc dans un cable
EP2350682B1 (fr) Procede de correction d'erreurs de prediction de valeurs de signaux a evolution temporelle perturbes par divers phenomenes systematiques non maitrisables
EP3839679B1 (fr) Procédé de contrôle d'un niveau de qualité de vissage d'une visseuse, dispositif associé et programme mettant en oeuvre le procédé
FR2900202A1 (fr) Procede et appareil de commande pour gerer un moteur a combustion interne
WO2020221618A1 (fr) Procede de detection de defauts non francs dans un cable par analyse en composantes principales
FR3035232A1 (fr) Systeme de surveillance de l'etat de sante d'un moteur et procede de configuration associe
EP4020978B1 (fr) Procede d'etalonnage d'une matrice de photodetecteurs, dispositif d'etalonnage et systeme d'imagerie associes
FR3084170A1 (fr) Procede de determination d'une matrice de covariance de bruit d'etat pour le reglage d'un observateur de l'etat de charge d'une batterie et dispositif correspondant
FR3138701A1 (fr) Procédé de test de composants électroniques optimisé par un algorithme d’apprentissage
WO2021023478A1 (fr) Procede et systeme de surveillance d'un reseau de cables, par analyse en composantes principales
WO2020183113A1 (fr) Localisation de panne dans un système d'acquisition redondant
FR2966928A1 (fr) Procede et dispositif de surveillance d'une chaine de mesure redondee
EP0462654A1 (fr) Procédé de réglage d'un décodeur à seuil pour un signal à plusieurs niveaux et récepteur de télévision muni d'un tel décodeur
EP1067392B1 (fr) Procédé de tests de composants électroniques
FR3103219A1 (fr) Procédé de gestion des anomalies sporadiques d’un système de motorisation d’un véhicule automobile
EP4042007A1 (fr) Dispositif, procédé et programme d'ordinateur de suivi de moteur d'aéronef
JP2011137763A (ja) チャープ測定器、チャープ測定プログラム及びチャープ測定方法
FR3063153A1 (fr) Procede et dispositif de controle de conformite d'une piece
FR2981754A1 (fr) Procede et systeme de determination d'etat de charge d'une cellule elementaire et d'une batterie
FR2851299A1 (fr) Procede et dispositif de surveillance d'un moteur thermique
FR3061571A1 (fr) Procede et systeme de surveillance de traitements par lots d'applications executees dans une infrastructure informatique
WO1997014876A1 (fr) Dispositif et procede de diagnostic de l'etat d'une sonde disposee en amont du pot catalytique
FR2972528A1 (fr) Dispositif et methode de fiabilisation d'une grandeur mesuree par des chaines de mesure
FR3096137A1 (fr) Recalage de modèle PS3 dans une turbomachine
FR3079611A1 (fr) Procede d'initialisation d'un reseau de capteurs

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240209

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4