FR3148321A1 - Intégration d’un dispositif sur une matrice de lecture - Google Patents

Intégration d’un dispositif sur une matrice de lecture Download PDF

Info

Publication number
FR3148321A1
FR3148321A1 FR2304290A FR2304290A FR3148321A1 FR 3148321 A1 FR3148321 A1 FR 3148321A1 FR 2304290 A FR2304290 A FR 2304290A FR 2304290 A FR2304290 A FR 2304290A FR 3148321 A1 FR3148321 A1 FR 3148321A1
Authority
FR
France
Prior art keywords
substrate
optoelectronic device
sub1
layer
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2304290A
Other languages
English (en)
Inventor
Jean-Marie Verilhac
Mohammed Benwadih
Stéphanie LOMBARD
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trixell SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Trixell SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Trixell SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR2304290A priority Critical patent/FR3148321A1/fr
Priority to CN202480028441.4A priority patent/CN121569603A/zh
Priority to KR1020257039788A priority patent/KR20260021611A/ko
Priority to PCT/EP2024/061206 priority patent/WO2024223631A1/fr
Priority to EP24721649.2A priority patent/EP4702598A1/fr
Publication of FR3148321A1 publication Critical patent/FR3148321A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H10F39/195—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/022—Manufacture or treatment of image sensors covered by group H10F39/12 of image sensors having active layers comprising only Group II-VI materials, e.g. CdS, ZnS or CdTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers
    • H10F39/1895—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

Titre de l’invention : Intégration d’un dispositif sur une matrice de lecture L’invention a pour objet un dispositif optoélectronique comprenant : au moins un pixel comprenant : une couche d’absorption en un premier matériau et disposé sur une première face d’un premier substrat, la couche d’absorption étant destinée à convertir un rayon incident en charges électriques ; une électrode inférieure pour collecter les charges électriques ; et une électrode supérieure disposée sur la couche d’absorption; un circuit de lecture disposé sur un second substrat et comprenant au moins une électrode de lecture dédiée au pixel; le premier substrat comprenant au moins un via partant d’une seconde face du premier substrat opposée à ladite première face ; ledit via étant connecté électriquement d’une part à l’électrode inférieure et d’autre part à au moins un connecteur d’hybridation pour coupler électriquement et mécaniquement le pixel à l’électrode de lecture dédiée audit pixel. Figure pour l’abrégé : Fig. 2a

Description

Intégration d’un dispositif sur une matrice de lecture
L’invention concerne les systèmes hybrides, c’est à dire constitués de deux parties distinctes assemblées par une couche d’assemblage, chaque partie étant réalisée dans un matériau différent. Ces systèmes peuvent être optiques, électroniques ou optoélectroniques en fonction des caractéristiques des parties assemblées. L’invention concerne particulièrement l’intégration d’au moins une structure photodétectrice à base d’un matériau photoconducteur sur une matrice de pixels de manière à former un dispositif imageur.
Les systèmes hybrides permettent d’associer deux fonctionnalités réalisées dans des matériaux différents. Il s’agit par exemple :
-d’un détecteur, dans lequel la partie sensible est associée à un circuit de lecture permettant de récolter et traiter le signal à détecter,
-d’un afficheur, par exemple de type électroluminescent, dans lequel la partie émettrice est associée avec un circuit de génération de signaux électriques adaptés à l’émission.
Plus particulièrement, le domaine technique concerné est la réalisation de systèmes hybrides optoélectroniques, comprenant : une partie de photo-conversion basée sur au moins un élément photosensible permettant de générer des porteurs de charge électriques à partir de photons incidents; et une partie électronique consistant en un circuit de lecture monté totalement ou partiellement sur un substrat et permettant de lire individuellement le signal de chaque pixel de la partie de photo-conversion. D’une manière générale, la partie de photo-conversion comprend une couche d’absorption confinée entre deux électrodes. La couche d’absorption convertit le flux de photons incidents avec une longueur d’onde λ en porteurs de charge négatifs « électrons » dans la bande de conduction et de charges positives « trous » dans la bande de valence. Les matériaux utilisés pour réaliser la couche d’absorption et l’épaisseur de la couche d’absorption déterminent la fréquence et la quantité de rayonnement absorbé.
Les dispositifs optoélectroniques destinés à la détection directe de rayonnements ionisants (rayons X) nécessitent des couches d’absorption avec des dimensions latérales (largeur, longueur) supérieures par rapport aux autres dispositifs de détection optiques. Les matériaux conventionnels utilisés pour réaliser des couches d’absorption dans ce domaine ne sont soit pas compatibles avec ces larges dimensions et à des coûts de fabrication raisonnables (CdTe monocristallin ou CdTe monocristallin dopé Zn par exemple), soit limités en absorption pour les hautes énergies nécessaires pour la radiographie (Selenium amorphe par exemple).
Dans ce contexte, les matériaux semiconducteurs ayant une structure cristalline de type pérovskite présentent des solutions émergentes pour la réalisation des structures d’absorption et de photo-conversion dans des dispositifs optoélectroniques. Ce type de matériau permet de réaliser des couches d’absorption ayant des dimensions latérales supérieures à 10cm tout en gardant des performances de photo-conversion comparables à celles des matériaux conventionnels. Cependant, le couplage d’une partie de photo-conversion basée sur une couche d’absorption ayant une structure cristalline de type pérovskite avec la partie électronique présente plusieurs problèmes techniques découlant des spécificités mécaniques, chimique et thermiques liées aux pérovskites. Dans le cadre de la description de l’invention, on entend par couplage l’ensemble d’opérations et de techniques spécifiques pour combiner deux parties ayant des fonctions différentes (par exemple, le circuit de lecture et la matrice photodétectrice). Dans le cadre de la description de l’invention, on entend par « couche en pérovskite » une couche réalisée en un matériau ayant une structure cristalline de type pérovskite ou s’apparentant aux pérovskites. Dans le contexte de l’invention, les pérovskites utilisés peuvent être des pérovskites 0D, des pérovskites 1D, pérovskites 2D, pérovskites 3D, ou un mélange de ces différentes pérovskites.
Une pérovskite 0D est un matériau cristallin à base de pérovskite de structure nanométrique de dimension zéro. Cela signifie que les atomes dans la structure cristalline sont disposés de manière uniforme dans une configuration à échelle nanométrique. Les pérovskites 0D sont souvent considérées comme des nanoparticules, des nanocristaux ou des nanocomposites.
Un pérovskite 1D est un matériau cristallin à base de pérovskite de structure linéaire de dimension une. Cela signifie que les atomes dans la structure cristalline sont disposés de manière uniforme le long d'une seule direction. Les pérovskites 1D peuvent prendre la forme de nanofils, de nanotubes ou de nanofibres.
Un pérovskite 2D est un matériau cristallin à base de pérovskite de structure plane de dimension deux. Cela signifie que les atomes dans la structure cristalline sont disposés de manière uniforme sur une surface plane. Les pérovskites 2D peuvent prendre la forme de feuilles ultra-minces ou de membranes.
Un pérovskite 3D est un matériau cristallin à base de pérovskite de structure tridimensionnelle de dimension trois. Cela signifie que les atomes dans la structure cristalline sont disposés de manière uniforme dans un espace tridimensionnel. Les pérovskites 3D peuvent prendre la forme de cristaux massifs ou de poudres cristallines.
L’intégration d’une couche épaisse ayant une structure cristalline de type pérovskite sur un substrat, notamment la partie électronique dans un système hybride, présente plusieurs contraintes techniques. En effet, il n’existe pas à ce jour de technologie de couplage industrialisable en grande dimension, à coût compétitif, et qui permette l’intégration de ce type de matériaux dans un système hybride sans dégrader les caractéristiques mécaniques, et/ou optiques et/ou électroniques du système hybride.
D’une manière générale, deux types de techniques d’intégration conventionnelles sont utilisés pour assembler une couche photoconductrice sur une matrice de lecture: l’intégration« directe » et l’intégration« indirecte » (ou hybridation).
L’intégration« directe » consiste à déposer directement une couche d’absorption sur le circuit de lecture. L’intégration directe dans ce cas induit plusieurs problématiques technologiques. Par exemple, le haut budget thermique requis pour le dépôt d’une couche d’absorption en pérovskite par dépôt sous vide ou par voie fondue, induit une diminution de la robustesse des composants électroniques du circuit de lecture (transistors, pistes métalliques…). De plus, les températures appliquées lors du dépôt engendrent une dilatation thermique différentielle entre la couche d’absorption et le substrat de la partie électronique du dispositif optoélectronique. Cela induit une fragilisation de la structure mécanique de la couche d’absorption et des problèmes d’adhésion au niveau des interfaces de ladite couche. De plus, le dépôt direct peut engendrer des problèmes de réactivité chimiques entre les pistes métalliques du circuit de lecture et la couche d’absorption en pérovskite déposée. Ainsi, l’intégration directe n’est pas la solution privilégiée pour l’intégration d’une structure photo détectrice à base de pérovskite sur un circuit de lecture.
L’intégration indirecte (ou hybridation) consiste à réaliser la partie électronique et la partie de photo-conversion séparément et à les assembler ultérieurement via des moyens d’hybridation (également appelés techniques de couplage). L’hybridation d’un système optoélectronique induit les problématiques technologiques interdépendantes suivantes :
  • l’assemblage de la partie de photo-conversion et la partie électronique mécaniquement sans affecter les performances optoélectronique et/ou électriques du dispositif hybride.
  • l’interconnexion consistant en la création d’une architecture d’interconnexion électrique entre chacun des pixels de la matrice de lecture et le dispositif détecteur en regard.
Ainsi, la présente invention propose une technique d’intégration indirecte permettant de résoudre les problèmes liés au couplage d’une couche épaisse en pérovskite sur un circuit de lecture. L’exposé de l’invention, détaillé dans la suite de la description, sur la base d’une couche en pérovskite est donné à titre illustratif et non limitatif. L’invention s’étend à d’autres matériaux que les pérovskites tel que le tellurure de cadmium (CdTe), le tellurure de cadmium dopé avec du Zinc (CZT), le sélénium amorphe (Se), l’oxyde de plomb (PbO), l’iodure de mercure (HgI2) et l’iodure de plomb (PbI2). Ces matériaux pouvant être sous forme mono et/ou polycristalline.
Pour mieux cerner le problème soulevé par l’invention, nous allons commencer par décrire la structure d’un dispositif de détection de rayonnement fabriqué par hybridation selon l’état de l’art. Pour cela, nous prenons le cas d’une pérovskite hybridée sur une matrice de pixels fabriqués sur un circuit CMOS.
La illustre une vue en coupe partielle d’un système hybride optoélectronique selon l’état de l’art ayant une partie optoélectronique comprenant une couche d’absorption en pérovskite.
Le dispositif optoélectronique D0 illustré sur la est un détecteur de rayonnements ionisants. Il se compose d’une partie de photo-conversion D0_opt comprenant au moins un pixel Pxl0et d’une partie électronique D0_elec comprenant un circuit de lecture ROIC et une pluralité d’électrodes de lecture EL_lect connectée à un circuit de lecture ROIC.
Le circuit intégré de lecture ROIC est réalisé au moyen d’au moins un transistor et de couches minces en matériaux conducteurs, semi-conducteurs ou diélectriques selon la technologie CMOS (Complementary Metal-Oxide-Semiconductor) sur un substrat sub2. Pour chaque pixel Pxl0, une électrode de lecture EL_lect est associée pour lire les signaux générés par les porteurs de charge photo générés par la structure photo détectrice d’un pixel Pxl0.
Concernant la partie de photo-conversion du dispositif, elle comprend pour chaque pixel une couche d’absorption et de photo-conversion CA commune à tous les pixels, une électrode supérieure EL2 commune à tous les pixels, et une électrode inférieure EL1 pour collecter les charges générées. Dans le cas de l’architecture décrite à la , l’hybridation est réalisée pour chaque pixel au moyen d’une bille métallique CEM qui connecte électriquement l’électrode de lecture EL_lect à l’électrode inférieure EL1 associé exclusivement au même pixel. La bille CEM est par exemple, réalisable avec des billes d’Indium ou micro-piliers en cuivre permettant à chaque pixel d’avoir un contact individualisé avec le circuit de lecture ROIC.
Dans le cas d’une couche d’absorption en pérovskite déposée sur une grande surface, la surface de pérovskite sur laquelle les électrodes inférieures EL1 sont déposées est rugueuse. De plus, cette surface n’est pas parfaitement plane car l’état de surface des couches épaisses de pérovskite est difficilement contrôlable lors de la fabrication. De plus, la fabrication des électrodes inférieures EL1 conductrices, au faible pas des matrices (~50-200µm), sur des grandes surfaces et sur les matériaux pérovskites qui sont chimiquement sensibles aux résines, solvants et agents de gravure utilisés en photolithographie, est très difficile. Pour ces raisons, il est d’une part difficilement envisageable de déposer les électrodes inférieures EL1 sur la surface de la pérovskite et d’autre part difficile de réaliser l’étape d’hybridation telle que décrit précédemment, sur la surface de la pérovskite du fait des contraintes chimiques, topologiques, thermiques et mécaniques. Ces problèmes liés à l’état de la surface sur laquelle les électrodes inférieures EL1 (rugosité, planéité non uniforme) limitent la résolution spatiale du détecteur car l’espacement entre les électrodes inférieures EL1 n’est plus maitrisé.
Ainsi, nous avons démontré que les solutions techniques selon l’état de l’art des méthodes de pixellisation, d’assemblage et d’interconnexion sur circuit de lecture ne sont pas optimales pour un système optoélectronique basé sur une couche d’absorption en pérovskite. Les mêmes problèmes relatifs à l’incompatibilité chimiques, thermiques et mécaniques sont aussi présents dans les matériaux de photodetection suivants : le tellurure de cadmium (CdTe), le tellurure de cadmium dopé avec du Zinc (CZT), le sélénium amorphe (Se), l’oxyde de plomb (PbO), l’iodure de mercure (HgI2) et l’iodure de plomb (PbI2). Ces matériaux pouvant être sous forme mono et/ou polycristalline.
La publication scientifique «High-sensitivity high-resolution X-ray imaging with soft-sintered metal halide perovskites » de « Deumel et al » décrit un procédé de fabrication de pastilles de pérovskite par compactage de poudre à basse température. Le procédé décrit comprend une couche d’assemblage fabriquée en liquéfiant une poudre de MAPbI3. L’inconvénient de la solution décrite est que la composition de la couche d’assemblage utilisée impacte les performances optoélectroniques de la couche d’absorption. La nature, la morphologie, la surface de contact avec le substrat de la couche d’assemblage modifient la caractéristique optoélectronique du détecteur dans sa globalité. De plus, l’opération de liquéfaction du MAPbI3 n’est pas bien maitrisée ce qui rend ce procédé non compatible avec une production à l’échelle industrielle et sur les grandes surfaces visées pour les détecteurs. Plusieurs problèmes apparaissent relatifs au séchage trop rapide de la couche liquéfiée et au manque de matière lié à l’évacuation du solvant lors de l’étape de séchage.
Pour pallier les limitations des solutions existantes en ce qui concerne l’hybridation d’un dispositif optoélectronique comprenant au moins une structure photodetectrice connectée à une unique électrode de lecture d’un circuit de lecture, l’invention propose plusieurs modes de réalisation d’une architecture d'un système hybride assemblé. Plus particulièrement, l’invention propose un mode d’intégration par couplage indirect adapté aux contraintes d’intégration de couches épaisses de photodétectrice d’absorption utilisées pour les détecteurs directs pour les rayonnements ionisants.
Le dispositif selon l’invention est basé sur la fabrication d’une couche épaisse photodétectrice d’absorption sur un premier substrat compatible avec les conditions de fabrication de ladite couche. La couche photodétectrice est en pérovskite ou en tellurure de cadmium (CdTe) ou en tellurure de cadmium dopé avec du Zinc (CZT), ou en sélénium amorphe (Se), ou en oxyde de plomb (PbO), ou en iodure de mercure (HgI2) ou en iodure de plomb (PbI2). Le premier substrat selon l’invention permet d’assurer un assemblage mécanique et une continuité électrique entre la partie électronique et la partie de photo-conversion.
L’invention permet de décorréler les contraintes de fabrication de la couche d’absorption et les contraintes mécanique, thermique, chimique, électrique liées aux matériaux et procédés d’hybridation sur le circuit de lecture et son substrat.
De plus, l’invention permet d’utiliser un substrat pour la croissance (ou le dépôt) de la couche épaisse d’absorption avec des propriétés adaptées (mécanique, thermique, chimique, électrique) pour faciliter le dépôt direct de ladite couche.
L’invention permet en outre de s’affranchir des problèmes de compatibilité chimique, d’état de surface, de planéité, et de rugosité des couches épaisses d’absorption rencontrés dans les solutions d’hybridation selon l’état de l’art. Cela offre également la possibilité de réduire la distance latérale séparant les éléctrodes inférieures et ainsi réduire le pas de pixellisation de manière à augmenter la résolution du détecteur.
De manière plus générale, le fait d’utiliser l’intégration indirecte selon l’invention est considéré comme avantageux d’un point de vue industriel car cela permet de dissocier certaines étapes critiques liées à la technologie de fabrication du circuit de lecture, des étapes pour fabrication de la structure photodétectrice (EL1, CA, EL2). Chacune de ces deux briques technologiques peut être fabriquée, caractérisée et testée d’une manière séparée avant l’assemblage.
L’invention a pour objet un dispositif optoélectronique comprenant :
  • au moins un pixel comprenant :
    • une couche d’absorption en un premier matériau et disposé sur une première face d’un premier substrat, la couche d’absorption étant destinée à convertir un rayon incident en charges électriques ;
    • une électrode inférieure pour collecter les charges électriques ;
    • et une électrode supérieure disposée sur la couche d’absorption ;
  • un circuit de lecture disposé sur un second substrat et comprenant au moins une électrode de lecture dédiée au pixel;
le premier substrat comprenant au moins un via partant d’une seconde face du premier substrat opposée à ladite première face ; ledit via étant connecté électriquement d’une part à l’électrode inférieure et d’autre part à au moins un connecteur d’hybridation pour coupler électriquement et mécaniquement le pixel à l’électrode de lecture dédiée audit pixel .
Selon un aspect particulier de l’invention, le premier matériau est une pérovskite ou le tellurure de cadmium ou le tellurure de cadmium dopé avec du Zinc ou le sélénium amorphe ou l’oxyde de plomb ou l’iodure de mercure ou l’iodure de plomb.
Selon un aspect particulier de l’invention, le via est débouchant depuis la seconde face du premier substrat vers la première face du premier substrat.
Selon un aspect particulier de l’invention, le pixel comprend en outre pour chaque via une couche d’interface supérieure électriquement conductrice déposée sur la première face du premier substrat ; la couche d’interface supérieure étant confinée entre l’extrémité du via associé et un volume de la couche d’absorption.
Selon un aspect particulier de l’invention, au moins le via et/ou la couche d’interface supérieure constitue une couche bloquante à un type de porteurs de charges prédéterminé.
Selon un aspect particulier de l’invention, le pixel comprend en outre pour chaque via une couche d’interface inférieure électriquement conductrice déposée sur la seconde face du premier substrat; la couche d’interface inférieure étant en contact avec l’extrémité inférieure du via associé.
Selon un aspect particulier de l’invention, la largeur de la couche d’interface inférieure est inférieure à la distance de séparation entre deux électrodes de lecture adjacentes.
Selon un aspect particulier de l’invention, le via est rempli par un second matériau électriquement conducteur.
Selon un aspect particulier de l’invention, les parois internes du via sont recouvertes par un second matériau électriquement conducteur.
Selon un aspect particulier de l’invention, le via est rempli par un matériau diélectrique.
Selon un aspect particulier de l’invention, l’ensemble formé par la couche d’interface supérieure, le via et la couche d’interface inférieure, forme un élément capacitif apte à stocker les charges électriques générées.
Selon un aspect particulier de l’invention, le via est rempli par un empilement comprenant un matériau diélectrique confiné entre deux matériaux électriquement conducteur de manière à former un élément capacitif dans le via apte à stocker les charges électriques générées.
Selon un aspect particulier de l’invention, le via est non débouchant sur la première face du premier substrat à partir de la seconde face du premier substrat. Le premier substrat étant réalisé par un matériau diélectrique ou semi-conducteur ; le via étant conducteur.
Selon un aspect particulier de l’invention, le premier substrat présente une structure cristalline en accord de maille avec celle du premier matériau.
Selon un aspect particulier de l’invention, le premier substrat est opaque à des longueurs d’ondes dans le domaine du visible et/ou aux rayonnements X ou gamma.
Selon un aspect particulier de l’invention, le premier matériau est la pérovskite CsPbBr3.
L’invention a également pour objet un capteur d’image matriciel comprenant un dispositif optoélectronique selon l’invention.
D’autres caractéristiques et avantages de la présente invention apparaîtront mieux à la lecture de la description qui suit en relation aux dessins annexés suivants.
la illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique selon l’état de l’art. Cette figure a déjà été décrite.
la illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique selon un premier mode de réalisation de l’invention.
la illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique selon un deuxième mode de réalisation de l’invention.
la illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique selon un troisième mode de réalisation de l’invention.
la illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique selon un quatrième mode de réalisation de l’invention.
la illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique selon un cinquième mode de réalisation de l’invention.
la illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique selon un sixième mode de réalisation de l’invention.
la illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique selon un septième mode de réalisation de l’invention.
la illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique selon un huitième mode de réalisation de l’invention.
la illustre les étapes un procédé de fabrication d’un dispositif optoélectronique selon l’invention.
La illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique D1 selon un premier mode de réalisation de l’invention. Le dispositif optoélectronique D1 est destiné à détecter des rayonnements ionisants, à titre d’exemple d’illustration. Nous soulignons que les différentes caractéristiques de l’invention ne se limitent pas à l’application décrite et restent compatibles avec tous dispositifs hybrides nécessitant l’assemblage d’une couche à la partie électronique dudit dispositif hybride.
Le dispositif optoélectronique D1 comprend une partie de photo-conversion D1_opt basée sur au moins un pixel Pxl permettant de générer des porteurs de charge électriques à partir de photons incidents; et une partie électronique D1_elec consistant en un circuit de lecture ROIC comprenant une pluralité d’électrodes de lecture EL_lect permettant de lire individuellement le signal de chaque pixel Pxl de la partie de photo-conversion.
Le circuit de lecture ROIC est constitué d’une chaine de traitement à base de transistors implémentée totalement sur le second substrat sub2. Alternativement, circuit de lecture ROIC est partiellement implémenté sur le second substrat sub2 ; à titre d’exemple, seul les transistors de sélection associés à chaque pixel sont implémentés sur le second substrat sub2. Les signaux électriques générés par photo-conversion sont propagés vers une chaine de traitement externe implémenté sur un autre substrat non représenté. Alternativement, le second substrat sub2 supporte uniquement des lignes de transmission conductrices destinées à propager signaux électriques générés vers une chaine de traitement externe implémenté sur un autre substrat non représenté. L’invention est compatible avec les trois configurations d’implémentation du circuit de lecture ROIC précitées.
Chaque pixel Pxl comprend une couche d’absorption CA, une électrode supérieure EL2, et une électrode inférieure EL1 pour collecter les charges générées. La couche d’absorption CA est réalisée en un premier matériau de type pérovskite et disposée sur une première face d’un premier substrat sub1.
La couche d’absorption CA est destinée à convertir un rayon incident en charges électriques. Dans le cas illustré et sans perte de généralité, la couche d’absorption est commune à tous les pixels Pxl du dispositif optoélectronique D1. Alternativement, il est envisageable de délimiter la couche d’absorption CA pour chaque pixel en introduisant des structures de séparation en diélectrique pour délimiter chaque couche d’absorption CA d’un pixel Pxl, ou en localisant la couche par des techniques de lithographie par exemple. Les matériaux utilisés pour réaliser la couche d’absorption CA et son épaisseur déterminent la fréquence et la quantité de rayonnement absorbé par ladite couche d’absorption. Lorsque le dispositif D1 est destiné à la détection de rayonnements ionisants (rayons X, rayons gamma, particules ionisantes…), le premier matériau est par exemple un matériau de la famille des pérovskites ou dérivés de pérovskites. Le premier matériau est un matériau composé ABX3,avec:
  • A sélectionné dans un premier ensemble d’éléments parmi:
    • des cations inorganiques tels que le césium Cs, le rubidium Rb, le potassium K, le sodium Na, ou le lithium Li;
    • des cations organiques tels que MA (méthylammonium)= CH3-NH3 +, FA (formamidinium)=CH5N2 +, GA (guanidinium)=CH6N3 + ; EA (éthylammonium)=CH3CH2NH3 +; DMA (diméthylammonium)=C2H6NH2 +; AC (acetamidinium)= C2H3N2H4 + ; AZ (azetidinium)=C3H6NH2 +; TBA (tetrabutylammonium)= C4H9NH3 +; PYRI (pyridium)= C5H5NH+; PYRO (pyrrolidium)= C4H8NH2 +; isoP (iso-propylammonium)=C3H7NH3 +; PIP (piperidium)= C5H10NH2 +
    • ou un alliage desdits éléments du premier ensemble d’éléments ;
  • B sélectionné dans un second groupe d’éléments parmi :
  • des cations inorganiques tels que le plomb Pb, l’étain Sn, le germanium Ge , le silicium Si, le strontium Sr, le baryum Ba, l’europium Eu, le thulium Tm, l’ytterbium Yb, le mercure Hg ;
  • des cations organiques tels que MDABCO=N-methyl-1,4-diazabicyclo[2.2.2]octane, ODABC=N-hydroxy-N′-diazabicyclo[2.2.2]octonium ;
  • ou un alliage desdits éléments du second ensemble d’éléments ;
  • X sélectionné dans un troisième ensemble d’éléments parmi des halogènes tels que le brome Br, l’iode I, le chlore Cl, le fluor F ou un alliage desdits éléments du troisième ensemble d’éléments.
Alternativement, Le premier matériau est une pérovskite ayant pour formule A2C1+D3+X6 ,avec:
  • A, X sélectionnés respectivement dans le premier ensemble d’éléments et le troisième ensemble d’éléments ;
  • C sélectionné dans un quatrième groupe d’éléments parmi :
  • des cations inorganiques tels que l’or Au, l’argent Ag, le cuivre Cu, le thallium Tl , le lithium Li ; le césium Cs, le sodium Na, le rubidium Rb, le potassium K ;
  • ou un alliage desdits éléments du quatrième ensemble d’éléments ;
  • D sélectionné dans un cinquième groupe d’éléments parmi :
  • des cations inorganiques tels que l’or Au, l’aluminium Al, le galium Ga, l’indium In, l’étain Sn, le bismuth Bi, l’antimoine Sb ;
  • ou un alliage desdits éléments du quatrième ensemble d’éléments ;
Alternativement, le premier matériau est une pérovskite ayant pour formule A2B4+X6 ou A3B2 3+X9avec A, B, X sélectionnés respectivement dans le premier ensemble d’éléments, le deuxième ensemble d’éléments et le troisième ensemble d’éléments.
Alternativement, le premier matériau est un chalcogénide ou un rudorffites.
Le premier matériau est de la famille des pérovskites et peut présenter une structure en 0 dimension, 1 dimension, 2 dimensions ou 3 dimensions.
Au moins une des dimensions latérales (longueur, largeur) de la couche d’absorption CA est supérieure à 0,1cm, de préférence supérieure à 1cm, et encore plus de préférence supérieure à 10cm. Plus particulièrement, la couche d’absorption CA présente une surface supérieure à 0,01 cm², de préférence supérieure à 1 cm² et encore plus de préférence supérieure à 100 cm2. L’épaisseur de la couche d’absorption CA est comprise entre quelques centaines de nm et plusieurs mm, par exemple 10mm.
A titre d’exemple pour le domaine de la radiographie médicale et en utilisant une composition de pérovskite de type CsPbBr3, on utilisera :
- une couche de CsPbBr3d’une épaisseur comprise entre 100 µm et 400µm pour la mammographie X,
- une couche de CsPbBr3d’épaisseur supérieure à 0,65mm pour la radiographie X (gamme 30 à 70 keV) pour avoir >90% absorption,
- une couche de CsPbBr3d’épaisseur supérieure à 1,4 mm pour la radiographie X (gamme de 40 à 120keV) pour avoir >90% absorption.
L’électrode supérieure EL2 est déposée sur la couche d’absorption CA. Dans le cas illustré et sans perte de généralité, l’électrode supérieure EL2 est réalisée par une couche conductrice commune à tous les pixels Pxl. Alternativement, il est envisageable de réaliser une pluralité d’électrodes supérieures EL2 réalisées par plusieurs couches électriquement conductrices distinctes déposées sur la couche d’absorption CA. L’électrode supérieure EL2 peut être constituée d’une couche ou d’un empilement de couches. Elle peut être constituée également d’au moins une couche bloquante permettant de minimiser le courant d’obscurité. Cette couche bloquante peut être de nature semi-conductrice ou isolante. Cette couche bloquante peut être par exemple en polymère diélectrique (polyester, polyimide, polycarbonate, PMMA, parylène, PVC) ou semiconductrice (poly-(3-hexylthiophene) aussi appelé P3HT, poly(triaryl amine) aussi appelé PTAA, Poly(9,9-dioctylfluorene-alt-N-(4-sec-butylphenyl)-diphenylamine aussi appelé TFB)
Dans l’exemple illustré, le circuit intégré de lecture ROIC est réalisé au moyen d’une pluralité de transistors et de couches minces en matériaux conducteurs, semi-conducteurs ou diélectriques selon la technologie CMOS (Complementary Metal-Oxide-Semiconductor) ou la technologie TFT en silicium amorphe ou en IGZO ou organique (OTFT), sur un second substrat sub2. Pour chaque pixel Pxl, une électrode de lecture EL_lect est associée pour lire les signaux générés par les porteurs de charge photo générés par la couche d’absorption CA d’un pixel Pxl.
Le dispositif D1 comprend en outre une pluralité de connecteurs d’hybridation CEM. A titre d’exemple, l’hybridation est réalisée pour chaque pixel Pxl au moyen d’une bille métallique CEM connectée électriquement à l’électrode de lecture EL_lect associée exclusivement au même pixel. La bille CEM est par exemple, réalisable avec des billes d’Indium ou micro-piliers en cuivre permettant à chaque pixel d’avoir un contact individualisé avec le circuit de lecture. Il est possible d’utiliser d’autres moyens d’hybridation pour réaliser les connecteurs d’hybridation CEM tel que de manière non exhaustive:
  • des boules de soudure avec au moins un élément métalliques (Bump en anglais) en Pb, Sn, Ag, Au, Cu, Bi, In, déposées par évaporation, sérigraphie, lithographie, ablation laser, dépôt électrolytique, ou placement de bille puis assemblés par brasure, par soudure, par réticulation sous flux lumineux, ou par thermocompression ;
  • des boules de polymères (Polymer bump en anglais) déposées par sérigraphie et/ou assemblés par réticulation sous flux lumineux ou par thermocompression ;
  • des « stud bump » en Au, Cu ou Ni assemblés par thermocompression,
  • Des piliers en Cu assemblés par brasure,
  • une couche adhésive conductrice (exemple : adhésif à base de carbone) dimensionnée de manière à collecter efficacement les charges dans l’axe normal au premier substrat sub1 et minimiser les fuites électriques dans le plan parallèle au premier substrat sub1 ;
  • Un film adhésif conducteur anisotrope (ACF pour Anisotropic conductive film) ou une encre adhésive conductrice anisotrope. Plus particulièrement, un film ou une encre à base de billes magnétiques orientables sous champ magnétique.
Le premier substrat sub1 est placé entre la couche d’absorption CA et la pluralité de connecteurs d’hybridation CEM. Le premier substrat sub1 comprend pour chaque pixel Pxl au moins un via V1 partant de la seconde face du premier substrat sub1 opposée à la première face sur laquelle repose la couche d’absorption CA. Le via V1 est un via débouchant à travers le substrat sub1. Pour chaque pixel Pxl, l’au moins via V1 est un via électriquement conducteur ayant une extrémité inférieure en contact avec le connecteur d’hybridation CEM et une autre extrémité en contact avec la couche d’absorption CA. L’au moins via V1 est rempli par un second matériau électriquement conducteur.
Alternativement, les parois internes du via V1 sont recouvertes par un second matériau électriquement conducteur. Dans le mode de réalisation illustré, le via V1 joue le rôle de l’électrode inférieure EL1. Pour chaque pixel Pxl, le via V1 assure la continuité électronique entre la couche d’absorption CA et l’électrode de lecture EL_lect dédiée audit pixel à travers le connecteur d’hybridation CEM. L’ouverture d’un via V1 peut être de forme circulaire, parallélépipédique, triangulaire ou tout autre forme. La surface de l’ouverture d’un via V1 d’un pixel Pxl est de préférence inférieure ou égale à celle de l’électrode de lecture EL_lect associée audit pixel Pxl. Dans le cas d’un via cylindrique, le diamètre d’un via V1 est compris entre 100nm et 10 mm. Le second matériau conducteur peut être un métal (In, Bi, Sn, Pb, Cr, Pt, Ag, Au, Ti), un matériau organique conducteur (polymère, encre graphène, encre à base de noir de carbone, encre à base de nanotubes de carbone), une encre à base de particules d’argent Ag, un oxyde conducteur (ITO, SnO2, TiO2)
Une tension électrique est appliquée entre l’électrode supérieure EL2 et l’électrode inférieure EL1 permet de déplacer les charges générées vers l’électrode inférieure EL1. La quantité de porteurs de charges générées collectées par l’électrode inférieure EL1 détermine l’amplitude du signal de lecture associé au pixel Pxl..
Le premier substrat sub1 est réalisé en un matériau de nature inorganique, organique ou hybride. A titre d’exemple, le substrat sub1 est en verre, en plastique, en silicium ou en céramique. Le premier substrat sub1 peut être un substrat monocouche ou un empilement de plusieurs couches de plusieurs matériaux. L’épaisseur du premier substrat sub1 est comprise entre 1µm et 10mm.
Avantageusement, le substrat sub1 présente une surface inférieure régulière, lisse et plane permettant de faciliter le couplage indirect avec la partie électronique. Cela offre l’avantage de s’affranchir des problèmes d’état de surface, de planéité et de rugosité de la surface des couches épaisses de pérovskite rencontrés dans les solutions d’hybridation selon l’état de l’art. De plus, cela offre la possibilité de réduire la distance latérale séparant les électrodes inférieures et ainsi réduire le pas de pixellisation de manière à augmenter la résolution du détecteur.
Avantageusement, le substrat sub1 est réalisé en un matériau présentant un coefficient de dilatation thermique compris dans l’intervalle suivant [CTE-50%, CTE+50%] avec CTE le coefficient de dilatation thermique de la couche d’absorption CA. À titre d’exemple pour une couche d’absorption en CsPbBr3, le coefficient thermique du substrat sub1 est compris entre 1,5.10-5°K-1et 4,5.10-5°K-1. Cela permet de résoudre les problématiques de dilatation thermique différentielle rencontrée lors du dépôt haute température de la couche d’absorption CA. Il en résulte l’amélioration de la robustesse mécanique de la couche d’absorption CA et d’éviter les phénomènes de courbure ou de fissuration suite au dépôt et à cause de la dilatation thermique différentielle.
D’une manière générale, le substrat sub1 présente des caractéristiques chimiques, thermiques, mécaniques et électroniques adaptées aux conditions du procédé de dépôt d’une couche en pérovskite. Le substrat sub1 joue un double rôle :
  • un rôle électrique : en assurant une continuité électrique localisée entre ces deux faces de manière à connecter la couche d’absorption CA (source des charges générées) à l’électrode de lecture associée EL_lect.
  • Un rôle mécanique : en jouant le rôle de support mécanique pour la couche d’absorption compatible avec les contraintes particulières de dépôt de pérovskite (hautes températures, inerte chimiquement …) et les contraintes liées aux techniques d’hybridations.
Avantageusement, l’utilisation du premier substrat sub1 avec les vias V1 permet de décorréler les contraintes de fabrication de la couche d’absorption CA en pérovskite et les contraintes de tenue mécanique, thermique, chimique, électrique du circuit de lecture ROIC.
Avantageusement, la surface supérieure du premier substrat sub1 comprend une couche de germination en un matériau en pérovskite de manière à favoriser la croissance par épitaxie ou hétéroépitaxie de la couche d’absorption CA. Alternativement, le premier substrat sub1 présente une structure cristalline en accord de maille avec celle du premier matériau composant la couche d’absorption CA.
Par exemple, si le matériau de la couche d’absorption CA est en CsPbBr3, on pourrait avantageusement réaliser une hétéroépitaxie sur un premier substrat sub1, en PbS, en FeS2 (pyrite), en mica (par exemple Muscovite), en PbSnSe, ou en GaAs. Si le matériau du premier substrat sub1 ne permet pas de faire directement l’hétéroépitaxie de la couche d’absorption CA, il est possible de passer par une étape intermédiaire en faisant croitre une couche de surface par hétéroépitaxie sur le premier substrat sub1 puis en faisant l’hétéroépitaxie de la pérovskite sur cette couche de surface. Par exemple, les chalcogénures de plomb sont compatibles avec l’hétéroépitaxie des pérovskites, cependant ils sont difficilement accessibles en substrat de type galette (wafer ). Ainsi, il est possible de faire croitre une couche en chalcogénures de plomb sur le premier substrat sub1(par exemple par molecular beam epitaxy) puis de faire croitre la couche d’absorption en pérovskite sur la couche en chalcogénures de plomb.
Avantageusement, le premier substrat sub1 est réalisé totalement ou partiellement par un matériau opaque à des longueurs d’ondes dans le domaine du visible, ultraviolet ou le proche infrarouge ou aux rayonnements X ou gamma. Cela permet de former un blindage optique localisé ou généralisé protégeant les composants du circuit de lecture ROIC sensibles à la lumière. A titre d’exemple, les performances de certaines technologies de transistors se dégradent sous l’effet de l’exposition à la lumière ou des rayonnements. On cite les transistors à base de silicium amorphe ou à base d’Indium gallium zinc oxyde IGZO par exemple. Le blindage optique peut être réalisé par l’utilisation d’une couche opaque dans la structure du premier substrat sub1 ou par intégration de pigments dans le volume du premier substrat sub1 (noir de carbone) ou par l’introduction d’atomes d’un élément à fort numéro atomique (carboxylate de Bi par exemple) en surface ou dans le volume du substrat sub. Dans le cas d’un blindage optique local, il est préférable de placer les transistors du circuit de lecture sous les zones blindées du premier substrat sub1.
La illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique D1 selon un second mode de réalisation de l’invention. Dans le mode de réalisation illustré, le dispositif optoélectronique D1 comprend en outre pour chaque via V1 une couche d’interface supérieure C1 électriquement conductrice déposée sur la première face du premier substrat sub1. La couche d’interface supérieure C1 est confinée entre l’extrémité du via V1 associé et un volume de la couche d’absorption CA. Chaque couche d’interface supérieure C1 est ainsi déposée sur la face supérieure du substrat sub1. Chaque via V1 débouche sur la couche d’interface supérieure C1 qui lui est associée. De manière non exhaustive, la couche d’interface supérieure peut être réalisée par un métal (In, Bi, Sn, Pb, Cr, Pt), un matériau organique conducteur (polymère, encre graphène, encre à base de noir de carbone, encre à base de nanotubes de carbone), encre à base d’Ag, un oxyde conducteur (ITO, SnO2, TiO2) ou tout autre matériau conducteur.
Dans le cas où le via V1 est un via conducteur, l’électrode inférieure EL1 est formée par au moins un via V1 et la couche d’interface supérieure C1 qui lui est associée. Cette variante présente l’avantage d’augmenter la surface de collecte des charges entre la couche d’absorption CA et le via V1 et ainsi d’améliorer la collection et le transfert des charges générées.
Alternativement, la couche d’interface supérieure C1 seule, ou l'ensemble formé par la couche d’interface supérieure C1 et le second matériau remplissant chaque via V1, sont constitués d’au moins un matériau faisant office de couche bloquante (le matériau peut être différent entre la couche d’interface supérieure C1 et le vias V1). Ainsi, l’ensemble joue le rôle d’une couche bloquante à un type de porteurs de charges (trous ou électrons).
Dans le cas où la couche bloquante doit bloquer l’injection d’électrons, dans le noir, de l’électrode inférieure EL1 vers la couche d’absorption CA, elle doit présenter une barrière énergétique d’au moins 0,4eV. Dans le cas où la couche bloquante est un métal, cette barrière est définie entre le travail de sortie du métal et le bas de la bande de conduction du matériau semi-conducteur de la couche d’absorption CA. Dans le cas où la couche bloquante est un semi-conducteur, cette barrière est définie entre le travail de sortie du métal d’électrode et le bas de la bande de conduction dudit semi-conducteur (également appelée LUMO, pour Lowest Unoccupied Molecular Orbital, dans le cas des semi-conducteurs organiques. On parle aussi d’affinité électronique).
Dans le cas où la couche bloquante doit bloquer l’injection de trous, dans le noir, de l’électrode inférieure EL1 vers la couche d’absorption CA, elle doit avoir une barrière énergétique d’au moins 0,4eV. Dans le cas où la couche bloquante est un métal, cette barrière est définie entre le travail de sortie du métal et le haut de la bande de valence du matériau semi-conducteur de la couche d’absorption CA. Dans le cas où la couche bloquante est un semi-conducteur, cette barrière est définie entre le travail de sortie de l’électrode conductrice et le haut de la bande de valence dudit semi-conducteur (également appelée HOMO, pour Highest Occupied Molecular Orbital, dans le cas des semi-conducteurs organiques. On parle aussi de potentiel d’ionisation). Cette variante présente l’avantage de minimiser le courant d’obscurité du dispositif détecteur D1.
Parmi les matériaux utilisés pour faire office de couche bloquante, on peut citer de manière non exhaustive, les diélectriques organiques, inorganiques ou hybrides organique/inorganique tel que : SiO2, HfO2, Al2O3, LiF, MgF2, des polymères types polyimide, PVC, PMMA, parylène, PC, PVDF, PVDF-TrFE, des céramiques, des pérovskites. Alternativement, les matériaux utilisés pour faire office de couches bloquantes sont des semi-conducteurs organiques, inorganiques ou hybrides organique/inorganique tel que le silicium, SnO2, TiO2, NiOx, PTAA, TFB, P3HT, pérylène diimide, acène diimide, fullerène et les dérivés de fullerènes, pérovskites.
La illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique D1 selon un troisième mode de réalisation de l’invention. Comparé au premier mode de réalisation, le dispositif optoélectronique D1 comprend en outre pour chaque via V1 une couche d’interface inférieure C2 électriquement conductrice déposée sur la seconde face du premier substrat sub1. La couche d’interface inférieure C2 est en contact avec l’extrémité inférieure du via V1 associé et au connecteur d’hybridation CEM associé. La couche d’interface inférieure C2 peut être réalisée par un métal (In, Bi, Sn, Pb, Cr, Pt), un matériau organique conducteur (polymère, encre graphène, encre à base de noir de carbone, encre à base de nanotubes de carbone), encre à base d’Ag, un oxyde conducteur (ITO, SnO2, TiO2) ou tout autre matériau conducteur.
Dans le cas où le via V1 est un via conducteur, l’électrode inférieure EL1 est formée par au moins un via V1 et la couche d’interface inférieure C2 qui lui est associée. Cette variante présente l’avantage d’améliorer la surface de contact entre le via V1 et le connecteur d’hybridation CEM. L’amélioration de la surface de contact permet de minimiser la résistance électrique pour le transfert des charges de la couche d’absorption CA vers l’électrode de lecture El_lect.
Alternativement, le second matériau remplissant chaque via V1, ou l’ensemble formé par le second matériau remplissant chaque via V1 et la couche d’interface inférieure C2, comprennent au moins un matériau faisant office de couche bloquante (le matériau peut être différent entre la couche d’interface inférieure C2 et le vias V1). Ainsi, l’ensemble joue le rôle d’une couche bloquante à un type de porteurs de charges (trous ou électrons). La couche bloquante dans cette variante est réalisable de manière similaire à la couche bloquante décrite pour le mode de réalisation de la .
La illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique D1 selon un quatrième mode de réalisation de l’invention. Le dispositif D1 comprend la couche d’interface supérieure C1 et la couche d’interface inférieure C2 comme décrit précédemment.
Si le via V1 est conducteur, l’électrode inférieure EL1 est formée par la combinaison du via V1 avec la couche d’interface supérieure C1 et la couche d’interface inférieure C2 associées.
Alternativement, la couche d’interface supérieure C1, ou l’ensemble formé par la couche d’interface supérieure C1 et le second matériau remplissant chaque via V1, ou l’ensemble formé par la couche d’interface supérieure C1 et le second matériau remplissant chaque via V1 et la couche d’interface inférieure C2, comprennent d’au moins un matériau faisant office de couche bloquante (le matériau peut être différent entre la couche d’interface supérieure C1, la couche d’interface inférieure C2 et le vias V1). Ainsi, l’ensemble joue le rôle d’une couche bloquante à un type de porteurs de charges (trous ou électrons). La couche bloquante dans cette variante est réalisable de manière similaire à la couche bloquante décrite pour le mode de réalisation de la . Cette variante présente l’avantage de minimiser le courant d’obscurité du dispositif détecteur D1. Alternativement, le second matériau remplissant chaque via V1 est un diélectrique. L’ensemble de la couche d’interface supérieure C1, le via V1 et la couche d’interface inférieure C2, forme un élément capacitif Cap1 apte à stocker les charges électriques générées. Cela présente l’avantage de réaliser une capacité de stockage intégrée dans le premier substrat sub1 pour accumuler les charges générées. Il est ainsi possible de réaliser des dispositifs optoélectroniques avec une fonction d’accumulation des charges générées. La couche d’interface supérieure C1 joue simultanément le rôle de l’électrode inférieure EL1 de la structure photo détectrice et le rôle de la première plaque conductrice de l’élément capacitif Cap1. La couche d’interface inférieure C1 joue le rôle de la seconde plaque conductrice de l’élément capacitif Cap1. Le via V1 rempli par un diélectrique joue le rôle du volume isolant de l’élément capacitif Cap1. Le matériau diélectrique a de préférence une permittivité diélectrique supérieure à 10 et peut être choisi parmi un composite avec des charges céramiques tel que ZrO2, TiO2 ou PZT, un polymère (PVDF) ou une céramique.
La illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique D1 selon un cinquième mode de réalisation de l’invention. L’élément capacitif Cap1 à l’intérieur du via V1 à travers l’empilement suivant : conducteur électrique M2 / diélectrique M1 / conducteur électrique M2’. La fonctionnalité du via V1 en tant qu’élément capacitif par un empilement interne est compatible avec tous les modes de réalisation de l’invention préalablement décrit.
La illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique D1 selon un sixième mode de réalisation de l’invention. Le premier substrat sub1 est réalisé en un matériau diélectrique ou semiconducteur. Le via V1 est non débouchant sur la face supérieure du premier substrat sub1 à partir de la face inférieure du premier substrat sub1. Le via V1 est électriquement conducteur. Le volume confiné entre l’extrémité supérieure du via V1 et la face supérieure du premier substrat présente une épaisseur d1 inférieure ou égale à 100 µm, de préférence inférieure à 50µm et encore plus de préférence inférieure à 10µm. Lorsque le dispositif n’est pas exposé à un rayonnement, le volume de confiné joue le rôle de couche bloquante pour l’injection des charges à partir de l’électrode inférieure. Cela permet de diminuer le courant d’obscurité dans le dispositif optoélectronique D1. Lorsque la couche d’absorption CA est exposée à un rayon incident, la zone diélectrique d1 permet de propager tout ou une partie du champ électrique dans la couche d’absorption CA soit en devenant légèrement conductrice sous flux du rayonnement incident, soit en piégeant des charges à l’interface entre Sub1 et la couche d’absorption CA. Les charges générées pourront être ensuite lues par effet capacitif.
La illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique D1 selon un septième mode de réalisation de l’invention. Le connecteur d’hybridation CEM est une couche conductrice anisotrope. De préférence, l’électrode de lecture EL_lect a une topologie sortante par rapport à la surface du second substrat sub2. La couche conductrice anisotrope est par exemple une résine en époxy comprenant des microbilles conductrices. Une fois mise en forme par compression, elle est alors électriquement conductrice uniquement selon la direction normale à la surface du premier substrat sub1. Le diamètre d’au moins une bille écrasée est au moins inférieur à la distance inter-pixel L2. Pour chaque pixel Pxl, l’électrode EL1 comprend un via V1 et de préférence une couche d’interface inférieure C2. Chaque couche d’interface inférieure C2 présente une largeur L1 inférieure à la distance de séparation L2 entre deux électrodes de lecture EL_lect adjacentes. Cela permet de réaliser le couplage indirect sans nécessité d’une étape d’alignement. En effet, même si une couche d’interface inférieure C2 n’est pas alignée avec une électrode de lecture EL_lect, il n’y a pas un risque de court-circuit entre deux électrodes de lecture EL_lect adjacente par insertion d’une couche d’interface inférieure C2 non alignée.
Alternativement, chaque couche d’interface inférieure C2 présente une largeur L1 inférieure à la somme de la distance inter-pixel L2 et la largeur de l’électrode de lecture EL_lect.
La illustre une vue en coupe d’un exemple d’hybridation d’un dispositif optoélectronique D1 selon un huitième mode de réalisation de l’invention. Le connecteur d’hybridation CEM est une couche conductrice anisotrope. De préférence, l’électrode de lecture EL_lect présente une topologie sortante par rapport à la surface du second substrat Sub2. Le diamètre d’au moins une bille écrasée est au moins inférieur à la distance inter-pixel L2. Pour chaque pixel Pxl, l’électrode inférieure EL1 est formée par une pluralité de vias V1 adjacentes. La multiplication du nombre de vias permet d’améliorer la conductivité de l’électrode inférieure EL1 et ainsi de favoriser la collection des charges générées dans le dispositif de détection D1. La surface de l’ouverture d’un via V1 d’un pixel Pxl est inférieure ou égale à celle de l’électrode de lecture EL_lect associée audit pixel Pxl. La distance séparant deux vias V1 est inférieure à la distance séparant deux électrodes de lecture adjacentes EL_lect.
La illustre les étapes d’un procédé P1 de fabrication d’un dispositif optoélectronique D1 selon l’invention.
La première étape consiste à fabriquer un premier substrat sub1 comprenant une pluralité de vias V1. Le premier substrat sub1 présente une première face et une seconde face opposée. Les vias V1 peuvent être débouchant ou non en partant de la seconde face. Selon une première variante, cette étape est réalisée par perçage du premier substrat sub1. L’opération de perçage est réalisable par une méthode soustractive, par exemple la gravure chimique ou physique ou une ablation laser. Un faisceau laser est appliqué en un point unique de la seconde face du substrat sub1 afin de percer un trou par fonte et évaporation. Un perçage d’une précision nanométrique peut être réalisé en adaptant la longueur d’onde et la puissance d’émission selon le matériau du premier substrat sub1. Le faisceau laser balaie la zone sélectionnée pour découper un trou dans le volume du premier substrat sub1. Par exemple, pour un premier substrat en polyimide, un laser ayant une longueur d'onde de 532 nm est adapté pour réaliser une série de vias V1 à un diamètre compris entre 100nm et 1000µm. La technologie laser présente un certain nombre d'avantages par rapport aux méthodes conventionnelles : vitesse, précision, flexibilité et économie. De plus, le perçage par laser permet de réduire la sensibilité aux brûlures du premier substrat sub1 pour ne pas impacter la robustesse mécanique du substrat sub1.
Alternativement, il est possible de fabriquer le premier substrat sub1 comprenant une pluralité de vias V1 par le remplissage d’une résine thermodurcissable dans un moule de type tapis de fakir.
Une fois la structure percée est obtenue, les trous sont remplis intégralement ou partiellement par un ou plusieurs matériaux selon le mode de réalisation de l’invention fabriqué. Le remplissage peut être intégral ou consister à un dépôt sur les parois internes. Les matériaux à l’intérieur d’un via V1 peuvent être conducteurs, isolants ou un empilement de plusieurs matériaux différents.
La deuxième étape ii) consiste à déposer une couche d’absorption CA sur une première face le premier substrat sub1 comme décrit précédemment. La couche d’absorption CA est en un matériau ayant une structure cristalline en pérovskite. Le dépôt de la couche d’absorption peut être réalisé par intégration directe ou indirecte. Avantageusement, la couche d’absorption est déposée par intégration directe. Dans ce cas et de manière non exhaustive, on peut utiliser les techniques suivantes : croissance de cristaux par voie liquide, par liquéfaction, par pulvérisation, dépôt par voie fondue, par frittage de poudre, par dépôt sous vide par sublimation en champ proche (CSS pour Close Space Sublimation), par dépôt sous vide par évaporation, par étalement de pâte à base de microcristaux, par épitaxie et par hétéroépitaxie.
La troisième étape iii) consiste à déposer une électrode supérieure EL2 sur la couche d’absorption CA. Cette étape est réalisable par des techniques de dépôt usuelles de couches minces métalliques ou d’encres conductrices
La quatrième étape iv) consiste à fabriquer un circuit de lecture ROIC sur un second substrat sub2. Le circuit de lecture ROIC présente sur sa face supérieure une pluralité d’électrodes de lecture EL_lect distinctes. Chaque électrode de lecture EL_lect est dédiée à un pixel Pxl. La fabrication de la pluralité d’électrodes de lecture EL_lect distinctes est réalisée, à titre d’exemple, par une ou plusieurs séquences de dépôt de couches conductrices, de lithographie et de gravures utilisées dans l’industrie de micro et nanotechnologies. La quatrième étape iv) est indépendante des étapes précédentes. La quatrième étape iv) peut être réalisée en amont ou simultanément des étapes i à iii).
À l’issue des étapes i) à iii) la fabrication de la partie de photoconversion D1_opt du dispositif D1 selon l’invention est achevée. À l’issue de la quatrième étape iv) la fabrication de la partie électronique D1_elec du dispositif D1 selon l’invention est achevée.
La cinquième étape v) consiste à assembler la partie de photo-conversion D1_opt avec la partie électronique D1_elec via des connecteurs d’hybridation. L’assemblage est réalisé de manière à connecter électriquement pour chaque pixel Pxl, au moins un via V1 à l’électrode de lecture El_lect dédiée à travers au moins un connecteur d’hybridation CEM. Optionnellement, une sous-étape d’alignement est effectuée pendant l’assemblage afin d’aligner précisément partie de photo-conversion D1_opt par rapport à la partie électronique D1_elec. Il est possible d’utiliser différents moyens d’hybridation pour réaliser les connecteurs d’hybridation CEM tel que de manière non exhaustive:
  • des boules de soudure métalliques (Bump en anglais) assemblées par brasure, par soudure ou par thermocompression ;
  • des boules de polymères (Polymer bump en anglais) déposées par sérigraphie et assemblées par réticulation sous flux lumineux ou par thermocompression ;
  • une couche adhésive conductrice dimensionnée de manière à collecter efficacement les charges dans l’axe normal au premier substrat sub1 et minimiser les fuites électriques dans le plan parallèle au premier substrat sub1 ;
  • Un film adhésif conducteur anisotrope (ACF pour Anisotropic conductive film) ou une encre adhésive conductrice anisotrope.
Pour réaliser le dispositif D1 selon les figures 2b et 2d, le procédé P1 comprend en outre une étape ii’) de dépôt d’une pluralité de couches d’interface supérieure C1 sur la première face du premier substrat sub1 alignée avec les extrémités supérieures des vias V1. Cette étape ii’) est obligatoirement exécutée avant l’étape ii) de dépôt de la couche d’absorption CA.
Pour réaliser le dispositif D1 selon les figures 2c et 2d, le procédé P1 comprend en outre une étape ii’’) de dépôt d’une pluralité de couches d’interface inférieures C2 sur la seconde face du premier substrat sub1 alignée avec les extrémités inférieures des vias V1. Cette étape ii’’) est obligatoirement exécutée avant l’étape v) d’assemblage.
Alternativement, l’étape ii) de dépôt de la couche d’absorption CA sur le premier substrat sub1 est réalisée avant l’étape de fabrication des vias V1 dans ledit premier substrat sub1.

Claims (15)

  1. Dispositif optoélectronique (D1) comprenant :
    • au moins un pixel (Pxl) comprenant :
      • une couche d’absorption (CA) en un premier matériau et disposé sur une première face d’un premier substrat (sub1), la couche d’absorption étant destinée à convertir un rayon incident en charges électriques ;
      • une électrode inférieure (EL1) pour collecter les charges électriques ;
      • et une électrode supérieure (EL2) disposée sur la couche d’absorption (CA) ;
    • un circuit de lecture (ROIC) disposé sur un second substrat (sub2) et comprenant au moins une électrode de lecture (EL_lect) dédiée au pixel (Pxl) ;
    le premier substrat (sub1) comprenant au moins un via (V1) partant d’une seconde face du premier substrat (sub1) opposée à ladite première face ; ledit via (V1) étant connecté électriquement d’une part à l’électrode inférieure (EL1) et d’autre part à au moins un connecteur d’hybridation (CEM) pour coupler électriquement et mécaniquement le pixel (Pxl) à l’électrode de lecture (EL_lect) dédiée audit pixel (Pxl).
  2. Dispositif optoélectronique (D1) selon la revendication 1 dans lequel le premier matériau est une pérovskite ou le tellurure de cadmium ou le tellurure de cadmium dopé avec du Zinc ou le sélénium amorphe ou l’oxyde de plomb ou l’iodure de mercure ou l’iodure de plomb.
  3. Dispositif optoélectronique (D1) selon l’une quelconque des revendications 1 ou 2 dans lequel le via (V1) est débouchant depuis la seconde face du premier substrat (sub1) vers la première face du premier substrat (sub1).
  4. Dispositif optoélectronique (D1) selon l’une quelconque des revendications 1 à 3 dans lequel le pixel (Pxl) comprend en outre pour chaque via (V1) une couche d’interface supérieure (C1) électriquement conductrice déposée sur la première face du premier substrat (sub1), la couche d’interface supérieure (C1) étant confinée entre l’extrémité du via (V1) associé et un volume de la couche d’absorption (CA).
  5. Dispositif optoélectronique (D1) selon la revendication 4 dans lequel au moins le via (V1) et/ou la couche d’interface supérieure (C1) constitue une couche bloquante à un type de porteurs de charges prédéterminé.
  6. Dispositif optoélectronique (D1) selon l’une quelconque des revendications 3 à 5 dans lequel le pixel (Pxl) comprend en outre pour chaque via (V1) une couche d’interface inférieure (C2) électriquement conductrice déposée sur la seconde face du premier substrat (sub1) ; la couche d’interface inférieure (C2) étant en contact avec l’extrémité inférieure du via (V1) associé.
  7. Dispositif optoélectronique (D1) selon la revendication 6 dans lequel la largeur (L1) de la couche d’interface inférieure (C2) est inférieure à la distance de séparation (L2) entre deux électrodes de lecture (EL_lect) adjacentes.
  8. Dispositif optoélectronique (D1) selon l’une quelconque des revendications 1 à 7 dans lequel :
    le via (V1) est rempli par un second matériau électriquement conducteur ;
    ou les parois internes du via (V1) sont recouvertes par un second matériau électriquement conducteur.
  9. Dispositif optoélectronique (D1) selon l’une quelconque des revendications 6 ou 7 en combinaison avec la revendication 4 dans lequel le via (V1) est rempli par un matériau diélectrique ;
    l’ensemble formé par la couche d’interface supérieure (C1), le via (V1) et la couche d’interface inférieure (C2), formant un élément capacitif (Cap1) apte à stocker les charges électriques générées.
  10. Dispositif optoélectronique (D1) selon l’une quelconque des revendications 1 à 7 dans lequel le via (V1) est rempli par un empilement comprenant un matériau diélectrique (M1) confiné entre deux matériaux électriquement conducteur (M2, M2’) de manière à former un élément capacitif (Cap1) dans le via apte à stocker les charges électriques générées.
  11. Dispositif optoélectronique (D1) selon l’une quelconque des revendications 1 ou 2 dans lequel le via (V1) est non débouchant sur la première face du premier substrat (sub1) à partir de la seconde face du premier substrat (sub1) ; le premier substrat étant réalisé par un matériau diélectrique ou semi-conducteur; le via (V1) étant conducteur.
  12. Dispositif optoélectronique (D1) selon l’une quelconque des revendications précédentes dans lequel le premier substrat (sub1) présente une structure cristalline en accord de maille avec celle du premier matériau.
  13. Dispositif optoélectronique (D1) selon l’une quelconque des revendications précédentes dans lequel le premier substrat (sub1) est opaque à des longueurs d’ondes dans le domaine du visible et/ou aux rayonnements X ou gamma.
  14. Dispositif optoélectronique (D1) selon l’une quelconque des revendications précédentes dans lequel le premier matériau est la pérovskite CsPbBr3.
  15. Capteur d’image matriciel comprenant un dispositif optoélectronique selon l’une quelconque des revendications précédentes.
FR2304290A 2023-04-27 2023-04-27 Intégration d’un dispositif sur une matrice de lecture Pending FR3148321A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR2304290A FR3148321A1 (fr) 2023-04-27 2023-04-27 Intégration d’un dispositif sur une matrice de lecture
CN202480028441.4A CN121569603A (zh) 2023-04-27 2024-04-24 器件在读出矩阵上的集成
KR1020257039788A KR20260021611A (ko) 2023-04-27 2024-04-24 판독 매트릭스 상의 디바이스의 집적
PCT/EP2024/061206 WO2024223631A1 (fr) 2023-04-27 2024-04-24 Integration d'un dispositif sur une matrice de lecture
EP24721649.2A EP4702598A1 (fr) 2023-04-27 2024-04-24 Integration d'un dispositif sur une matrice de lecture

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2304290 2023-04-27
FR2304290A FR3148321A1 (fr) 2023-04-27 2023-04-27 Intégration d’un dispositif sur une matrice de lecture

Publications (1)

Publication Number Publication Date
FR3148321A1 true FR3148321A1 (fr) 2024-11-01

Family

ID=87889947

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2304290A Pending FR3148321A1 (fr) 2023-04-27 2023-04-27 Intégration d’un dispositif sur une matrice de lecture

Country Status (5)

Country Link
EP (1) EP4702598A1 (fr)
KR (1) KR20260021611A (fr)
CN (1) CN121569603A (fr)
FR (1) FR3148321A1 (fr)
WO (1) WO2024223631A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160103234A1 (en) * 2014-10-13 2016-04-14 Samsung Electronics Co., Ltd. X-ray detectors having photoconductors including current resistance layers
US20190035831A1 (en) * 2015-10-09 2019-01-31 Shenzhen Xpectvision Technology Co., Ltd. Packaging Methods of Semiconductor X-Ray Detectors
US20190043914A1 (en) * 2016-02-16 2019-02-07 G-Ray Switzerland Sa Structures, systems and methods for electrical charge transport across bonded interfaces
EP4068363A1 (fr) * 2021-03-30 2022-10-05 Siemens Healthcare GmbH Détecteur de rayonnement avec carreaux d'absorbeur à buttes sans zones mortes

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101634252B1 (ko) * 2010-12-10 2016-07-08 삼성전자주식회사 웨이퍼 스케일의 엑스선 검출기 및 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160103234A1 (en) * 2014-10-13 2016-04-14 Samsung Electronics Co., Ltd. X-ray detectors having photoconductors including current resistance layers
US20190035831A1 (en) * 2015-10-09 2019-01-31 Shenzhen Xpectvision Technology Co., Ltd. Packaging Methods of Semiconductor X-Ray Detectors
US20190043914A1 (en) * 2016-02-16 2019-02-07 G-Ray Switzerland Sa Structures, systems and methods for electrical charge transport across bonded interfaces
EP4068363A1 (fr) * 2021-03-30 2022-10-05 Siemens Healthcare GmbH Détecteur de rayonnement avec carreaux d'absorbeur à buttes sans zones mortes

Also Published As

Publication number Publication date
CN121569603A (zh) 2026-02-24
EP4702598A1 (fr) 2026-03-04
WO2024223631A1 (fr) 2024-10-31
KR20260021611A (ko) 2026-02-13

Similar Documents

Publication Publication Date Title
Zhang et al. Sensitive deep ultraviolet photodetector and image sensor composed of inorganic lead-free Cs3Cu2I5 perovskite with wide bandgap
US8742398B2 (en) Quantum dot-fullerene junction based photodetectors
US10847669B1 (en) Photodetection element including photoelectric conversion structure and avalanche structure
US9349970B2 (en) Quantum dot-fullerene junction based photodetectors
JP5460706B2 (ja) Ｘ線検出器
JP6642769B1 (ja) グラフェンを用いた電子デバイスの製造方法
EP3087591B1 (fr) Dispersion de nanoparticules de semi-conducteur, élément de conversion photoélectrique, et dispositif de capture d'image
US10903437B2 (en) Fabrication method for fused multi-layer amorphous selenium sensor
EP3394893B1 (fr) Dispositif optoelectronique matriciel presentant une electrode superieure transparente
EP2075845A1 (fr) Dispositif de détection de rayonnements électromagnétiques et de rayonnements ionisants à couche de transfert isotrope
FR3148321A1 (fr) Intégration d’un dispositif sur une matrice de lecture
JP7620852B2 (ja) 撮像装置
WO2025261934A1 (fr) Dispositif detecteur a faible courant d'obscurite pour la detection des rayonnements ionisants
US12532595B2 (en) Photoelectric conversion element
WO2023126423A1 (fr) Detecteur photosensible matriciel et procede de realisation du detecteur photosensible
HK40019087B (en) Fabrication method for fused multi-layer amorphous selenium sensor
HK40019087A (en) Fabrication method for fused multi-layer amorphous selenium sensor

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20241101

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4