FR3148670A1 - Contact pour composant électronique - Google Patents

Contact pour composant électronique Download PDF

Info

Publication number
FR3148670A1
FR3148670A1 FR2304734A FR2304734A FR3148670A1 FR 3148670 A1 FR3148670 A1 FR 3148670A1 FR 2304734 A FR2304734 A FR 2304734A FR 2304734 A FR2304734 A FR 2304734A FR 3148670 A1 FR3148670 A1 FR 3148670A1
Authority
FR
France
Prior art keywords
layer
electronic component
orifice
region
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
FR2304734A
Other languages
English (en)
Inventor
Pascal FORNARA
Christian Rivero
Julien AMOUROUX
Antonin Chollet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
STMicroelectronics International NV
Original Assignee
STMicroelectronics International NV Switzerland
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland, STMicroelectronics International NV filed Critical STMicroelectronics International NV Switzerland
Priority to FR2304734A priority Critical patent/FR3148670A1/fr
Priority to US18/659,205 priority patent/US20240379415A1/en
Publication of FR3148670A1 publication Critical patent/FR3148670A1/fr
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Contact pour composant électronique La présente description concerne un procédé de fabrication d’un contact (250) sur une région semiconductrice (224, 226) d’un composant électronique (200), ledit procédé comprenant :- la formation d’une couche de revêtement (231) en matériau diélectrique, d’une épaisseur (E1), sur au moins une paroi latérale d’un orifice (244) traversant une région diélectrique (234) du composant électronique selon une direction longitudinale à partir d’une première surface (234A) de ladite région diélectrique et débouchant au droit de la région semiconductrice ; puis -la formation d’une couche de remplissage (238) en métal de manière à remplir l’orifice revêtu de la couche de revêtement. Figure pour l'abrégé : Fig. 2E

Description

Contact pour composant électronique
La présente description concerne de façon générale les dispositifs électroniques, et plus particulièrement des composants électroniques à base de semiconducteur.
Dans un dispositif électronique tel qu'un circuit intégré, des composants électroniques sont reliés entre eux par des liaisons électriquement conductrices et forment ainsi des circuits électroniques. En particulier, certains composants électroniques tels que des transistors, des diodes, etc., comprennent des régions semiconductrices couplées électriquement aux liaisons conductrices. Typiquement, un transistor, par exemple de type MOS, comprend de telles régions semiconductrices de drain et de source. Pour chacune de ces régions semiconductrices, le couplage électrique avec les liaisons conductrices est assuré par une prise de contact, également désignée par le terme de "contact électrique", ou de "contact", c'est-à-dire une région électriquement conductrice en contact avec la région semiconductrice.
Par exemple, le contact électrique est relié d’une part avec la région semiconductrice et d’autre part avec un premier niveau de métal d’une région d'interconnexion, connue par la personne du métier sous l'acronyme anglais "BEOL", pour Back End Of Line.
Un mode de réalisation pallie tout ou partie des inconvénients des contacts électriques connus pour composant électronique.
Un mode de réalisation pallie tout ou partie des inconvénients des procédés connus de fabrication de contacts électriques sur des régions semiconductrices de composant électronique.
Un mode de réalisation prévoit un procédé de fabrication permettant d'adapter la section, ou une dimension transversale, par exemple la diamètre, d’un ou plusieurs contacts électriques, par exemple pour une même ligne de fabrication.
Un mode de réalisation particulier prévoit un procédé de fabrication permettant de réduire la section, ou une dimension transversale, par exemple le diamètre, d’un ou plusieurs contacts électriques.
Un mode de réalisation prévoit un procédé de fabrication d’un contact sur une région semiconductrice d’un composant électronique, ledit procédé comprenant :
- la formation d’une couche de revêtement en matériau diélectrique, d’une épaisseur donnée, sur au moins une paroi latérale d’un orifice traversant une région diélectrique du composant électronique selon une direction longitudinale à partir d’une première surface de ladite région diélectrique et débouchant au droit de la région semiconductrice ; puis
-la formation d’une couche de remplissage en métal de manière à remplir l’orifice revêtu de la couche de revêtement.
Selon un mode de réalisation, l’orifice a une section donnée, par exemple fixée, et l’épaisseur est déterminée pour adapter la section utile du contact par réduction de la section de l’orifice.
Selon un mode de réalisation, l’orifice a une forme de cylindre circulaire d’un premier diamètre donné, par exemple fixé, le contact a une forme de cylindre circulaire d’un deuxième diamètre inférieur au premier diamètre, et l’épaisseur est déterminée pour adapter le deuxième diamètre en réduisant le premier diamètre d’au moins deux fois ladite épaisseur.
Selon un mode de réalisation, la formation de la couche de revêtement comprend :
- le dépôt d’une couche en matériau diélectrique à partir de la première surface de la région diélectrique au moins sur les parois latérales et au fond de l’orifice ; et
- la suppression par gravure d’une portion de la couche en matériau diélectrique localisée au fond de l’orifice.
Selon un mode de réalisation, la suppression par gravure comprend également la suppression d’une portion de la couche en matériau diélectrique localisée sur la première surface de la région diélectrique.
Selon un mode de réalisation, la gravure est une gravure plasma anisotrope, adaptée à graver la couche en matériau diélectrique préférentiellement dans la direction longitudinale.
Selon un mode de réalisation, le procédé comprend en outre la formation d’une couche de barrière de diffusion au fond de l’orifice et latéralement dans ledit orifice sur la couche de revêtement, la formation de la couche barrière de diffusion étant réalisée après la formation de la couche de revêtement et avant la formation de la couche de remplissage.
Selon un mode de réalisation, la formation de la couche de remplissage en métal comprend :
- le dépôt d’une couche en métal à partir de la première surface de la région diélectrique ; puis
- le retrait d’une portion de la couche en métal s’étendant au-dessus des orifices et de la première surface de la région diélectrique, de manière à faire affleurer le contact à ladite première surface.
Selon un mode de réalisation, le retrait comprend un aplanissement, par exemple, un polissage mécano-chimique.
Un mode de réalisation prévoit un composant électronique comprenant au moins un contact sur une région semiconductrice dudit composant électronique, chaque contact étant positionné dans un orifice traversant une région diélectrique du composant électronique selon une direction longitudinale à partir d’une première surface de ladite région diélectrique et débouchant au droit de la région semiconductrice, ledit contact comprenant une couche de revêtement en matériau diélectrique, d’une épaisseur donnée, s’étendant le long d’au moins une paroi latérale de l’orifice et une couche de remplissage en métal dans l’orifice revêtu de la couche de revêtement.
Selon un mode de réalisation, le composant électronique comprend en outre une couche de barrière de diffusion au fond de l’orifice et latéralement dans ledit orifice entre la couche de revêtement et la couche de remplissage.
Selon un mode de réalisation, le composant électronique comprend en outre une cavité de gaz, par exemple une cavité d’air, traversant une région d’interconnexion du composant électronique et la région diélectrique, par exemple à proximité du contact.
Selon un mode de réalisation :
- le matériau diélectrique de la couche de revêtement, ou de la couche en matériau diélectrique, est choisi parmi un ou plusieurs matériaux parmi : un nitrure de silicium, un oxyde de silicium, un matériau à faible constante diélectrique, tel qu’un oxycarbure de silicium, un oxycarbonitrure de silicium, ou un carbonitrure de silicium ; et/ou
- le métal de la couche de remplissage, ou de la couche en métal, est choisi parmi le tungstène ou le cuivre.
Selon un mode de réalisation, l’épaisseur de la couche de revêtement est supérieure ou égale à 20 nm, par exemple supérieure ou égale à 50 nm.
Selon un mode de réalisation, le composant électronique comprend au moins un transistor MOS disposé dans et sur un substrat, la région semiconductrice étant une région de drain, une région de source, voire une région de grille dudit transistor.
Selon un mode de réalisation, le composant électronique comprend une couche d’interface de siliciure adaptée à former une interface entre la région semiconductrice et le contact.
Un mode de réalisation prévoit un dispositif électronique comprenant au moins un composant électronique tel que décrit ci-dessus.
Selon un mode de réalisation, le dispositif électronique est un commutateur de signaux radiofréquences.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la , la , la , la , la et la sont des vues en coupe représentant des structures obtenues à l’issue d’étapes d’un exemple de procédé de fabrication de contact électrique pour composant électronique ;
la , la , la , la et la sont des vues en coupe représentant des structures obtenues à l’issue d’étapes d’un procédé de fabrication de contact électrique pour composant électronique selon un mode de réalisation ;
la et la sont des vues en coupe représentant des contacts de composant électronique selon des modes de réalisation ; et
la et la sont des vues en coupe représentant schématiquement des exemples de composants électroniques auxquels s'appliquent les modes de réalisation.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les étapes de fabrication et les détails des éléments des composants électroniques, autres que les contacts concernés par les modes de réalisation, par exemple les régions de drain, de source, de canal, et de grille pour un transistor MOS, ne sont pas détaillés, étant réalisables avec les procédés usuels de fabrication de composants électroniques. En outre, les étapes de fabrication et les détails des régions d’interconnexion ne sont pas détaillés, étant réalisables avec les procédés usuels de fabrication de composants électroniques.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures ou à un composant électronique dans une position normale d'utilisation.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
Dans la description qui suit, lorsqu’on fait référence à un contact, il faut comprendre un contact électrique pour un composant électronique.
Dans la description qui suit, lorsqu’on fait référence à la direction longitudinale d’un contact ou d’un orifice, il faut comprendre la direction selon laquelle le contact ou l’orifice traverse une région diélectrique pour relier une région semiconductrice de composant électronique, ou, dit autrement, la direction correspondant à la profondeur du contact ou de l’orifice dans la région diélectrique. Une paroi latérale d’un orifice correspond à une paroi s’étendant dans la direction longitudinale. Une direction transversale correspond à une direction dans un plan transversal à cette direction longitudinale. Un plan transversal peut correspondre au plan d’une section du contact ou de l’orifice. Une dimension transversale correspond à une dimension prise dans une direction transversale. Selon un exemple, une dimension transversale est un diamètre, sans que cela soit limitatif.
Dans la description qui suit, le diamètre utile d’un contact électrique désigne le diamètre de métal de ce contact. Plus largement, une dimension transversale utile d’un contact électrique désigne la dimension de métal de ce contact dans la direction transversale considérée. Dit autrement, la section utile d’un contact électrique désigne la section de métal de ce contact.
La , la , la , la , la et la sont des vues en coupe représentant des structures obtenues à l’issue d’étapes d’un exemple de procédé de fabrication d’un contact électrique 150 pour composant électronique 100.
La direction longitudinale correspond sensiblement, dans les structures représentées, à une direction perpendiculaire au substrat.
La représente une structure de départ dans laquelle le composant électronique comporte deux transistors MOS 110. Chaque transistor 110 est formé dans, et sur, un substrat 120. Le substrat 120 est un semiconducteur, de préférence en silicium.
Chaque transistor 110 comprend une région de grille 112 recouvrant une région de formation de canal, ou canal, 122 dans le substrat 120. La région de formation de canal 122 est située entre deux régions semiconductrices dopées du substrat 120, formant respectivement la région de drain 124 et la région de source 126 du transistor 110, ou la région de source 124 et la région de drain 126 du transistor 110. La région de grille 112 est généralement en polysilicium, ou silicium polycristallin. La région de grille 112 est isolée du canal 122 par une couche d'oxyde de grille 114, et flanquée par une région latérale isolante, ou espaceur, 116.
Les contacts électriques 150, représentés en , permettent de coupler ces régions semiconductrices 124, 126 à une région d'interconnexion (non représentée dans les figures 1A à 1F).
On peut prévoir de former une couche de siliciure de métal, ou couche de siliciure, 132 à l'interface entre la région semiconductrice 122, 124 et le contact 150. Une telle couche de siliciure permet de réduire fortement la valeur de la résistance électrique d'accès du contact, c’est-à-dire la résistance entre la région semiconductrice et le contact. Dans l'exemple illustré en , les régions de drain, de source, et de grille, sont surmontées chacune par une couche en siliciure de métal 132.
Par exemple, pour former une couche de siliciure de métal 132, on peut, après recuit de la région semiconductrice concernée, protéger avec un masque spécifique les régions qui ne doivent pas être siliciurées, effectuer un dépôt d'une bicouche cobalt/nitrure de titane (Co/TiN), puis procéder à un premier traitement thermique rapide, typiquement à environ 530°C pendant quelques secondes, de façon à former du mono-siliciure de cobalt (CoSi), ensuite retirer la bicouche Co/TiN, et procéder à un recuit de densification, typiquement à environ 800°C pendant quelques secondes, ce qui conduit à transformer le CoSi en di-siliciure de cobalt (CoSi2) formant la couche de siliciure 132 sur la région semiconductrice.
En outre, comme illustré en , une couche d’arrêt de gravure 133, typiquement en un nitrure de silicium (Si3N4), peut être déposée au-dessus des régions de drain, de source et de grille, en particulier être formée sur les couches de siliciure 132. La couche d’arrêt de gravure 133 peut être utilisée comme couche d’arrêt lors de la fabrication des contacts 150.
Ensuite, comme illustré en , on peut former sur la couche d’arrêt de gravure 133 une région en un matériau diélectrique 134 (région diélectrique), par exemple un matériau diélectrique connu par la personne du métier sous l'acronyme anglais "PMD", pour Pre Metal Dielectrique. Selon un exemple, le PMD est du dioxyde de silicium (SiO2) plus ou moins dopé.
Ensuite, comme illustré en , on forme un masque de gravure 142 sur la région diélectrique 134, par exemple en utilisant une technique de photolithographie, le masque de gravure comprenant des ouvertures à l’emplacement des futurs contacts électriques.
La représente une structure obtenue à l’issue de la gravure d’orifices 144 dans la région diélectrique 134 à travers le masque de gravure 142.
De préférence, chaque orifice 144 traverse la couche d’arrêt 133 et s’arrête à la couche de siliciure 132.
Par exemple, chaque orifice 144 est sensiblement cylindrique et présente un diamètre D0 (premier diamètre).
La représente une structure obtenue à l’issue de la suppression du masque de gravure 142.
La représente une structure obtenue à l’issue du dépôt d’une couche de barrière de diffusion 136, par exemple une bicouche titane/nitrure de titane (Ti/TiN), sur la structure de la . La couche de Ti peut former une couche d’accroche et la couche de TiN peut former la couche barrière de diffusion.
La couche de barrière de diffusion 136 recouvre ainsi la région diélectrique 134 gravée, les parois latérales de chaque orifice 144 et la couche de siliciure 132 au fond de chaque orifice 144.
Ce dépôt de couche/bicouche peut, par exemple, être réalisé en utilisant une technique de dépôt chimique en phase vapeur, connue sous l’acronyme anglais "CVD" (Chemical Vapor Deposition), ou une technique de dépôt physique en phase vapeur, connue sous l’acronyme anglais "PVD" (Physical Vapor Deposition), ou encore une technique de dépôt de couches atomiques, connue sous l’acronyme anglais "ALD" (Atomic Layer Deposition).
La représente une structure obtenue à l’issue du dépôt d’une couche en métal 137, par exemple en tungstène (W), sur la couche de barrière de diffusion 136. La couche en métal 137 vient notamment remplir les orifices 144.
La représente une structure obtenue à l’issue d’une étape de retrait de portions de la couche de barrière de diffusion 136 et de la couche en métal 137 s’étendant au-dessus des orifices 144 et au-dessus de la surface supérieure 134A de la région diélectrique 134, de manière à former dans chaque orifice une couche de remplissage 138 en métal, et ainsi des contacts métalliques 150, affleurant la surface supérieure 134A de la région diélectrique 134. Cette étape de retrait, ou d’aplanissement, également désignée sous le terme de "planarisation", peut s'effectuer de façon classique par polissage mécano-chimique, connu sous l’acronyme anglais "CMP", pour Chemical Mechanical Polishing.
On obtient ainsi un composant électronique 100 qui comprend des contacts électriques 150 couplés à des régions de drain 124 et de source 126 des transistors MOS 110, par l’intermédiaire d’une couche de siliciure 132.
Par exemple, le diamètre utile D1 de chaque contact électrique 150 est d’environ 200 nm.
Du fait de l’épaisseur de la couche barrière de diffusion 136, le diamètre utile D1 de chaque contact électrique 150 est inférieur au diamètre D0 de chaque orifice 144.
L’épaisseur de la couche barrière de diffusion 136 peut dépendre du diamètre D0 de l’orifice 144. Par exemple, le diamètre D0 de chaque orifice 144 peut être calibré à environ 260 nm, pour un diamètre utile D1 de contact d’environ 200 nm, et la couche barrière de diffusion 136 peut présenter une épaisseur moyenne d’environ 30 nm. Par exemple, la couche barrière de diffusion 136 comprend une couche de Ti d’épaisseur moyenne égale à environ 25 nm, et une couche de TiN d’épaisseur moyenne égale à environ 5 nm ou 6 nm.
Par exemple, si le dépôt de la couche de barrière de diffusion 136 est un dépôt ALD, l’épaisseur de la couche de barrière de diffusion peut être sensiblement uniforme, et elle peut être inférieure à 30 nm. Si le dépôt de la couche de barrière de diffusion 136 est un dépôt CVD ou PVD, l’épaisseur de la couche de barrière de diffusion peut être plus grande au-dessus de la région diélectrique 134 gravée, que sur les parois latérales et au fond de l’orifice 144.
Du fait des contraintes de procédé de fabrication, et notamment des contraintes de coût, le diamètre D0 des orifices est généralement fixé. Par exemple, les orifices sont fabriqués lors d’une même étape de photolithographie et de gravure d’une ligne de fabrication. En outre, l’épaisseur de la couche barrière de diffusion est généralement également fixée, par exemple du fait des techniques de dépôt mises en œuvre. Ainsi, il n’est généralement pas simple de modifier le diamètre utile des contacts métalliques, en particulier sans modifier l’étape de photolithographie et de gravure dans une ligne de fabrication. Par exemple, modifier le diamètre des orifices peut nécessiter de changer de technique et/ou de paramètres de photolithographie (par exemple de changer d’équipement, de masque de gravure, et/ou de résine photosensible), et/ou de changer de technique et/ou de paramètres de gravure (par exemple de changer d’équipement de gravure) ce qui peut induire des coûts supplémentaires, voire une perte de temps lors de ces changements. On peut parler de noeud technologique plus avancé, qui peut impliquer la nécessité de disposer d’équipements plus performants, généralement plus chers.
Les inventeurs proposent un contact sur une région semiconductrice de composant électronique et un procédé de fabrication d’un tel contact permettant de répondre aux besoins d'amélioration décrits précédemment, et de pallier tout ou partie des inconvénients des contacts décrits précédemment. En particulier, les inventeurs proposent un contact et un procédé de fabrication d’un tel contact permettant d'adapter la section, ou une dimension transversale, par exemple le diamètre, d’un ou plusieurs contacts, par exemple dans une même ligne de fabrication.
Des modes de réalisation de contacts vont être décrits ci-après. Les modes de réalisation décrits sont non limitatifs et diverses variantes apparaîtront à la personne du métier à partir des indications de la présente description.
La , la , la , la et la sont des vues en coupe représentant des structures obtenues à l’issue d’étapes d’un procédé de fabrication d’un contact électrique 250 pour composant électronique 200 selon un mode de réalisation.
La structure de départ du procédé de fabrication décrit est une structure issue d’un procédé de fabrication d’orifices traversant une région diélectrique, de manière à définir l’emplacement de futurs contacts sur des régions semiconductrices, par exemple avec formation préalable d’une couche de siliciure sur les régions semiconductrices. Dans les modes de réalisation représentés, les contacts sont des contacts électriques pour transistors MOS 210, tel que les transistors MOS 110 décrits en relation avec la , les régions semiconductrices étant des régions de drain ou source 224, de source ou drain 226, voire de grille 212 des transistors MOS. La région de formation de canal 222 est localisée entre les régions de drain et de source.
Par exemple, la structure de départ peut être une structure issue d’un procédé similaire à celui décrit en relation avec les figures 1A, 1B et 1C, jusqu’à l’étape, incluse, de gravure des orifices 244 dans une région diélectrique 234. Les orifices 244 débouchent sur une couche de siliciure 232 recouvrant les régions semiconductrices 224, 226.
Dans les modes de réalisation représentés, la direction longitudinale des orifices et des contacts correspond sensiblement à la verticale, sans que cela ne soit limitatif.
La représente une structure obtenue à l’issue du dépôt d’une couche en matériau diélectrique 235 (couche diélectrique) sur la structure de départ.
Le matériau diélectrique de la couche diélectrique 235 peut être un nitrure de silicium (Si3N4), un oxyde de silicium (SiO2), ou un matériau à faible constante diélectrique ("low-K", pour "low-K material" en anglais), c’est-à-dire un matériau à constante diélectrique plus petite que celle du SiO2, par exemple un oxycarbure de silicium (SiCO), un oxycarbonitrure de silicium (SiOCN) ou un carbonitrure de silicium (SiCN).
Ce dépôt, qui peut être désigné par "dépôt conforme", peut être réalisé en utilisant une technique CVD ou une technique PVD.
La couche diélectrique 235 recouvre ainsi la surface supérieure 234A (première surface) de la région diélectrique 234 gravée, les parois latérales de chaque orifice 244 et la couche de siliciure 232 au fond de chaque orifice 244.
La représente une structure obtenue à l’issue de la suppression par gravure de la portion de la couche diélectrique 235 qui recouvre la couche de siliciure 232 au fond de chaque orifice 244, et de la portion de la couche diélectrique 235 qui recouvre la surface supérieure 234A de la région diélectrique 234 gravée, pour laisser au moins la portion de couche diélectrique qui recouvre les parois latérales de chaque orifice 244, et former ainsi une couche de revêtement 231 en matériau diélectrique sur lesdites parois latérales.
De préférence, la portion de la couche diélectrique 235 qui recouvre la couche de siliciure 232 au fond de chaque orifice 244 est gravée jusqu’à la couche de siliciure 232.
En variante, la portion de la couche diélectrique 235 qui recouvre la surface supérieure 234A de la région diélectrique 234 n’est pas gravée lors de cette gravure.
La gravure est de préférence une gravure du type plasma la plus anisotrope possible, de manière à graver la couche diélectrique 235 préférentiellement dans la direction longitudinale, et éviter de graver les portions de la couche diélectrique 235 qui recouvrent les parois latérales de chaque orifice 244. A titre d’exemple, le plasma comprend du tétrafluorure de carbone (CF4) ou du trifluorométhane (CHF3). Par exemple, la gravure est une gravure à durée fixe, la durée étant déterminée pour graver l’épaisseur de la couche diélectrique 235. En variante, selon l’équipement de gravure utilisé, celui-ci peut être adapté à détecter la fin de l’attaque par gravure.
La représente une structure obtenue à l’issue du dépôt d’une couche de barrière de diffusion 236, par exemple une bicouche titane/nitrure de titane (Ti/TiN), sur la structure de la . La couche de Ti peut former une couche d’accroche et la couche de TiN peut former la couche barrière de diffusion.
A titre d’exemple, la couche de barrière de diffusion 236 présente une épaisseur moyenne d’environ 30 nm. Par exemple, la couche barrière de diffusion 236 comprend une couche de Ti d’épaisseur moyenne égale à environ 25 nm, et une couche de TiN d’épaisseur moyenne égale à environ 5 ou 6 nm.
L’épaisseur de la couche barrière de diffusion 236 peut dépendre du diamètre D0 de l’orifice 244.
Alternativement à une bicouche Ti/TiN, il peut s’agir d’une seule couche de TiN formant barrière de diffusion, d’une bicouche tantale/nitrure de tantale (Ta/TaN), ou toute autre couche ou multicouche adaptée à former une barrière de diffusion.
Ce dépôt de couche/bicouche peut, par exemple, être réalisé en utilisant une technique CVD, ou une technique PVD, ou encore une technique ALD.
La couche de barrière de diffusion 236 recouvre ainsi la surface supérieure 234A de la région diélectrique 234 gravée, les parois latérales de chaque orifice 244 recouvertes de la couche de revêtement 231 et la couche de siliciure 232 au fond de chaque orifice 244.
La représente une structure obtenue à l’issue du dépôt d’une couche en métal 237, par exemple en tungstène (W), sur la structure de la . La couche en métal 237 vient notamment remplir les orifices 244. Alternativement au tungstène, le métal peut être, par exemple, du cuivre (Cu).
Cette étape de dépôt peut, par exemple, être réalisée en utilisant une technique CVD ou une technique ALD.
La représente une structure obtenue à l’issue d’une étape de retrait de portions de la couche de barrière de diffusion 236 et de la couche en métal 237 s’étendant au-dessus des orifices 244 et au-dessus de la surface supérieure 234A de la région diélectrique 234, de manière à former dans chaque orifice une couche de remplissage 238 en métal, et ainsi des contacts métalliques 250, affleurant la surface supérieure 234A de la région diélectrique 234. Cette étape de retrait, ou de planarisation, peut s'effectuer de façon classique par polissage mécano-chimique CMP.
On obtient ainsi un composant électronique 200 qui comprend des contacts électriques 250 couplés aux régions de drain 224 et de source 226 des transistors MOS 210, par l’intermédiaire d’une couche de siliciure 232.
En outre, à diamètre D0 (premier diamètre) d’orifice 244 égal, et à épaisseur de couche de barrière de diffusion 236 égale, le diamètre utile D2 (deuxième diamètre) des contacts 250 est réduit par rapport au diamètre utile D1 des contacts 150 du composant électronique de la . En d’autres termes, à diamètre D0 d’orifice égal, et à épaisseur de couche de barrière de diffusion égale, l’ajout d’une couche de revêtement 231 en matériau diélectrique sur les parois latérales de chaque orifice 244 permet de réduire le diamètre utile D2 de chaque contact 250.
Plus généralement, en ajustant l’épaisseur E1 de la couche de revêtement 231 déposée sur les parois latérales d’un orifice 244, on peut adapter le diamètre utile D2 d’un contact 250, et ce, sans avoir à modifier le diamètre D0 de l’orifice, par exemple, sans avoir à modifier les étapes de photolithographie et de gravure pour former les orifices. Les figures 3A et 3B illustrent ci-après des exemples de cet ajustement.
Les figures 3A et 3B sont des vues en coupe représentant schématiquement des contacts 250 de composants électroniques selon des modes de réalisation.
Les contacts 250 des figures 3A et 3B sont similaires entre eux, et à ceux de la , seules les épaisseurs E1 de la couche de revêtement 231 déposée sur les parois latérales de l’orifice 244 changent entre les figures 3A et 3B, faisant ainsi varier le diamètre utile D2 du contact 250. Par exemple, le diamètre D0 de chaque orifice 244 est d’environ 250 nm.
Selon un exemple, en , l’épaisseur E1 de la couche de revêtement 231 est égale à environ 20 nm, et le diamètre utile D2 du contact 250 est égale à environ 160 nm.
Selon un autre exemple, en , l’épaisseur E1 de la couche de revêtement 231 est égale à environ 50 nm, et le diamètre utile D2 du contact 250 est égale à environ 100 nm.
Un avantage des modes de réalisation est qu’ils permettent de réduire la section utile d’un contact, par exemple le diamètre utile du contact, sans avoir à modifier de manière importante le procédé de fabrication, par exemple sans avoir à changer de ligne de fabrication. Réduire la section utile d’un contact, par exemple le diamètre utile du contact, permet de réduire la capacité parasite due à la présence du contact, et ainsi, de réduire la capacité hors tension, connue sous la dénomination "Coff", du composant électronique relié au contact.
Un autre avantage à réduire la section utile d’un contact, par exemple le diamètre utile du contact, est que cela peut permettre d’augmenter la distance du contact avec une autre région semiconductrice du composant électronique, par exemple une région de grille d’un transistor, et ainsi améliorer l’isolation du contact avec cette autre région semiconductrice.
Un autre avantage à réduire la section utile d’un contact, par exemple le diamètre utile du contact, en ajoutant une couche diélectrique sur les parois latérales de l’orifice est que cela permet d’isoler les contacts adjacents entre eux, et peut permettre de rapprocher les contacts entre eux, et, en conséquence de pouvoir former davantage de contacts pour une même surface.
Une autre utilité à réduire la section utile d’un contact, par exemple le diamètre utile du contact, est de pouvoir contrôler la résistance R(Ω) du contact, en agissant sur ladite section utile S(m2), du fait de la formule :
, où ρ(Ωm) est la résistivité du contact, et l(m) est la longueur du contact en mètre.
En outre, la présence de la couche diélectrique sur les parois latérales de l’orifice permet de former une couche protectrice du contact formé dans cet orifice, ce qui peut être avantageux, par exemple lorsqu’une étape de gravure est réalisée à proximité du contact. Ceci est illustré ci-après en relation avec les figures 4A et 4B.
Les modes de réalisation peuvent trouver des applications pour des composants électroniques utilisés dans des applications de communication RF (radiofréquence), par exemple pour des technologies de commutation de signaux RF (RF switch). En particulier pour les RF switch, il est avantageux de disposer de la couche diélectrique comme couche protectrice, afin de protéger des structures conductrices de possibles futures gravures, par exemple lors d’ajout de cavités d’air entre les contacts, ou dans le cas du rapprochement des contacts visant à diminuer l’empreinte surfacique des composants électroniques.
La et la sont des vues en coupe représentant schématiquement des exemples de composants électroniques 400A, 400B auxquels s'appliquent les modes de réalisation.
Le composant électronique 400A de la comprend, similairement au composant électronique 200 de la , un transistor MOS 210 et des contacts électriques 250 couplés à des régions semiconductrices de drain ou source 224 et de source ou drain 226 du transistor MOS 210 par l’intermédiaire d’une couche de siliciure 232.
Similairement au composant électronique 200 de la , le transistor MOS 210 est surmonté par une région diélectrique 234 dans laquelle les contacts 250 sont localisés. Les contacts 250 débouchent sur la couche de siliciure 232 recouvrant les régions semiconductrices 224, 226. Une couche de revêtement 231 est positionnée sur les parois latérales à l’intérieur de chaque contact 250. Une couche de barrière de diffusion 236 recouvre la couche de revêtement 231 et la couche de siliciure 232.
Dans la , a été représenté un premier niveau de métal 410A d’une région d'interconnexion, le premier niveau de métal 410A comprenant des plots métalliques 412A en cuivre (Cu), chaque plot métallique étant relié à un contact 250. Les plots métalliques 412A sont isolés par un matériau diélectrique 414, par exemple un oxyde de silicium contenant du carbone (SiOC), un phosphure de silicium connu sous l'abréviation anglaise "PSG" (Phospho-Silicon Glass), ou un borophosphure de silicium, connu sous l’abréviation anglaise "BPSG" (Borophospho-Silicon Glass). Une couche d’arrêt de gravure 416, par exemple un nitrure de carbone et silicium (SiCN), peut être prévue avant de former le premier niveau de métal, en prévision de la gravure (du métal ou du diélectrique selon le procédé mis en œuvre) pour former le premier niveau de métal 410A dans le matériau diélectrique 414 de la région d’interconnexion.
Le composant électronique 400A de la se distingue du composant électronique 200 de la principalement en ce que la région diélectrique 234, ainsi que le matériau diélectrique 414 du premier niveau de métal 410A, sont traversés par une cavité de gaz 420, par exemple une cavité d’air, connue sous la dénomination "air gap" en anglais, sensiblement centrée au-dessus du transistor 210. Une telle cavité vise à réduire l’effet capacitif du composant électronique, en particulier pour l’application RF switch. Par exemple, la cavité de gaz 420 comprend un liner oxyde 422, par exemple en SiO2, enfermant un volume de gaz sous vide 424.
La cavité de gaz 420 peut être formée en utilisant une gravure chimique isotrope de la région diélectrique 234, ainsi que du matériau diélectrique 414. Lors de cette gravure, la couche de revêtement 231, qui est par exemple en nitrure de silicium, permet avantageusement de stopper la gravure par sélectivité, afin de protéger le contact 250.
Le composant électronique 400B de la se distingue du composant électronique 400A de la principalement en ce que le premier niveau de métal 410B de la région d'interconnexion comprend des plots métalliques 412B en aluminium (Al), au lieu du cuivre, et en ce qu’il ne comprend pas de couche d’arrêt de gravure.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, dans les modes de réalisation décrits, le contact est un contact électrique pour transistor de type MOS, et est formé sur une région semiconductrice surmontée d’une couche d’interface de siliciure (région siliciurée). La région semiconductrice est, par exemple, une région de source, ou une région de drain, voire une région de grille. Ceci n'est pas limitatif, les modes de réalisation décrits pouvant s'appliquer à tout composant électronique, par exemple tout type de transistor ou tout type de diode, comprenant une région semiconductrice destinée à être reliée électriquement à une liaison électriquement conductrice par l'intermédiaire d'un contact, la région semiconductrice étant siliciurée ou non siliciurée. En outre, dans les modes de réalisation décrits, les contacts présentent une forme de cylindre circulaire droit, c’est-à-dire une section circulaire. Ceci n’est pas limitatif, les modes de réalisation décrits pouvant s'appliquer à des contacts présentant d’autres formes, par exemple une forme de cylindre non nécessairement circulaire et/ou droit, ou une forme parallélépipédique, les modes de réalisation permettant d’adapter au moins une dimension transversale du contact.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (18)

  1. Procédé de fabrication d’un contact (250) sur une région semiconductrice (224, 226) d’un composant électronique (200 ; 400A ; 400B), ledit procédé comprenant :
    - la formation d’une couche de revêtement (231) en matériau diélectrique, d’une épaisseur (E1) donnée, sur au moins une paroi latérale d’un orifice (244) traversant une région diélectrique (234) du composant électronique selon une direction longitudinale à partir d’une première surface (234A) de ladite région diélectrique et débouchant au droit de la région semiconductrice ; puis
    -la formation d’une couche de remplissage (238) en métal de manière à remplir l’orifice revêtu de la couche de revêtement.
  2. Procédé selon la revendication 1, dans lequel l’orifice (244) a une section donnée, par exemple fixée, et l’épaisseur (E1) est déterminée pour adapter la section utile du contact (250) par réduction de la section de l’orifice.
  3. Procédé selon la revendication 1 ou 2, dans lequel l’orifice (244) a une forme de cylindre circulaire d’un premier diamètre (D0) donné, par exemple fixé, le contact (250) a une forme de cylindre circulaire d’un deuxième diamètre (D1) inférieur au premier diamètre, et l’épaisseur (E1) est déterminée pour adapter le deuxième diamètre en réduisant le premier diamètre d’au moins deux fois ladite épaisseur.
  4. Procédé selon l’une quelconque des revendications 1 à 3, dans lequel la formation de la couche de revêtement (231) comprend :
    - le dépôt d’une couche en matériau diélectrique (235) à partir de la première surface (234A) de la région diélectrique (234) au moins sur les parois latérales et au fond de l’orifice (244) ; et
    - la suppression par gravure d’une portion de la couche en matériau diélectrique localisée au fond de l’orifice.
  5. Procédé selon la revendication 4, dans lequel la suppression par gravure comprend également la suppression d’une portion de la couche en matériau diélectrique (235) localisée sur la première surface (234A) de la région diélectrique (234).
  6. Procédé selon la revendication 4 ou 5, dans lequel la gravure est une gravure plasma anisotrope, adaptée à graver la couche en matériau diélectrique (235) préférentiellement dans la direction longitudinale.
  7. Procédé selon l’une quelconque des revendications 1 à 6, comprenant en outre la formation d’une couche de barrière de diffusion (236) au fond de l’orifice (244) et latéralement dans ledit orifice sur la couche de revêtement, la formation de la couche barrière de diffusion étant réalisée après la formation de la couche de revêtement (231) et avant la formation de la couche de remplissage (238).
  8. Procédé selon l’une quelconque des revendications 1 à 7, dans lequel la formation de la couche de remplissage (238) en métal comprend :
    - le dépôt d’une couche en métal (237) à partir de la première surface (234A) de la région diélectrique (234) ; puis
    - le retrait d’une portion de la couche en métal s’étendant au-dessus des orifices (244) et de la première surface (234A) de la région diélectrique (234), de manière à faire affleurer le contact (250) à ladite première surface.
  9. Procédé selon la revendication 8, dans lequel le retrait comprend un aplanissement, par exemple, un polissage mécano-chimique.
  10. Composant électronique (200 ; 400A ; 400B) comprenant au moins un contact (250) sur une région semiconductrice (224, 226) dudit composant électronique, chaque contact étant positionné dans un orifice (244) traversant une région diélectrique (234) du composant électronique selon une direction longitudinale à partir d’une première surface (234A) de ladite région diélectrique et débouchant au droit de la région semiconductrice, ledit contact comprenant une couche de revêtement (231) en matériau diélectrique, d’une épaisseur donnée (E1), s’étendant le long d’au moins une paroi latérale de l’orifice et une couche de remplissage (238) en métal dans l’orifice revêtu de la couche de revêtement.
  11. Composant électronique (200 ; 400A ; 400B) selon la revendication 10, comprenant en outre une couche de barrière de diffusion (236) au fond de l’orifice (244) et latéralement dans ledit orifice entre la couche de revêtement (231) et la couche de remplissage (238).
  12. Composant électronique (400A ; 400B) selon la revendication 10 ou 11, comprenant en outre une cavité de gaz (420), par exemple une cavité d’air, traversant une région d’interconnexion du composant électronique et la région diélectrique (234), par exemple à proximité du contact (250).
  13. Composant électronique selon l’une quelconque des revendications 10 à 12, dans lequel :
    - le matériau diélectrique de la couche de revêtement (231), ou de la couche en matériau diélectrique (235), est choisi parmi un ou plusieurs matériaux parmi : un nitrure de silicium, un oxyde de silicium, un matériau à faible constante diélectrique, tel qu’un oxycarbure de silicium, un oxycarbonitrure de silicium, ou un carbonitrure de silicium ; et/ou
    - le métal de la couche de remplissage (238), ou de la couche en métal (237), est choisi parmi le tungstène ou le cuivre.
  14. Composant électronique selon l’une quelconque des revendications 10 à 13, dans lequel l’épaisseur (E1) de la couche de revêtement (231) est supérieure ou égale à 20 nm, par exemple supérieure ou égale à 50 nm.
  15. Composant électronique selon l’une quelconque des revendications 10 à 14, dans lequel le composant électronique comprend au moins un transistor MOS (210) disposé dans et sur un substrat (220), la région semiconductrice étant une région de drain (224), une région de source (226), voire une région de grille (212) dudit transistor.
  16. Composant électronique selon l’une quelconque des revendications 10 à 15, dans lequel le composant électronique comprend une couche d’interface de siliciure (232) adaptée à former une interface entre la région semiconductrice (224, 226) et le contact (250).
  17. Dispositif électronique comprenant au moins un composant électronique selon l’une quelconque des revendications 10 à 16.
  18. Dispositif électronique selon la revendication 17, ledit dispositif électronique étant un commutateur de signaux radiofréquences.
FR2304734A 2023-05-12 2023-05-12 Contact pour composant électronique Ceased FR3148670A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2304734A FR3148670A1 (fr) 2023-05-12 2023-05-12 Contact pour composant électronique
US18/659,205 US20240379415A1 (en) 2023-05-12 2024-05-09 Contact for electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2304734A FR3148670A1 (fr) 2023-05-12 2023-05-12 Contact pour composant électronique
FR2304734 2023-05-12

Publications (1)

Publication Number Publication Date
FR3148670A1 true FR3148670A1 (fr) 2024-11-15

Family

ID=90571617

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2304734A Ceased FR3148670A1 (fr) 2023-05-12 2023-05-12 Contact pour composant électronique

Country Status (2)

Country Link
US (1) US20240379415A1 (fr)
FR (1) FR3148670A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170069726A1 (en) * 2015-09-04 2017-03-09 SK Hynix Inc. Semiconductor structure and method for manufacturing the same
US20170345706A1 (en) * 2016-05-31 2017-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20200161450A1 (en) * 2018-11-20 2020-05-21 Nanya Technology Corporation Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170069726A1 (en) * 2015-09-04 2017-03-09 SK Hynix Inc. Semiconductor structure and method for manufacturing the same
US20170345706A1 (en) * 2016-05-31 2017-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20200161450A1 (en) * 2018-11-20 2020-05-21 Nanya Technology Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20240379415A1 (en) 2024-11-14

Similar Documents

Publication Publication Date Title
JP3887282B2 (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
US7541276B2 (en) Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
US8822331B2 (en) Anchored damascene structures
US6910907B2 (en) Contact for use in an integrated circuit and a method of manufacture therefor
US20080299763A1 (en) Method for fabricating semiconductor device
US7436009B2 (en) Via structures and trench structures and dual damascene structures
JP2003168738A (ja) 半導体素子及びその製造方法
US6140231A (en) Robust diffusion barrier for Cu metallization
FR2764734A1 (fr) Procede de formation de plots de contact d'un dispositif a semiconducteur
EP1243024A1 (fr) Structure d'interconnexions dont l'isolant inclut des cavites
EP0892442B1 (fr) Procédé de fabrication d'une capacité métal-métal au sein d'un circuit intégré, et circuit intégré correspondant
US20130168867A1 (en) Method for forming metal line in semiconductor device
US20040036098A1 (en) Semiconductor device including a capacitor
FR3148670A1 (fr) Contact pour composant électronique
EP0951067B1 (fr) Circuit intégré avec couche d'arrêt et procédé de fabrication associé
US7679192B2 (en) Semiconductor device including cover layer
EP0975018A1 (fr) Procédé de formation d'une capacité sur un circuit intégré
US20070042588A1 (en) Single damascene with disposable stencil and method therefore
US8664110B2 (en) Method for forming semiconductor device
KR100954685B1 (ko) 반도체 소자의 금속배선 형성 방법
JPH098138A (ja) 半導体装置及びその製造方法
FR3132789A1 (fr) Contact pour composant électronique
US7901976B1 (en) Method of forming borderless contacts
FR3161505A1 (fr) Dispositif électronique et procédé de fabrication d’un dispositif électronique
US6610603B2 (en) Method of manufacturing a capacitor

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20241115

RX Complete rejection

Effective date: 20250507