FR3165103A1 - Procédé de collage covalent par diffusion atomique pour former une interface de collage conductrice - Google Patents

Procédé de collage covalent par diffusion atomique pour former une interface de collage conductrice

Info

Publication number
FR3165103A1
FR3165103A1 FR2408247A FR2408247A FR3165103A1 FR 3165103 A1 FR3165103 A1 FR 3165103A1 FR 2408247 A FR2408247 A FR 2408247A FR 2408247 A FR2408247 A FR 2408247A FR 3165103 A1 FR3165103 A1 FR 3165103A1
Authority
FR
France
Prior art keywords
substrate
layer
amorphous
substrates
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2408247A
Other languages
English (en)
Inventor
Karine ABADIE
Franck Fournel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority to FR2408247A priority Critical patent/FR3165103A1/fr
Publication of FR3165103A1 publication Critical patent/FR3165103A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H10P10/128—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

Procédé de collage covalent par diffusion atomique pour former une interface de collage conductrice La présente description concerne un procédé de collage covalent par diffusion atomique comprenant les étapes suivantes : a) fournir un premier substrat (100) et un deuxième substrat (200) en matériau semiconducteur, recouvert par une couche d’oxyde natif (110, 210), b) retirer les couches d’oxyde natif (110, 210) et passiver les substrats (100, 200) en formant des liaisons hydrogène en surface,c) assembler le premier substrat (100) et le deuxième substrat (200) par collage par diffusion atomique en : - introduisant le premier substrat (100) et le deuxième substrat (200) dans une enceinte (400), puis en mettant l’enceinte (400) sous ultravide, - déposant une couche amorphe (120, 220), sous ultravide, de manière à recouvrir le premier substrat (100) et/ou le deuxième substrat (200) - mettant en contact le premier substrat (100) et le deuxième substrat (200), sous ultravide, d) de préférence, réaliser un recuit thermique pour cristalliser la couche amorphe (120, 220). Figure pour l'abrégé : Fig. 1C

Description

Procédé de collage covalent par diffusion atomique pour former une interface de collage conductrice
La présente description concerne de façon générale le domaine de la microélectronique et, plus particulièrement, le domaine du collage covalent par diffusion atomique.
Le collage covalent de deux substrats en matériaux semi-conducteurs par diffusion atomique (ou ADB pour ‘Atomic Diffusion Bonding’) se distingue des autres types de collage utilisés en microélectronique par le fait qu’il conduit à une très forte adhésion pendant le collage mais aussi à une très forte adhérence juste après le collage, sans besoin de renforcer l’interface de collage par le moyen d’un recuit de consolidation. Ce type de collage peut être réalisé à basse température, typiquement inférieure à 200°C voire à température ambiante.
Le collage covalent ADB se déroule généralement selon les sous-étapes suivantes :
- placer les substrats sous ultravide (pression inférieure à 10-8mbar soit inférieure à 10-6Pa),
- réaliser, sous ultravide, un dépôt très fin (typiquement de quelque nanomètres d’épaisseur, voire jusqu’à 10 nm) d’un matériau amorphe ou métallique sur les surfaces des substrats à coller,
- transférer les substrats dans un module de collage tout en les gardant sous ultravide afin de conserver les liaisons pendantes créées au cours du procédé de dépôt,
- mettre en contact les deux surfaces à coller.
Une couche amorphe ou métallique est ainsi piégée à l’interface de collage.
Dans le cas du dépôt d’une couche amorphe en matériau semi-conducteur, la couche doit avoir une épaisseur de plusieurs nanomètres minimum. Dans le cas du silicium, une couche amorphe de 10 nm est déposée sur chaque surface à coller dans le cas du silicium (Uomoto et al. ‘Room Temperature Bonding of Wafers Using Si and Ge Films with Extremely Low Electrical Conductivity’, ECS Transactions 2018, 86 (5) 199-204) afin de pouvoir assurer une adhérence suffisante. L’épaisseur de la couche amorphe piégée à l’interface de collage peut donc atteindre 20 nm.
Le dépôt de cette couche amorphe se fait directement sur l’oxyde natif, naturellement présent à la surface des substrats. Cependant, dans le cas d’un collage de deux semi-conducteurs, comme un collage Si/Si, ceci limite fortement la conduction électrique au niveau de l’interface de collage (Uomoto et al. précédemment cité), ce qui peut être gênant pour de nombreuses applications. Or, le procédé de collage ADB ne prévoit pas de sous étape permettant de retirer l’oxyde natif existant à la surface des substrats à coller.
Il existe un besoin de proposer un procédé de collage permettant d’avoir une interface de collage conductrice, même pour des substrats en matériaux semiconducteurs, naturellement recouverts par une couche d’oxyde natif.
Ce but est atteint par un procédé de collage covalent par diffusion atomique comprenant les étapes suivantes :
a) fournir un premier substrat en un premier matériau semiconducteur et un deuxième substrat en un deuxième matériau semiconducteur, le premier substrat et le deuxième substrat comprenant chacun une première surface recouverte par une couche d’oxyde natif,
b) retirer les couches d’oxyde natif et passiver les premières surfaces en formant des liaisons hydrogène en surface,
c) assembler le premier substrat et le deuxième substrat par collage par diffusion atomique en :
- introduisant le premier substrat et le deuxième substrat dans une enceinte, puis en mettant l’enceinte sous ultravide,
- déposant, sous ultravide, une première couche amorphe sur la première surface du premier substrat et, éventuellement, une deuxième couche amorphe sur la première surface du deuxième substrat,
- mettant en contact le premier substrat et le deuxième substrat, sous ultravide, moyennant quoi les substrats sont assemblés,
d) de préférence, réaliser un recuit thermique pourrecristalliser la couche amorphe.
Selon un mode de réalisation particulier, lors de l’étape c), la pression sous ultravide est comprise entre 2.10-8mbar et 5.10-8mbar.
Selon un mode de réalisation particulier, l’étape b) est réalisée par voie chimique, en utilisant une succession de différentes solutions, une des différentes solutions étant une solution d’acide fluorhydrique.
Selon un mode de réalisation particulier, le procédé comprend, entre l’étape b) et l’étape c), une étape au cours de laquelle des couches épitaxiées sont formées sur la première surface du premier substrat et sur la première surface du deuxième substrat.
Selon un mode de réalisation particulier, le procédé comprend, avant l’étape c), une étape au cours de laquelle les couches épitaxiée sont soumises à un traitement thermique sous hydrogène.
Selon un mode de réalisation particulier, le procédé comprend, entre l’étape b) et l’étape c), une étape additionnelle au cours de laquelle des couches amorphes dopées sont formées sur la première surface du premier substrat et sur la première surface du deuxième substrat.
Selon un mode de réalisation particulier, après la formation des couches amorphes dopées, l’étape b) est de nouveau mise en œuvre, avant l’étape c).
Selon un mode de réalisation particulier, entre l’étape b) et l’étape c), une couche épitaxiée est formée sur la première surface du premier substrat et une couche d’oxyde thermique est formée sur la première surface du deuxième substrat.
Selon un mode de réalisation particulier, la première couche amorphe et, le cas échéant, la deuxième couche amorphe déposées à l’étape c) sont en silicium amorphe ou en germanium amorphe.
Selon un mode de réalisation particulier, le premier substrat et le deuxième substrat sont en silicium monocristallin ou en germanium monocristallin ou en arséniure de gallium monocristallin ou en phosphure d'indium monocristallin.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
laFIG. 1, laFIG. 1, laFIG. 1, laFIG. 1et laFIG. 1représentent, de manière schématique, différentes étapes d’un procédé de collage covalent par diffusion atomique, selon un mode de réalisation particulier de l’invention ;
laFIG. 2, laFIG. 2, laFIG. 2, laFIG. 2, laFIG. 2et laFIG. 2représentent, de manière schématique, différentes étapes d’un procédé de collage covalent par diffusion atomique, selon un autre mode de réalisation particulier de l’invention ;
laFIG. 3, laFIG. 3, laFIG. 3, laFIG. 3, laFIG. 3et laFIG. 3représentent, de manière schématique, différentes étapes d’un procédé de collage covalent par diffusion atomique, selon un autre mode de réalisation particulier de l’invention ;
laFIG. 4, laFIG. 4, laFIG. 4, laFIG. 4, laFIG. 4et laFIG. 4représentent, de manière schématique, différentes étapes d’un procédé de collage covalent par diffusion atomique, selon un autre mode de réalisation particulier de l’invention ;
laFIG. 5est un cliché obtenu au microscope à force atomique de la surface d’un substrat en silicium après une épitaxie à 750°C et une passivation hydrogène.
Les différents éléments représentés sur les figures ne le sont pas nécessairement à une échelle uniforme pour une meilleure lisibilité.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 %, de préférence à 5 %.
Par compris entre X et Y, on entend que les bornes X et Y sont incluses.
Par forte adhérence, on entend une adhérence supérieure à 1J/m2, et de préférence supérieure à 4J/m². L’adhérence peut être mesurée, par exemple, par la méthode du double levier à déplacement imposé (ou DCB pour « Double beam cantilever »), introduite par Maszara et al. (‘Bonding of silicon wafers for silicon‐on‐insulator’, J Appl Phys. (1988), 64 (10)).
Par interface conductrice, on entend que la résistivité verticale de l’interface est inférieure à 1 ohm.cm. Cette résistivité peut être évaluée en déterminant la courbe I(V) de l’interface de collage par la méthode décrite par Rouchier et al. (‘150 mm SiC Engineered Substrates for High-Voltage Power Devices’, Materials Science Forum (2022), 1062,131-135)).
Par ultravide, on entend une pression inférieure à 10-7mbar.
Nous allons maintenant décrire plus en détail le procédé de collage covalent par diffusion atomique en faisant référence aux figures annexées.
Le procédé de collage comprend les étapes suivantes :
a) fournir un premier substrat 100 en un premier matériau semiconducteur et un deuxième substrat 200 en deuxième matériau semiconducteur, le premier substrat 100 et le deuxième substrat 200 étant recouverts par une couche d’oxyde natif 110, 210 (figures 1A, 2A, 3A, 4A),
b) retirer les couches d’oxyde natif 110, 210 et passiver les premières surfaces 101, 201 en formant des liaisons hydrogène en surface à la surface des substrats 100, 200 (figures 1B, 2B, 3B, 4B),
c) assembler le premier substrat 100 et le deuxième substrat (200) par collage par diffusion atomique, sous vide, en :
- introduisant le premier substrat 100 et le deuxième substrat 200 dans une enceinte 400, puis en mettant l’enceinte 400 sous ultravide,
- déposant, sous ultravide, une première couche amorphe 120, de manière à recouvrir la première surface 101 du premier substrat 100 et, éventuellement, une deuxième couche 220 de manière à recouvrir la première surface 201 du deuxième substrat 200(figures 1C, 2D, 3D, 4D),
- mettant en contact, sous ultravide, le premier substrat 100 et le deuxième substrat 200 (figures 1D, 2E, 3E, 4E),
d) de préférence, réaliser un recuit thermique pour recristalliser la couche amorphe (120) (figures 1E, 2F, 3F, 4F).
Les substrats 100, 200 sont continument sous ultravide depuis la mise sous ultravide de l’enceinte 400 jusqu’au collage des substrats 100, 200. Un nouvel oxyde natif ne peut donc pas se développer à la surface des substrats avant l’étape de collage. Ce procédé permet de réaliser une interface de collage, dépourvue d’oxyde natif, malgré l’utilisation de substrats 100, 200 en matériau semi-conducteur. L’interface de collage est conductrice.
Le premier substrat 100 et le deuxième substrat 200 fournis à l’étape a) sont en matériau semiconducteur. Ils peuvent être en un même matériau semiconducteur ou en des matériaux conducteurs différents.
Le premier substrat 100 et le deuxième substrat peuvent être, par exemple, en silicium ou en germanium. Ils pourraient être également en arséniure de gallium ou en phosphure d'indium. On choisira, avantageusement, des substrats monocristallins.
Chaque substrat 100, 200 comprend une première surface 101, 201 et une deuxième surface 102, 202. La première surface 101 du premier substrat 100 et la première surface 201 du deuxième substrat 200 seront disposées en vis-à-vis lors du collage.
Les substrats 100, 200 sont, de préférence, sous forme de plaque circulaire.
La première surface 101 du premier substrat 100 et la première surface 201 du deuxième substrat 200 sont naturellement recouvertes par une couche d’oxyde natif 110, 210. Une telle couche n’a pas de fonction particulière.
Lors de l’étape b), les couches d’oxyde natifs 110, 210 sont retirées et les premières surfaces 101, 201 des substrats 100, 200 sont passivées. La passivation consiste à former une monocouche d’atomes d’hydrogène venant saturer les liaisons pendantes des atomes présents à la surface, par exemple des atomes de silicium dans le cas d’un substrat en silicium.
On obtient ainsi des premières surfaces 101, 201 recouvertes par des liaisons hydrogène en surface. La nature des liaisons dépend de la nature du substrat. Pour un substrat en silicium, des liaisons Si-H seront formées. Pour un substrat en germanium, des liaisons Ge-H seront formées.
Ainsi, l’étape b) permet à la fois d’éliminer l'oxyde natif (désoxydation) et de laisser une surface hydrogénée.
L’étape b) peut être réalisée par voie chimique ou par voie gazeuse. De préférence, elle est réalisée par voie chimique. On utilisera, par exemple, une passivation hydrogène (passivation dite ‘HF last’). Cette passivation consiste notamment à nettoyer les surfaces des substrats 100, 200 par une succession de bains chimiques. Les substrats 100, 200 sont par exemple nettoyés avec un bain à base d’acide de caro (mélange d’acide phosphorique H2SO4et d’eau oxygénée H2O2), un bain de traitement APM (mélange d’ammoniaque, d’eau oxygénée et d’eau) et un bain de HF dilué (dilution par exemple à 1 % en concentration massique). Après chaque bain, un rinçage à l’eau peut être réalisé. Chaque nettoyage dans un bain particulier dure par exemple environ 10 min.
Une telle passivation hydrogène est particulièrement efficace pour du silicium. L’homme du métier pourra adapter les bains chimiques en fonction de la nature du substrat.
Une fois l’étape b) réalisée, les substrats 100, 200 peuvent être introduits directement dans l’enceinte (étape c)), comme représenté sur les figures 1A à 1D. Une couche d’oxyde natif n’a pas le temps de se former entre l’étape b) et l’étape c).
Selon une variante de réalisation (par exemple représentée sur les figures 2A à 2F), après l’étape b), les surfaces des substrats 100, 200 sont lissées en réalisant une étape d’épitaxie, c’est-à-dire en formant une couche de matériau semiconducteur épitaxiée 130, 230 sur chacune des premières surfaces 101, 201 (FIG. 2). Cette étape permet d’abaisser la rugosité de surface des substrats à moins de 0,1 nm RMS. La surface de la couche épitaxiée 130, 230 est également passivée avant d’introduire les substrats 100, 200 dans l’enceinte 400. Selon cette variante, l’étape de passivation (après la formation de la couche épitaxiée 130) peut être réalisée au moyen d’un recuit sous hydrogène. Selon cette variante, l’étape b) réalisée préalablement permet de retirer la couche d’oxyde et de préparer les surfaces des substrats 100, 200 afin de pouvoir déposer une couche épitaxiée monocristalline. En effet, si la surface du substrat monocristallin est recouverte d’une fine couche d’oxyde, les atomes déposés lors de l’épitaxie ne pourront pas s’arranger correctement et une couche polycristalline sera formée.
Selon une autre variante de réalisation, par exemple représentée sur les figures 3A à 3F, après l’étape b), le procédé comprend une étape au cours de laquelle, une couche amorphe dopée 140, 240 est formée sur chacune des premières surfaces 101, 201 des substrats 100, 200. La couche amorphe dopée 140, 240 peut être déposée par dépôt chimique en phase vapeur à basse pression (LPCVD pour ‘Low Pressure Chemical Vapor Deposition’). De préférence, la couche amorphe dopée déposée a une rugosité inférieure à 0,2 nm RMS. Après dépôt de la couche amorphe dopée 140, 240, un polissage mécanochimique (CMP) peut être mis en œuvre pour descendre la rugosité de la surface en dessous de 0.2nm RMS. Comme il s’agit d’une couche amorphe, il n’est pas nécessaire de descendre en dessous de 0.1nm RMS.
Après dépôt de la couche amorphe dopée 140, 240, on met de nouveau en œuvre l’étape b) pour, éventuellement, retirer une couche d’oxyde natif qui pourrait se former de nouveau et pour passiver les surfaces des substrats 100, 200.
Selon une autre variante de réalisation, par exemple représentée sur les figures 4A à 4F, après l’étape b) et avant l’étape c), le procédé comprend, d’une part, une étape au cours de laquelle, on forme une couche d’oxyde thermique sur l’un des substrats et, d’autre part, une étape au cours de laquelle on forme sur l’autre substrat une couche épitaxiée. Par exemple, la couche d’oxyde thermique 130 est formée sur le premier substrat 100 et la couche épitaxiée 250 est formée sur le deuxième substrat 200. Comme précédemment, après l’étape d’épitaxie, une étape de recuit sous hydrogène est mise en œuvre pour passiver la surface du substrat.
Une couche d’oxyde thermique diffère d’une couche d’oxyde natif à la fois par son épaisseur (la couche d’oxyde natif est beaucoup plus fine que la couche d’oxyde thermique) et par sa stœchiométrie. Une couche d’oxyde thermique peut servir de couche d’isolation électrique au sein de la structure obtenue par collage des substrats. Par exemple, la couche d’oxyde thermique peut former la couche d’oxyde enterrée (BOX)dans le cas d’un substrat SOI.
Les substrats 100, 200 sont ensuite introduits dans l’enceinte 400 (étape c)). L’enceinte de l’équipement de collage DAB est une enceinte pouvant être mise sous vide
L’enceinte 400 de l’équipement de collage peut comprendre une ou plusieurs chambres. Par exemple, le dépôt de la ou des couches amorphes 120, 220 et le collage peuvent se faire dans des chambres identiques ou différentes. L’enceinte 400 est configurée de manière à ce que les substrats 100, 200 soient toujours sous vide depuis la mise sous vide de l’enceinte 400 jusqu’au collage des substrats 100, 200.
La pression dans l’enceinte 400 est comprise entre 10-8mbar et 10-7mbar. Elle est, de préférence, inférieure à 5.10-8mbar.
Les différentes sous-étapes de l’étape c) peuvent être réalisée sous un même ultra vide, c’est-à-dire sans venir rompre le vide entre ces différentes étapes.
Lors de l’étape c), une première couche amorphe 120 est déposée sur la première surface 101 du premier substrat 100 et/ou une deuxième couche amorphe 220 est déposée sur la première surface 201 du deuxième substrat 200. Les couches amorphes 120, 220 sont, par exemple, en silicium amorphe ou en germanium amorphe.
L’épaisseur de des couches amorphes 120, 220 déposées va dépendre des différentes étapes mises en œuvre avant l’introduction des substrats dans l’enceinte 400.
Par exemple, dans le cas d’une passivation réalisée par voie chimique, la rugosité des substrats est supérieure à 0,1 nm RMS. Elle est comparable à rugosité qui serait obtenue dans le cas d’un procédé de collage ADB avec des substrats recouverts par une couche d’oxyde natif. La couche amorphe 120, 220 déposée sur chaque substrat 100, 200 a, par exemple, une épaisseur de 10 nm. On obtient ainsi une adhérence forte après collage. Après collage, la partie amorphe entre les substrats 100, 200 a une épaisseur de 20 nm.
Il est également possible de déposer une couche amorphe 120 de 20 nm d’épaisseur sur un seul des deux substrats 100, 200.
Dans le cas où les surfaces des substrats 100, 200 sont lissées en réalisant une étape d’épitaxie, la rugosité peut être inférieure à 0,1 nm RMS, il est possible de déposer une couche amorphe 120 plus fine (par exemple inférieure ou égale à un nanomètre sur chaque face à coller) lors de l’étape c), tout en assurant une forte adhérence à la fin du collage. Ce dépôt très fin permet de générer juste le nombre de liaisons pendantes nécessaires au collage covalent, tout en limitant au maximum l’épaisseur de couche amorphe piégée à l’interface de collage. Le fait de minimiser l’épaisseur de la zone amorphe à l’interface de collage, tout en ayant éliminé l’oxyde natif des substrats au préalable, permet de rendre l’interface de collage encore plus conductrice.
Dans le cas où une couche amorphe dopée 140, 240 est formée sur les substrats 100, 200, avant l’étape c), la couche amorphe 120, 220 est déposée sur la couche amorphe dopée 140, 240. La couche amorphe 120, 220 peut alors être très fine (inférieure à un nanomètre sur chaque surface à coller). Le fait d’avoir une couche amorphe dopée permet de déposer une fine couche amorphe dans l’ADB tout en ayant une adhérence forte et une bonne conduction électrique.
Les substrats 100, 200 sont mis en contact l’un avec l’autre pour être assemblés. Cette sous-étape peut être réalisée à une température inférieure à 200°C, de préférence inférieure à 100°C. Cette sous-étape est, par exemple, réalisée à température ambiante (autrement dit entre 20 et 25°C).
Une fois l’étape c) réalisée, la pression est remontée jusqu’à la pression ambiante, typiquement à 1bar (soit 105Pa). Les substrats 100, 200 sont sortis de l’enceinte.
A l’issue du procédé, on obtient un assemblage présentant une bonne conduction verticale grâce au retrait de l’oxyde natif.
Une étape de recuit peut être réalisée (étape d)). Le recuit est un recuit de cristallisation pour améliorer encore plus la conduction verticale. Lors du recuit, comme la couche d’oxyde natif a été retirée, la couche amorphe recristallisée est monocristalline, ce qui améliore pour la conductivité. Si l’oxyde natif avait encore été présent, la couche amorphe aurait cristallisée sous une forme polycristalline.
Ce mode de réalisation est particulièrement avantageux pour un substrat en silicium sur lequel on dépose une couche amorphe de silicium ou pour un substrat en germanium sur lequel on dépose une couche de germanium amorphe.
La température de recuit est, de préférence, supérieure à 400°C, voire supérieure à 500°C ou à 600°C (thèse de Sébastien Sollier, ‘Etude de la recristallisation de silicium amorphe par collage direct hydrophobe’, 2010). Pour du silicium, on choisira, par exemple, une température inférieure à 1200°C et pour du germanium, on choisira, par exemple, une température inférieure à 800°C.
Les différents modes de réalisation peuvent être utilisés en combinaison les uns avec les autres. A titre illustratif et non limitatif, il est possible de réaliser les combinaisons suivantes pour le collage covalent par diffusion atomique :
- un substrat ayant une surface épitaxiée à coller avec un substrat ayant une surface recouverte par un dépôt de silicium amorphe dopé,
- un substrat ayant une surface épitaxiée avec un substrat ayant une surface standard,
- un substrat ayant une surface standard avec un substrat ayant une surface recouverte d’une couche de silicium amorphe dopé,
- un substrat ayant une surface épitaxiée à coller avec un substrat ayant une surface recouverte par une couche d’oxyde thermique.
A l’issue du procédé, les substrats ont une bonne conductivité verticale. Par exemple, on obtient des plaques ou des couches de silicium dopé à plus 1E19 atomes / cm3de bore.
Le procédé est particulièrement intéressant pour de nombreuses applications, et notamment pour obtenir des substrats de type SOI (‘silicon on Insulator’) conducteur ou encore pour assembler deux substrats en matériaux semiconducteurs avec des orientations cristallines différentes (par exemple (110) et (100)).
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier.
Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.
Exemples illustratifs et non limitatifs
Dans les exemples qui vont suivre, les substrats et la couche amorphe déposée dans l’enceinte lors de l’étape f) et, le cas échéant, la couche amorphe dopée sont en silicium. Il est évident que les exemples pourraient être réalisés avec un substrat en un autre matériau semiconducteur, tel que le germanium, et/ou avec des couches amorphes (dopées ou non dopées) en un autre matériau semiconducteur, tel que le germanium.
Dans les exemples qui vont suivre, les substrats sont des plaques de silicium dites monitor (ou ‘wafer monitor’). Les plaques ont un diamètre de 200 mm. D’autres dimensions pourraient être utilisées.
Exemple 1 : collage Si/Si conducteur, avec une couche amorphe de 20 nm à l’interface de collage
Les plaques de silicium subissent une passivation chimique grâce à une préparation dite « HF last » comprenant un nettoyage chimique à base d’acide de Caro (obtenue par un mélange d’acide phosphorique H2SO4et d’eau oxygénée H2O2à 120 °C), un rinçage à l’eau désionisée, un traitement APM (mélange d’ammoniaque, d’eau oxygénée et d’eau dans des proportion 1-1-5 à 70 °C), une désoxydation dans un bain de HF à 1 % en concentration massique puis un rinçage à l’eau désionisée. Chaque étape dure environs 10 min sauf pour le dernier rinçage dont le temps n’est que de 1 min.
Juste après la passivation chimique, les substrats sont introduits dans l’enceinte de l’équipement de collage ADB, opérant à une pression de 2.10-8mbar, ce qui évite la création d’un oxyde natif de surface. Un dépôt de silicium amorphe de 10 nm est immédiatement réalisé sur les deux surfaces à coller.
Les deux surfaces sont ensuite mises en contact pour former des liaisons covalentes. Le collage est réalisé à température ambiante. Une couche amorphe de 20 nm est donc générée entre les substrats. Le collage présente une forte adhérence (supérieure à 4 J/m²) et l’interface de collage est conductrice. La conductivité peut être améliorée avec un recuit thermique supérieur à 400°C. L’interface est conductrice électriquement. Même si la conduction verticale est légèrement perturbée par la présence de la couche de 20 nm de silicium non dopé, le retrait de l’oxyde natif est déjà un gros avantage.
Exemple 2 : collage Si/Si conducteur, avec une couche amorphe de 2 nm à l’interface de collage
Dans ce second exemple, une épitaxie de silicium à l’aide de dichlorosilane (SiH2Cl2) à 950°C est réalisées sur les plaques de silicium. Pour cela, une préparation dite « HF last » est utilisée : un nettoyage chimique à base d’acide de caro (obtenue par un mélange d’acide phosphorique H2SO4et d’eau oxygénée H2O2à 120°C) suivie d’un rinçage à l’eau désionisée, d’un traitement APM (mélange d’ammoniaque, d’eau oxygénée et d’eau dans des proportion 1-1-5 à 70°C) et d’une désoxydation dans un bain de HF à 0.1% en concentration massique suivie d’un rinçage à l’eau désionisée. Chaque étape dure environs 10mn.
Ensuite, le substrat est chauffé à 950°C sous 20 mbar d’hydrogène pendant 2 minutes. On réalise une épitaxie d’environ 10nm de silicium à 950°C sous 20 mbar de SiH2CL2pendant environs 10 s. Et on termine par un recuit de lissage à 950°C sous 20 mbar de H2pendant 5 min.
Des terrasses atomiques observées par AFM montre la très faible rugosité de ces surfaces (FIG. 5). Une telle rugosité est parfaitement compatible avec un collage direct.
Après l’épitaxie, les surfaces sont naturellement passivées par de l’hydrogène grâce au recuit hydrogène final.
Juste après passivation, les surfaces sont introduites dans l’enceinte de l’équipement de collage ADB, opérant à une pression de 2.10-8mbar. Un dépôt de silicium amorphe de 1 nm est immédiatement réalisé sur les surfaces à coller. Une couche amorphe de seulement 2 nm sera donc générée à l’interface de collage.
Les deux surfaces sont ensuite mises en contact pour former des liaisons covalentes à température ambiante, réalisant ainsi un collage présentant une forte adhérence (supérieure à 4 J/m²), ainsi qu’une interface de collage conductrice. On peut améliorer la conductivité avec un recuit thermique à une température supérieure à 400 °C
Exemple 3 : collage Si/Si conducteur, avec une couche amorphe de Silicium dopé à l’interface de collage
Les plaques de silicium subissent une préparation « HF last » : un nettoyage chimique à base d’acide de caro (obtenue par un mélange d’acide phosphorique H2SO4et d’eau oxygénée H2O2à 120 °C) suivie d’un rinçage à l’eau désionisée, d’un traitement APM (mélange d’ammoniaque, d’eau oxygénée et d’eau dans des proportion 1-1-5 à 70 °C) et d’une désoxydation dans un bain de HF à 1 % en concentration massique suivie d’un rinçage à l’eau désionisée. Chaque étape dure environs 10 min sauf pour le dernier rinçage dont le temps n’est que de 1 min.
Juste après nettoyage, les surfaces sont introduites dans un équipement de traitement thermique afin de réaliser un dépôt chimique en phase vapeur à basse pression (LPCVD pour ‘Low Pressure Chemical Vapor Deposition’) de silicium amorphe fortement dopé phosphore à 5E20 atm.cm2de 40nm d’épaisseur. Pour réaliser ce procédé, les substrats sont introduits dans l’équipement de traitement thermique à 350°C, puis une rampe en température est réalisée jusqu’à atteindre la température de 475°C.
Après le dépôt, une étape de polissage mécanochimique (CMP pour ‘chemical mechanical polishing’) est réalisée sur les surfaces afin d’obtenir une rugosité de surface inférieure à 0.2 nm RMS. Lors de cette étape, une partie du dépôt de silicium amorphe dopée est retirée (environ 10 nm).
Les surfaces sont ensuite à nouveau préparées avec un procédé chimique « HF last », comme décrit ci-dessus.
Juste après passivation, les surfaces sont introduites dans l’enceinte de l’équipement de collage ADB, opérant à une pression de 2.10-8mbar, ce qui permet d’éviter la création d’un oxyde natif de surface. Un dépôt de silicium amorphe de 1 nm est immédiatement réalisé sur les surfaces à coller. Une couche amorphe de seulement 2 nm est donc générée à l’interface de collage.
Les deux surfaces sont ensuite mises en contact pour former des liaisons covalentes à température ambiante, réalisant ainsi un collage présentant une forte adhérence (supérieure à 4 J/m²) et dont l’interface de collage est conductrice. On peut améliorer la conductivité avec un recuit thermique supérieur à 400 °C.
Exemple 4 : collage Si/SiO 2 avec une interface de collage transparente électriquement et thermiquement
Dans cet exemple, les deux plaques de silicium sont préparées différemment avant leur introduction dans l’enceinte de collage par ADB.
Une des plaques de silicium subit une épitaxie de silicium à l’aide de dichlorosilane (SiH2Cl2) à 950°C. Typiquement, elle est soumise, dans un premier temps, à une préparation « HF last » : un nettoyage chimique à base d’acide de caro (obtenue par un mélange d’acide phosphorique H2SO4 et d’eau oxygénée H2O2à 120°C) suivie d’un rinçage à l’eau désionisée, d’un traitement APM (mélange d’ammoniaque, d’eau oxygénée et d’eau dans des proportion 1-1-5 à 70°C) et d’une désoxydation dans un bain de HF à 0.1% en concentration massique suivie d’un rinçage à l’eau désionisée. Chaque étape dure environs 10mn.
Après ce nettoyage et cette préparation chimique, on porte le substrat à 950°C sous 20 mbar d’hydrogène pendant 2 minutes. On réalise une épitaxie d’environs 10nm de silicium à 950°C sous 20 mbar de SiH2Cl2pendant environs 10 s. Un recuit de lissage à 950°C sous 20 mbar de H2pendant 5 min est ensuite réalisé. Des terrasses atomiques observées par AFM montre la très faible rugosité de cette surface, parfaitement compatible avec un collage direct. Après l’épitaxie, la surface est naturellement passivée par de l’hydrogène grâce au recuit hydrogène final.
L’autre plaque de silicium subit la même préparation chimique dite « HF last » que la première plaque. Puis, un oxyde thermique est réalisé à la surface de cette plaque, dans un four à 750 °C sous oxygène. La couche d’oxyde thermique obtenue a une épaisseur de 10nm.
Juste après leur préparation respective, les substrats sont introduits dans l’enceinte de l’équipement de collage ADB, opérant à une pression de 2.10-8mbar. Un dépôt de silicium amorphe de 1 nm est immédiatement réalisé sur les surfaces à coller. Une couche amorphe de seulement 2 nm sera donc générée à l’interface de collage.
Les deux surfaces sont ensuite mises en contact pour former des liaisons covalentes à température ambiante, réalisant ainsi un collage présentant une forte adhérence (supérieure à 4 J/m²) ainsi qu’une interface de collage conductrice. On peut améliorer la conductivité avec un recuit thermique supérieur à 400 °C.
Ici, l’interface est conductrice électrique et thermique dans le sens où elle est transparente dans la conduction horizontale de charge dans le silicium sous l’oxyde thermique. Ceci est notamment intéressant si le silicium sous l’interface de collage sert ensuite de canal pour un transistor. La circulation des charges ne sera pas perturbée par l’interface de collage. Il n’y a pas de différence entre un canal recouvert d’un oxyde thermique sans interface de collage ou ce canal recouvert d’un oxyde reporté par collage direct.

Claims (10)

  1. Procédé de collage covalent par diffusion atomique comprenant les étapes suivantes :
    a) fournir un premier substrat (100) en un premier matériau semiconducteur et un deuxième substrat (200) en un deuxième matériau semiconducteur, le premier substrat (100) et le deuxième substrat (200) comprenant chacun une première surface (101, 201) recouverte par une couche d’oxyde natif (110, 210),
    b) retirer les couches d’oxyde natif (110, 210) et passiver les premières surfaces (101, 201) en formant des liaisons hydrogène en surface,
    c) assembler le premier substrat (100) et le deuxième substrat (200) par collage par diffusion atomique en :
    - introduisant le premier substrat (100) et le deuxième substrat (200) dans une enceinte (400), puis en mettant l’enceinte (400) sous ultravide,
    - déposant, sous ultravide, une première couche amorphe (120) sur la première surface (101) du premier substrat (100) et, de préférence, une deuxième couche amorphe (220) sur la première surface (201) du deuxième substrat (200) ,
    - mettant en contact le premier substrat (100) et le deuxième substrat (200), sous ultravide, moyennant quoi les substrats (100, 200) sont assemblés,
    d) de préférence, réaliser un recuit thermique pour recristalliser la couche amorphe (120, 220).
  2. Procédé selon la revendication 1, dans lequel lors de l’étape c), la pression sous ultravide est comprise entre 2.10-8mbar et 5.10-8mbar.
  3. Procédé selon l’une des revendications précédentes, dans lequel l’étape b) est réalisée par voie chimique, en utilisant une succession de différentes solutions, une des différentes solutions étant une solution d’acide fluorhydrique.
  4. Procédé selon l’une des revendications 1 à 3, comprenant, entre l’étape b) et l’étape c), une étape au cours de laquelle des couches épitaxiées (130, 230) sont formées sur la première surface (101) du premier substrat (100) et sur la première surface (201) du deuxième substrat (200).
  5. Procédé selon la revendication 4, comprenant, avant l’étape c), une étape au cours de laquelle les couches épitaxiée (130, 230) sont soumises à un traitement thermique sous hydrogène.
  6. Procédé selon l’une des revendications 1 à 3, comprenant, entre l’étape b) et l’étape c), une étape additionnelle au cours de laquelle des couches amorphes dopées (140, 240) sont formées sur la première surface (101) du premier substrat (100) et sur la première surface (201) du deuxième substrat (200).
  7. Procédé selon la revendication précédente, dans lequel, après la formation des couches amorphes dopées (140, 240), l’étape b) est de nouveau mise en œuvre, avant l’étape c).
  8. Procédé selon l’une des revendications 1 à 3, dans lequel, entre l’étape b) et l’étape c), une couche épitaxiée (130) est formée sur la première surface (101) du premier substrat (100) et une couche d’oxyde thermique (250) est formée sur la première surface (201) du deuxième substrat (200).
  9. Procédé selon l’une des revendications précédentes, dans lequel la première couche amorphe (120) et, de préférence, la deuxième couche amorphe (220) déposées à l’étape c) sont en silicium amorphe ou en germanium amorphe.
  10. Procédé selon l’une des revendications précédentes, dans lequel le premier substrat (100) et le deuxième substrat (200) sont en silicium monocristallin ou en germanium monocristallin ou en arséniure de gallium monocristallin ou en phosphure d'indium monocristallin.
FR2408247A 2024-07-25 2024-07-25 Procédé de collage covalent par diffusion atomique pour former une interface de collage conductrice Pending FR3165103A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR2408247A FR3165103A1 (fr) 2024-07-25 2024-07-25 Procédé de collage covalent par diffusion atomique pour former une interface de collage conductrice

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2408247 2024-07-25
FR2408247A FR3165103A1 (fr) 2024-07-25 2024-07-25 Procédé de collage covalent par diffusion atomique pour former une interface de collage conductrice

Publications (1)

Publication Number Publication Date
FR3165103A1 true FR3165103A1 (fr) 2026-01-30

Family

ID=93741796

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2408247A Pending FR3165103A1 (fr) 2024-07-25 2024-07-25 Procédé de collage covalent par diffusion atomique pour former une interface de collage conductrice

Country Status (1)

Country Link
FR (1) FR3165103A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669087A (ja) * 1992-08-21 1994-03-11 Hitachi Ltd シリコン基板の形成方法
US20170025306A1 (en) * 2015-07-21 2017-01-26 Sunedison Semiconductor Limited (Uen201334164H) Methods for preparing layered semiconductor structures and related bonded structures
US20190393037A1 (en) * 2017-02-21 2019-12-26 Ev Group E. Thallner Gmbh Method and device for bonding substrates
JP2020038916A (ja) * 2018-09-05 2020-03-12 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
US20220223467A1 (en) * 2021-01-14 2022-07-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for direct hydrophilic bonding of substrates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669087A (ja) * 1992-08-21 1994-03-11 Hitachi Ltd シリコン基板の形成方法
US20170025306A1 (en) * 2015-07-21 2017-01-26 Sunedison Semiconductor Limited (Uen201334164H) Methods for preparing layered semiconductor structures and related bonded structures
US20190393037A1 (en) * 2017-02-21 2019-12-26 Ev Group E. Thallner Gmbh Method and device for bonding substrates
JP2020038916A (ja) * 2018-09-05 2020-03-12 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
US20220223467A1 (en) * 2021-01-14 2022-07-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for direct hydrophilic bonding of substrates

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MASZARA ET AL.: "Bonding of silicon wafers for silicon-on-insulator", J APPL PHYS., vol. 64, no. 10, 1988, XP002190825, DOI: 10.1063/1.342443
ROUCHIER ET AL.: "150 mm SiC Engineered Substrates for High-Voltage Power Devices", MATERIALS SCIENCE FORUM, vol. 1062, 2022, pages 131 - 135
UOMOTO ET AL.: "`Room Temperature Bonding of Wafers Using Si and Ge Films with Extremely Low Electrical Conductivity", ECS TRANSACTIONS, vol. 86, no. 5, 2018, pages 199 - 204

Similar Documents

Publication Publication Date Title
JP6972282B2 (ja) 高抵抗シリコンオンインシュレータ構造及びその製造方法
US10381261B2 (en) Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
FR2983342A1 (fr) Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
TW202205372A (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
TW201707051A (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
JPH05217826A (ja) 半導体基体及びその作製方法
FR2860100A1 (fr) Substrat "silicium-sur-isolant" (soi) et methode de fabrication dudit substrat
JP2006140453A (ja) 直接ウェハ結合による低欠陥のゲルマニウム膜の製造
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
FR2845523A1 (fr) Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
JP2009513009A (ja) 基板に貼り合わされたゲルマニウム層の処理
FR3116940A1 (fr) Procédé basse température de fabrication d’un substrat semiconducteur sur isolant
FR3030877A1 (fr)
FR3108775A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3108774A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2935067A1 (fr) Procede de fabrication d'une structure semi-conductrice plan de masse enterre
FR2913528A1 (fr) Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
FR2907966A1 (fr) Procede de fabrication d'un substrat.
FR3165103A1 (fr) Procédé de collage covalent par diffusion atomique pour former une interface de collage conductrice
EP3890003B1 (fr) Procédé basse température de transfert et de guérison d'une couche semiconductrice
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
FR3031236A1 (fr)
FR3165102A1 (fr) Procédé de collage par activation de surface pour former une interface de collage recristallisée
JPH05217994A (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20260130