FR3165338A1 - Procédé de fabrication d’un substrat de silicium en vue d’applications quantiques - Google Patents

Procédé de fabrication d’un substrat de silicium en vue d’applications quantiques

Info

Publication number
FR3165338A1
FR3165338A1 FR2408487A FR2408487A FR3165338A1 FR 3165338 A1 FR3165338 A1 FR 3165338A1 FR 2408487 A FR2408487 A FR 2408487A FR 2408487 A FR2408487 A FR 2408487A FR 3165338 A1 FR3165338 A1 FR 3165338A1
Authority
FR
France
Prior art keywords
layer
silicon
don
car
waf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2408487A
Other languages
English (en)
Inventor
César RODA NEVE
Gweltaz Gaudin
Andriy Hikavyy
Isabelle Isabelle HUYET
Bich-Yen Nguyen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR2408487A priority Critical patent/FR3165338A1/fr
Priority to PCT/EP2025/071820 priority patent/WO2026027555A1/fr
Publication of FR3165338A1 publication Critical patent/FR3165338A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Procédé (100) de fabrication d’une structure comprenant un substrat porteur (Si_WafCar) supportant une couche de silicium (28SiDon) et une couche d’oxyde (28SiO2) interposée entre la couche de silicium et le substrat porteur, le procédé comprenant le transfert de la première couche de silicium (28SiDon), formée sur une couche (SiGe) d’un alliage de silicium-germanium sur une structure donneuse (Don), jusque sur le substrat porteur (Si_WafCar), puis l’élimination du substrat (Si_WafDon) de la structure donneuse et de la couche (SiGe) de silicium-germanium, la couche de silicium (28SiDon) étant constituée d’au moins 99,92% d’isotope 28Si du silicium. Figure à publier avec l’abrégé : Fig. 3

Description

PROCÉDÉ DE FABRICATION D’UN SUBSTRAT DE SILICIUM EN VUE D’APPLICATIONS QUANTIQUES DOMAINE TECHNIQUE DE L’INVENTION
L'invention concerne un procédé de formation d’un substrat comprenant une couche de silicium28Si sur une couche isolante électriquement, ce substrat étant apte à former une base de dispositifs électroniques dont le principe de fonctionnement repose sur la manipulation d’objets quantiques, en particulier les qubits.
ARRIERE PLAN TECHNOLOGIQUE
Le silicium est reconnu comme un matériau prometteur pour les dispositifs électroniques basés sur la manipulation du spin des électrons, qui représente leur moment magnétique. De l’information peut en particulier être stockée et manipulée en agissant sur le spin des électrons, plutôt qu’en employant leur charge électrique comme dans l'électronique conventionnelle. Le spin des électrons peut également être utilisé en tant que support de qubit pour mettre en pratique la théorie de l'information quantique, par exploitation de superpositions d'états de spin avec une phase bien définie. On peut se référer aux documents EP 3 975 072 A1 et US 2023/0026518.
La durée de conservation de la phase, et donc de l’information, est définie par la durée de cohérence. De longues durées de cohérence sont nécessaires pour que les opérations sur les qubits puissent être effectuées ou que l'information quantique puisse être stockée avant une opération de lecture, au cours de laquelle le qubit perd sa cohérence et l’information est perdue.
Le silicium présente trois isotopes stables : les isotopes28Si,29Si et30Si, qui composent approximativement 92,2%, 4,7% et 3,1% du silicium naturel, respectivement. L'un des mécanismes qui provoque la décohérence des états de spin est la présence d'isotopes29Si du silicium, dont le moment magnétique nucléaire n'est pas nul. Il est donc préférable d’éliminer autant que possible la proportion de29Si dans le silicium servant de base à des dispositifs de manipulation de qubits. L’isotope30Si devrait également être éliminé : bien que l’isotope30Si ne possède pas de spin, il entraîne des variations dans les longueurs des liaisons entre atomes et donc dans l’environnement local des qubits. Il convient de maximiser l’homogénéité de l’environnement local en minimisant la présence de l’isotope30Si afin que les qubits présentent des caractéristiques aussi proches que possible les uns des autres.
Une solution consiste à utiliser du silicium enrichi en isotopes28Si. Shneider et al. (E. Schneider et J. England, « Isotopically Enriched Layers for Quantum Computers Formed by28Si Implantation and Layer Exchange », ACS Appl. Mater. Interfaces 2023, 15, 21609−21617) proposent une technique d’enrichissement de couche d’isotope de silicium28Si reposant sur l’implantation ionique d’ions28Si dans une couche d’aluminium formée sur un substrat de silicium sans oxyde natif suivie d’une cristallisation par échange de couche : on obtient ainsi une couche de28Si de haute pureté sur le substrat de silicium. Schneider explique également que les défauts aux interfaces des couches des dispositifs nécessitent des diélectriques de haute qualité et/ou des techniques pour éloigner les qubits des interfaces et des bruits qu’elles causent, selon la géométrie de placement des qubits, proches ou éloignés des interfaces.
Des dispositifs de manipulation de qubits de spin peuvent être réalisés en employant du silicium comme base et les procédés de fabrication CMOS (Complementary Metal Oxide Semiconductor) standards ou FD-SOI (Fully Depleted Silicon On Insulator) de l’industrie des semi-conducteurs. La technologie FD-SOI permet en particulier de contrôler l'emplacement des qubits, loin des interfaces entre le silicium et le diélectrique de grille ou la couche d’oxyde enterrée du substrat (BOX pour Buried OXide en terminologie anglaise).
Cependant, les substrats de type SOI (Silicon On Insulator en terminologie anglaise) possédant une couche mince de l’isotope28Si du silicium de qualité quantique n'existent pas dans le commerce. On entend ici par « qualité quantique » des couches de28Si suffisamment pures pour porter la cohérence de spin des électrons à des durées suffisantes pour procéder à des opérations sur les qubits, avec une pureté en28Si supérieure à 99,92%.
Il y a ainsi un besoin en plaquettes de silicium aptes à servir de substrat à la fabrication de dispositifs de manipulation de qubits de spin des électrons, capables de maintenir la pureté isotopique de couches de28Si et de permettre la manipulation de qubits à des emplacements choisis, compatibles avec le type de dispositif envisagé.
Il existe plus spécifiquement un besoin de substrats de type SOI comportant une mince couche de28Si sur un support, une couche électriquement isolante étant interposée entre la couche de28Si et le support. Il est avantageux que la couche mince et la couche électriquement isolante (la « BOX » enterrée mentionnée plus haut) soient suffisamment minces pour pouvoir former des transistors de technologie FD-SOI ou Fully Depleted SOI en terminologie anglaise.
En outre, considérant que les applications quantiques requièrent de travailler à très basses températures, par exemple inférieures à 3 K ou de l’ordre de 10 mK, tout en employant une électronique de contrôle physiquement aussi proche que possibles du supports des grandeurs quantiques manipulées, l’intégration sur un même substrat de transistors FD-SOI et de dispositifs de manipulation de grandeurs quantiques est avantageuse : les transistors FD-SOI peuvent être à basse tension de seuil et fonctionner en limitant la dissipation d’énergie dans leur support, donc en limitant les problèmes d’échauffement de ces dispositifs de manipulation de grandeurs quantiques.
Un procédé de fabrication de substrats adaptés à la technologie FD-SOI, avec une couche superficielle de silicium28Si isotopiquement pur et apte aux applications quantiques, est basée sur une technique de transfert de couche qui requiert la formation de deux couches de28Si : l’une sur un substrat donneur et l’autre sur un substrat receveur. Ces deux substrats sont d’ordinaire formés de plaquettes de silicium massif conventionnel, c’est-à-dire formé des différents isotopes de silicium et contenant une proportion d’impuretés. Dans la structure finale, la couche28Si du substrat donneur constitue la couche superficielle de silicium28Si et repose sur une couche de Box, elle-même séparée d’une plaquette de silicium massif du substrat receveur par la couche de28Si formée sur celui-ci. La couche de28Si du substrat receveur joue le rôle d’une barrière à la diffusion des impuretés et des différents isotopes depuis la plaquette de silicium massif vers la couche superficielle de28Si, et permet donc de maintenir la pureté et les qualités quantiques de cette couche superficielle. La demande de brevet française FR2314256 décrit un tel procédé de fabrication.
Comme décrit ci-dessus, la fabrication de substrats adaptés à la technologie FD-SOI avec une couche superficielle de silicium28Si isotopiquement pur et configurés pour des applications quantiques nécessite l'utilisation de28Si épitaxié sur des plaquettes de Si massif, à la fois pour un substrat donneur et pour un substrat receveur. La pureté de la couche superficielle de28Si doit être maintenue (i) pendant le processus de fabrication SOI : fabrication du substrat composite comprenant un support massif de silicium, une couche superficielle de28Si, et une couche BOX isolant la couche28Si du support massif et (ii) pendant le processus CMOS de fabrication des transistors dans le substrat composite. La diffusion des impuretés et des différents isotopes du silicium depuis le support massif de silicium dépend de plusieurs facteurs : concentration en isotopes et en contaminants, paramètres physiques du SOI tels que l'épaisseur de la couche superficielle de28Si, de la BOX, et de l’épaisseur de 28Si sur lequel repose la BOX, et bien sûr du budget thermique des processus SOI et CMOS.
En conséquence, pour conserver un niveau de pureté visé, les procédés connus de fabrication du substrat composite requièrent des épitaxies épaisses de28Si, de l’ordre de plusieurs centaines de nanomètres, typiquement 400 nm ou plus, à la fois pour le substrat donneur et pour le substrat receveur.
Or, l'utilisation d'une épitaxie épaisse implique une dégradation de la qualité de la surface des couches obtenues, par exemple une plus grande rugosité et des défauts cristallins, qui sont des paramètres clés à minimiser pour obtenir des plaquettes SOI avec une couche de28Si superficielle de haute qualité. L'ajustement du processus d'épitaxie pour atteindre la qualité visée impliquera un budget thermique plus faible avec une durée plus longue, ce qui réduira le débit de l'outil d'épitaxie, et la consommation supplémentaire de silane28Si, ou d'autres précurseurs nécessaires à la croissance des couches de28Si. En raison du prix élevé et de la faible disponibilité des précurseurs de qualité quantique pour l'épitaxie du28Si, l'optimisation de la fabrication du SOI par la réduction de l'épaisseur requise des couches de28Si pour le substrat donneur et/ou le substrat receveur est d'un grand intérêt.
L’objectif du déposant est de fournir un procédé de fabrication d’un support semiconducteur apte à former une base pour l’obtention de dispositifs de manipulation d’objets quantiques, et en particulier de qubits formés de spins d’électrons.
En vue de la réalisation de ce but, un aspect de l’invention est un procédé de fabrication d’une structure comprenant un substrat porteur supportant une couche de silicium, une couche d’oxyde étant interposée entre le substrat porteur et la couche de silicium, le procédé comprenant les étapes de former une couche d’un alliage de silicium-germanium sur un substrat donneur ; former une première couche de silicium sur la couche d’un alliage de silicium-germanium, formant ainsi une structure donneuse ; former une couche d’oxyde sur au moins l’une de la première couche de silicium et d’une structure porteuse comprenant le substrat porteur ; assembler la structure donneuse et la structure porteuse, de manière telle que le substrat porteur, la couche d’oxyde, la première couche de silicium, la couche d’un alliage de silicium-germanium et le substrat donneur sont empilés dans cet ordre ; éliminer au moins une partie du substrat donneur fixée à la couche d’un alliage de silicium-germanium ; et éliminer la couche d’un alliage de silicium-germanium, dans lequel la première couche de silicium est constituée d’au moins 99,92% d’isotope28Si du silicium.
Un premier avantage du procédé est qu’il peut être mis en œuvre par des méthodes connues et courantes dans le domaine de l’industrie des semiconducteurs et mises au service de la fabrication de dispositifs quantiques, ce qui accélère la maturité technologique du procédé de fabrication engagé et réduit les investissements nécessaires en temps et en équipement.
Un second avantage de ce procédé est qu’il permet une économie (i) dans l’usage de gaz précurseurs à haute teneur en isotope 28Si du silicium et (ii) dans le temps d’usage des bâtis d’épitaxie utilisés pour la croissance de couches de silicium essentiellement constituées de l’isotope28Si du silicium. En effet, une couche de silicium d’isotope28Si peut être formée relativement fine, sans avoir à tenir compte de la contamination par les isotopes29Si et30Si du silicium et des impuretés depuis un substrat support, contamination due à la diffusion d’espèces provoquée par un traitement thermique d’oxydation.
Selon des caractéristiques additionnelles non-limitatives du support selon l’invention, considérées individuellement ou selon toute combinaison techniquement réalisable :
- le procédé peut en outre comprendre une étape de former une seconde couche de silicium sur le substrat porteur avant l’étape de former la couche d’oxyde ;
- la seconde couche de silicium peut être constituée d’au moins 99,92% d’isotope28Si du silicium ;
- la couche d’oxyde peut être formée par oxydation d’au moins l’une de la première couche de silicium et de la seconde couche de silicium ;
- la couche d’oxyde peut être formée par oxydation de la première couche de silicium ;
- la première couche de silicium peut présenter, avant l’étape de formation de la couche d’oxyde, une épaisseur comprise entre 20 et 110 nm ;
- au moins l’une de la première couche de silicium et de la seconde couche de silicium peut être formée par croissance épitaxiale ;
- la couche d’un alliage de silicium-germanium peut présenter une proportion en isotope28Si du silicium d’au moins 99,92% ;
- la couche d’un alliage de silicium-germanium peut être formée par croissance épitaxiale ;
- la couche d’un alliage de silicium-germanium peut avoir une épaisseur comprise entre 20 et 100 m, préférentiellement entre 30 et 70 nm ;
- la couche d’un alliage de silicium-germanium peut présenter une teneur en germanium comprise entre 15% et 30% ;
- la couche d’oxyde peut présenter une épaisseur comprise entre 10 et 50 nm ;
- la seconde couche de silicium peut présenter une épaisseur supérieure à 200 nm, préférentiellement comprise entre 200 nm et 500 nm ;
- au moins l’un du substrat donneur et du substrat porteur peut être formé d’une plaquette de silicium monocristallin ; et
- le procédé peut en outre comprendre les étapes de : avant l’étape d’assemblage, former un plan de fragilisation dans le substrat donneur par implantation d’ions d’une espèce légère ; et fracturer le substrat donneur au niveau du plan de fragilisation, après l’étape d’assemblage et avant l’étape d’éliminer au moins une partie du substrat donneur, restée fixée à la couche d’un alliage de silicium-germanium.
La structure obtenue par le procédé ci-dessus est apte à la formation d’un dispositif quantique, et comprend : un substrat porteur ; une première couche d’isotope28Si de silicium ; une couche d’oxyde de silicium ; une seconde couche d’isotope28Si de silicium , la structure étant formée par le substrat porteur, la première couche d’isotope28Si de silicium, la couche d’oxyde de silicium, et la seconde couche d’isotope28Si de silicium, empilées dans cet ordre, dans laquelle la première couche d’isotope28Si de silicium et la seconde couche d’isotope28Si de silicium est constituée d’au moins 99,92% d’isotope28Si de silicium. De préférence, la couche d’oxyde de silicium présente une proportion en isotope28Si du silicium d’au moins 99,92%.
Un premier avantage de la structure est de fournir une base adéquate pour l’élaboration de dispositifs quantiques en employant des technologies déjà bien maîtrisées du domaine des semi-conducteurs.
Un second avantage de la structure est qu’elle garantit la fiabilité des dispositifs obtenus grâce à la présence d’une bicouche de28Si et de28SiO2faisant office de barrière aux éléments indésirables contenus dans le substrat support, tels que les isotopes29Si et30Si du silicium, ou encore des atomes de carbone, d’oxygène ou d’azote. Il serait en effet difficile et extrêmement couteux de produire des substrats de silicium purement formés de l’isotope28Si du silicium. Les substrats disponibles sont donc formés de silicium naturel, contenant au moins les trois isotopes28Si,29si et30Si du silicium, ainsi que des impuretés telles que le carbone, l’oxygène, et l’azote.
 BREVE DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée de l’invention qui va suivre en référence aux figures annexées sur lesquels :
FIG. 1LaFIG. 1illustre un procédé de fabrication selon un premier mode de mise en œuvre de l’invention ;
FIG. 2LaFIG. 2illustre la suite du procédé de laFIG. 1;
FIG. 3LaFIG. 3est un diagramme résumant le procédé de fabrication des figures 1 et 2 ;
FIG. 4LaFIG. 4illustre un procédé de fabrication selon un second mode de mise en œuvre de l’invention ; et
FIG. 5LaFIG. 5est un diagramme résumant le procédé de fabrication de laFIG. 4.
 DESCRIPTION DETAILLEE DE L’INVENTION
Premier mode de réalisation
Un premier mode de réalisation de la présente invention est décrit au moyen des figures 1 à 3 et de la description associée ci-dessous.
Les figures 1 et 2 illustrent des étapes d’un procédé de fabrication de la structure illustrée en (H) de laFIG. 2. LaFIG. 3est un diagramme indiquant les étapes du procédé de fabrication illustré figures 1 et 2.
LaFIG. 2illustre en (H) une structure Strct formée d’une couche barrière 28SiCar, d’une couche d’oxyde 28SiO2, et d’une couche superficielle 28SiDon, empilées dans cet ordre sur un substrat porteur Si_WafCar, chacun de ces éléments étant préférablement en contact direct avec l’élément ou les éléments qui lui sont immédiatement adjacents.
Le substrat porteur Si_WafCar, est ici constitué d’une plaquette de silicium monocristallin conventionnelle, aussi appelée « wafer » en terminologie anglaise. La couche barrière 28SiCaret la couche superficielle 28SiDonsont formées de silicium. La couche 28SiO2 est formée d’une couche d’oxyde de silicium. Les couches 28SiCar, 28SiDonet 28SiO2 présentent en particulier une pureté en isotope28Si du silicium d’au moins 99,92%, par exemple comprise entre 99,92% et 99,995%. Ainsi, les couches de silicium 28SiCaret 28SiDoncomprennent moins de 800 ppm d’isotope29Si du silicium.
Une telle structure peut être utilisée pour former des dispositifs quantiques à sa surface, grâce aux caractéristiques de la couche superficielle 28SiDon: grâce à sa pureté en28Si, la durée de cohérence de spin des électrons de cette couche est suffisante pour effectuer des opérations sur des qubits associés à ces électrons. Intégrée dans un dispositif quantique, la couche superficielle 28SiDonreprésente donc un bon support de qubits.
En outre, la couche barrière 28SiCaret la couche d’oxyde 28SiO2 empêchent, ou au moins limitent, la migration d’impuretés, et en particulier d’atomes de l’isotope29Si du silicium depuis le substrat support Si_WafCarjusqu’à la couche superficielle 28SiDon. Sans couche barrière, le phénomène de diffusion des impuretés augmenterait les concentrations en29Si,30Si ou éléments dopants à des niveaux incompatibles avec la qualité nécessaire au bon fonctionnement des dispositifs quantiques, engendrant ainsi une réduction des durées de cohérence et amenant ces dispositifs à fonctionner de manière similaire à des dispositifs formés au sein de substrats conventionnels pour transistors de technologie FD-SOI.
Au cours d’étapes préliminaires 110Donet 110Cardu procédé 100 de fabrication de la structure Strct, un substrat donneur Si_WafDonet un substrat porteur Si_WafCarsont fournis. Dans le cadre de cet exemple, les substrats sont chacun constitués d’une plaquette de silicium monocristallin, mais tout autre support conventionnellement utilisé dans l’industrie des semiconducteurs pourrait être employé.
LaFIG. 1illustre en (A) la formation successive dans cet ordre (1) d’une couche d’un alliage de silicium-germanium SiGe d’arrêt d’attaque et (2) de la couche superficielle 28SiDonsur le substrat donneur Si_WafDon, au cours de deux étapes successives 120Donet 130Don. La structure dite « structure donneuse » obtenue est désignée par Don dans les figures. On peut faire croître, par exemple par épitaxie, la couche superficielle 28SiDonsur une face du substrat donneur Si_WafDon, puis la couche d’un alliage de silicium-germanium SiGe sur la couche superficielle 28SiDonainsi formée.
LaFIG. 1illustre en (B) la formation de la couche barrière 28SiCaret la couche 28SiO2 sur le substrat support Si_WafCar, au cours de deux étapes successives 120Caret 130Car, respectivement. La structure dite « structure porteuse » obtenue est désignée par Car dans les figures. On peut faire croître, par exemple par épitaxie, la couche barrière 28SiCarsur une face du substrat porteur Si_WafCarau cours de l’étape 120Car. Au cours de l’étape 130Car, la couche barrière 28SiCarest oxydée superficiellement sur une certaine épaisseur, de manière à former la couche d’oxyde 28SiO2.
Dans les étapes précédentes, on forme les couches 28SiDon, 28SiCaret optionnellement SiGe, de manière à ce qu’elles présentent des puretés en isotope 28 du silicium28Si comprises entre 99,920% et 99,995%. Ainsi, les concentrations maximales de l’isotope 29 du silicium dans ces couches sont, au moins initialement, comprises entre 800 et 50 ppm, concentrations suffisamment faibles pour permettre la fabrication de dispositifs quantiques basés sur le spin des électrons sur la couche superficielle 28SiDon. De telles compositions des couches 28SiDon, 28SiCaret SiGe peuvent être atteintes en employant, dans un procédé conventionnel de croissance épitaxiale, du gaz silane de pureté correspondante à celle des couches en28Si, comme gaz précurseur du silicium des couches.
Même si la fabrication d’une couche SiGe présentant une pureté en isotope 28 du silicium comprise entre 99,920% et 99,995% n’est qu’optionnelle, une telle pureté permet d’éviter la contamination en isotopes29Si et30Si de la couche 28SiDondans le bâti d’épitaxie lors de sa formation. Dans ce cas, la couche 28SiDonest relaxée, et le confinement quantique d’un dispositif quantique formé sur cette couche devra être assuré par un champ électrostatique vertical. De préférence, un même bâti d’épitaxie est utilisé pour la formation successive des deux couches 28SiDonet SiGe.
La couche d’oxyde 28SiO2 étant ici obtenue par l’oxydation de la couche 28SiCar, elle présente les mêmes caractéristiques de pureté en28Si que celle-ci. Cette opération d’oxydation peut être effectuée de manière conventionnelle par application d’un traitement thermique sous atmosphère d’oxygène. La couche 28SiO2 est préférentiellement formée par oxydation thermique de manière à assurer une bonne qualité d’interface entre la couche 28SiO2 et chacune des couches 28SiDonet 28SiCar, après assemblage des deux substrats (voir étape 150, illustrée en (D) de laFIG. 1). Naturellement, il s’agit d’un oxyde de silicium formé d’oxygène et de l’isotope28Si du silicium de la couche 28SiCar. La couche 28SiCarn’est oxydée que sur une certaine épaisseur, strictement inférieure à son épaisseur et en fonction de l’épaisseur visée pour la couche 28SiO2.
Par ailleurs, la couche 28SiO2 peut également être formée par dépôt de type HDP-CVD (HDP-CVD pour High Density Plasma CVD), qui est réalisé à relativement basse température en comparaison à une oxydation thermique, ce qui permet de manière avantageuse de limiter le budget thermique imposé à la couche 28SiCar, et de ce fait limiter la diffusion des autres isotopes de Si dans la couche destinée à comporter les dispositifs de manipulation d’objets quantiques.
Les épaisseurs des couches 28SiO2 et 28SiCarpeuvent être choisies de manière à garantir un niveau d’effet barrière adéquat pour éviter la contamination de la couche superficielle 28SiDonpar, en particulier, du29Si, tout en limitant l’épaisseur de la couche 28SiO2, par exemple en vue d’application reposant sur la technologie FD-SOI qui requiert une couche 28SiO2 fine. Ainsi, les inventeurs ont pu déterminer par simulation informatique des jeux d’épaisseurs pour les couches 28SiDon, 28SiO2 et 28SiCar, permettant de garantir un certain niveau de pureté de la couche 28SiDontout en minimisant avantageusement l’épaisseur de la couche 28SiCarpour une épaisseur donnée de la couche 28SiO2, choisie pour sa compatibilité avec les procédés conventionnels de la technologie FD-SOI.
Le tableau Tab1 indique de tels jeux d’épaisseurs pour deux niveaux de pureté, à 99,9% et 99,99% de28Si pour la couche de 28SiDon. Les simulations numériques ont été calculées en considérant que la couche 28SiCarpossède un niveau de pureté à 99,99% de28Si. Ces calculs prennent en compte, notamment, un budget thermique correspondant à celui de la réalisation de la structure Strct et de la fabrication conventionnelle d’un transistor FD-SOI, qui est le plus haut budget thermique subi par les couches, ce qui inclut les étapes de fabrication de transistors CMOS et des dispositifs à qubits formés dans la couche 28SiDon.
Epaisseur de 28SiDon
(après finition)		 Epaisseur de 28SiO2 Epaisseur de 28SiCarpour une couche de 28SiDonà 99,9% de pureté Epaisseur de 28SiCarpour une couche de 28SiDonà 99,99% de pureté
16 nm 50 nm 30 nm 250 nm
16nm 20 nm 200 nm 420 nm
Tab. 1
Avant l’étape d’oxydation 130Car, la couche 28SiCardoit avoir une épaisseur correspondant approximativement à la somme de l’épaisseur visée pour la couche 28SiO2 et de l’épaisseur finale visée pour la couche 28SiCarde la structure Strct.
On peut par exemple retenir les épaisseurs typiquement employées dans les technologies de type FD-SOI, qui sont comprises entre 10 et 60 nm, préférentiellement entre 10 et 25 nm pour la couche active (après l’étape 190 de finition, voir ci-dessous), qui correspond ici à la couche superficielle 28SiDon, et entre 10 et 50 nm pour la couche d’oxyde 28SiO2, souvent environ 20 nm d’épaisseur. Ainsi, on pourra prévoir une épaisseur comprise entre 20 et 110 nm pour la couche superficielle 28SiDon, lors de son dépôt, avant son oxydation pour former la couche d’oxyde 28SiO2. Pour la couche 28SiCar, on pourra retenir une épaisseur supérieure à 200 nm, par exemple comprise entre 200 et 500 nm.
La couche SiGe d’arrêt d’attaque peut avoir une épaisseur comprise entre 20 et 100 nm, ou préférentiellement entre 30 et 70 nm, typiquement 50 nm, et avoir une teneur en germanium comprise entre 15% et 30%.
LaFIG. 1illustre en (C) une implantation Imp d’espèces légères comme de l’hydrogène, de l’hélium, ou une combinaison de telles espèces dans le volume du substrat donneur Si_WafDonà travers les couches 28SiDonet SiGe, de manière à former un plan de fragilisation Frgl dans le substrat donneur Si_WafDon, au cours d’une étape 140Don. Cette implantation peut correspondre à une implantation d’hydrogène et/ou d’hélium, c’est-à-dire, un bombardement ionique d’hydrogène et/ou d’hélium du substrat donneur Si_WafDonà travers les couches 28SiDonet SiGe. De façon connue en soi, et comme cela est illustré en (B), les ions implantés forment un plan de fragilisation Frgl. La nature, la dose des espèces implantées et l’énergie d’implantation sont choisies en fonction de la nature et de l’épaisseur des couches traversées, et de la profondeur d’implantation désirée.
LaFIG. 1illustre en (D) l’assemblage des structure Don et Car, nécessaire à la formation de la structure Struct comprenant un empilement des couches 28SiCar, 28SiO2 et 28SiDon. A la suite de la formation du plan de fragilisation Frgl, la structure donneuse Don est retournée et la couche superficielle 28SiDonest mise en contact intime avec la couche 28SiO2 de la structure porteuse Car et y est assemblée, par exemple par collage moléculaire ou toute autre technique d’assemblage par mise en contact direct de surfaces d’éléments à assembler, au cours d’une étape 150.
LaFIG. 1illustre en (E) la fracture du substrat donneur Si_WafDonau niveau du plan de fragilisation Frgl obtenu par implantation ionique, de sorte qu’une partie Si_WafDon_2du substrat donneur Si_WafDonest détachée de la structure porteuse Car tandis qu’une partie Si_WafDon_1du substrat donneur Si_WafDonet les couches SiGe et 28SiDony restent fixées, au cours d’une étape de fracture et de retrait 160. Cette fracture peut être obtenue par traitement thermique, éventuellement assisté d’une sollicitation mécanique d’amorce de la rupture, selon des techniques conventionnelles de transfert de couche bien connues dans le domaine de la microélectronique, comme le procédé dit « Smart Cut ». A la suite de l’assemblage et de la fracture du substrat donneur, on peut appliquer un traitement thermique de manière à consolider l’assemblage et réparer les couches assemblées.
Une alternative à la formation d’un plan de fragilisation et à la fracture du substrat Si_WafDonau niveau de ce plan peut consister en un amincissement du substrat donneur Si_WafDonaprès son assemblage, par exemple par gravure, meulage et/ou polissage mécanochimique (CMP pour Chemical Mechanical Polishing en terminologie anglaise). Cet amincissement peut être employé pour entièrement retirer le substrat donneur, ou seulement partiellement, par exemple pour arriver à la situation illustrée en (E) de laFIG. 1.
LaFIG. 2illustre les étapes du procédé nécessaires pour passer de l’état illustré en (E) à la structure Strct illustrée en (H).
LaFIG. 2illustre en (F) l’élimination, au cours d’une étape 170, de la couche résiduelle Si_WafDon_1du substrat donneur Si_WafDonqui est restée fixée à la structure support Car à l’issue de l’étape 160. Cette étape peut être mise en œuvre par une gravure sélective du silicium Etch(Si_WafDon-1), par voie humide par emploi, par exemple, d’une solution chimique ou par voie sèche par emploi, par exemple, d’un plasma, ou par une attaque mécanochimique de type CMP (Chemical Mechanical Polishing en terminologie anglaise). Une telle attaque permet d’éliminer la couche résiduelle Si_WafDon_1formée de silicium en utilisant la couche SiGe comme une couche d’arrêt de gravure, au moyen d’un procédé d’élimination sélective du silicium de la couche Si_WafDon_1par rapport à l’alliage de silicium-germanium formant la couche SiGe. On peut par exemple se reporter aux documents de brevet US 8,389,416 B2, US 9,984,890 B2 ou US 10,934,485 B2, qui décrivent des procédés d’attaque sélective du silicium par rapport à un alliage de silicium-germanium.
LaFIG. 2illustre en (G) l’élimination, au cours d’une étape 180, de la couche SiGe, dégagée à la suite de l’étape 170. Cette étape peut être mise en œuvre par gravure sélective de l’alliage silicium-germanium Etch(SiGe), par voie humide par emploi, par exemple, d’une solution chimique ou par voie sèche par emploi, par exemple, d’un plasma, ou par une élimination mécanochimique de type CMP (Chemical Mechanical Polishing en terminologie anglaise). Une telle élimination permet d’éliminer la couche SiGe formée d’un alliage de silicium-germanium en utilisant la couche 28SiDoncomme une couche d’arrêt de gravure, en utilisant un procédé de gravure sélective de l’alliage de silicium-germanium de la couche SiGe par rapport au silicium formant la couche 28SiDon. On peut par exemple se reporter aux documents de brevet US 9,236,265 B2, US 11,875,997 B2 ou WO 2006/027332 A1, qui décrivent des procédés de gravure sélective des alliages de silicium-germanium par rapport au silicium.
Concernant la gravure sélective Etch(Si_WafDon-1), on pourra la considérer comme une gravure sélective du silicium par rapport à l’alliage silicium-germanium lorsque la gravure présente une vitesse de gravure du silicium au moins deux fois plus élevée que la vitesse de gravure de l’alliage silicium-germanium. Réciproquement, concernant la gravure sélective Etch(SiGe), on pourra la considérer comme une gravure sélective de l’alliage silicium-germanium par rapport au silicium lorsque la gravure présente une vitesse de gravure de l’alliage silicium-germanium au moins deux fois plus élevée que la vitesse de gravure du silicium. Ainsi, les gravure sélectives Etch(Si_WafDon-1) et Etch(SiGe) sont distinctes l’une de l’autre.
LaFIG. 2illustre en (H) une étape 190 de finition de la couche superficielle 28SiDonissue de la structure donneuse Don. Cette étape de finition consiste en une ou plusieurs attaques mécaniques et/ou chimiques d’amincissement de la couche superficielle 28SiDonà une épaisseur souhaitée et de polissage de sa face accessible. L’étape de finition peut être similaire à celles employées dans la fabrication de substrats destinés à la technologie FD-SOI. A l’issue de cette étape, la structure Strct illustrée par laFIG. 2est obtenue.
Un avantage important du procédé 100 est que l’épaisseur de la couche de silicium d’isotope28Si devant être formée sur le substrat donneur Si_WafDonest fortement réduite par rapport aux procédés existants, pouvant par exemple se limiter à une épaisseur de 200 nm ou moins. Cette valeur peut se comparer par exemple aux 300 à 600 nm nécessaires pour la couche de silicium d’isotope28Si du substrat donneur du procédé décrit dans la demande de brevet FR 2314256. Dans ce procédé, la couche d’oxyde est obtenue par oxydation de la couche d’isotope28Si du silicium formée sur un substrat donneur. Cette oxydation, obtenue par un chauffage de la couche provoque une diffusion des isotopes29Si et30Si et des impuretés depuis le support de la couche. Cette dernière requiert donc pas une forte épaisseur pour garantir une pureté en28Si du côté de sa face opposée à son support. Dans la présente demande, la couche 28SiDonn’est pas soumise à une oxydation pour la formation de la couche d’oxyde 28SiO2 et ne requiert donc pas une aussi forte épaisseur.
Second mode de réalisation
Un second mode de réalisation de la présente invention est décrit au moyen des figures 4 et 5 et de la description associée ci-dessous.
Le second mode de réalisation représente un second procédé 200 qui est une variante du procédé 100 du premier mode de réalisation. Dans le procédé 100, la couche d’oxyde 28SiO2 est formée sur la couche 28SiCar, éventuellement par oxydation de cette dernière au cours de l’étape 130Car. Dans le procédé 200, la couche d’oxyde 28SiO2 est formée sur la couche 28SiDon, éventuellement par oxydation de cette dernière ; au cours d’une étape 135Donpouvant être implémentée de la même manière que l’étape 130Cardu procédé 100, l’étape 135Donremplaçant l’étape 130Car.
En dehors de ce point, les deux procédés 100 et 200 sont identiques la structure Set étant obtenue par l’assemblage des structures Don et Car au cours de l’étape 150, comme illustré par les figures 4 et 5, les étapes ultérieures étant les mêmes. Bien entendu, au cours de l’étape 150, c’est la couche 28SiO2, formée sur la couche 28SiDon, qui est mise en contact direct avec la couche 28SiCar.
Une autre variante pourrait consister à appliquer les deux étapes 130Car et 135Don. Dans ce cas de figure, les deux couches 28SiCar et 28SiDon sont recouvertes d’une couche d’oxyde 28SiO2. L’assemblage de l’étape 150 se fait alors par mise en contact intime des deux couche 28SiO2.
Bien entendu, en cas de formation des couches d’oxyde par oxydation de l’une, l’autre ou les deux des couches 28SiCar et 28SiDon, leurs épaisseurs respectives peuvent être ajustées pour tenir compte de la réduction d’épaisseur de la couche de silicium concernée.
L'invention n'est pas limitée aux modes de réalisation décrits ci-dessus et on peut y apporter des variantes sans sortir du cadre de l'invention tel que défini par les revendications.

Claims (15)

  1. Procédé (100) de fabrication d’une structure comprenant un substrat porteur (Si_WafCar) supportant une couche de silicium (28SiDon), une couche d’oxyde (28SiO2) étant interposée entre le substrat porteur (Si_WafCar) et la couche de silicium (28SiDon), le procédé comprenant les étapes de :
    - former (120Don) une couche (SiGe) d’un alliage de silicium-germanium sur un substrat donneur (Si_WafDon) ;
    - former (130Don) une première couche de silicium (28SiDon) sur la couche (SiGe) d’un alliage de silicium-germanium, formant ainsi une structure donneuse (Don) ;
    - former (130Car; 135Don) une couche d’oxyde (28SiO2) sur au moins l’une de la première couche de silicium (28SiDon) et d’une structure porteuse (Car) comprenant le substrat porteur (Si_WafCar) ;
    - assembler (150) la structure donneuse (Don) et la structure porteuse (Car), de manière telle que le substrat porteur (Si_WafCar), la couche d’oxyde (28SiO2), la première couche de silicium (28SiDon), la couche (SiGe) d’un alliage de silicium-germanium et le substrat donneur (Si_WafDon) sont empilés dans cet ordre ;
    - éliminer (170) au moins une partie (Si_WafDon_1) du substrat donneur fixée à la couche (SiGe) d’un alliage de silicium-germanium (Etch(Si_WafDon_1)) ; et
    - éliminer (180) la couche (SiGe) d’un alliage de silicium-germanium (Etch(SiGe)),
    dans lequel la première couche de silicium (28SiDon) est constituée d’au moins 99,92% d’isotope28Si du silicium.
  2. Le procédé selon la revendication 1, comprenant en outre une étape de former (120Car) une seconde couche de silicium (28SiCar) sur le substrat porteur (Si_WafCar) avant l’étape de former (130Car; 135Don) la couche d’oxyde (28SiO2).
  3. Le procédé selon la revendication 2, dans lequel la seconde couche de silicium (28SiCar) est constituée d’au moins 99,92% d’isotope28Si du silicium.
  4. 4. Le procédé selon la revendication 2 ou 3, dans lequel la couche d’oxyde (28SiO2) est formée par oxydation d’au moins l’une de la première couche de silicium (28SiDon) et de la seconde couche de silicium (28SiCar).
  5. 5. Le procédé selon la revendication 1, dans lequel la couche d’oxyde (28SiO2) est formée par oxydation de la première couche de silicium (28SiDon).
  6. Le procédé selon l’une quelconque des revendications 1 à 5, dans lequel la première couche de silicium (28SiDon) présente, avant l’étape (130Car) de formation de la couche d’oxyde (28SiO2), une épaisseur comprise entre 20 et 110 nm.
  7. 7. Le procédé selon la revendication 1 ou 5 dans lequel la première couche de silicium (28SiDon) est formée par croissance épitaxiale, ou selon l’une quelconque des revendications 2 à 4, dans lequel au moins l’une de la première couche de silicium (28SiDon) et, le cas échéant, de la seconde couche de silicium (28SiCar), est formée par croissance épitaxiale.
  8. 8. Le procédé selon l’une quelconque des revendications 1 à 7, dans lequel la couche (SiGe) d’un alliage de silicium-germanium présente une proportion en isotope28Si du silicium d’au moins 99,92%.
  9. 9. Le procédé selon l’une quelconque des revendications 1 à 8, dans lequel la couche (SiGe) d’un alliage de silicium-germanium est formée par croissance épitaxiale.
  10. Le procédé selon l’une quelconque des revendications 1 à 9, dans lequel la couche (SiGe) d’un alliage de silicium-germanium a une épaisseur comprise entre 20 et 100 m, préférentiellement entre 30 et 70 nm.
  11. Le procédé selon l’une quelconque des revendications 1 à 10, dans lequel la couche (SiGe) d’un alliage de silicium-germanium présente une teneur en germanium comprise entre 15% et 30%.
  12. Le procédé selon l’une quelconque des revendications 1 à 11, dans lequel la couche d’oxyde (28SiO2) présente une épaisseur comprise entre 10 et 50 nm.
  13. Le procédé selon l’une quelconque des revendications 2 à 4 ou, le cas échéant, selon l’une quelconque des revendications 6 à 12, dans lequel la seconde couche de silicium (28SiCar) présente une épaisseur supérieure à 200 nm, préférentiellement comprise entre 200 nm et 500 nm.
  14. Le procédé selon l’une quelconque des revendications 1 à 13, dans lequel au moins l’un du substrat donneur (Si_WafDon) et du substrat porteur (Si_WafCar) est formé d’une plaquette de silicium monocristallin.
  15. 15. Le procédé selon l’une quelconque des revendications 1 à 14, comprenant en outre les étapes de :
    - avant l’étape (150) d’assemblage, former (140Don) un plan de fragilisation (Fgrl) dans le substrat donneur (Si_WafDon) par implantation d’ions d’une espèce légère ; et
    - fracturer (160) le substrat donneur (Si_WafDon) au niveau du plan de fragilisation (Frgl), après l’étape (150) d’assemblage et avant l’étape (170) d’éliminer au moins une partie (Si_WafDon_1) du substrat donneur, restée fixée à la couche (SiGe) d’un alliage de silicium-germanium.
FR2408487A 2024-07-31 2024-07-31 Procédé de fabrication d’un substrat de silicium en vue d’applications quantiques Pending FR3165338A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2408487A FR3165338A1 (fr) 2024-07-31 2024-07-31 Procédé de fabrication d’un substrat de silicium en vue d’applications quantiques
PCT/EP2025/071820 WO2026027555A1 (fr) 2024-07-31 2025-07-29 Procédé de fabrication d'un substrat de silicium en vue d'applications quantiques

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2408487A FR3165338A1 (fr) 2024-07-31 2024-07-31 Procédé de fabrication d’un substrat de silicium en vue d’applications quantiques
FR2408487 2024-07-31

Publications (1)

Publication Number Publication Date
FR3165338A1 true FR3165338A1 (fr) 2026-02-06

Family

ID=93648736

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2408487A Pending FR3165338A1 (fr) 2024-07-31 2024-07-31 Procédé de fabrication d’un substrat de silicium en vue d’applications quantiques

Country Status (2)

Country Link
FR (1) FR3165338A1 (fr)
WO (1) WO2026027555A1 (fr)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2314256A1 (fr) 1975-06-14 1977-01-07 Riken Keikinzoku Kogyo Kk Procede d'obtention de profils structuraux extrudes a partir de dechets de metal a base d'aluminium
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US20040169225A1 (en) * 2001-07-05 2004-09-02 Burden Stephen J. Isotopically pure silicon-on-insulator wafers and method of making same
WO2006027332A1 (fr) 2004-09-09 2006-03-16 Sez Ag Procédé de gravure sélective
US8389416B2 (en) 2010-11-22 2013-03-05 Tokyo Electron Limited Process for etching silicon with selectivity to silicon-germanium
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9984890B2 (en) 2016-03-02 2018-05-29 Tokyo Electron Limited Isotropic silicon and silicon-germanium etching with tunable selectivity
US10934485B2 (en) 2017-08-25 2021-03-02 Versum Materials Us, Llc Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
EP3975072A1 (fr) 2020-09-29 2022-03-30 Hitachi, Ltd. Traitement de bits quantiques
US20220172984A1 (en) * 2020-11-27 2022-06-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Low-temperature method for manufacturing a semiconductor-on-insulator substrate
US20230026518A1 (en) 2019-10-28 2023-01-26 Quantum Technologies Ug Haftungsbeschrankt Impurity-center-based quantum computer
US11875997B2 (en) 2017-04-11 2024-01-16 Entegris, Inc. Formulations to selectively etch silicon-germanium relative to silicon

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2314256A1 (fr) 1975-06-14 1977-01-07 Riken Keikinzoku Kogyo Kk Procede d'obtention de profils structuraux extrudes a partir de dechets de metal a base d'aluminium
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US20040169225A1 (en) * 2001-07-05 2004-09-02 Burden Stephen J. Isotopically pure silicon-on-insulator wafers and method of making same
WO2006027332A1 (fr) 2004-09-09 2006-03-16 Sez Ag Procédé de gravure sélective
US8389416B2 (en) 2010-11-22 2013-03-05 Tokyo Electron Limited Process for etching silicon with selectivity to silicon-germanium
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9984890B2 (en) 2016-03-02 2018-05-29 Tokyo Electron Limited Isotropic silicon and silicon-germanium etching with tunable selectivity
US11875997B2 (en) 2017-04-11 2024-01-16 Entegris, Inc. Formulations to selectively etch silicon-germanium relative to silicon
US10934485B2 (en) 2017-08-25 2021-03-02 Versum Materials Us, Llc Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
US20230026518A1 (en) 2019-10-28 2023-01-26 Quantum Technologies Ug Haftungsbeschrankt Impurity-center-based quantum computer
EP3975072A1 (fr) 2020-09-29 2022-03-30 Hitachi, Ltd. Traitement de bits quantiques
US20220172984A1 (en) * 2020-11-27 2022-06-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Low-temperature method for manufacturing a semiconductor-on-insulator substrate

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CC LO ET AL: "Device fabrication and transport measurements of FinFETs built with ^28Si SOI wafers towards donor qubits in silicon", ARXIV.ORG, CORNELL UNIVERSITY LIBRARY, 201 OLIN LIBRARY CORNELL UNIVERSITY ITHACA, NY 14853, 10 June 2009 (2009-06-10), XP080328684 *
E. SCHNEIDERJ. ENGLAND: "Isotopically Enriched Layers for Quantum Computers Formed by Si Implantation and Layer Exchange", ACS APPL. MATER. INTERFACES, vol. 15, 2023, pages 21609 - 21617
MAZZOCCHI V ET AL: "99.992 % ^28Si CVD-grown epilayer on 300 mm substrates for large scale integration of silicon spin qubits", ARXIV.ORG, CORNELL UNIVERSITY LIBRARY, 201 OLIN LIBRARY CORNELL UNIVERSITY ITHACA, NY 14853, 13 July 2018 (2018-07-13), XP081248026 *

Also Published As

Publication number Publication date
WO2026027555A1 (fr) 2026-02-05

Similar Documents

Publication Publication Date Title
EP1354346B1 (fr) Procede de realisation d'une couche mince impliquant l'implantation d'especes gazeuses
FR2845523A1 (fr) Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
EP1865551A2 (fr) Procédé de limitation de diffusion en mode lacunaire dans une hétérostructure
FR2983342A1 (fr) Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
WO2005064657A1 (fr) Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
JP5185284B2 (ja) 半導体オンインシュレータ構造体を製造する方法
FR3104318A1 (fr) Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
JP2011522432A (ja) 基板上にゲルマニウム層を含む構造の製造プロセス
WO2004059711A1 (fr) Procede de realisation de substrats mixtes et structure ainsi obtenue
FR2880988A1 (fr) TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
WO2007036631A1 (fr) Procédé de fabrication d'un élément en couches minces
EP1631982A1 (fr) Procede d obtention d une couche tres mince par amincissement par auto-portage provoque
FR2881573A1 (fr) Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
EP3996132A1 (fr) Procédé de formation d'une structure de piégeage d'un substrat utile
FR2860340A1 (fr) Collage indirect avec disparition de la couche de collage
FR2907966A1 (fr) Procede de fabrication d'un substrat.
WO2026027555A1 (fr) Procédé de fabrication d'un substrat de silicium en vue d'applications quantiques
FR2977075A1 (fr) Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
FR2851847A1 (fr) Relaxation d'une couche mince apres transfert
EP4473559B1 (fr) Procede de fabrication d'une structure de type double semi-conducteur sur isolant
EP4006996B1 (fr) Dispositif quantique et procédé de réalisation
FR3156988A1 (fr) Structure de base de dispositifs quantiques et procédé de fabrication
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
FR2849714A1 (fr) Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
EP4006997B1 (fr) Procédé de réalisation d'un dispositif quantique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20260206