HK15196A - Transmission method for a digital signal - Google Patents
Transmission method for a digital signal Download PDFInfo
- Publication number
- HK15196A HK15196A HK15196A HK15196A HK15196A HK 15196 A HK15196 A HK 15196A HK 15196 A HK15196 A HK 15196A HK 15196 A HK15196 A HK 15196A HK 15196 A HK15196 A HK 15196A
- Authority
- HK
- Hong Kong
- Prior art keywords
- signal
- block
- run
- counter
- time
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
- G11B2220/91—Helical scan format, wherein tracks are slightly tilted with respect to tape direction, e.g. VHS, DAT, DVC, AIT or exabyte
- G11B2220/913—Digital audio tape [DAT] format
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Claims (10)
- Procédé pour la transmission d'un signal numérique dans des portions de signal subdivisées avec un signal d'entrée chacune, dont les transitions de niveau se trouvent dans la même grille de temps que les transitions de niveau du signal de données suivant, au début de la portion de signal dont les rapports de phase par rapport à la portion de signal précédente sont incertains ou pas sûrs, en particulier lors de l'enregistrement et de la reproduction d'un signal MIC, caractérisé en ce que le signal d'entrée (zones A+B) contient, en plus de l'information pour l'entrée de PLL à répétition multiple, l'information pour la synchronisation de bloc ou pour l'écart d'un moment de référence (to) qui marque le début de la transmission de données, l'écart temporel entre les informations de synchronisation de bloc étant plus court que la durée d'un bloc.
- Procédé selon la revendication 1, caractérisé en ce que le signal d'entrée est constitué par des transitions de niveau (fch/2) qui se succédent à un écart de n bit du signal numérique (n = 1, 2, 3...) et que des impulsions de marquage, qui forment l'information pour la synchronisation de bloc, sont produites par variation de l'écart des transitions de niveau pour différentes demi-ondes.
- Procédé selon la revendication 2, caractérisé en ce que les impulsions de marquage (a, b) produites par variation de l'écart des transitions de niveau se succédent en étant de polarité inverse et que l'écart entre ces impulsions est une mesure pour l'écart des impulsions concernées par rapport à un moment de référence (to) pour la synchronisation de bloc (fig. 4) ou pour l'exploitation du signal de données qui suit le signal d'entrée (fig. 5).
- Procédé selon la revendication 3, caractérisé en ce que l'écart entre les impulsions de marquage de l'une des polarités (a) est constant ou qu'il y un rapport entier entre ces écarts (fig. 4, 5).
- Procédé selon la revendication 4, caractérisé en ce que l'écart (a) est égal à la longueur de mot du signal de données ou qu'il y a un rapport entier avec la longueur de mot du signal de données (fig. 5).
- Procédé selon l'une ou plusieurs des revendications précédentes, caractérisé en ce que le signal d'entrée est périodique et que la durée de la période est égale à la longueur de bloc du signal de données ou qu'il y a un rapport entier avec la longueur du bloc du signal de données (fig. 4).
- Procédé selon l'une ou plusieurs des revendications précédentes 1 à 6, caractérisé en ce qu'il n'y a pas de mots de synchronisation prévus pour le signal de données pour blocs de données qui suit le signal d'entrée, blocs de données dont les limites sont fixées par rapport au temps de référence.
- Circuit pour l'exploitation d'un signal d'entrée dans un procédé selon l'une ou plusieurs des revendications précédentes, caractérisé en ce qu'il existe un premier compteur (Z1) pour produire des portions de même longueur à partir du rythme binaire, qu'il existe un second compteur (Z2) qui est mis en marche au moment des impulsions de marquage de l'une des polarités (a) et dont le résultat de comptage au moment des impulsions de marquage de l'autre polarité (b) est transmis au troisième compteur (Z3) ou est comparé à la position du troisième compteur, le troisième compteur comptant les portions produites par le premier compteur, et qu'une certaine position du troisième compteur donne un temps de référence pour l'exploitation du signal de données qui suit le signal d'entrée.
- Circuit selon la revendication 8, caractérisé en ce que les cas de concordance des positions du second et du troisième compteur au moment des impulsions de marquage (b) sont comptés avec un autre compteur (Z4) ou un registre à décalage et que les opérations de synchronisation d'entrée sont terminées lorsqu'une valeur numérique prédéterminée est atteinte.
- Circuit pour le traitement d'un signal numérique avec un circuit d'exploitation selon la revendication 8 ou 9, caractérisé en ce qu'il est prévu un compteur (Z3) qui compte les périodes de cycle seulement à partir du moment de référence (to) pour la détection des limites du bloc de données du signal numérique, dans la mesure où il s'agit de blocs de données de longueur fixée.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853533962 DE3533962A1 (de) | 1985-09-24 | 1985-09-24 | Verfahren zur uebertragung eines digitalsignals |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| HK15196A true HK15196A (en) | 1996-02-02 |
Family
ID=6281752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| HK15196A HK15196A (en) | 1985-09-24 | 1996-01-25 | Transmission method for a digital signal |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0216329B1 (fr) |
| JP (1) | JPH07105790B2 (fr) |
| AT (1) | ATE71232T1 (fr) |
| DE (2) | DE3533962A1 (fr) |
| HK (1) | HK15196A (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3737306A1 (de) * | 1987-11-04 | 1989-05-18 | Thomson Brandt Gmbh | Verfahren zur uebertragung eines digitalsignals |
| JPH0648589B2 (ja) * | 1989-02-16 | 1994-06-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報記憶サブシステム用の非同期データ・チャネル |
| US20060155816A1 (en) * | 2002-12-25 | 2006-07-13 | Toshitomo Umei | Data transmission system and data transmission device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3641526A (en) * | 1969-12-29 | 1972-02-08 | Ibm | Intra-record resynchronization |
| JPS5580867A (en) * | 1978-12-12 | 1980-06-18 | Sony Corp | Block synchronous signal extracting circuit |
| JPS55135450A (en) * | 1979-04-10 | 1980-10-22 | Mitsubishi Electric Corp | Synchronous signal formation for digital transmission signal |
| GB2068687A (en) * | 1980-01-09 | 1981-08-12 | Decca Ltd | Digital synchronising system |
| JPS5724005A (en) * | 1980-07-17 | 1982-02-08 | Sony Corp | Digital signal processor |
| DE3151251A1 (de) * | 1981-12-24 | 1983-07-07 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und schaltungsanordnung zur wiedergabe digital codierter signale |
| DE3229696A1 (de) * | 1982-08-10 | 1984-02-16 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur synchronuebertragung rahmenstrukturierter daten |
-
1985
- 1985-09-24 DE DE19853533962 patent/DE3533962A1/de not_active Withdrawn
-
1986
- 1986-09-19 EP EP86112962A patent/EP0216329B1/fr not_active Expired - Lifetime
- 1986-09-19 DE DE8686112962T patent/DE3683230D1/de not_active Expired - Lifetime
- 1986-09-19 AT AT86112962T patent/ATE71232T1/de not_active IP Right Cessation
- 1986-09-24 JP JP22395486A patent/JPH07105790B2/ja not_active Expired - Lifetime
-
1996
- 1996-01-25 HK HK15196A patent/HK15196A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0216329B1 (fr) | 1992-01-02 |
| EP0216329A2 (fr) | 1987-04-01 |
| DE3683230D1 (de) | 1992-02-13 |
| JPH07105790B2 (ja) | 1995-11-13 |
| JPS6272242A (ja) | 1987-04-02 |
| DE3533962A1 (de) | 1987-03-26 |
| ATE71232T1 (de) | 1992-01-15 |
| EP0216329A3 (en) | 1988-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1280522C (fr) | Systeme de detection de synchronisation de trame pour signaux numeriques a multiplexage temporel | |
| US4080589A (en) | Error density detector | |
| JPS6028455B2 (ja) | デジタル情報処理装置 | |
| JPS6340080B2 (fr) | ||
| US3188569A (en) | Receiver input unit-synchronizing circuit | |
| US3754102A (en) | Frame synchronization system | |
| JPS5813056B2 (ja) | 多重化パルス伝送システムにおける正確なフレ−ム化を維持する方法 | |
| US4766602A (en) | Synchronizing signal decoding | |
| HK15196A (en) | Transmission method for a digital signal | |
| JPH09312638A (ja) | バーストフレーム位相同期回路 | |
| US4567587A (en) | Multiplex equipment monitoring apparatus | |
| KR910009464B1 (ko) | 디지탈 신호 재생장치 | |
| US4142070A (en) | False framing detector | |
| US4133978A (en) | Circuit for separating a composite stream of data and clock pulses | |
| JP2544715B2 (ja) | ディジタル・マルチプレクサ装置 | |
| US4598169A (en) | System for detecting a marker signal inserted in an information signal | |
| CA1074029A (fr) | Circuit d'encadrement pour signaux numeriques utilisant des bits d'encadrement alternatifs egalement espaces | |
| JPH0691522B2 (ja) | 同期信号発生装置及び方法 | |
| US3588709A (en) | Synchronous timing system having failure detection feature | |
| FI84547B (fi) | Signallaosning. | |
| JPH0416868B2 (fr) | ||
| SU1254589A1 (ru) | Устройство тактовой синхронизации | |
| KR100264141B1 (ko) | 디지탈 신호용 레코더 | |
| CA1112725A (fr) | Circuit pour separer les impulsions de donnees des impulsions d'horloge dans un train d'impulsions composite | |
| JP3110394B2 (ja) | Fm多重デコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PF | Patent in force | ||
| PE | Patent expired |
Effective date: 20060918 |