HK87393A - Complementary integrated circuit with a substrate bias voltage generator and a schottky diode - Google Patents

Complementary integrated circuit with a substrate bias voltage generator and a schottky diode Download PDF

Info

Publication number
HK87393A
HK87393A HK873/93A HK87393A HK87393A HK 87393 A HK87393 A HK 87393A HK 873/93 A HK873/93 A HK 873/93A HK 87393 A HK87393 A HK 87393A HK 87393 A HK87393 A HK 87393A
Authority
HK
Hong Kong
Prior art keywords
substrate
semiconductor
bias voltage
semiconductor substrate
integrated circuit
Prior art date
Application number
HK873/93A
Other languages
German (de)
English (en)
Inventor
Josef Dr.-Ing. Winnerl
Dezsoe Dipl.-Ing. Takacs
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of HK87393A publication Critical patent/HK87393A/xx

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/854—Complementary IGFETs, e.g. CMOS comprising arrangements for preventing bipolar actions between the different IGFET regions, e.g. arrangements for latchup prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/211—Design considerations for internal polarisation
    • H10D89/213—Design considerations for internal polarisation in field-effect devices

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Semiconductor Memories (AREA)

Claims (5)

  1. Circuit intégré réalisé selon la technique complémentaire des circuits, comprenant des transistors à effet de champ (T1,T2) possédant des types de canaux différents et dont au moins un premier (T1) est disposé dans un substrat semiconducteur (1) à conduction du type p et au moins un second (T2) est disposé dans une zone semiconductrice en forme de cuvette (2) à conduction du type n, prévue dans le substrat semiconducteur, et dans lequel la zone semiconductrice (2) est placée à une tension d'alimentation (VDD), une région de raccordement (3) d'au moins un premier transistor à effet de champ (T1) est chargée par un potentiel de masse (VSS) et le substrat semiconducteur (l) est raccordé à la sortie (17) d'un générateur de tension de polarisation de substrat (16), qui produit une tension de polarisation de substrat négative et auquel le potentiel de masse et la tension d'alimentation sont appliqués, caractérisé par le fait qu'une région semiconductrice (20) à conduction du type n, insérée dans le substrat semiconducteur (1), est pourvue d'un contact métallique (21), qui forme avec cette région semiconductrice (20) une diode Schottky (D), que le contact métallique (21) est raccordé à la sortie (17) du générateur de tension de polarisation de substrat (16) et que la région semiconductrice (20) est raccordée à un point (8) du circuit, placé au potentiel de masse.
  2. Circuit intégré réalisé selon la technique complémentaire des circuits, comprenant des transistors à effet de champ (T1,T2) possédant des types de canaux différents et dont au moins un premier (T1) est disposé dans un substrat semiconducteur (1) à conduction du type p et au moins un second (T2) est disposé dans une zone semiconductrice en forme de cuvette (2) à conduction du type n, prévue dans le substrat semiconducteur, et dans lequel la zone semiconductrice (2) est placée à une tension d'alimentation (VDD), une région de raccordement (3) d'au moins un premier transistor à effet de champ (T1) est chargée par un potentiel de masse (VSS) et le substrat semiconducteur (1) est raccordé à la sortie (17) d'un générateur de tension de polarisation de substrat (16), qui produit une tension de polarisation de substrat négative et auquel le potentiel de masse et la tension d'alimentation sont appliqués, caractérisé par le fait que le substrat semiconducteur est pourvu d'un contact métallique qui forme avec le substrat semiconducteur une diode Schottky (D), et que le contact métallique est raccordé à un point (8) du circuit, placé au potentiel de masse.
  3. Circuit intégré suivant la revendication 1 ou 2, caractérisé par le fait que le générateur de tension de polarisation de substrat (16) est conjointement intégré sur le substrat semiconducteur.
  4. Circuit intégré suivant l'une des revendications 1 à 3, caractérisé par le fait que le contact métallique (21) est constitué par le siliciure d'un métal à point de fusion élevé, notamment du siliciure de tantale.
  5. Circuit intégré suivant l'une des revendications précédentes, caractérisé par son utilisation en tant que circuit périphérique pour des mémoires dynamiques à semiconducteurs à haute densité d'intégration.
HK873/93A 1985-08-26 1993-08-26 Complementary integrated circuit with a substrate bias voltage generator and a schottky diode HK87393A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3530428 1985-08-26

Publications (1)

Publication Number Publication Date
HK87393A true HK87393A (en) 1993-09-03

Family

ID=6279365

Family Applications (1)

Application Number Title Priority Date Filing Date
HK873/93A HK87393A (en) 1985-08-26 1993-08-26 Complementary integrated circuit with a substrate bias voltage generator and a schottky diode

Country Status (6)

Country Link
US (1) US4807010A (fr)
EP (1) EP0213425B1 (fr)
JP (1) JPH0738434B2 (fr)
AT (1) ATE75877T1 (fr)
DE (1) DE3685169D1 (fr)
HK (1) HK87393A (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62235772A (ja) * 1986-04-07 1987-10-15 Matsushita Electronics Corp 半導体記憶装置
JPH0325968A (ja) * 1989-06-23 1991-02-04 Nec Corp 二電源方式の半導体集積回路
FR2650439B1 (fr) * 1989-07-27 1991-11-15 Sgs Thomson Microelectronics Circuit integre vdmos/logique comprenant une diode
US5023672A (en) * 1989-11-15 1991-06-11 Ford Microelectronics Electrostatic discharge protection device for gallium arsenide resident integrated circuits
US5150177A (en) * 1991-12-06 1992-09-22 National Semiconductor Corporation Schottky diode structure with localized diode well
DE19545554A1 (de) * 1995-12-06 1997-06-12 Siemens Ag CMOS-Anordnung
US6043542A (en) * 1997-01-29 2000-03-28 Micron Technology, Inc. Method and integrated circuit structure for preventing latch-up in CMOS integrated circuit devices
US8022446B2 (en) 2007-07-16 2011-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Schottky diode and power MOSFET

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7212509A (fr) * 1972-09-15 1974-03-19
JPS5472691A (en) * 1977-11-21 1979-06-11 Toshiba Corp Semiconductor device
DE2929869C2 (de) * 1979-07-24 1986-04-30 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte CMOS-Inverterschaltungsanordnung
JPS5632758A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Substrate bias generating circuit
US4300152A (en) * 1980-04-07 1981-11-10 Bell Telephone Laboratories, Incorporated Complementary field-effect transistor integrated circuit device
JPS56163585A (en) * 1980-05-17 1981-12-16 Semiconductor Res Found Semiconductor memory
JPS58223362A (ja) * 1982-06-21 1983-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US4513309A (en) * 1982-11-03 1985-04-23 Westinghouse Electric Corp. Prevention of latch-up in CMOS integrated circuits using Schottky diodes
US4571505A (en) * 1983-11-16 1986-02-18 Inmos Corporation Method and apparatus of reducing latch-up susceptibility in CMOS integrated circuits
EP0166386A3 (fr) * 1984-06-29 1987-08-05 Siemens Aktiengesellschaft Circuit intégré selon la technologie à circuits complémentaires

Also Published As

Publication number Publication date
ATE75877T1 (de) 1992-05-15
EP0213425A2 (fr) 1987-03-11
JPS6248060A (ja) 1987-03-02
EP0213425B1 (fr) 1992-05-06
US4807010A (en) 1989-02-21
DE3685169D1 (de) 1992-06-11
JPH0738434B2 (ja) 1995-04-26
EP0213425A3 (en) 1988-09-21

Similar Documents

Publication Publication Date Title
KR960012249B1 (ko) 래치업 방지회로를 가진 cmos 집적회로장치
US4617482A (en) Complementary type MOS field-effect transistor circuit provided with a gate protection structure of small time constant
US5376816A (en) Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
JP2001352077A (ja) Ｓｏｉ電界効果トランジスタ
KR850005736A (ko) Cmos 직접회로
JP2528794B2 (ja) ラツチアツプ保護回路付き集積回路
EP0143157A1 (fr) Circuit de pompage de charge pour un générateur de tension de substrat
US20120009743A1 (en) Dynamic random access memory having junction field effect transistor cell access device
US5045716A (en) Integrated circuit in complementary circuit technology comprising a substrate bias voltage generator
US4089022A (en) Electron device
KR850007718A (ko) 반도체 장치
JP2528795B2 (ja) ラツチアツプ保護回路付き集積回路
KR980012291A (ko) 반도체 장치
US5041894A (en) Integrated circuit with anti latch-up circuit in complementary MOS circuit technology
US4873668A (en) Integrated circuit in complementary circuit technology comprising a substrate bias generator
HK87393A (en) Complementary integrated circuit with a substrate bias voltage generator and a schottky diode
US4725875A (en) Memory cell with diodes providing radiation hardness
US6144080A (en) Semiconductor integrated circuit device having field shield MOS devices
HK59996A (en) Integrated circuit with anti-&#39;&#39;latch-up&#39;&#39; circuit obtained using complementary mos circuit technology
WO1986006229A1 (fr) Circuit mos complementaire
GB2199695A (en) Dynamic random access memory with selective well biasing
JPS6197858A (ja) 半導体装置
KR900001773B1 (ko) 반도체 집적회로
KR100211759B1 (ko) 듀얼 백 바이어스 공급 장치
EP0257347B1 (fr) Arrangement de semi-conducteur equipé d&#39;un condensateur à tranchée pour empêcher le mauvais fonctionnement d&#39;un circuit

Legal Events

Date Code Title Description
PC Patent ceased (i.e. patent has lapsed due to the failure to pay the renewal fee)