HK9596A - Serial data interface - Google Patents

Serial data interface

Info

Publication number
HK9596A
HK9596A HK9596A HK9596A HK9596A HK 9596 A HK9596 A HK 9596A HK 9596 A HK9596 A HK 9596A HK 9596 A HK9596 A HK 9596A HK 9596 A HK9596 A HK 9596A
Authority
HK
Hong Kong
Prior art keywords
data
circuit
control circuit
lead
reset
Prior art date
Application number
HK9596A
Other languages
German (de)
English (en)
Inventor
Guenter Dipl Ing Gleim
Original Assignee
Deutsche Thomson-Brandt Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Thomson-Brandt Gmbh filed Critical Deutsche Thomson-Brandt Gmbh
Publication of HK9596A publication Critical patent/HK9596A/xx

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Selective Calling Equipment (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Vehicle Body Suspensions (AREA)
  • Bus Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Circuits Of Receivers In General (AREA)
  • Dram (AREA)

Claims (7)

  1. Interface série pour données (1) pour la jonction d'un bus de données connu (3) à un circuit périphérique (2), une multitude de circuits périphériques étant raccordée à une multitude correspondante d'interfaces de données et le bus de données comprenant une ligne de données (9), une ligne de validation (10) et une ligne d'horloge (11), caractérisée par :
    - une mémoire de données (4) raccordée à la ligne de données pour la mise en mémoire successive de mots contenant des données de même longueur ou de longueur différente transmis sur la ligne de données ;
    - un circuit comparateur (5), raccordé à la mémoire de données, qui détecte les adresses pour les circuits périphériques qui existent éventuellement dans les mots contenant des données et qui les compare à l'adresse du circuit périphérique respectivement raccordé ;
    - un circuit de commande (6) raccordé au circuit comparateur qui compare la longueur des mots contenant des données à une longueur de mots prédéterminée et qui, en tenant compte des signaux transmis sur la ligne de validation, ne permet une transmission des mots contenant des données au circuit périphérique raccordé que lorsque les deux longueurs de mots coïncident ;
    - un générateur interne de cycle (8), raccordé à la ligne de validation et à la ligne d'horloge, qui fournit la mémoire de données (4), le circuit comparateur (5) et le circuit de commande (6) en signaux d'horloge ;
    - un circuit de mise à un/mise à zéro interne (7), raccordé à la ligne de validation et à la ligne d'horloge, dont les sorties sont reliées à des entrées de mise à un et/ou de mise à zéro de la mémoire de données (4), du circuit comparateur (5) et du circuit de commande (6) et qui donne des ordres de mise à un et/ou de mise à zéro correspondants à ces sorties qui sont générés soit par un signal externe de mise à zéro, soit au moyen d'une combinaison de signaux transmis sur la ligne de validation et sur la ligne d'horloge.
  2. Interface pour données selon la revendication 1, caractérisée en ce que la mémoire de données (4) comprend un registre à décalage avec n cellules de mémoire (25), le nombre n correspondant au nombre des bits des mots contenant des données affectés au circuit périphérique (2).
  3. Interface pour données selon la revendication 2, caractérisée en ce que la mémoire de données (4) peut être amenée par le circuit de mise à un/mise à zéro (7) dans un état dans lequel la première cellule de mémoire (25), ceci étant vu à partir de l'entrée, est un 1 logique et les autres cellules de mémoire (25) 0 logique ou vice-versa.
  4. Interface pour données selon la revendication 2 ou 3, caractérisée en ce que les dernières cellules de mémoire de la mémoire de données (4), ceci étant vu à partir de l'entrée, font partie du circuit comparateur (5), le circuit comparateur (5) comprenant en outre une logique comparatrice (27) à laquelle d'une part les sorties des dernières cellules de mémoire et, d'autre part, les sorties d'un élément qui donne l'adresse du circuit périphérique (2) sont reliées.
  5. Interface pour données selon l'une des revendications 2 à 4, caractérisée en ce que le circuit de commande (7) est formé comme un registre à décalage avec plusieurs cellules de mémoire (28), les cellules de mémoire (28) étant reliées les unes aux autres par des éléments logiques (29, 30, 31), que des sorties du circuit comparateur (5) et du circuit de mise à un/mise à zéro (7) sont reliées aux entrées des éléments logiques (29, 30, 31) et qu'un signal de transfert de mémoire LATCH et un signal d'écriture/de lecture WRITE peuvent être prélévés aux sorties du circuit de commande (6).
  6. Interface pour données selon la revendication 5, caractérisée en ce que le circuit de commande (6) peut être amené par le circuit de mise à un/mise à zéro (7) dans un état dans lequel la première cellule de mémoire (28), ceci étant vu à partir de l'entrée, est 1 logique et les autres cellules de mémoire (28) 0 logique ou vice-versa.
  7. Interface pour données selon la revendication 5 ou 6, caractérisée en ce que la sortie qui guide le signal d'écriture/de lecture WRITE au circuit de commande (6) est reliée à une logique de commande (29) du circuit comparateur (5) par lequel les cellules de mémoire (26) du circuit comparateur (5) peuvent être commutées en mode d'écriture comme compteur et qu'une sortie de compteur est reliée à l'un des éléments logiques (29) entre les cellules de mémorie (28) du circuit de commande (6).
HK9596A 1988-08-31 1996-01-18 Serial data interface HK9596A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3829454A DE3829454A1 (de) 1988-08-31 1988-08-31 Serielle datenschnittstelle

Publications (1)

Publication Number Publication Date
HK9596A true HK9596A (en) 1996-01-26

Family

ID=6361925

Family Applications (1)

Application Number Title Priority Date Filing Date
HK9596A HK9596A (en) 1988-08-31 1996-01-18 Serial data interface

Country Status (12)

Country Link
EP (2) EP0404870A1 (fr)
JP (1) JPH03501072A (fr)
KR (1) KR900702459A (fr)
AT (1) ATE96557T1 (fr)
CA (1) CA1328929C (fr)
DE (2) DE3829454A1 (fr)
ES (1) ES2047072T3 (fr)
FI (1) FI902153A0 (fr)
HK (1) HK9596A (fr)
MY (1) MY105090A (fr)
TR (1) TR24012A (fr)
WO (1) WO1990002377A1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278243A (en) * 1992-01-14 1994-01-11 Soane Technologies, Inc. High impact resistant macromolecular networks
DE4107052B4 (de) * 1991-03-06 2005-09-29 Robert Bosch Gmbh Vorrichtung zur Applikation von Steuergeräten, insbesondere Zünd- und/oder Einspritzsteuergeräten für Kraftfahrzeuge
EP4134500A1 (fr) 2021-08-12 2023-02-15 SFS Group International AG Système de fixation de façade pourvu d'éléments profilés

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3139421A1 (de) * 1981-10-03 1983-04-21 Nsm-Apparatebau Gmbh & Co Kg, 6530 Bingen Serielle ausgabeschaltung
DE3404721C2 (de) * 1984-02-10 1991-07-25 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen Schaltungsanordnung zur Übertragung von Daten
DE3534216A1 (de) * 1985-09-25 1987-04-02 Bayerische Motoren Werke Ag Datenbussystem fuer fahrzeuge
FR2591772B1 (fr) * 1985-12-18 1989-09-29 Cugnez Jean Louis Systeme de connexion d'un peripherique a plusieurs micro-ordinateurs
DE3603751A1 (de) * 1986-02-06 1987-08-13 Siemens Ag Informationsuebergabesystem zur uebergabe von binaeren informationen

Also Published As

Publication number Publication date
EP0404870A1 (fr) 1991-01-02
FI902153A7 (fi) 1990-04-27
FI902153A0 (fi) 1990-04-27
KR900702459A (ko) 1990-12-07
DE3829454A1 (de) 1990-03-01
MY105090A (en) 1994-08-30
JPH03501072A (ja) 1991-03-07
DE58906010D1 (de) 1993-12-02
WO1990002377A1 (fr) 1990-03-08
CA1328929C (fr) 1994-04-26
TR24012A (tr) 1991-01-28
EP0356873A1 (fr) 1990-03-07
ES2047072T3 (es) 1994-02-16
ATE96557T1 (de) 1993-11-15
EP0356873B1 (fr) 1993-10-27

Similar Documents

Publication Publication Date Title
US4617566A (en) Addressable-port, daisy chain telemetry system with self-test capability
EP0465002B1 (fr) Circuit programmable de réduction de consommation dans un dispositif logique programmable
US4071887A (en) Synchronous serial data adaptor
US5379382A (en) Uni and bi-directional signal transfer modes in peripheral controller and method of operating same
US5619722A (en) Addressable communication port expander
US3470542A (en) Modular system design
US5167020A (en) Serial data transmitter with dual buffers operating separately and having scan and self test modes
US4873667A (en) FIFO buffer controller
US4825404A (en) Interface system which generates configuration control signal and duplex control signal for automatically determining the configuration of removable modules
GB2123189A (en) Communication between computers
GB1568474A (en) Data processing apparatus
KR100842403B1 (ko) 메모리 모듈 및 메모리 모듈 시스템
US4958323A (en) Semiconductor file memory
US4604620A (en) Information transmission system
US6182175B1 (en) Serial data transfer process, and synchronous serial bus interface implementing such process
US4322812A (en) Digital data processor providing for monitoring, changing and loading of RAM instruction data
GB2289356A (en) Serial access memory device
HK9596A (en) Serial data interface
US4479180A (en) Digital memory system utilizing fast and slow address dependent access cycles
US5307472A (en) Data transfer interface module
US6147509A (en) Semiconductor logical device capable of circuit switching without being influenced by transitional effects
EP0506060B1 (fr) Circuit d'attaque d'entrée/sortie, bidirectionnel et programmable
US4795984A (en) Multi-marker, multi-destination timing signal generator
US5146456A (en) Computer system with distributed content-addressable memory modules compatible with cito transmission
CN114968892B (zh) 一种调度硬件电路及调度方法

Legal Events

Date Code Title Description
PC Patent ceased (i.e. patent has lapsed due to the failure to pay the renewal fee)