IT8019986A1 - Ricevitore digitale di chiamata, per la ricezione di tono segnali modulati impulsivamente in codice - Google Patents

Description

RICEVITORE DIGITALE DI CHIAMATA , PER LA RICEZIONE

DI TONO SEGNALI MODULATI IMPULSIVAMENTE IN CODICE ""

RIASSUNTO

La presente invenzione si riferisce ad un ricevitore digitale di chiamata in grado di conver__ tire i segnali di chiamata modulati impulsivamente ?

in codice (PCM) in un formato del segnale che risulta compatibile con un combinatore , o "controller" presente in un associato impianto di commutazione telefonica a multiplex a divisione di temjjo (TDM) . Nel ricevitore , vengono generati segnali di orienta_ mento , in sincronismo con il funzionamento dell *im_ pianto di commutazione , in modo tale dirigere il funzionamento di un filtro a condivisione del tempo .

l filtro esplica una pluralit? di funzioni , con una serie di segnali modulati impulsivamente in c?dice (PCM) ricevuti dall * impianto di commuta_ zione TDM e genera, dagli stessi , una serie di segnali correlati ad ognuna delle funzioni del filtro. Un traslatore identifica due segnali derivati dal filtro , presentanti ampiezze superiori a Quelle degli altri mentre se i due segnali persistono in modo sostanzialmente continuo (a) attra_ verso un periodo di tempo prestabilito , (b) entro una gamma relativa di ampiezza prestabilita e (c) uno dei due segnali presenta almeno un rapporto segnale/ipumore di valore prestabilito rispetto ad un altro segnale derivato dal filtro , corrispondente ad una funzione di non attenuazi?ne del filtro , il traslatore indica la ricezione di una chiamata multifrequenza mediante generazione di segnali appropriati nel formato richiesto per i segnali.

DESCRIZIONE DELL ? INVENZIONE

La presente invenzione si riferisce , in gene_ rale , a ricevitori di chiamata con tono segnali e riguarda, in particolare , un ricevitore concretizzato in forma digitale , utilizzato per la traslazione dei tono segnali modulati impulsivamente in codice (PCM) in un formato di segnale compatibile con un combinatore in un impianto di commutazione telefonico .

I ricevitori telefonici di chiamata, utilizzati per ricevere una chiamata su doppino di abbonato a pi? frequenze oppure una chiamata su linee di giunzione multifrequenza (MF) sono passati da uno sviluppo circuitale analogico ad uno sviluppo circuitale di tipo digitale , in conformit? a quanto esemplificato nel brevetto statunitense N. 3. 537*001, rilasciato il 27 Ottobre 1970 a nome J .J .Friend e nel brevetto statunitense N.3.790.720 , rilasciato il 5 Febbraio 1974 a nome K.R.Schartmann. Tuttavia , deve essere rilevato che questi ricevitori sono stati progettati per la ricezione di chiamate ana_ logiche e gli stessi non sono direttamente adatta bili per la ricezione di segnali digitali , conseguentemente , in un sistema telefonico a modulazione impulsiva codificata. (PCM) , a multiplex a divisione di tempo (TDM) , viene impiegato un convertitore digitale/analogico per convertire i campioni PCM da un canale TDM selezionato , in un segnale analogico. Successivamente, il ricevitore di chiamata, rivela l 'appropriata chiamata e converte la chiamata stessa in un codice compatabile con il funzionamento di un associato impianto di commutazione TDM.

L ' impiego di elaboratori di segnali digita^ li per l'elaborazione di segnali digitali senza dover convertire i segnali digitali in un formato analogico, e ' stato descritto da S .L.Freeny in una memoria intitolata "Special Purpose Hardware for Digital Filtering" apparsa nella pubblicazione "proceedings of th? IEEE , Voi . 63 , pagg. 633-648 , Aprile 1975 , e da J . Alien, in un memoria intitolata "Computer Architecture for Signal Processing" , apparsa nella pubblicazione "proceedings of th? IEEE'jVol.es, pagg. 624-632 , Aprile 1975? Quantunque interessanti per l'elaborazione digitale delle chiamate PCM, diret_ temente , senza operare dapprima la conversione dei campioni PCM in segnali analogici , queste proposte, in passato , non sono risultate economicamente compe titive nell' ambito della telefon?a.

Deve essere rilevato che esistono , in telefon?a, due tipi di chiamata, o segnalazione , utilizzanti combinazioni di frequenze e costituite dalla chiamata su doppino DIGITONE o TOUCHTONE (marchi registrati) e dalla chiamata su linee di giunzione RI o R2. La distinzione principale fra i due tipi di chiamata e ' rappresentata dal fatto che il formato DIGITONE o TOUCHTONE consiste di due tono segnali che appartengono alle rispettive bande di alta frequenza e di bassa frequenza. Conseguentemente , e * vantaggioso sfruttare le tecniche del passaggio per lo zero per la rivelazione del tono segnale

dopo la separazione , nel f iltro , del segnale ricevuto, in due bande di frequenza. Questa soluzione non e? applicabile alla chiamata RI o R2 per la quale e ' va__ lida una combinazione di qualsiasi due toni di una pluralit? di toni prescritti. Nel brevetto statunitense No. 4. 076. 965? rilasciato a nome R.E .Olsen e E. A .

Munter , il 28 Febbraio 1978 , e' stato illustrato un compless?' circuitale misto , di tipo digitale ed ana__ logico , complesso e voluminoso , richiesto in un ricevitore flessibile di chiamata MF , di tipo ana__ logico, adatto per l? impiego in formati di segnalazione , o chiamata, a frequenza singol-a e multifrequenza.

Risulta quindi evidente che la realizzazione di un ricevitore MF puramente digitale, per la ricezione e la distinzione fra una pluralit? Adi diversi tono segnali codificati in forma PCM , richiede una progettazione molto flessibile, suggerendo in tal modo l 'impiego di un elaboratore , o processore digitale . Tuttavia, in qualsiasi progetto pratico, il costo di concretizzazione di un ricevitore di questo tipo deve risultare confrontabile e favorevole nei confronti dei costi degli attuali ricevitori analogici esistenti nei sistemi PCM? Gli attuali ricevitori di chiamata PCM che sono stati proposti e che vengono concretizzati con l'impiego di sistemi a microprocessore di tipo digitale , operano in modo troppo lento per consentire di soddisfare , economicamente , i requisiti in tempo reale richiesti per la chiamata telefonica.

In conformit? ai principi della presente invenzione, viene ottenuto un miglioramento sostan_ ziale nella velocit? operativa di un ricevitore di chiamata per mezzo dello svolgimento di una elaborazione semplice ma fortemente ripetitiva dei segnali in un circuito digitale specializzato , mentre una elaborazione pi? complessa ma meno ripetitiva viene convenientemente condotta con l' ausilio di un microprocessore . In una forma pratica realizzativa dell ' invenzione , il tempo reale richiesto per la ricezione dei segnali di chiamata e* stato ridotto in misura sufficiente a permettere al ricevitore di chiamata di venire condiviso temporalmente fra una pluralit? di canali di comunicazione-Il ricevitore di chiamata proposto dall ' inven zione include mezzi per la ricezione di campioni di segnali PCM da un canale TDM selezionato da un combinatore , o "controller" in un associato impianto di commutazione TDM e mezzi d? filtraggio, di tipo digitale , per generare rappresentazioni, sotto forma di segnali binari , delle funi ioni del filtro svolte sui campioni dei segnali ric?vuti ed ognuno corri_ spondente ad un? ampiezza del segnale , con una frequenza selezionata nei campioni dei segnali ricevu_ ti . Un traslatore genera segnali rappresentativi dei dati , indicanti la segnalazione, o chiamata e compatibili con il formato dei segnali del "controller" in risposta ai valori di ampiezza dei segnali

delle rappresentazioni dei segnali binari.

I mezzi di filtraggio , di tipo digitale , svolgono le funzioni di un filtro per . una pluralit? di specifiche frequenze prestabilite, t?li mezzi di filtraggio venendo concretizzati sotto forma di un circuito includente una logica cablata per la defi_ nizione di ogni funzione del filtro. La logica cabla_ ta viene vantaggiosamente concretizzata ^otto forma di una memoria per sole operazioni di lettura (ROM) . Il filtro digitale opera ad una velocit? maggiore di quella richiesta per la ricezione di un canale di un campione PCM e , di conseguenza, questo filtro pu?' essere vantaggiosamente condiviso , temporalmente , fra i canali, La velocit? intrinseca del filtro viene ulteriormente migliorata disponendo l 'utilizzazione della memoria ROM secondo una configurazione parallelo/serie in modo tale che, nel tempo reale disponibile spossano venire ricevuti pi? di due cana_ li di campioni PCM.

Il traslatore comprende , essenzialmente , un microprocessore che viene fatto funzionare in accordo con istruzioni logiche, in combinazione con vari segnali di tempii ic azione e di orientamento , generati, nel ricevitore di chiamata. Il traslatore riceve i nsegnali in uscita dal filtro e converte questi segnali in segnali rappresentativi di dati , indicativi della segnalazione e compatibili con il formato dei segnali del combinatore.

In una forma pratica realizzativa conforme all 'invenzione , la velocit? di funzionamento del ricevitore di chiamata, viene ulteriormente migliora ta per mezzo dell' adozione di modi di funzionamento alternati . All 'inizio della chi amata, l'elaboratore determina la validit? della chiamata iniziale , per mezzo dello svolgimento di una prima serie di fun__ zioni di elaborazione, con segnali provenienti dai mezzi di filtraggio di tipo digitale. Al proseguimento della chiamata, a partire dall * inizio della stessa, l 'elaboratore svolge una serie differente di fun_ zioni di durata inferiore a quella della prima serie di funzioni , allo scopo di verificare semplicemente la continuit? della segnalazione.

La presente invenzione risulter? pi? evidente dall ' analisi della seguente descrizione dettagliata riferita ad una forma pratica realizzativa della stessa, tale trattazione essendo considerata in unione ai disegni allegati, nei quali:

la figura 1 costituisce un diagramma schematico a blocchi 'di un ricevitore di chiamata, di tipo digitale , costruito in conformit? ai principi della presente invenzione , detto ricevitore essendo col__ legato ad un impianto di commutazione telefonico;

la figura 2 rappresenta un diagramma schematico a blocchi di un circuito di controllo della sequenza e della tempii icazione utilizzato nel ricevitore di chiamata rappresentato schematicamente nella figura 1; '

la figura 3 rappresenta un diagramma schematico a blocchi di un filtro digitale e di un registro buffer di ingresso impiegati nel ricevitore di chia mata schematizzato nella figura 1;

la figura 4 rappresenta un diagramma schematico a blocchi di un circuito traslatore impiegato nel ricevitore di chiamata schematizzato nella figura 1;

la figura 5 costituisce un diagramma dei tempi illustrante alcune operazioni selezionate del ricevitore di chiamata schematizzato nelle figure 1 , 2 9 3 e 4; e

la figura 6 costituisce un diagramma di flusso delle funzioni del circuito traslatore di chiamata schematizzato nella figura 4?

La struttura ed il principio di funzionamento della versione esemplificativa dell'invenzione , verranno brevemente descritti con riferimento alla figura 1 e , successivamente , verr? riportata una descri__ zione pi? dettagliata, facendo riferimento alla parte rimanente dei disegni. Vari dettagli concernenti la generazione delle varie tensioni richieste per il funzionamento della versione esemplificativa illu__ strata e descritta, non sono stati riportati per il fatto che la previsione dei vari alimentatori e lo stabilimento delle varie connessioni di alimentazi?ne rientrano nelle conoscenze di un esperto del settore specifico. Inoltre , non e ' stato ritenuto necessario illustrare o descrivere l'instradamento dei vari segnali di tempific azione , o di orologio , tipica_ mente richiesti per il funzionamento dei vari circuiti reperibili in commercio e rappresentati , ad esempio, dai flip-flop, dai registri , e cos? via, ad eccezione di quelle aree nelle quali questa descrizione si riferisce a particolari segnali di tempi_ ficazione o nei casi in cui questo serva a facilitare la spiegazione e la comprensione della forma pratica realizzai iva dell'invenzione in oggetto.

In alcune aree della versione esemplificativa descritta^ vengono impiegate memorie per sole operazioni di lettura (ROM) , tipicamente del tipo a circuito integrato con collegamenti fusi , dette memorie venendo utilizzate per lo svolgimento di varie funzioni . Questo tipo di memoria ROM". e ' caratteristico per il fatto che la struttura a circuito integrato della stessa e* essenzialmente rappresentata da quel la di un numero elevato di reti logiche individuali , del tipo a logica cablata, ognuna delle quali e' selettivamente collegabile ad una pluralit? di ter_ minali di uscita, in risposta al rispettivo segnale univoco di indirizzo, ^a versione esemplificativa pu?* venire pure concretizzata mediante sostituzione di

una- o di pi? unit? di memorie ROM con altri dispositi^ vi alternati di memoria. Alcuni esempi di questi dispositivi alternativi di memoria sono rappresentati dalle memorie ad accesso casuale (RAM - random access memory ) ,' dalle memorie per sole operazioni di lettura, di tipo programmabile (pROM - programmable read only memory) e dalle memorie per sole operazioni di lettura, elettronicamente programmabili (EPROM - electronically programmable read only memory) . Tuttavia, deve ess?re rilevato che questi ed altri dispositivi alternati di memoria tendono a risultare pi? costosi , maggiormente volatili e ,. di conseguenza, meno affidabili delle memorie ROM . : ,

^ ?impianto di commutazione digitale schematizza_ to nella figura 1 e1 collegato , in pratica, a varie linee digitali o analogiche di giunzione o a qualsiasi combinazione delle stesse. Questo impianto pu?1 essere pure collegato a vari doppini telefonici di abbonato.

Tuttavia, queste varianti non sono state illustrate per il fatto che non sono pertinenti alla descrizione di un ricevitore per chiamate telefoniche PCM MF

in un sistema telefonico digitale. L' impianto di com mutazione digitale la opera in un formato includente trentadue bytes a dieci bits , per ogni quadro , la frequenza di ripetizione di quadro essendo pari, al?'incirca, a 8 KHz. Un ricevitore PCM MF risulta associato all'impianto di commutazione digitale la, in modo tale da ricevere la segnalazione dalle linee di giunzione (trunks), attraverso l'impianto di commutazione la. Trentadue canali PCM sono collegati dall'impianto di commutazione digitale la, attraverso una linea di giunzione per segnali PCM, a carattere seriale 2, ai registri di memoria temporanea,vale a dire ai registri buffer di ingresso 30 presenti nel ricevitore lb. I segnali di tempifica_ zione, o di orologio, corrispondenti alla frequenza dei bit d?i segnali PCM sulla linea di giunzione 2, vengono alimentati,dall'impianto di commutazione di_ gitale la ,ad un circuito di controllo della sequen za e della tempificazione IO, presente nel ricevitore lb, attraverso un conduttore 3 utilizzato per il convogli amento dei segnali di orologio, o di tempificazione. Un canale omnibus 4 per i registri di registrazione e' collegato,dall'impianto di commutazione digitale la ,ai registri di memoria temporanea di ingresso 30 ed al circuito IO di controllo della sequenza e della tempificazione. Il canale omnibus dei registri di scrittura 4 convoglia i segnali da un combinatore , o "controller? nell* impianto di, commuta_ zione digitale la, in modo tale che determinati ca_ nali selezionati fra i trentadue canali dei campioni PCM, possano venire registrati in registri selezionati fra i registri buffer di ingresso 30 ? Il circuito lo di controllo della sequenza e della tempificazione, genera segnali di lettura su di un canarie omnibus 27a dei registri di lettura, in modo tale che i campioni PCM/sono stati registrati serialmente nei registri buffer 30 , possano venire trasmessi , selettivamente, in parallelo, ad un filtro digitale 30a, attraverso i conduttori 30b. Dopo che il conte nuto di uno dei registri di transito 30 e' stato tra__ smesso al filtro digitale 30a, viene generato un segnale su di un conduttore appropriato fra i vari conduttori di un canale omnibus 28 a per l?azzeramento dei registri , per mezzo del circuito 10 di controllo della sequenza e della tempific azione , in modo tale da provocare l? azzeramento del corrispondente regi stro buffer. Il filtro digitale 30a fornisce i ri spettivi segnali di uscita rappresentativi del segna_ le ricevuto di ogni campione del canale selezionato e fornisce pure i segnali rappresentativi delle compo__ nenti delle funzioni del filtro corrispondenti a sei bande del tono segnale multifrequenza. Questi segna_ li di uscita si evidenziano , secondo un formato serie/parallelo, sui conduttori 43 ? 44a e 45a, contraddistinti dai riferimenti "segno" , "pari" e "dispari" , rispettivamente* Questi conduttori convogliano l 'uscita del sistema a filtro digitale , ad un circuito traslatore di chiamata 50 . 11 sistema a filtro digitale 30a ed il circuito traslatore di chiamata 50 vengono entrambi controllati e sincronizzati dai segnali generati nel circuito 10 di controllo della sequenza e della tempif icazione. I segnali di orientamento e di tempif icazione vengono convogliati attraverso un canale omnibus di orienta^ mento 20 ed un canale omnibus di tempif icazione 29. Questi canali omnibus sono collegati dal circuito 10 di controllo della sequenza e delibi tempif icazione , al filtro digitale 30a ed al circuito .traslatore di chiamata 50. Il circuito traslatore di chiamata 50 riceve , periodicamente , l'uscita proveniente dal filtro digitale 30a e genera codici dei segnali bina ri , compatibili con il funzionamento del combinatore presente nell 'impianto di commutazione la e rappre^ sententi lo stato di segnalazione di ognuno dei quattro canali selezionati fra i trentadue canali .

C TI

-n a a a? D

n

< Nella Tabella precedentemente riportata, XXXX denota il codice a quattro bits di una cifra, ZZZ denota il codice a tre bits di un errore spettrale mentre YY denota un cod ice a due bits della gamma di potenza dei segnali.

L ' impiant? di commutazione digitale la indirizza il circuito traslatore di chiamata 50 at_ traverso un canale omnibus di selezione 82 collegato fra le unit? considerate, in modo tale da indicare che viene richiesta l 'informazione di segnalazione, 0 di chiamata in modo tale da indicare da quale dei quattro canali , la stessa viene richiesta. Il circuito traslatore di chiamata 50 risponde all'in_ dirizzo presente sul canale omnibus di selezione 82 mediante trasmissione di un codice binario ,in accordo ? con il formato riportato nella Tabella A, per lo stato del canale selezionato , attraverso un canale omnibus 83 per i dati di uscita, al complesso di commutazione digitale la.

Facendo riferimento specifico alla figura 2 i pu?' essere rilevato che il circuito 10 di controllo della sequenza e della tempif icazione , include un contatore 11 presentante un proprio terminale di ingresso per i segnali di orologio CK collegato al conduttore 3 per i segnali di orologio , o di tempificazione precedentemente indicato con riferimento alla descrizione della figura 1 , Il contatore 11 include pure un ingresso di caricamento LD e le uscite QO - Q8 oltre ad una uscita 014. Un segnale , sincronizzato con la frequenza di quadro dell* impian_ to di commutazione digitale la, viene alimentato all?ingresso di caricamento LD, attraverso un conrduttore 19a, in modo tale da sincronizzare il con_ tatore 11 all ' avviamento. Le uscite QO - Q8 sono costituite dall ?origine dei vari conduttori 0-8 presenti nel canale omnibus 20 di convoglia_

mento dei^segnali di orientamento . L'uscita Q14 e' collegata ad un terminale di ingresso DI di un registro 12 a due bits. Il contatore 11 pu?' venire realizzato con l ? impiego di componenti facilmente reperibili in commercio e consistenti . di un circuito divisore per 10 seguito da tre circuiti divi sori per 16 ? In una disposizione di questo tipo, soltanto l? ingresso di caricamento LD del circuito divisore per 10 , risulta attivamente collegato al conduttore 19a e , pertanto, quando viene genera_ to il segnale di caricamento , soltanto il circuito divisore per 10 viene azzerato. Il registro a

due bits 12 pu?' consistere di due circuiti a flip-flop, di tipo D, collegati in conformit? a quanto rappresentato nella figura 2. Le uscite Q1 e Q2 del circuito a registro 12, sono collegate ai rispettivi ingressi di una porta logica AND 13 la cui uscita costituisce l?origine di un conduttore 13a per i segnali di ripristino. Il registro 12,in combinazione con la porta logica AND 13, genera un segna__ le di ripristino ad ogni 8 millisecondi, sul condut_ tore dei segnali di ripristino 13a, in risposta ai segnali derivati dalle uscite Q5 e Q14 del contatore 11. Nel canale 20 di convogliamento dei segna_ li di orientamento, i conduttori 7 ed 8 vengono collegati agli ingressi AO ed Al, rispettivamente, dei decodificatori 27 e 28. Ogni decodificatore 27 e 28 include le uscite QO - Q3? Le uscite del decodificatore 27 rappresentano l'origine dei conduttori 0-3 del canale omnibus 27a dei registri mentre le uscite del decodificatore 28 comprendono l'origine dei conduttori 0-3 del conduttore 28a dei segnali di azzeramento dei registri. L?interconnessione di questi canali omnibus e del canale omnibus 20 di convogliamento dei segnali di orientamento, risulter? in seguito evidente dalla descrizione delle figure 3 e 4, rispettivamente.

I circuiti multivibratori monostabili 91-94 includono, individualmente , un ingresso collegato ad uno dei conduttori 0-3 , rispettivamente, previsti nel canale omnibus 4 di scrittura dei registri ? Ognuno dei circuiti multivibratori monostabili MV 91-94, include pure una uscita collegata ad un ingresso

di una porta logica OR 95 la quale presenta la propria uscita collegata ad un conduttore 9 6 per i segnali di sincronizzazione.

La parte rimanente del circuito 10 di controllo della sequenza e della tempif icazione , riportato nella figura 2 , riguarda la generazione dei segnali di tempif'ic azione che vengono alimentati sui vari conduttori corrispondenti ? che rientrano nella designazione generale dei conduttori dei segnali di tempif icazione 29 indicati nella figura 1. Una memoria per sole operazioni di lettura ROM 14, include gli ingressi A0-A6 per i segnali di indirizzo colle__ gati ai conduttori 0-6, rispettivamente , presenti nel canale omnibus 20 di convogliamento dei segnali di orientamento , mentre include pure un ingresso A7 per i segnali di indirizzo collegato al conduttore per i segnali di ripristino 13a. L'unit? di memoria ROM 14 include pure le uscite di convogliamento dei dati D0-D7 ? l'uscita per i dati DO comprendendo

l 'origine di un conduttore 9 presente nel canale omnibus 20 di convo giramento dei segnali di orienta^ mento. Un registro a 8 bits 15 include gli ingres_ si DO e D6 collegati alle uscite DI e D3 dell'unit? 4

dj. memoria ROM 14? Gli ingressi DI , D2 , D3 e D7 X

del registro 15 sono collegati alle uscite 00 , Ql , 02 e Q6 , rispettivamente, di detto registro. L'uscita Ql del registro in questione, e' rappresentata dall 'origine di un conduttore 21 per i segnali di caricamento mentre l'uscita 06 comprende l 'origine di un conduttore 24 per i segnali di orologio per i registri di caricamento* Le uscite QO e Ql del registro 15 sono collegate agli ingressi di una por_ ta logica N0R 37 la cui uscita e' collegata all'origine di un conduttore 37a di alimentazione dei segnali di arresto . L'uscita Q3 del registro 15 e? collegata all 'origine di un conduttore ? 22 per l ' azzeramento del registro accumulatore. Una uscita Q7 del registro 15 e* collegata ad un ingresso di una porta logica OR 17 la quale presenta un altro in_ gresso collegato in modo tale da ricevere, i segna_ li di orologio, o di tempii icaz ione, dal condutto_ re 3. L'uscita della porta logica OR 17, e* collegata al terminale di ingresso di abilitazione EN (enable) del circuito decodificatore 28 . Un registro 16, del tipo ?a 8 bits, include gli ingressi DI e D2 collegati all'uscita D5 ed all'uscita D6, ri__ spettivamente, dell'unit? di memoria ROM 14. Gli ingressi D6 e D7 del registro 16 sono collegati al conduttore per i segnali di sincronizzazione 96 e ad una uscita Q6 del registro 16, rispettivamente,? Una uscita Q1 del registro -]6 e' collegata all'origine di un conduttore 23 per il registro di caricamento. L?uscita 02 del registro 16 e' collegata ad un terminale di ingressaD4 dello stesso registro. La corrispondente uscita 04 e' collegata ad un terminale di ingresso D5* L'uscita Q2 e* pure collegata all'origine 'di un conduttore per il registro di uscita di integrazione, indicato in 25* mentre una uscita 05 del registro 16 e' collegata all'origine di un conduttore ad accesso diretto per la memoria RAM.

L'uscita Q6 e' pure collegata ad un 'terminale di ingresso di una porta logica OR 17 mentre una uscita Q7 del registro 16 e' collegata ad un altro ingresso della porta logica OR 19, attraverso un invertitore 18. L'uscita della porta logica OR 19 e* collega_ ta, per mezzo del conduttore 19a, al terminale di ingresso di caricamento LD del contatore 11.

Con riferimento specifico alla figura 2 ed al diagramma dei tempi riportato nella figura 5, verr? ora descritto il principio di funzionamento del cir_ cuito di controllo della sequenza e della tempificazione. Tutte le scale dei tempi e le varie forme d'onda riportate nella figura 5? sono state indicate secondo l' appropriata relazione temporale. In corrispondenza della parte superiore della figura 5 sono stati rappresentati sessantaquattro quadri di canali TDM occupanti un periodo pari, -all 'incirca, a otto millisecondi? La scala dei tempi e' stata rappresenta^ ta in forma espansa allo scopo di evidenziare un segnale di ripristino sul conduttore 13a coincidente con il sessantaquattresimo quadro. Un singolo quadro interessa un periodo pari , all ' incirca a centoventicinque microsecondi e lo stesso include trentadue canali , da 0 a 31? Anche in questo caso , la scala dei tempi e' stata espansa allo scopo ,di evidenziare i canali dei bytes PCM ognuno dei quali presenta dieci periodi binari da 0 a 9. Ogni periodo binario corri_ sponde , all 'incirca a trecentonovanta nanosecondi e corrisponde al periodo dei segnali di orologio sul conduttore 3 di convogli amento dei segnali di oro log?o. Le forme d'onda rimanenti nella figura 5 sono state rappresentate rispetto alla seconda espansione della scala dei tempi e dei periodi dei bits PCM mentre la distinzione pi? breve, in termini temporali, e* pari alla met? di un periodo binario. Queste forme d'onda sono accompagnate da scritte che consentono di rendere evidente il punto di presenza ed i tempi di presenza con riferimento ai circuiti delle altre figure.

Il contatore 11 schematizzato nella figura 2, conteggia i segnali di orologio, o di tempificazione che si rendono disponibili sul conduttore 3 mentre il risultato del conteggio e' costituito da una sequenza di numeri binari che appare sui condutto__ ri 0-8 del canale omnibus 20 di trasferimento dei segnali di orientamento. In un esempio specifico, i segnali di orologio, o di tempiiicazione presenti sul conduttore 3, presentano una frequenza di ripetizione impulsiva pari a 2,56 MHz. Il contato^ .re 11 viene sincronizzato con la tempiiicazione dei canali PCM, per mezzo di un segnale di ripristino che si rende disponibile sul conduttore 19a e che opera in modo tale per cui la porzione a divisione per dieci del contatore 11 pu?? venire caricata con tutti elementi a carattere binario zero. Il segnale di ripristino si verifica in risposta ad un segna_ le di scrittura che si evidenzia su di un conduttore presente nel canale omnibus 4 che convoglia i segnali di scrittura dei registri, l? associato complesso circuitale a multivibratore , comprendente i multi_ vibratori 91 - 94? risponde al segnale di scrittura provocando l? abilitazione del terminale di ingresso D6 del registro 16 ? attraverso la porta logica OR 95 ed il conduttore 96 di convogli amento dei segnali di orologio. La corrispondente uscita 06 del registro viene abilitata e, pertanto , il segnale di ripristino si render? disponibile sul conduttore 19a attraverso la porta logica OR 19. Quando l'uscita Q6 viene abilitata, l?uscita Q7 del registro in que_ stione viene corrispondentemente abilitata, allo scopo di determinare il termine del segnale di ripristino attraverso l? invertitore 18 e la porta logica OR 19. I segnali di ripristino, presentanti una durata impulsiva pari , all 'incirca a ,12 5 microsecondi ed un periodo del ciclo di circa 8 millisecondi , si rendono disponibili sul conduttore di ripristino 13a. I segnali di ripristino presenti sul conduttore 13a rappresentano il risultato della divisione dei segna_ li di orologio presenti sul conduttore 3, per

10 x 211 e della registrazione degli stessi nel registro 12 le cui usciti vengono trattate, secondo la logica AND , dalla porta logica AND 13. L'unit? di memoria ROM 14 viene indirizzata dal contatore 11 e la stessa include la logica richiesta per pilota^ re i registri 15 e 16, unitamente alle porte associate , per la generazione dei segnali di tempii i_ cazione illustrati nel diagramma dei tempi riporta^ to nella figura 5?

Facendo ora riferimento specifico alla figura 3 pu?* essere rilevato che i registri di transito , vale a dire i registri buffer 30 precedentemente definiti con riferimento alla figura 1 , sono formati dai registri serie? parallelo 31?34 a 8 bits? Ognuno dei registri 31-34 include tre ingressi di controllo rappresentati , in modo specifico , da un ingresso di abilitazione EN (enable) collegato ad un rispettivo conduttore presente nel canale omnibus 4 di convoglia mento dei segnali di scrittura per *i registri , da un ingresso di selezione SEL (select) ' collegato ad un rispettivo conduttore nel canale omnibus 27a di convogliamento dei segnali di lettura dei registri e da un terminale di ingresso di cancellazione, o di azzeramento CL (clear) collegato ad un rispettivo conduttore presente nel canale omnibus 28 a di con vogliamento dei segnali di azzeramento dei registri? Ognuno dei registri 31?34 include pure un ingresso seriale SI collegato al conduttore 2 di convogli amento dei segnali seriali PCM della linea di giunzione! ed una uscita PO formata da otto conduttori in parallelo collegati ai conduttori 0-7 del canale omnibus di uscita in parallelo PCM 30b.

Nel funzionamento ,! segnali di scrittura , o di registrazione, vengono ricevuti dal complesso, o impianto di commutazione digitale la, attraverso il canale omnibus 4 di convogli amento dei segnali di registrazione per i registri. Un segnale di registrazione presente su di un conduttore nel canale omnibus 4 di convogli amento dei segnali di registrazione , opera in modo tale per cui l'associato registro fra i vari registri di transito di in_ gresso 31 - 34 pu?' caricare , in serie , un campione PCM dalla linea di giunzione 2. Entro il successivo intervallo .di 8 millisecondi , viene, generato , da parte del decodificatore 27, un segnale di lettura il quale si rende disponibile su di un corrispondente conduttore del canale omnibus 27a in modo tale che i contenuti del registro di transito di ingresso possano evidenziarsi , attraverso l'uscita in parallelo PO , sul canale omnibus 30b. Immediatamente dopo , un segnale di cancellazione , o di azzeramento , si rende disponibile sul corrispondente conduttore del canale omnibus 28a di convogliamento dei segnali di azzeramento dei registri,in modo tale che il registro corrispondente possa venire azzerato, vale a dire portato ad una condizione di contenimento di tutti elementi a carattere binario zero. Nel caso in cui non si verifichi la presenza di alcun successivo segnale di scrittura diretto verso il registro di transito di ingresso , per un certo periodo di tempo, l'azzeramento del registro impedisce al circuito successivo, di ricevere false indicazioni ripetute dei campioni PCM.

Nel filtro digitale,un registro di transito 35? a 8 bits, risulta collegato fra il canale omnibus PCM in parallelo 30b ed una memoria lineare/quadrati ca per sole operazioni di lettura ROM 36. Otto terminali di ingresso per i dati, contraddistinti dai riferimenti D0-D7 del registro 35, sono colle_ gati al canale omnibus PCM parallelo 30b mentre un terminale di ingresso per i segnali di orologio CK,e' collegato al conduttore 24 di trasferimento dei segnali di orologio di caricamento dei registri. Otto uscite QO - 07 del registro 35? sono collegate ai corrispondenti otto ingressi di indirizzo

AO - A7 dell'unit? di memoria ROM 36. Un terminale di ingresso per i segnali di indirizzo, A8 , dell'unit? di memoria ROM 36, e* collegato al conduttore 4 del canale omnibus 20 di convogli amento dei segna__ li di orientamento, ^'uscita dell'unit? di memoria ROM 36 e* collegata agli ingressi parallelo dei registri di spostamento dei dati , di ordine pari e di ordine dispari 38 e 39 , rispettivamente , in modo tale che il registro di ordine pari 38 possa ricevere soltanto i bits di uscita di significato pari mentre il registro di ordine dispari 39 possa ricevere soltanto i bits di uscita presentanti un significato di numero dispari. Il conduttore 21 di convogliamento dei segnali di caricamento e1 collegato ai terminali di ingresso di caricamento LD dei registri di spostamento 38 e 39. Ogni re gistro di spostamento 38 e 39 include pure una uscita seriale SO collegata ad un corrispondente ingresso seriale SI (serial input) mentre presenta pure un ingresso di mantenimento H (hold) collegato al conduttore 37a di convogliamento dei segnali di arresto.

L'unit? di memoria ROM 36 viene utilizzata per espandere ogni campione del segnale PCM nella propria rappresentazione lineare e per fornire una approssimazione della potenza di ogni campione? , Conseguentemente , l ?unit? di memoria ROM; 36 con_ tiene le rappresentazioni lineari e le corrispondenti rappresentazioni lineari quadratiche approssimate di duecentocinquantasei parole PCM a

otto bits, utilizzate per la trasmissione nell?impianto di commutazione digitale. I dati PCM, provenienti dai registri 31-34, vengono selettiva mente applicati , attraverso il registro 35, agli ingressi di indirizzo A0-A7 dell?unit? di memoria ROM , 36* Durante l ' applicazione di una rispettiva parola PCM, il segnale applicato al terminale di ingresso di indirizzo A8 opera in modo tale per cui l?unit? di memoria ROM 36 pu?* venire indirizzata nella propria porzione di memoria approssimativamente quadratica lineare e , successivamente, nella propria porzione di memoria lineare. I bitS' di ordine pari e di ordine dispari della parola quadratica approssimata e della parola lineare si evidenziano alla uscita dell 'unit? di memoria ROM 36 e gli stessi vengono individualmente, caricati negli ingressi parallelo dei registri di spostamento 38 e 39 , rispettivamente , sotto il controllo del segnale di caricamento presente sul conduttore 23 per i segna li di caricamento dei registri.

Un filtro , costituito da una unit? di memoria ROM 40 , include gli ingressi di indirizzo ?0-?9 e le uscite per i dati D0-D15? collegate ad un accumu_ latore presentante un sommatore 41 a 16 bits ed un registro 42 a 16 bits. Il registro 42 a 16 bits , include un terminale di ingresso di cancellazione , o di azzeramento , collegato al conduttore 22 di convogliamento dei segnali di cancellazione del registro accumulatore. Gli ingressi di indirizzo AO e Al dell'unit? di memoria ROM 40 , sono collegati alle uscite seriali SO dei registri di spostamento di ordine pari 38 e di ordine dispari 39 ? attraverso i conduttori 38 a e 39a, rispettivamente. I registri 44 e 45 di spostamento , di ordine pari e di ordine dispari , del tipo a otto bits, includono ingressi parallelo per la ricezione dei bits -di ordine pari 0 - 12 ed anche del bit 15 e dei bits di ordine dispa_ ri 1 - 11 oltre al bit 15? rispettivamente , dalla uscita del sommatore 41. Le uscite seriali SO del registro di spostamento di ordine pari 44 e del registro di spostamento 45, di ordine dispari, sono collegate ai conduttori di ordine pari e di ordine dispari

44a e 45a, rispettivamente , ed agli ingressi seriali SI dei registri di spostamento dei dati di ordine pari e di ordine dispari 46 e 47 a 312 bits? Ognuno dei registri di spostamento 44 e 45 include un ingresso per i segnali di caricamento LD collegati al condut_ tore 21 per i segnali di caricamento, mentre ognuno dei registri include un ingresso per i dati seriali SI collegati in comune ad una uscita AI proveniente dall'ultimo stadio del registro di spostamento 45 di ordine dispari. Suscita Al rappresenta pure l'origine del conduttore 43 di convogli amento dei segnali rappresentativi del "segno? . Le uscite seriali SO dei registri di spostamento 46 e 47 sono collegate agli ingressi degli indirizzi A2 e A3 dell'unit? di memoria ROM 40 ed agli ingressi seriali SI dei registri di spostamento dei dati 48 e 49 di ordine pari e di ordine dispari , di tipo seriale, a 320 bits. il registro di spostamento 48 include una uscita seriale SO collegata all'ingresso di indiriz zo A4 dell'unit? di memoria ROM 40 mentre il registro di spostamento 49 include una uscita seriale SO collegata all'ingresso di indirizzo A5 dell'unit? di memoria ROM 40? I rimanenti ingressi di indirizzo A6 - A9 dell'unit? di memoria ROM 40 sono collegati ai conduttori 4? 5? 6 e 9 del canale omnibus 20 di convogli amento dei segnali di orientamento .

L'unit? di memoria ROM 40, costituente il fil_ tro precedentemente definito, contiene i dati nelle locazioni di memoria che sono accessibili per mezzo di indirizzi binari. Il filtro ROM 40, in combina^ zione con l'associato complesso circuitale, opera in modo tale per cui il sistema a filtro digitale pu?' assumere, in modo indirizzabile,le caratteri__ stiche di sei filtri a banda stretta e le caratte_ ristiche di un filtro non attenuante per mezzo del quale l'uscita approssimativamente quadratica lineare, derivata dall'unit? di memoria ROM 36, pu?' venire trasferita attraverso il filtro digitale. Ogni banda'passante del filtro a banda stretta cor_ risponde ad una delle sei frequenze di segnalazione MF. L'impiego della caratteristica di un fil__ tro non attenuante risulta conveniente poich?' con_ sente l'ottenimento di una via con l'ausilio della quale l'uscita approssimativamente quadratica lineare, derivata dall'unit? di memoria ROM 36 pu?' venire convogliata attraverso il sistema a filtro digitale. Questa uscita potrebbe venire direttamente convogliata al circuito traslatore di chiamata sche_ matizzato nella figura 4 ma, tuttavia, deve essere rilevato che questa soluzione risulta economicamente pi? impegnativa poich?' comporta l'impiego di almeno un ulteriore circuito buffer e l'impiego di appropriati conduttori di convogliamento dei segna__ li di tempiiicazione.

Nel funzionamento, il valore quadratico li_ neare approssimato e, successivamente, il valore lineare di un campione PCM, vengono sequenzialmente registrati nei registri di ordine dispari e di ordine pari 38 e 39- I registri 38 e 39 spostano, serialmente, i bits registrati, attraverso i corw duttori 38a e 39a, negli ingressi di indirizzo AO ed Al del filtro ROM 40. I dati vengono pure fatti ricircolare attraverso i registri 38 e 39, per mezzo dei rispettivi ingressi seriali SI. Con__ seguentemente, ogni volta che si verifica la pre_ senza di un indirizzo sul canale omnibus di orienta_ mento 20, i bits dei dati derivati dall'unit? di memoria ROM 36 vengono alimentati, serialmente, a coppie, al filtro ROM 40, progredendo dai bits meno significativi ai bits pi? significativi. Quando il bit meno significativo dell'indirizzo presente sul canale omnibus di orientamento, si verifica ad una frequenza pari ad un decimo della frequenza dei segnali di tempiiicazione, o di orologio, del sistema, presenti sul conduttore 3, la funzione di riciclo del registro di spostamento 38 e del registro di spostamento 39 % viene arrestata per due di ogni dieci segnali di orologio , per mezzo di un segnale di arresto convogliato tramite il c?n_ duttore 37a di convogliamento dei segnali di ar_ resto? Ogni valore lineare .viene alimentato , dai regi_ stri 38 e 39 ? alla memoria ROM 40 , per sette v?lte , in conformit? a quanto precedentemente descritto ogni volta in presenza di un differente indirizzo fra i sette indirizzi di funzione del filtro dal canale omnibus 20 di convogliamento dei segnali di orientamento. Ogni volta che un valore quadra_ tico approssimato viene caricato nei registri 38 e 39 , lo stesso viene alimentato una volta in presenza dell' indirizzo di funzione del filtro non attenuante

Il filtro ROM 40 genera segnali di lettura in corrispondenza delle uscite D0-D15 ad ogni presenza del segnale di orologio, o di tempif icazione. I segnali di lettura vengono accumulati per un periodo di otto cicli del segnale di orologio, per mezzo dell ? az ione esercitata dal sommatore

41 e del registro 42. Poich?* lo spazio nell ' accu_ mulatore risulta limitato , 1* interconnessione fra l?uscita del registro 42 e . l?ingresso del sommato re 41 j e* disposta in modo tale da spostare i dati registrati di due posti, nella direzione di minor significato ad ogni addizione, scartando in tal modo i due bits meno significativi, b? indirizzo sul canale omnibus 20 di convogli amento dei segnali di orientamento, include un segnale sul nono condutt?re il quale viene abilitato nell'istante in cui l'otta^ vo , o ultimo campione si rende disponibile in cor_ rispondenza degli ingressi A0 - A5 del filtro ROM 40. Questo provoca una lettura di "complemento a due" in corrispondenza delle uscite DO - DI 5 del filtro ROM 40 la quale effettua una operazione di sottra^? zione nell'accumulatore. Al termine di ogni accu_ mulazione , i registri di spostamento 44 ,e 45 vengono caricati con il risultato accumulato che si pre_ senta sotto, forma di un segnale binario di comple__ mento a due . I dati cablati nel filtro ROM 40 ed il complesso circuitale configurato in conformit? a quanto precedentemente descritto , consentono di produrre una uscita costituente "una rappresentazione a 1/4 dell'ampiezza filtrata, vale a dire del valore della potenza, a seconda dei casi. Poich?* i dati si presentano sotto forma binaria di complemento a 2 , gli stessi vengono moltiplicati per quattro per generare il valore richiesto della funzione del filtro mediante caricamento del bit di segno 15 del valore accumulato, nel primo stadio di ognuno dei registri di spostamento 44 e 45? II bit di segno 15 viene pure caricato in corrispondenza dell'ultimo stadio del registro di spostam?nto 15 mentre i bits 13 e 14 provenienti dal sommatore 41 vengono ignorati? Il registro accumulatore 42 viene quindi impostato ad una condizione di presenza di tutti elementi a carattere binario zero, per mezzo di un segnale presente sul conduttore 22 di trasferimento dei segna_ li di azzeramento del registro accumulatore. Commen_ surati cori l'uscita del campione dai registri di spostamento 38 e 39, i bits dei dati provenienti dai registri 44 e 45 vengono accettati in corrispon^ denza degli ingressi seriali SI dei registri di spostamento 46 e 47? rispettivamente. N^l frattempo, il bit 15 rappresentativo del segno, viene continuamente caricato in corrispondenza degli ingressi seriali Si dei registri 44 e 45? attraverso,il conduttore 43 di spostamento d?i bits rappresentativi del'segno.

I registri di spostamento a 312 bits, indicati in 46 e 47, vengono fatti funzionare, in tfiodo con_ tinuo, alla frequenza del segnale di orologio, o di tempii icazione del sistema, in modo tale da registrare i bits dei dati sui conduttori 44a e 45a* In dieci periodi di orologio, i primi 8 bits registrati sono rappresentati da dati mentre gli ultimi due bits registrati vengono ignorati . Deve essere pure rileva_ to che il canale omnibus di convogliamento dei segna_ li di orientamento, trasporta dieci indirizzi per ogni campione. Pertanto , la lunghezza combinata

dei registri di spostamento 44? 46 e 45? 47? e* tale per cui il risultato del precedente campione fiitra_ to , proveniente da un dato canale , viene sincronizzato con il campione attuale appartenente al dato canale. In modo analogo , l'uscita dei registri 48 , 49 ? a 320 bits fornisce in sincronismo , il precedente campione , in precedenza filtrato, del dato canale. L? indirizzamento del filtro ROM 40 , in combinazione con i conte_ nuti dei dati del filtro ROM 40 , provvede all * azione richiesta di filtraggio per sei frequenze e per la potenza. Poich?* gli otto indirizzi presenti sul canale omnibus di convogliamento dei segnali di orienta, mento non vengono effettivamente impiegati in questa forma pratica realizzativa dell ' invenzione , i dati cablati nel f iltro ROM 40, corrispondenti a questa funzione del filtro vengono disposti in modo tale da risultare tutti pari a zero?

Con riferimento specifico alla figura 4, pu?* essere rilevato che i segnali binari presenti sul conduttore di convogliamento del segnale rappresentativo della condizione "pari" 44a e- sul conduttore 43 di convogliamento del segnale rappresenta__ tivo del segno, vengono ricevuti , bit per bit , dal circuito di traslazione della chiamata, attraverso una porta logica ad OR-ESCLUSIVO 52? In modo analogo , i segnali binari presenti sul conduttore 45a di convogliamento dei bits dispari ed anche i segnali presenti sul conduttore 43 di convogliamento dei bits di segno , vengono ricevuti , bit per bit , attraverso un' altra porta ad OR-ESCLUSIVO 53? Le uscite delle porte ad OR-ESCLUSIVO 52 e 53 sono collegate agli ingressi Al ed A2 di un sommatore a due bits 51 o II conduttore di convogliamento dei segnali di ripristino 13a e ' collegato , per mezzo di un invertitore 57* agli ingressi delle porte logiche AND 54 e 55 ed al terminale" di ingresso di can_ celi azione CL (clear) di un flip-flop 56. \jna uscita del flip-flop 56 e' collegata ad un terminale di ingresso di riporto C (carry) del sommatore 51.

Le uscite delle porte logiche AND 54 e 55 vengono alimentate agli ingressi B1 e B2 del sommatore 51.

Il sommatore 51 include le uscite SI e S2 collegate agli ingressi seriali SI di due registri di sposta^ mento di ordine pari e di ordine dispari 60 e 61, a 320 bits. Le uscite seriali SO dei registri di sposta_ mento 60 e 61 sono collegate ;agli ingressi seriali SI di due registri di spostamento 64 e 65, rispettiva__ mente, a quattro bits ed agli ingressi delle porte lo_ giche AND 54 e 55. Le uscite parallelo dei registri di spostamento 64 e 65 sono coliegate agli ingressi di un registro buffer 66 a 8 bits le cui uscite sono collegate. ad an canale omnibus di convogliamento dei dati 81. Il registro di spostamento 66 include pure un terminale di ingresso CK per i segnali di orologio, collegato al conduttore 25 in uscita dal registro 16 mentre presenta pure un terminale di ingresso EN per i segnali di abilitazione, collegato al -conduttore 13a di convogliamento dei segnali'di ripristino.

Un elaboratore 70, una unit? di memoria di sole operazioni di lettura ROM 71''ed una memoria per i dati, del tipo ad accesso casuale RAM 72 sono interconnessi attraverso il canale omnibus 81 di riferimento dei dati ed un canale omnibus di trasferimento degli indirizzi 80?-L ?elaboratore 70 presenta un proprio terminale di ingresso collegato al conduttore 13a di convogliamelo dei segnali di ripristino ed una uscita di registrazione nella memoria RAM , collegata ad un ingresso di una porta logica OR 77? L* uscita della porta logica OR 77 e* collegata ad un ingresso di abilitazione di scrittura della memoria RAM 72? Un gruppo di registri indirizzabili di uscita 85 e* collegato fra il canale omnibus di convogli amento dei dati 81 ed il canale omnibus 83 di convogliamento dei dati di uscita. Un decodificatore 73 inclu__ de opportuni ingressi collegati ai cinque conduttori pi? significativi presenti nel canale omnibus 80 di convogli amento degli indirizzi , una uscita collegata, attraverso un conduttore 74 di convogliamento dei segnali di selezione per la memoria ROM, all *unit? di memoria ROM 71 ? una uscita collegata, attraverso un conduttore 75 di selezione dell *unit? di memoria RAM , all'unit? di memoria RAM 72 ed una uscita colle_ gata all * ingresso per i segnali di abilitazione alla scrittura VE (write enable) dei registri 8 5? Gli in__ gressi di indirizzo di scrittura W1 e W2 dei registri 85 sono collegati a due conduttori del canale omnibus di convogliamento degli indirizzi 80? I regi_ stri 85 includono pure gli ingressi di indirizzo di lettura RI , R2 ed un ingresso RE per i segnali di abilitazione di lettura, tutti collegati al canale omnibus 82 di convogliamento dei segnali di selezione, Un registro degli indirizzi 67? ad accesso diretto in memoria, e* collegato tra il canale omnibus di convogliamento dei segnali di orientamento 20 ed il canale omnibus degli indirizzi 80. Il * registro 67 include un terminale di ingresso per i segnali di orologio CK collegato al conduttore 25 ed un terminale di ingresso per i segnali di abilita__ zione EN collegato ad una uscita di riconoscimento del ripristino 70a dell'elaboratore 70.

Nel funzionamento , l'uscita derivata dal filtro digitale 30a, schematizzato nella figura 1 , viene alimentata al circuito traslatore di chiamata attraverso il conduttore 44a di convogliamento dei bits pari ed attraverso il conduttore 45a di trasferimento dei bits dispari , due bits* di dati alla volta mentre il bit rappresentativo del segno risulta continuamente presente sul conduttore 43 di alimentazione dei bits di segno 43 , per la durata di dieci cicli di orologio. I bits dei dati , di ordine pari , e di ordine dispari vengono trattati , secondo la logica ad OR-ESCLUSIVO , con il bit rappresentativo del segno , dalle porte logiche 52 e 53, rispettivamente e vengono quindi alimentati agli in_ gressi Al ed ?2 del sommatore 51. Il sommatore 51? le porte logiche AND 54 e 55? il flip-flop 56 ed i registri 60 e 61, in combinazione, svolgono una integrazione separata e distinta del valore assoluto di ogni uscita della funzione del filtro per ognuno dei canali TDM ricevuti, durante un periodo di tempo di 8 millisecondi. I segnali in uscita dal sommatore

51 vengono ritardati con riferimento alla presenza degli stessi,in corrispondenza degli ingressi B1 e B2, per mezzo dei registri di spostamento 60 e 61, di orpari

dine/e di ordine dispari, a 320 bits. Un segnale di riporto, presente in corrispondenza dell'uscita di eccedenza, o di "overflov" S3 del sommatore 51? viene ritardato, di un periodo del segnale di orologio, da parte del flip-flop 56 e viene quindi alimentato al terminale di ingresso di riporto C (carry) del sommatore 51. Con questo sistema, le corrispondenti uscite delle funzioni del filtro per i corrispondenti campioni dei canali, vengono sincronizzate ed accumulate in un periodo di tempo di 8 millisecondi, secondo quanto determinato dal segnale di ripristino presente sul conduttore 13a. Il segnale di ripristino viene abilitato per un periodo della frequenza di quadro pari, all'incirca, a 125 microsecondi. L'asserzione del segnale di ripristino inibisce le porte logiche

AND 54 e 55 ed azzera il flip-flop 56, in modo tale da iniziare un nuovo periodo di. accumulazione. Inoltre , durante la presenza del segnale di ripristino , i dati risultanti, dalle passate integrazioni , vengono spostati al di fuori dei registri di spostamento 60 e 61 , attraverso i registri di spostamento 64 e 65 e vengono quindi regi strati , in forma parallelo , nel registro 66. Il processore 70 viene disattivato dal segnale di ripristino, per la durata del periodo di 125 micro secondi , in modo tale che sotto il controllo del segnale di orologio presente sul conduttore 25, iodati ricevuti dal registro 66 possano venire assemblati in bytes in parallelo ed alimentati al canale omnibus 81 di convogli amento dei dati.

Nello stesso tempo , il registro 67 trasferisce i segna_ li presenti sul canale omnibus di conv?gli amento dei segnali di guida, o di orientamento, sul canale omnibus 80 degli indirizzi. Pertanto , in risposta al segnale presente sulla linea di accesso diretto alla memoria RAM , indicata in 26, la memoria ad ^accesso casuale RAM 72 pu?* registrare tutti i dati accumulati nel periodo di integrazione appena completato, in corrispondenza delle locazioni di indirizzo determinate dai segnali presenti sul canale omnibus di convoglia_ mento dei segnali di orientamento , ed in una gamma di indirizzi determinata dalle conn?ssioni permanenti di ingresso dei segnali 67a sul registro di transi_ to 67? Al termine del periodo di mantenimento del segnale di ripristino , della durata di 125 microsecondi tutte le informazioni riguardanti la chiamata, sono state caricate nell'unit? di memoria RAM 72. L'elaboratore 70 riprende il funzionamento con il complesso circuitale associato , in modo tale da operare una traslazione della chiamata in codici compatibili con l' impianto -di commutazione digitale in accordo con quanto rappresentato , a titolo di esempio nella Ta_ bella A.

Per facilitare lo svolgimento di questa fun__ zione , l 'elaboratore 70 viene governato ,nel la propria operazione , per lo svolgimento delle funzioni descrit te nel diagramma di flusso riportato nella figura 6, per mezzo di un' appropriata sequenza di codici di istruzione alloggiati , sotto forma 'di una logica acces_ sibile da un indirizzo , nell 'unit? di memoria ROM 71. Non e ? stato ritenuto necessario riportare una descrizione dettagliata del principio di funzionamento dell 'elaboratore poich? ' questo rientra nell ' ambito di una persona esperta di applicazioni degli elaboratori elettronici ,per la specificazione di un' appropriata sequenza di codici di istruzione adatti per la concretizzazione pratica delle funzioni illustrate nel diagramma di flusso schematizzato nella figura 6 , e secondo quanto riportato nella Tabella A. Deve essere sottolineato il fatto che qualsiasi dato elaboratore e ' limitato dalla propria gamma di funzioni e dalla velocit? con la quale lo stesso e' in grado di operare. Ovviamente , qualsiasi elaboratore selezionato , in combinazione con una specifica serie di codici di istruzione, deve essere sufficientemente veloce da elaborare i risultati di ogni funzione del filtro entro il periodo compreso fra i periodi di mantenimento del segnale di ripristino. Nella ver_ sione esemplificativa precedentemente riportata, e? stato riscontrato soddisfacente 1J impiego di un noto microprocessore del tipo 8085, fatto funzionare con un tempo di ciclo di 1 ,3 microsecondi , ed attiva_ to con istruzioni logiche per la concretizzazione pra_ tica delle funzioni riportate nel diagramma di flusso della figura 6.

Nella traslazione della chiamata, il tempo reale disponibile per l'elaborazione pu?* venire miglio rato sottoponendo soltanto la chiamata MF inizializza^* ta, ad un rigoroso test di validit? sottoponendo , nel contempo , la chiamata MF uscente , ad una verifica di continuit? che richiede un tempo reale inferiore per 1* elaborazione , rispetto a quanto si verifica per la prova di validit?. Questo metodo risulta particolarmente utile in un ricevitore di chiamata 'adatto a ricevere la chiamata su doppino poich?* la manipolazione manuale della chiamata si estende spesso per un tempo maggiore di quello essenziale Conseguentemente , le uscite di una pluralit? di filtri digitali adattate ad un formato di chiamata, o segnalazione su doppino , possono venire traslate per mezzo di un singolo processore.

wel diagramma di flusso riportato nella figura 6, nella quale sono state rappresentate due vie alternative per l 'elaborazione dei risultati istanta__ nei di qualsiasi periodo di 8 millisecondi , sono stati rappresentati due modi di funzionamento . In corrispondenza della parte sinistra del diagramma di flusso , sono state evidenziate le funzioni richieste per determinare la validit? della segnalazione MF iniziale di una cifra. Sul lato destro del diagramma di flusso, sono state rappresentate le funzioni richieste per la determinazione di una segnalazione continua MF di una cifra?

All 'inizio di un periodo di 8 millisecondi ,

inizia l 'operazione del circuito di traslazione 50

della segnalazione , o chiamata? Vengono dapprima identificate le tre ampiezze maggiori delle fun_

zioni del filtro , memorizzate nell'unit? di memoria \ RAM 72. Se due dei tre segnali identificati risulta^ ? Q superiori ad un'ampiezza prefissata e si e* verificata una chiamata nei precedenti due periodi di

8 millisecondi, la cifra chiamata viene decodifica*-ta. Se questa cifra corrisponde alla rispettiva

cifra del canale, decodificata nel precedente periodo di' 8 millisecondi , la stessa viene caricata

in un appropriato registro fra i vari registri di

uscita 85- Tuttavia, se la cifra rappresenta una

terza ricorrenza di una cifra differente , la cifra decodificata viene designata come errore?

All' inizio di un periodo di 8 millisecondi , se

non si riscontrano due ampiezze, nell'unit? di memoria RAM 72 al di sopra di una s?glia prefissata,

come si verifica nel precedente periodo di 8 milli,_ secondi , una indicazione di pausa viene caricata nell ' appropriato registro fra i vari registri di

uscita 85

Nel caso in cui esistano due ampiezze al di

sopra della soglia ma con presenza di una pausa precedente, le ampiezze vengono sottoposte alla prova di validit? la quale include una serie di veri__ fiche per accertare se vengono soddisfatti i requisiti per la chiamata MF? Le ampiezze vengono confrontate per la verifica di uno sbilanciamento, tipicamente denominato "twist", superiore a circa

7 decibel. Se e' presente uno sbilanciamento superiore a 7 db, il segnale viene classificato come

"non valido". Nel caso di uno sbilanciamento accettabile, la pi? piccole delle tre ampiezze viene confrontata con l'ampiezza intermedia, per uno sbilanciamento superiore a circa 12 db. Se e' presente uno sbilanciamento inferiore a 12 db, la chiamata viene consi_ derata come invalida. Se questo sbilanciamento risul_ ta accettabilmente elevato, 1'ampiezza maggiore

viene confrontata con un valore approssimato di po__ tenza dal periodo del campione, allo scopo di deter_ minare se la componente massimal i chiamata MF ri_ sulta almeno di 20 db superiore a quella'di altri segnali considerati come rumore, che si verificano nel periodo di campionamento. Se dalle funzioni precedentemente indicate, si riscontrano due ampiezze che rappresentano una segnalazione valida, la cifra rappresentata dalle stesse viene decodifi_ cata. Se il precedente periodo di 8 millisecondi e* stato indicato come una pausa, la cifra deco__ dificata viene caricata nell*appropriato regi_ stro di uscita 85*

In una forma pratica realizzativa dell'invenzione, la memoria ROM 40 del filtro, presente nel filtro digitale 30a, include una logica indirizzabile, secondo quanto riportato nelle Tabelle suc__ cessive. La logica indirizzabile provvede a sei funzioni del filtro a banda stretta ed alla funzione di un filtro non attenuante. Le sei funzioni del filtro a banda stretta presentano, individualmente, una banda passante corrispondente ad uno di sei tono segnali presentanti le seguenti frequenze? 700 Hz, 900 Hz, 1100 Hz , 1300 Hzy 1500 Hz e 1700 Hz, rispettivamente. Deve essere rilevato che queste rappresentano le frequenze dei tono segna__ li standard nel formato di chiamata MF del Nord America. Le voci riportate nelle Tabelle successi^ ve si riferiscono ad una memoria ROM 40 formata da quattro dispositivi ROM (0 - 3) ognuno dei quali fornisce quattro dei sedici posti di uscita dell'uni t? di memoria ROM 40 con i rispettivi "posti" di indirizzo collegati in comune. Ognuna delle Tabelle riporta valori secondo la notazione esadecimale mentre i bits meno significativi degli indirizzi si estendono attraverso la parte superiore della tavola, i bits pi? significativi degli indirizzi estendendosi lungo il lato sinistro della tavola , la logica indirizzabile essendo rappresentata dal corpo della tavola corrispondente#

i

\

t

i

0 0 0 0 0 0 0 0 o o

f

i

Claims (11)

1. RIVENDICAZIONI

   1, Ricevitore di chiamata per la ricezione di tono segnali modulati impulsivamente in codice (PCM -pulse code modulated), caratterizzato dal fatto che comprende:v

   un circuito ricevitore (30) per la ricezione di segnali PCM da un canale selezionato; un circuito (10) per la generazione di serie di segnali di orientamento, o di guida, ognuno di detti segnali di orientamento, o di guida, della serie, corrispondendo ad una funzione predeterminata di un fil_ tro nel ricevitore di chiamata; ,

   un circuito filtro digitale (30a) includente un dispositivo convertitore (36 - figura 3), per convertire ognuno dei segnali PCM ricevuti in un corri spondente segnale binario lineare presentante una pluralit? di bits , detto circuito filtro digitale essendo sensibile ai segnali di orientamento ed ai segnali binari lineari , per lo svolgimento di una pluralit? di funzioni del filtro a banda passante, con i segnali binari lineari come diretti ai segnali di orientamento, e di guida e per la generazione di segnali, dal filtro, corrispondenti alle ampiezze dei segnali binari lineari presentanti frequenze corrispondenti a quelle frequenze definite dalle rispetti^ ve funzioni del filtro a banda passante;

   un circuito traslatore (50) sensibile ai segna_ li di orientamento ed ai segnali del filtro , per la rivelazione della presenza di una chiamata con toni PCM e per la traslazione di detta, chiamata in segna_ li rappresentativi di dati secondo un formato codificato prefissato di segnali.
2. 2. Ricevitore di chiamata secondo la rivendica^ zione 1 , in cui il circuito traslatore e ? caratterizzato dal fatto che comprende;

   un circuito (51-65 - figura 4) per integrare i segnali del filtro attraverso un periodo di tempo prefissato, allo scopo di derivare un segnale binario integrato corrispondente ad un valore di ampiezza per una serie di ognuna delle funzioni del filtro;

   un dispositivo di memoria temporanea (72) per memorizzare temporaneamente i segnali binari integrati;

   un dispositivo di memoria (71) presentante istruzioni logiche memorizzate in corrispondenza di locazioni accessibili per mezzo di un indirizzo;

   un processore, o elaboratore (70), collega^ to in modo tale da leggere detti segnali binari integrati, memorizzati temporaneamente,e dette istru zioni logiche memorizzate, detto elaboratore essendo operabile in accordo con dette istruzioni logiche memorizzate, per identificare i due segnali di ampiezza maggiore fra detti segnali binari integrati, memorizzati temporaneamente, e per confrontare i segna li identificati, l'uno rispetto all'altro, allo scop? di determinare l'entit? 'dello scostamento,'vale a dire dello sbilanciamento fra gli stesei.
3. 3 Ricevitore di chiamata, secondo la rivendicazione 2, caratterizzato dal fatto che il dispositivo convertitore opera pure in modo tale da converti_ re i segnali PCM ricevuti in un segnale di potenza corrispondente ad un valore approssimativamente al quadrato del corrispondente segnale binario lineare ed in cui l'elaboratore e' operabile in accordo con dette istruzioni logiche memorizzate, per confronta re il segnale di potenza con uno ?dei segnali identi__ ficati , allo scopo di determinare un rapporto segna__ le/rumore presentante un valore accettabile per una chiamata multifrequenza (MF) valida.

   4 Ricevitore di chiamata secondo la rivendicazione 1 , caratterizzato dal fatto che:

   il dispositivo convertitore opera pure in modo tale da convertire i segnali PCM ricevuti in segna__ li binari di potenza, ognuno corrispondente ad un valore quadratico approssimato di un corrispondente segnale binario lineare ed in cui il circuito traslatore e ' caratterizzato dal fatto che comprende :

   un circuito ( 51-65) per integrare individualmente i segnali del filtro corrispondenti ad ogni funzione del filtro ed ai segnali di potenza attraverso un periodo di tempo prefissato , allo scopo di deriv apre un segnale binario integrato corrispondente ad una serie di ognuna di dette funzioni del filtro di segnali binari di potenza;

   un dispositivo di memorizzazione temporanea (72 ) per memorizzare temporaneamente i segnali binari integrati ;

   un dispositivo di memoria (71 ) presentante istruzioni logiche memorizzate in corrispondenza di lo cazioni accessibili per mezzo di. un indirizzo;

   un elaboratore (70) collegato in modo tale da leggere detti segnali memorizzati temporaneamente e dette istruzioni logiche memorizzate , detto elaboratore essendo operabile in accordo con dette istruzioni logiche memorizzate , per identificare i tre segnali di livello pi? elevato fra detti segna_ li integrati che sono stati memorizzati , per corw? frontare i due segnali di livello maggiore , fra det_ ti segnali identificati , per una entit? di sbilanciamento accettabilmente piccola per una segnala^? zlone, o chiamata valida, per confrontare il secondo segnale identificato, di livello pi? elevato , con il segnale identificato, di livello pi? basso , per una quantit? di differenza accettabilmente elevata per una segnalazione, o chiamata valida e per co n__ frontare uno dei segnali identificati , di livello maggiore , con i segnali binari di potenza} per un rapporto segnale/rumore accettabilmente elevato per una chiamata valida. N

   5 Ricevitore di chiamata secondo la rivendicazione 1 , in cui detto circuito filtrante , di tipo digitale , e' caratterizzato dal fatto che compren__ de:

   un dispositivo di memoria (40 ) presentante bytes di bits di dati memorizzati in corrispondenza di locazioni accessibili per mezzo di un indirizzo , nel dispositivo stesso, terminali per gli indirizzi (A) e terminali per i dati (D) , una pluralit? di terminali , o "posti" di accesso per gli indirizzi

   3

   essendo collegati in modo tale da ricevere una porzione di ognuno dei segnali di orientamento , detto dispositivo di memoria essendo disposto in modo tale da alimentare bytes selezionati fra detti bytes in corrispondenza dei terminali di uscita dei dati in risposta agli stati dei segnali dei terminali di ricezione degli indirizzi;

   un circuito accumulatore (41 , 42) collegato ai terminali di uscita dei dati di detto dispositivo di memoria (40) , per accumulare i bytes dei dati entro un intervallo di tempo prestabilito, allo scopo di generare uno di detti segnali di ampiezza;

   un complesso circuitale di ingresso (38 , 39 , 46, 47, 48 , 49) collegato in modo tale da ricevere i bits dei segnali binari lineari dal dispositivo convertitore ed in modo tale da ricevere detti segna_ li di ampiezza, detti mezzi di ingresso venendo utiliz zati per alimentare, in modo sincrono , ai terminali degli indirizzi, il segnale istantaneo, a carattere binario lineare, con il corrispondente segnale di ampiezza precedente e con il corrispondente segna_ le di ampiezza immediatamente precedente, ognuno di detti segnali venendo alimentato,in questo modo, secondo un formato serie/parallelo dei bits?

   ^6? Ricevitore di chiamata secondo la rivendica__ zione l,in cui il circuito di filtraggio, di tipo digitale, e' caratterizzato dal fatto che comprende:

   un dispositivo di memoria (40) presentante bytes di bits dei dati memorizzati in corrispon denza di locazioni accessibili da un indirizzo, nello stesso, terminali per i dati (D) ed una pluralit? di terminali per gli indirizzi rappresentati da primi terminali (AO, Al), da secondi terminali

   (A2, A3), da terzi terminali (A4? A5) e da terminali di ricezione dei segnali di orientamentio (A6 - ?9), i terminali degli indirizzi di orientamento essendo collegati in modo tale da ricevere i segnali di orien_ tamento, o di guida, detti bits dei dati essendo di_ sposti in modo tale da facilitare le funzioni del filtro, secondo quanto selezionato dai segnali di orientamento, detti mezzi di memoria essendo disposti in modo tale da alimentare determinati bytes seie zionati fra detti bytes di bits dei dati in corrispondenza dei terminali per i dati , in risposta agli stati dei segnali dei terminali di ricezione dei segnali di indirizzo ;

   primi circuiti di ingresso (38 , 39) , collega_ ti fra il dispositivo convertitore ed i primi terminali per gli indirizzi per alimentare , sequenzialmente , i bits di ogni segnale binario linearre, in raggruppamenti parallelo di almeno due , ai primi terminali degli indirizzi ad ogni presenza di uno dei segnali di orientamento ;

   un circuito accumulatore (41 , 42) collegato ai terminali di alimentazione dei dati di detto dispositivo di memoria (40) per l' accumulazione dei bytes per la durata di ognuno dei vari segna_ li individuali di orientamento ,' per generare un corrispondente segnale fra detti segnali di ampiezza;

   circuiti di uscita (44, 45) , collegati fra il circuito accumulatore ed il circuito traslatore ( 50? figura l) per trasferire sequenzialmente , all 'usci_ ta, i bits di ogni segnale di ampiezza in detti raggruppamenti parallelo;

   secondi circuiti di ingresso (46, 47) collegati fra i circuiti di uscita ed i secondi terminali di indirizzo , per ritardare 1* arrivo di detti raggruppamenti parallelo di ogni segnale di ampiezza/corrispondenza dei secondi terminali di indirizzo , di un periodo di tempo prestabilito , per sincronizzare ogni segnale di ampiezza con un successivo e corrispondente segnale binario lineare e la presenza della corrispondente funzione del filtro ;

   terzi circuiti di ingresso (48 , 49) collegati ai terzi terminali di indirizzo (A4, A5) per ritardare l? arrivo di detti raggruppamenti paralle_ lo di- ogni segnale di ampiezza in corrispondenza dei terzi terminali di indirizzo, di una quantit? prefissata di tempo, per sincronizzare ogni segna__ le di ampiezza con un segnale binario lineare successivo rispetto al corrispondente segnale successivo e la presenza della corrispondente funzione del filtro;

   in modo tale che detti segnali di ampiezza pos__ sano venire generati in modo 'sequenziale,

   7 Ricevitore di chiamata secondo la rivendicazione 1 , caratterizzato dal fatto che:

   il circuito traslatore include un processore (70) ed un dispositivo (71) operante in modo tale da consentire all?elaboratore di determinare la validit? della chiamata iniziale PCM MF, per mezzo dello svolgimento di una serie di funzioni di processo che richiedono un primo periodo di tempo finito per lo svolgimento e per provocare il fun_ zionamento dell?elaboratore allo scopo di deter_ minare la continuit? della chiamata continua PCM MF per mezzo di un'altra serie di funzioni di processo che richiedono,per lo svolgimento, un periodo di tempo inferiore al primo periodo di tempo?

   8 Ricevitore di chiamata multifrequenza (MF) per.la ricezione di una chiamata PCM MF traslata, in un formato codificato dei segnali compatibile con un combinatore, o "controller*<1 >in un impianto di commutazione multiplex a divisione di tempo (TDM-figura 1), detto ricevitore di chiamata essendo caratterizzato dal fatto che comprende;

   un circuito di controllo della sequenza e della tempiiicazione (LO-figura 1) collegato in modo tale da poter venire sincronizzato con l'impianto di commutazione TDM , per generare una serie di segna li di orientamento su di una base ripetitiva;

   un circuito filtro a condivisione temporale (30a) sensibile ai segnali di orientamento, per lo svolgimento di una pluralit? di funzioni prefissate del filtro a banda pass cinte, con una serie di segna_ li PCM ricevuti dall ?impianto di commutazione TDM e per generare ,, dagli stessi, una corrispondente serie di segnali di ampiezza correlati ad ognuna di dette funzioni del filtro?

   un circuito traslatore di chiamata (50) , sensibile ai segnali di orientamento ed a detti segnali di ampiezza, per determinare la presenza di una chiamata valida e per operare la traslazione di detta chiamata valida in segnali rappresentativi di dati in un formato codificato prestabilito dei segnali?

   9 Metodo per la traslazione di una chiamata PCM MF in un formato codificato di segnali, compatibile con un combinatore, o "controller" in un impianto di commutazione TDM, detto metodo includendo le seguenti fasi:

   (a) ricezione di segnali PCM selezionati dall?impianto di commutazione TDMf

   (b) conversione di ognuno dei segnali PCM ricevuti in un corrispondente segnale binario lineare presentante una pluralit? di bits , caratterizza^-to dal fatto che comprende le seguenti fasi :

   (c) generazione di almeno una serie di segnali di orientamento con ogni presenza di quadro nel formato dei segnali PCM;

   (d) svolgimento di una pluralit? di fun__ zioni di un filtro a banda passante con i segna__ li a carattere binario lineare, come dirette dai segnali di orientamento e generazione di segnali di ampiezza consistenti di bits dei segnali e corrispondenti alle ampiezze dei segnali binari lineari presentanti frequenze corrispondenti alle frequenze definite dalla rispettiva funzione del filtro a banda passante; e

   (e) rivelazione della presenza di una chiamata multifrequenza (MF) dai segnali rappresentativi delle ampiezze, e traslazione della chiamata multifrequenza in accordo con i segnali di orientamento, in segnali rappresentativi di dati in detto formato dei segnali?

   10# Metodo secondo la rivendicazione 9,caratte_ rizzato dal fatto che la fase (d) viene svolta in un filtro digitale includente una memoria (40 ) presentante bytes di bits dei dati memorizzati in corrispondenza di locazioni accessibili , per mezzo di un indirizzo, nella stessa, la fase (d) essendo pure caratterizzata dalle seguenti fasi:

   (f) lettura, da parte della memoria, di detti bytes, come selezionati dai segnali di indirizzo applicati alla stessa, detti segnali di indirizzo consistendo di bits dei segnali ed includendo una porzione di ognuno dei segnali di orientamento;

   (g) accumulazione dei bytes letti dalla memoria per un periodo di tempo prefissato, allo scopo di generare uno di detti segnali rappresentativi dell?ampiezza;

   (h) generazione di una porzione di ognuno di detti segnali di indirizzo da un determinato segna le fra det'ti segnali binari lineari,/corrispondente segnale precedente, rappresentativo dell?ampiezza e dal corrispondente segnale, rappresentativo dell?ampiezza, che precede detto segnale precedente; e

   (i) applicazione di detta porzione,in modo sequenziale, in un formato seriale/parallelo, in gruppi di almeno sei bits, ognuno alla memoria, durante il periodo di tempo prestabilito.

   11 Metodo secondo la rivendicazione in cui la fase (e) e? caratterizzata dalle fasi consistenti nel determinare se la chiamata e? iniziale, o con__ tinua e, nel primo caso, nello svolgere una serie di funzioni di elaborazione per determinare la validit? della chiamata e , nel secondo caso , nello svolgere una serie differente di funzioni di elaborazione , allo scopo di determinare la continuit? della chiamata attuale rispetto alla chiamata immediata__ mente precedente ?

   "" RICEVITORE DIGITALE DI CHIAMATA , PER LA RICEZIONE DI TONO SEGNALI MODULATI IMPULSIVAMENTE IN CODICE ""

   RIASSUNTO

   presenti invenzione si riferisce ad un ricevitore digi&ale di chiamata in grado di conver_ tire i segnali di chiamata modulati impulsivamente in codice (P3M) in un formato del segnale che risulta compatibile con un combinatore , o "controller?1 presente ira un associato impianto di commutazione telefonica la multiplex a divisione di tempo (TDM) . Nel ricevitore , vengono generati segnali di orienta_ mento , in sincronismo con il funzionamento dell ? im_ pianto di commutazione , in modo tale dirigere il funzionamento di un filtro a condivisione del tempo l filtro esplica una pluralit? di funzioni , con una serie di segnali modulati impulsivamente in codice (PCM) ricevuti dall 'impianto di commuta^ zione TDM e genera, dagli stessi , una serie di segnali correlati ad ognuna delle funzioni del filtro. Un traslatore identifica due segnali derivati dal filtro , presentanti ampiezze superiori a quelle degli altri mentre se i due segnali persistono in modo sostanzialmente continuo (a) attra^ verso un periodo di tempo prestabilito , (b) entro una gamma relativa di ampiezza prestabilita e (c) uno dei due segnali presenta almeno un rapporto segnale/rumore di valore prestabilito rispetto ad un altro segnale derivato dal filtro , corrispondente ad una funzione di non attenuazione del filtro , il traslatore indica la ricezione di una chiamata multifrequenza mediante generazione di segnali appropriati nel formato richiesto per i segnali?

   DESCRIZIONE DELL'INVENZIONE

   La presente invenzione si riferisce , in gene_ rale , a ricevitori di chiamata con tono segnali e riguarda, in particolare, un ricevitore concretizzato in forma digitale , utilizzato per la traslazione dei tono segnali modulati impulsivamente in codice (PCM) in un formato di segnale compatibile con un ? combinatore in un impianto di commutazione telefonico.

   I ricevitori telefonici di chiamata, utilizzati per ricevere una chiamata su doppino di abbonato a pi? frequenze oppure una chiamata su linee di giunzione multifrequenza (MF) sono passati da uno sviluppo circuitale analogico ad uno sviluppo circuitale di tipo digitale, in conformit? a quanto esemplificato nel brevetto statunitense N.3.537.001 rilasciato il 27 Ottobre 1970 a nome J.J.Friend e nel brevetto statunitense N.3.790.720, rilasciato il 5 Febbraio 1974 a nome K.R.Schartmann. Tuttavia, deve essere rilevato che questi ricevitori sono stati progettati per la ricezione di chiamate ana_ logiche e gli stessi non sono direttamente adatta bili per la ricezione di segnali digitali. Conseguentemente,in un sistema telefonico a modulazione impulsiva codificata (PCM), a multiplex a divisione di tempo (TDM), viene impiegato un convertitore digitale/analogico per convertire i campioni PCM da un canale TDM selezionato,in un segnale analogico Successivamente,il ricevitore di chiamata, rivela l'appropriata chiamata e converte la chiamata stessa in un codice computabile con il funzionamento di ' un associato impianto di commutazione TDM .

   L ' impiego di elaboratori di segnali digita__ li per l 'elaborazione di segnali digitali senza dover convertire i segnali digitali in un formato analogico , e * stato descritto da S .L.Preeny in una memoria intitolata "Special Purpose Hardware for Digital Filtering" apparsa nella pubblicazione "proceedings of th? IEEE , Vol .63 , pagg. 633-648 , Aprile 1975, e da J . Alien , in un memoria intitolata "Computer Architecture for Signal Processing" , apparsa nella pubblicazione "proceedings of th? IEEE "vol .63 , pagg. 624-632 , Aprile 1975? Quantunque interessanti per l?elaborazione digitale delle chiamate PCM , diret_ temente , senza operare dapprima la conversione dei campioni PCM in segnali analogici , queste proposte , in passato , non sono risultate economicamente compe__ titive nell ' ambito della telefonia.

   Deve essere rilevato che esistono , in telefonia, due tipi di chiamata, o segnalazione , utilizzanti combinazioni di frequenze e costituite dalla chiamata su doppino DIGITONE o TOUCHTONE (marchi registrati) e dalla chiamata su linee di giunzione RI o R2. La distinzione principale fra i due tipi di chiamata e * rappresentata dal fatto che il formato DI GITONE o TOUCHTONE consiste di due tono segnali . che appartengono alle rispettive bande di alta? frequenza e di bassa frequenza? Conseguentemente , e * vantaggioso sfruttare le tecniche del passaggio per lo zero per la rivelazione del tono segnale dopo la separazione , nel filtro , del segnale ricevuto, in due bande di frequenza. Questa soluzione non e ' applicabile alla chiamata RI o R2 per la quale e' va_ lida una combinazione di qualsiasi due toni di una pluralit? di toni prescritti. Nel brevetto statunitens No. 4. 076. 965, rilasciato a nome R.E.Olsen e E, A.

   Munter, il 28 Febbraio 1978 , e? stato illustrato un complesso circuitale misto , di tipo digitale ed ana logico , complesso e voluminoso , richiesto in un ricevitore flessibile di chiamata MF , di tipo ana__ logico , adatto per l ' impiego in formati di segnalazione , o chiamata, a frequenza singola e multifrequenza

   Risulta quindi evidente che la realizzazione di un ricevitore MF puramente digitale , per la ricezione e la distinzione fra una pluralit? di diversi tono segnali codificati in forma PCM , richiede una progettazione molto flessibile , suggerendo in tal modo l 'impiego di un elaboratore , o processore digitale.

   Tuttavia, in qualsiasi progetto pratico, il costo di concretizzazione di un ricevitore di questo tipo deve risultare confrontabile e favorevole nei confron ti dei costi degli attuali ricevitori analogici esistenti nei sistemi PCM . Gli attuali ricevitori di chiamata PCM che sono stati proposti e che vengono concretizzati con l?impiego di sistemi a microprocess re di tipo digitale , operano in modo troppo lento per consentire di soddisfare , economicamente , i requisiti in tempo reale richiesti per la chiamata telefonica.

   In conformit? ai principi della presente invenzione , viene ottenuto un miglioramento sostan_ ziale nella velocit? operativa di un ricevitore di chiamata per mezzo dello svolgimento di una elaborazione semplice ma fortemente ripetitiva dei segnali in un circuito digitale specializzato , mentre una elaborazione pi? complessa ma meno ripetitiva viene convenientemente condotta con l'ausilio di un microprocessore. In una forma pratica realizzai iva dell ' invenzione , il tempo reale richiesto per la ricezione dei segnali di chiamata e' stato ridotto in misura sufficiente a permettere al ricevitore di chiamata di venire condiviso temporalmente fra una pluralit? di canali di comunicazione?

   Il ricevitore di chiamata proposto dall 'inven zione include mezzi per la ricezione di campioni di segnali PCM da un canale TDM selezionato d? un combinatore , o "controller" in un associato impianto di commutazione TDM e mezzi di filtraggio , di tipo di gitale, per generare rappresentazioni, sotto forma di segnali binari , delle funzioni del filtro svolte sui campioni dei segnali ricevuti ed ognuno corri_ spondente ad un' ampiezza del segnale , con una frequenza selezionata nei campioni dei segnali ricevu ti. Un traslatore genera segnali rappresentativi dei dati , indicanti la segnalazione , o chiamata e compatibili con il formato dei segnali del "controll in risposta ai valori di ampiezza dei segnali delle rappresentazioni dei segnali binari .

   I mezzi di filtraggio, di tipo digitale , svolgono le funzioni di un filtro per una pluralit? di specifiche frequenze prestabilite , tali mezzi di filtraggio venendo concretizzati sotto forma di un circuito includente una logica cablata per la defi_ nizione di ogni funzione del filtro. La logica cabla_ -ta viene vantaggiosamente concretizzata sotto forma di una memoria per sole operazioni di lettura (ROM) ? Il filtro digitale opera ad una velocit? maggiore di quella richiesta per la ricezione di un canale d? un campione PCM e , di conseguenza, questo filtro puo' essere vantaggiosamente condiviso , temporalmente , fra i canali . La velocit? intrinseca del filtro viene ulteriormente migliorata disponendo l 'utilizzazione della memoria' ROM secondo una configurazione parallelo/serie in modo tale che, nel tempo reale disponibile spossano venire ricevuti pi? di due cana_ li di campioni PCM.

   Il traslatore comprende , essenzialmente , un microprocessore che viene fatto funzionare in accordo con istruzioni logiche , in combinazione con vari segnali di tempii icazione e di orientamento, generati nel ricevitore di chiamata. Il traslatore riceve i segnali in uscita dal filtro e converte questi segnali in segnali rappresentativi di dati, indicativi della segnalazione e compatibili con il formato dei segnali del combinatore.

   In una forma pratica realizzativa conforme all ' invenzione , la velocit? di funzionamento del ricevitore di chiamata, viene ulteriormente migliora ta per mezzo dell'adozione di modi di funzionamento alternati. All' inizio della chiamata, l'elaboratore determina la validit? della chiamata iniziale , per mezzo dello svolgimento di una prima serie di fun_ zioni di elaborazione, con segnali provenienti dai mezzi di filtraggio di tipo digitale. Al proseguimento della chiamata, a partire dall?inizio della stessa, l'elaboratore svolge una serie differente di fun__ zioni di durata inferiore a quella della prima serie di funzioni, allo scopo di verificare semplicemente la continuit? della segnalazione.

   La presente invenzione risulter? pi? evidente dall?analisi della seguente descrizione dettagliata riferita ad una forma pratica realizzativa della stessa, tale trattazione essendo considerata in unione ai disegni allegati, nei quali:

   la figura 1 costituisce un diagramma schematico a blocchi di un ricevitore di chiamata, di tipo digitale, costruito in conformit? ai principi della presente invenzione, detto ricevitore essendo col_ legato ad un impianto di commutazione telefonico;

   la figura 2 rappresenta un diagramma schematico a blocchi di un circuito di controllo della sequenza e della tempiiicazione utilizzato nel ricevitore di chiamata rappresentato schematicamente nella figura 1;

   la figura 3 rappresenta un diagramma schematico a blocchi di un filtro digitale e di un registro buffer di ingresso impiegati nel ricevitore di chia mata schematizzato nella figura 1;

   la figura 4 rappresenta un diagramma schematico a blocchi di un circuito traslatore impiegato nel ricevitore di chiamata schematizzato nella figura 1; :

   la figura 5 costituisce un diagramma dei tempi illustrante alcune operazioni selezionate del ricevitore di chiamata schematizzato nelle figure 1 , 2 , 3 e 4; e

   la figura 6 costituisce un diagramma di flusso delle funzioni del circuito traslatore di chiamata schematizzato nella figura 4?

   La struttura ed il principio di funzionamento della versione esemplificativa dell?invenzione , verranno brevemente descritti con riferimento alla figura 1 e , successivamente , verr? riportata una descri zione pi? dettagliata, facendo riferimento alla parte rimanente dei disegni? Vari dettagli concernenti la generazione delle varie tensioni richieste per il funzionamento della versione esemplificativa illu_ strata e descritta, non sono stati riportati per il fatto che la previsione dei vari alimentatori e lo stabilimento delle varie connessioni di alimentazione rientrano nelle conoscenze di un esperto del settore specifico. Inoltre , non e ' stato ritenuto necessario illustrare o descrivere l ? instradamento dei vari segnali di tempif icazione , o di orologio, tipica__ mente richiesti per il f unzionamento dei vari circulti reperibili in commercio e rappresentati , ad esempio, dai flip-flop , dai registri , e cos? via, ad eccezione di quelle aree nelle quali questa descrizione si riferisce a particolari segnali di tempi_ f icazione o nei casi in cui questo serva a facilitare la spiegazione e la comprensione della forma pratica realizzativa dell 1 invenzione in oggetto.

   In alcune aree della versione esemplificativa descritta, vengono impiegate memorie per sole operazioni di lettura (ROM) , tipicamente del tipo a circuito integrato con collegamenti fusi , dette memorie venendo utilizzate per lo svolgimento di varie funzioni. Questo tipo di memoria ROM e? caratteristico per il fatto che la struttura a circuito integrato della stessa e* essenzialmente rappresentata da quel la di un numero elevato di reti logiche individuali , del tipo a logica cablata, ognuna delle quali e? selettivamente collegabile ad una pluralit? di ter_ minali di uscita, in risposta al rispettivo segnale univoco di indirizzo, ^a versione esemplificativa pu?' venire pure concretizzata mediante sostituzione 'di. una o di pi? unit? di memorie ROM con altri dispositi_ vi alternati di memoria. Alcuni esempi di questi dispositivi alternativi di memoria sono rappresentati dalle memorie ad accesso casuale (RAM - random access memory ) , dalle memorie per sole operazioni di lettura, di tipo programmabile (pROM - programmable read only memory) e dalle memorie per sole operazioni di lettura, elettronicamente programmabili (EPROM - electronica programmable read only memory) . Tuttavia, deve ess?re rilevato che questi ed altri dispositivi alternati di memoria tendono a risultare pi? costosi , maggiormente volatili e , di conseguenza, meno affidabili delle memorie ROM .

   b* impianto di commutazione digitale schematizza to nella figura 1 e* collegato, in pratica, a varie linee digitali o analogiche di giunzione o a qualsiasi combinazione delle stesse . Questo impianto pu?* essere pure collegato a vari doppini telefonici di abbonato. Tuttavia, queste varianti non sono state illustrate per il fatto che non sono pertinenti alla descrizione di un ricevitore per chiamate telefoniche PCM MF in un sistema telefonico digitale . 1,1 impianto di com_ mutazione digitale la opera in un formato includente trentadue bytes a dieci bits , per ogni quadro , la frequenza di ripetizione di quadro essendo pari', all' incirca, a 8 KHz . Un ricevitore PCM MF risulta associato all ' impianto di commutazione digitale la, in modo tale da ricevere la segnalazione dalle linee di giunzione (trunks) , attraverso l' impianto di commutazione la. Trentadue canali PCM sono collegati dall'impianto di commutazione digitale la, attraverso una linea di giunzione per segnali PCM , a carattere seriale 2, ai registri di memoria temporaneajvale a dire ai registri buffer di ingresso 30 presenti nel ricevitore lb. I segnali di tempifica zione , o di orologio, corrispondenti alla frequenza dei bit dei segnali PCM sulla linea di giunzione 2, vengono alimentati , dall ' impianto di commutazione di__ gitale la^ , ad un circuito di controllo della sequen_ za e della tempif icazione 10 , presente nel ricevitor lb , attraverso un conduttore 3 utilizzato per il convogli amento dei segnali di orologio , o di tempif icazione . un canale omnibus 4 per i registri di reg strazione e' collegato, dall ' impianto di commutazione digitale la , ai registri di memoria temporanea di ingresso 30 ed al circuito 10 di controllo della sequenza e della tempif icazione . Il canale omnibus dei registri di scrittura 4 convoglia i segnali da un combinatore, o "controller? nell'impianto di commuta^ zione digitale la, in modo tale che determinati ca_ nali selezionati fra i trentadue canali dei campioni PCM, possano venire registrati in registri selezionati fra i registri buffer di ingresso 30. Il circuito lo di controllo della sequenza e della tempificazione , genera segnali di lettura su di un canarie omnibus 27a dei registri di lettura, in modo tale che i campioni PCM/sono stati registrati serialmente nei registri buffer 30 , possano venire trasmessi , selettivamente , in parallelo , ad un filtro digitale 30a, attraverso i conduttori 30b. Dopo che il conte_ nuto di uno dei registri di transito 30 e* stato tra_ smesso al filtro digitale 30a, viene generato un segnale su di un conduttore appropriato fra i vari conduttori di un canale omnibus 28 a per l? azzeramento dei registri , per mezzo del circuito 10 di controllo della sequenza e della tempii icaz ione , in modo tale da provocare l? azzeramento del corrispondente regi stro buffer. Il filtro digitale 30a fornisce i ri_ spettivi segnali di uscita rappresentativi del segna__ le ricevuto di ogni campione del canale selezionato e fornisce pure i segnali rappresentativi delle compo nenti delle funzioni del filtro corrispondenti a sei bande del tono segnale multifrequenza. Questi segna_ li di uscita si evidenziano , secondo un formato: serie/parallelo , sui conduttori 43 , 44a e 45a, contraddistinti dai riferimenti "segno" , "pari" e "dispari" , rispettivamente . Questi conduttori convogliano l ?uscita del sistema a filtro digitale , ad un circuito traslatore di chiamata 50. Il sistema a filtro digitale 30a ed il circuito traslatore di chiamata 50 vengono entrambi controllati e sincronizzati dai segnali generati nel circuito 10 di controllo della sequenza e della tempif icazione. I segnali di orientamento e di tempif icazione vengono convogliati attraverso un canale omnibus di orienta mento 20 ed un canale omnibus di tempif icazione 29. Questi canali omnibus sono collegati dal circuito 10 di controllo della sequenza e della tempif icazione , al filtro digitale 30a ed al circuito traslatore di chiamata 50. Il circuito traslatore di chiamata 50 riceve, periodicamente , l 'uscita proveniente dal filtro digitale 30a e genera codici dei segnali bina ri , compatibili con il funzionamento del combinatore presente nell 'impianto di commutazione la e rappre sententi lo stato di segnalazione di ognuno dei quattro canali selezionati fra i trentadue canali .

   del tipo

   1 bit 0

   X X

   0 0 I <7\ I

   z z

   X X

   IO <1 >

   r

   ???

   r Nella Tabella precedentemente riportata? XXXX denota il codice a quattro bits di una cifra, ZZZ denota il codice a tre bits di un errore spettrale mentre YY denota un cod ice a due bits della gamma di potenza dei segnali.

   L* impianto di commutazione digitale 'la indirizza il circuito traslatore di chiamata 50 at__ traverso un canale omnibus di selezione 82 collegato fra le unit? considerate , in modo tale da indicare che viene richiesta 1 1 informazione di segnalazione , o di chiamata in modo tale da indicare da quale dei quattro canali , la stessa viene richiesta. Il circuito traslatore di chiamata 50 risponde all ' in dirizzo presente sul canale omnibus di selezione 82 mediante trasmissione di un codice binario, in accord con il formato riportato nella Tabella A, per lo stato del canale selezionato , attraverso un canale omnibus 83 per i dati di uscita, al complesso di commutazione digitale la.

   Facendo riferimento specifico alla figura 2i pu?' essere rilevato che il circuito 10 di controllo della sequenza e della tempii icazione , include un contatore 11 presentante un proprio terminale di ingresso per i segnali di orologio CK collegato al conduttore 3 per i segnali di orologio , o di tem'pificazione precedentemente indicato con riferimento alla descrizione della figura 1. Il contatore 11 include pure un ingresso di caricamento LD e le uscit QO - 08 oltre ad una uscita Q14. Un segnale , sincronizzato con la frequenza di quadro dell? impian to di commutazione digitale la, viene alimentato all? ingresso di caricamento LD , attraverso un conduttore 19a, in modo tale da sincronizzare il con tatore 11 all ' avviamento? Le uscite 00 - Q8 sono costituite dall ?origine dei vari conduttori 0-8 presenti nel canale omnibus 20 di convoglia_

   mento dei segnali di orientamento . L ?uscita Q14 e* collegata ad un terminale di ingresso DI di un registro 12 a due bits . Il contatore 11 pu?' venire realizzato con l? impiego di componenti facilmente reperibili in commercio e consistenti di un circuito divisore per 10 seguito da tre circuiti divi sori per 16. In una disposizione di questo tipo , soltanto l ? ingresso di caricamento LD del circuito divisore per 10 , risulta attivamente collegato al conduttore I9a e , pertanto , quando viene genera_ to il segnale di caricamento , soltanto il circuito divisore per 10 viene azzerato. Il registro a due bits 12 pu?' consistere di due circuiti a flip-flop , di tipo D, collegati in conformit? a quanto rappresentato nella figura 2. Le uscite Q1 e Q2 del circuito a registro 12 , sono collegate ai rispettiv ingressi di una porta logica AND 13 la cui uscita costituisce l'origine di un conduttore I3a per i segnali di ripristino. Il registro 12 , in combinazione con la porta logica AND 13 , ' genera un segna__ le di ripristino ad ogni 8 millisecondi , sul condut_ tore dei segnali di ripristino 13a, in risposta ai segnali derivati dalle uscite Q5 e Q14 del contatore 11. Nel canale 20 di convogli amento dei segna li di orientamento, i conduttori 7 ed 8 vengono collegati agli ingressi AO ed Al, rispettivamente , dei decodificatori 27 e 28 . Ogni decodificatore 27 e 28 include le uscite QO - Q3. Le uscite del decodificatore 27 rappresentano l'origine dei conduttori 0-3 del canale omnibus 27a dei registri mentre le uscite del decodificatore 28 comprendono l 'origine dei conduttori 0-3 del conduttore 28 a dei segnali di azzeramento dei registri . L'interconnessione di questi canali omnibus e del canale omnibus 20 di convogliamento dei segnali di orientamento, risulter? in seguito evidente dalla descrizione delle figure 3 e 4, rispettivamente*

   I circuiti multivibratori monostabili 91-94. includono, individualmente, un ingresso collegato ad uno dei conduttori 0-3, rispettivamente , previsti nel canale omnibus 4 di scrittura dei registri .

   Ognuno dei circuiti multivibratori monostabili MV 91 include pure una uscita collegata ad un ingresso di una porta logica OR 95 la quale presenta la propria uscita collegata ad un conduttore 96 per i segnali di sincronizzazione.

   La parte rimanente del circuito 10 di controll della sequenza e della tempificazione, riportato nella figura 2 , riguarda la generazione dei segnali di tempificazione che vengono alimentati sui vari conduttori corrispondenti e che rientrano nella designazione generale dei conduttori dei segnali di tempificazione 29 indicati nella figura 1. Una memoria per sole operazioni di lettura ROM 14, include gli ingressi AO-A6 per i segnali di indirizzo colle_ gati ai conduttori 0-6, rispettivamente , presenti nel canale omnibus 20 di convogliamento dei segnali di orientamento, mentre include pure un ingresso A7 per i segnali di indirizzo collegato al conduttore per i segnali di ripristino 13a. L 'unit? di memoria ROM 14 include pure le uscite di convogliamento dei dati D0-D7, l 'uscita per i dati DO comprendendo l ' origine di un conduttore 9 presente nel canale omnibus 20 di convogliamento dei segnali di orienta^ mento. Un registro a 8 bits 15 include gli ingres_ si DO e D6 collegati alle uscite DI e D3 dell?unit? di memoria ROM 14? Gli ingressi Di , D2 , D3 e D7 d?i registro 15 sono collegati alle uscite QO , Ql , Q2 e Q6 , rispettivamente , di detto registro . L?uscita Ql del registro in questione , e* rappresentata dall 'origine di un conduttore 21 per i segnali di caricamento mentre l?uscita 06 comprende l 'origine di un conduttore 24 per i segnali di orologio per i registri di caricamento. Le uscite QO e Ql del registro 15 sono collegate agli ingressi di una por_ ta logica NOR 37 la cui uscita e? collegata all 'origine di un conduttore 37a di alimentazione dei segnali di arresto. L 'uscita 03 del registro 15 e? collegata all 'origine di un conduttore 22 per l' azzeramento del registro accumulatore , una uscita 07 del registro 15 e' collegata ad un ingresso di una porta logica OR 17 la quale presenta un altro in_ grasso collegato in modo tale da ricevere i segna li di orologio , o di tempii icaz ione , dal condutto re 3. L?uscita della porta logica OR 17, e* collegata al terminale di ingresso di abilitazione EN (enable) del circuito decodificatore 28 . Un registro 16, del tipo a 8 bits, include gli ingressi-DI e ?2 collegati all'uscita D5 ed all'uscita D6, ri_ spettivamente , dell'unit? di memoria ROM 14. Gli ingressi D6 e D7 del registro 16 sono collegati al conduttore per i segnali di sincronizzazione 96 e ad una uscita Q6 del registro 16, rispettivamente. Una uscita Q1 del registro 15 e' collegata all'origine di un conduttore 23 per il registro di caricamento. L'uscita Q2 del registro 16 e* collegata ad un terminale di ingressoD4 dello stesso registro. La corrispondente uscita Q4 e' collegata ad un terminale di ingresso D5. L'uscita Q2 e' pure collegata all'Origine di un conduttore per il registro di uscita di integrazione, indicato in 25, mentre una uscita Q5 del registro 16 e1 collegata all'origine di un conduttore ad accesso diretto per la memoria RAM.

   L'uscita Q6 e' pure collegata ad un terminale di ingresso di una porta logica OR 17 mentre una uscita Q7 del registro 16 e* collegata ad un altro ingresso della porta logica OR 19, attraverso un invertitore 18. L'uscita della porta logica OR 19 e* collega_ ta, per mezzo del conduttore I9a, al terminale di ingresso di caricamento LD del contatore 11,

   Con riferimento specifico alla figura 2 ed al diagramma dei tempi riportato nella figura 5? v?rr? ora descritto il principio di funzionamento del cir__ culto di controllo della sequenza e della tempificazione. Tutte le scale dei tempi e le varie forme d'onda riportate nella figura 5? sono state indicate secondo l?appropriata relazione temporale. In corrispondenza della parte superiore della figura 5 sono stati rappresentati sessantaquattro quadri di canali TDM occupanti un periodo pari, all*ineirea, a otto millisecondi. La scala dei tempi e* stata rappresenta ta in forma espansa allo scopo di evidenziare un segnale di ripristino sul conduttore 13a coincidente con il sessantaquattresimo quadro. Un singolo quadro interessa un periodo pari, all*incirca a centoventicinque microsecondi e lo stesso include trentadue

   ?canali, da 0 a 31. Anche in questo caso, la scala dei tempi e? stata espansa allo scopo di evidenziare i canali dei bytes PCM ognuno dei quali presenta dieci periodi binari da 0 a 9* Ogni periodo binario corri__ sponde, all'incirca a trecentonovanta nanosecondi e corrisponde al periodo dei segnali di orologio sul conduttore 3 di convogliamento dei segnali di oro_ logio. Le forme d'onda rimanenti nella figura 2 sono state rappresentate rispetto alla seconda espansione della scala dei tempi e dei periodi dei bits PCM mentre la distinzione pi? breve, in termini temporali , e? pari alla met? di un periodo binario. Queste forme d'onda sono accompagnate da scritte che consentono di rendere evidente il punto di presenza ed i tempi di presenza con riferimento ai circuiti delle altre figure.

   Il contatore 11 schematizzato nella figura 2 , conteggia i segnali di orologio , o di tempii ic azione che si rendono disponibili sul conduttore 3 mentre il risultato del conteggio e * costituito da una sequenza di numeri binari che appare sui condutto_ ri 0-8 del canale omnibus 20 di trasferimento dei segnali di orientamento. In un esempio specifico , i segnali di orologio , o di tempii icazione presenti sul conduttore 3, presentano una frequenza di ripetizione impulsiva pari a 2 , 56 MHz . Il contato__ re 11 viene sincronizzato con la tempificazione dei canali PCM, per mezzo di un segnale di ripristino che si rende disponibile sul conduttore 19a e che opera in modo tale per cui la porzione a divisione per dieci del contatore 11 pu?' venire caricata con tutti elementi a carattere binario zero. Il segnale di ripristino si verifica in risposta ad un segna le di scrittura che si evidenzia su di un conduttore pres?nte nel canale omnibus 4 che convoglia i segnali di scrittura dei registri, L ' associato complesso circuitale a multivibratore , comprendente i multi_ vibratori 91 - 94, risponde al segnale di scrittura provocando l ' abilitazione del terminale di ingresso D6 del registro 16 , attraverso la porta logica OR 95 ed il conduttore 96 di convogliamento dei segnali di orologio. La corrispondente uscita Q6 del registro viene abilitata e, pertanto , il segnale di ripristino si render? disponibile sul conduttore 19 a attraverso la porta logica OR 19 ? Quando l 'uscita Q6 viene abilitata, l'uscita Q7 del registro in que_ stione viene corrispondentemente abilitata, allo scopo di determinare il termine del segnale di ripristino attraverso l' invertitore 18 e la porta logica OR 19 , I segnali di ripristino , presentanti una durata impulsiva pari , all 'incirca a 125 microsecondi ed un periodo del ciclo di circa 8 millisecondi , si rendono disponibili sul conduttore di ripristino 13 a, I segnali di ripristino presenti sul conduttore 13a rappresentano il risultato della divisione dei segna_ li di orologio presenti sul conduttore 3, per

   10 x 211 e della registrazione degli stessi nel registro 12 le cui uscite vengono trattate , secondo la logica AND, dalla porta logica AND 13, L'unit? di memoria ROM 14 viene indirizzata dal contatore il e la stessa include la logica richiesta per pilota^ re i registri 15 e 16 , unitamente alle porte associate , per la generazione dei segnali di tempii i_ cazione illustrati nel diagramma dei tempi riporta_ to nella figura 5?

   F acendo ora riferimento specifico alla figura 3 pu?* essere rilevato che i registri di transito , vale a dire i registri buffer 30 precedentemente definiti con riferimento alla figura 1 , sono formati dai registri serie-parallelo 31-34 a 8 bits. Ognuno dei registri 31-34 include tre ingressi di controllo rappresentati ,in modo specifico , da un ingresso di jilitazione EN (enable) collegato ad un rispettivo conduttore presente nel canale omnibus 4 di convoglia mento dei segnali di scrittura per i registri , da un ingresso di selezione SEL (select) collegato ad un rispettivo conduttore nel canale omnibus 27a di convogli amento dei segnali di lettura dei registri e da un terminale di ingresso di cancellazione , o di azzeramento CL (clear) collegato ad un rispettivo conduttore presente nel canale omnibus 28a di con vogliamento dei segnali di azzeramento dei registri . Ognuno dei registri 31-34 include pure un ingresso seriale SI collegato al conduttore 2 di convogli amento dei segnali seriali PCM della linea di giunzione* ed una uscita PO formata da otto conduttori in parallelo collegati ai conduttori 0-7 del canale , omnibus di uscita in parallelo PCM 30b.

   Nel funzionamento ,i segnali di scrittura , o di registrazione , vengono ricevuti dal complesso , o impianto di commutazione digitale la, attraverso il canale omnibus 4 di convogli amento dei segnali di registrazione per i registri . Un segnale di registrazione presente su di un conduttore nel canale omnibus 4 di convogli amento dei segnali di registrazione , opera In modo tale per cui 1* associato registro fra i vari registri. di transito di in_ gresso 31 - 34 pu? ' caricare , in serie, un campione PCM dalla linea di giunzione 2. Entro il successivo intervallo -di 8 millisecondi , viene generato , da parte del decodificatore 27 , un segnale di lettura il quale si rende disponibile su di un corrispondente conduttore del canale omnibus 27a in modo tale che i contenuti del registro di transito di ingresso possano evidenziarsi , attraverso l 'uscita in parallelo PO , sul canale omnibus 30b. Immediatamente dopo , un segnale di cancellazione , o di azzeramento, si rende disponibile sul corrispondente conduttore, del canale omnibus 20 a di convogli amento dei segnali di azzeramento dei registri , in modo tale che il registro corrispondente possa venire azzerato, vale a dire portato ad una condizione di contenimento di tutti elementi a carattere binario zero. Nel caso in cui non si verifichi la presenza di alcun successivo segnale di scrittura diretto verso il registro di transito di ingresso , per un certo periodo di tempo , 1 ' azzeramento del registro impedisce al circuito successivo , di ricevere false indicazioni ripetute dei campioni PCM,

   Nel filtro digitale , un registro di transito 35, a 8 bits , risulta collegato fra il canale omnibus PCM in parallelo 30b ed una memoria lineare/quadrati ea per sole operazioni di lettura ROM 36. Otto terminali di ingresso per i dati , contraddistinti dai riferimenti DO-D7 del registro 35 , sono colle_ gati al canale omnibus PCM parallelo 30b mentre un terminale di ingresso per i segnali di orologio CK,e* collegato al conduttore 24 di trasferimento dei segnali di orologio di caricamento dei registri. Otto uscite QO - Q7 del registro 35 , sono collegate ai corrispondenti otto ingressi di indirizzo

   AO - A7 dell*unit? di memoria ROM 36. Un terminale di ingresso per i segnali di indirizzo, A8 , dell?unit? di memoria ROM 36 , e? collegato al conduttore 4 del canale omnibus 20 di convogli amento dei segna li di orientamento, ^ 'uscita dell 'unit? di memoria ROM 36 e* collegata agli ingressi parallelo dei registri di spostamento dei dati , di ordine pari e di ordine dispari 38 e 39 , rispettivamente , in modo tale che il registro di ordine pari 38 possa ricevere soltanto i bits di uscita di significato pari mentre il registro di ordine dispari 39 possa ricevere soltanto i bits di uscita presentanti un significato di numero dispari. Il conduttore 21 di convogli amento dei segnali di caricamento e1 collegato ai terminali di ingresso di caricamento I.D dei registri di spostamento 38 e 39. Ogni re gistro di spostamento 38 e 39 include pure una uscita seriale SO collegata ad un corrispondente ingresso seriale SI (serial input) mentre presenta pure un ingresso di mantenimento H (hold) collegato al conduttore 37a di convogli amento dei segnali di arresto.

   L 'unit? di memoria ROM 36 viene utilizzata per espandere ogni campione del segnale PCM nella propria rappresentazione lineare e per fornire una approssimazione della potenza di ogni campione,', Conseguentemente, 1?unit? di memoria RCM 36 con tiene le rappresentazioni lineari e le corrispondenti rappresentazioni lineari quadratiche approssimate di duecentocinquantasei parole PCM a

   otto bits, utilizzate per la trasmissione nell'impianto di commutazione digitale. I dati PCM, provenienti dai registri 31-34? vengono selettiva^ mente applicati, attraverso il registro 35? agli ingressi di indirizzo AO-A7 dell'unit? di memoria ROM 36. Durante l'applicazione di una rispettiva parola PCM, il segnale applicato al terminale di ingresso di indirizzo A8 opera in modo tale per cui l'unit? di memoria ROM 36 pu?* venire indirizzata nella propria porzione di memoria approssimativamente quadratica lineare e, successivamente, nella propria porzione di memoria lineare. I bits di ordine pari e di ordine dispari della parola quadratica approssimata e della parola lineare si evidenziano alla uscita dell?unit? di memoria ROM 36 e gli stessi vengono individualmente caricati negli ingressi parallelo dei registri di spostamento 38 e 39? rispettivamente? sotto il controllo del segnale di caricamento presente sul conduttore 23 per i segna li di caricamento dei registri.

   Un filtro , costituito da una unit? di memoria ROM 40 , include gli ingressi di indirizzo A0-A9 e le uscite per i dati D0-D15 ? collegate ad un accumu latore presentante un sommai ore 41 a 16 bits ed un registro 42 a 16 bits. Il registro 42 a 16 bits , include un terminale di ingresso di cancellazione , o di azzeramento, collegato al conduttore 22 di convogli amento dei segnali di cancellazione del registro accumulatore. Gli ingressi di indirizzo AO e Al dell?unit? di memoria ROM 40 , sono collegati alle uscite seriali SO dei registri di spostamento di ordine pari 38 e di ordine dispari 39 , attraverso i conduttori 38 a e 39a, rispettivamente. I registri 44 e 45 di spostamento , di ordine pari e di ordine dispari , del tipo a otto bits , includono ingressi parallelo per la ricezione dei bits di ordine pari 0 - 12 ed anche del bit 15 e dei bits di ordine dispa ri 1 - 11 oltre al bit 15? rispettivamente , dalla uscita del sommatore 41. Le uscite seriali SO del registro di spostamento di ordine pari 44 e del regist di spostamento 45 , di ordine dispari , sono collegate ai conduttori di ordine pari e di ordine dispari 44a e 45a, rispettivamente , ed agli ingressi seriali SI dei registri di spostamento dei dati di ordine pari e di ordine dispari 46 e 47 a 312 bits . Ognuno dei registri di spostamento 44 e 45 include un ingresso per i segnali di caricamento LD collegati al condut__ tore 21 per i segnali di caricamento , mentre ognuno dei registri include un ingresso per i dati seriali SI collegati in comune ad una uscita AI proveniente dall ?ultimo stadio del registro di spostamento 45 di ordine dispari . L?uscita Al rappresenta pure l 'origine del conduttore 43 di convogliamento dei segnali rappresentativi del "segno" . Le uscite seriali SO dei registri di spostamento 46 e 47 sono collegate agli ingressi degli indirizzi A2 e A3 dell'unit? di memoria ROM 40 ed agli ingressi seriali SI dei registri di spostamento dei dati 46 e 49 di ordine pari e di ordine dispari , di tipo seriale, a 320 bits. Il registro di spostamento 48 include una uscita seriale so collegata all?ingresso di indiriz zo A4 dell?unit? di memoria ROM 40 mentre il registro di spostamento 49 include una uscita seriale SO collegata all?ingresso di indirizzo A5 dell?unit? di memoria ROM 40. I rimanenti ingressi di indirizzo A6 - A9 dell?unit? di memoria ROM 40 sono collegati ai conduttori 4, 5i 6 e 9 del canale omnibus 20 di convogliamento dei segnali di orientamento.

   L'unit? di memoria ROM 40 , costituente il fil^ tro precedentemente definito , contiene i dati nelle locazioni di memoria che sono accessibili per mezzo di indirizzi binari ? Il filtro ROM 40 , in combina^ zione con l? associato complesso circuitale , opera in modo tale per cui il sistema a filtro digitale pu?* assumere , in modo indirizzarle, le caratteri^ stiche di sei filtri a banda stretta e le caratte^ ristiche di un filtro non attenuante per mezzo del quale l?uscita approssimativamente quadratica lineare , derivata dall 'unit? di memoria ROM 36 , pu?' venire trasferita attraverso il filtro digitale . Ogni banda passante del filtro a banda stretta cor_ risponde ad una delle sei frequenze di segnalazione MF. L' impiego della caratteristica di un fil_ tro non attenuante risulta conveniente poich? ' con_ sente 1 'ottenimento di una via con l ' ausilio della quale l 'uscita approssimativamente quadratica lineare , derivata dall?unit? di memoria ROM 36 pu?* venire convogliata attraverso il sistema a filtro digitale. Questa uscita potrebbe venire direttamente convogliata al circuito traslatore di chiamata sche_ matizzato nella figura 4 ma, tuttavia, deve essere rilevato che questa soluzione risulta economicamente pi? impegnativa poich?' comporta l' impiego di almeno un ulteriore circuito buffer e 1 ' impiego,, di appropriati conduttori di convogli amento dei segna_ li di tempif ic azione .

   Nel funzionamento , il valore quadratico li_ neare approssimato e , successivamente , il valore lineare di un campione PCM , vengono sequenzialmente registrati nei registri di ordine dispari e di ordine pari 38 e 39 . I registri 38 e 39 spostano , serialmente , i bits registrati , attraverso i conduttori 38 a e 39a, negli ingressi di indirizzo AO ed Al del filtro ROM 40. I dati vengono pure fatti ricircolare attraverso i registri 38 e 39 , per mezzo dei rispettivi ingressi seriali SI . Con__ seguentemente , ogni volta che si verifica la pre senza di un indirizzo sul canale omnibus di orienta^ mento 20 , i bits dei dati derivati dall ?unit? di memoria ROM 36 vengono alimentati , serialmente , a coppie , al filtro ROM 40 , progredendo dai bits meno signif icativi ai bits pi? significativi . Quando il bit meno significativo dell ' indirizzo presente sul canale omnibus di orientamento , si verifica ad una frequenza pari ad un decimo della frequenza dei segnali di tempif ic azione , o di orologio , del sistema, presenti sul conduttore 3 , la funzione di riciclo del registro di spostamento 38 e del registro di spostamento 39 , viene arrestata per due di ogni dieci segnali di orologio , per mezzo di un segnale di arresto convogliato tramite il c?n_ duttore 37a di convogliamento dei segnali di ar_ resto? Ogni valore lineare viene alimentato , dai re stri 38 e 39 , alla memoria ROM 40 , per sette v?lte , in conformit? a quanto precedentemente descritto ogni volta in presenza di un differente indirizzo fra i sette indirizzi di funzione del filtro dal canale omnibus 20 di convogliamento dei segnali di orientamento# Ogni volta che un valore quadra tico approssimato viene caricato nei registri 38 e 39 ? lo stesso viene alimentato una volta in presenza dell' indirizzo di funzione del filtro non attenuante?

   Il filtro ROM 40 genera segnali di lettura in corrispondenza delle uscite D0-D15 ad ogni presenza del segnale di orologio, o di tempif icazione# I segnali di lettura vengono accumulati per un periodo di otto cicli del segnale di orologio , per mezzo dell' azione esercitata dal sommatore 41 e del registro 42. Poich?' lo spazio nell ' accu_ mulatore risulta limitato , l?interconnessione fra l 'uscita del registro 42 e l' ingresso del sommato re 41 , e* disposta in modo tale da spostare i dati registrati di due posti nella direzione di minor significato ad ogni addizione, scartando in tal modo i due bits meno significativi . L' indirizzo sul canale omnibus 20 di convogli amento dei segnali di orientamento, include un segnale sul nono condutt?re il quale viene abilitato nell'istante in cui l'otta^ vo , o ultimo campione si rende disponibile in cor_ rispondenza degli ingressi AO - A5 del filtro ROM 40. Questo provoca una lettura di "complemento a due" in corrispondenza delle uscite DO - DI 5 del filtro ROM 40 la quale effettua una operazione di sottrazione nell' accumulatore. Al termine di ogni accu_ mulazione , i registri di spostamento 44 e 45 vengono caricati con il risultato accumulato che si pre_ senta sotto forma di un segnale binario di comple_ mento a due. I dati cablati nel filtro ROM 40 ed il complesso circuitale configurato in conformit? a quanto precedentemente descritto, consentono di produrre una uscita costituente una rappresentazione a 1/4 dell' ampiezza filtrata, vale a dire del valore della potenza, a seconda dei casi. Poich?* i dati si presentano sotto forma binaria di complemento a 2 , gli stessi vengono moltiplicati per quattro per generare il valore richiesto della funzione del filtro mediante caricamento del bit di segno 15 del valore accumulato , nel primo stadio di ognuno dei registri di spostamento 44 e 45? Il bit di segno 15 viene pure caricato in corrispondenza dell 'ultimo stadio del registro di spostamento 15 mentre i bits 13 e 14 provenienti dal sommatore 41 vengono ignorati. Il registro accumulatore 42 viene quindi impostato ad una condizione di presenza di tutti elementi a carattere binario zero, per mezzo di un segnale presente sul conduttore 22 di trasferimento dei segna_ li ai azzeramento del registro accumulatore* Commen_ surati con l'uscita del campione dai registri di spostamento 38 e 39 , i bits dei dati provenienti dai registri 44 e 45 vengono accettati in corrispon_ t?enza degli ingressi seriali SI dei registri di spostamento 46 e 47 ? rispettivamente. Nel frattempo , il bit 15 rappresentativo del segno , viene continuamente caricato in corrispondenza degli ingressi seriali SI dei registri 44 e 45? attraverso il conduttore 43 di spostamento dei bits rappresentativi del segno*

   I registri di spostamento a 312 bits , indicati in 46 e 47, vengono fatti funzionare , in tfiodo con__ tinuo, alla frequenza del segnale di orologio, o di tempif icazione del sistema,in modo tale da registrare i bits dei dati sui conduttori 44a e 45a. In dieci periodi di orologio ,i primi 8 bits registrati sono rappresentati da dati mentre gli ultimi due bits registrati vengono ignorati. Deve essere pure rileva^ to che il canale omnibus di convogliamento dei segna__ li di orientamento, trasporta dieci indirizzi per ogni campione? Pertanto, la lunghezza combinata

   dei registri di spostamento 44, 46 e 45? 47? e' tale per cui il risultato del precedente campione filtra^ to proveniente da un dato canale, viene sincronizzato con il campione attuale appartenente al dato canale. In modo analogo, l'uscita dei registri 48, 49? a 320 bits fornisce in sincronismo ,il precedente campione, in precedenza filtrato, del dato canale, ^ indirizzamento del filtro ROM 40, in combinazione con i conte_ nuti dei dati del filtro ROM 40, provvede all'azione richiesta di filtraggio per sei frequenze e per la potenza. Poich?? gli otto indirizzi presenti sul canale omnibus di convogliamento dei segnali di orienta> mento non vengono effettivamente impiegati in questa forma pratica realizzativa dell?invenzione, i dati cablati nel filtro ROM 40, corrispondenti a questa funzione del filtro vengono disposti in modo tale da risultare tutti pari a zero.

   Con riferimento specifico alla figura 4? pu?' essere rilevato che i segnali binari presenti sul conduttore di convogliamento del segnale rappresentativo della condizione "pari? 44a e' sul conduttore 43 di convogliamento del segnale rappresenta_ tivo del segno , vengono ricevuti , bit per bit, dal circuito di traslazione della chiamata, attraverso una porta logica ad OR-ESCLUSIVO 52? In modo analogo , i segnali binari presenti sul conduttore 45a di convogliamento dei bits dispari ed anche i segnali presenti sul conduttore 43 di convogliamento dei bits di segno , vengono ricevuti , bit per bit , attraverso un? altra porta ad OR-ESCLUSIVO 53? Le uscite delle porte ad OR-ESCLUSIVO 52 e 53 sono collegate agli ingressi Al ed A2 di un sommatore a due bits 51. Il conduttore di convogliamento dei segnali di ripristino 13a e? collegato, per mezzo di un invertitore 57, agli ingressi delle porte logiche AND 54 e 55 ed al terminale di ingresso di can cellazione CL (clear) di un flip-flop 56. Una uscita del flip-flop 56. e* collegata ad un terminale di ingresso di riporto C (carry) del sommatore 51 ?

   Le uscite delle porte logiche AND 54 e 55 vengono alimentate agli ingressi B1 e B2 del sommatore 51*

   Il sommatore 51 include le uscite SI e S2 collegate agli ingressi seriali SI di due registri di sposta^ mento di ordine pari e di ordine dispari 60 e 61 , a 320 bits. Le uscite seriali SO dei registri di sposta^ mento 60 e 61 sono collegate agli ingressi seriali SI di due registri di spostamento 64 e 65, rispettiva^ mente , a quattro bits ed agli ingressi delle porte lo__ giche AND 54 e 55. Le uscite parallelo dei registri di spostamento 64 e 65 sono collegate agli ingressi di un registro buffer 66 a 8 bits le cui uscite sono collegate ad un canale omnibus di convogli amento dei dati 81. Il registro di spostamento 66 include pure un terminale di ingresso CK per i segnali di orologio, collegato al conduttore 25 in uscita dal registro 16 mentre presenta pure un terminale di ingresso EN per i segnali di abilitazione , collegato al conduttore 13a di convogliamento dei segnali di ripristino.

   Un elaboratore 70, una unit? di memoria di sole operazioni di lettura ROM 71 ed una memoria per , i dati , del tipo ad accesso casuale RAM 72 sono interconnessi attraverso il canale omnibus 81 di riferimento dei dati ed un canale omnibus di trasferimento degli indirizzi 80?' L ?elaboratore 70 presenta un proprio terminale di ingresso collegato al conduttore l3a di convogli amento dei segnali di ripristino ed una uscita di registrazione nella memoria RAM, collegata ad un ingresso di una porta logica OR 77? L'uscita della porta logica OR 77 e' collegata ad un ingresso di abilitazione di scrittura della memoria RAM 72? Un gruppo di registri indirizzabili di uscita 85 e1 collegato fra il canale omnibus di convo gl lamento dei dati 81 ed il canale omnibus 83 di convogliamento dei dati di uscita. Un decodificatore 73 inclu_ de opportuni ingressi collegati ai cinque conduttori pi? significativi presenti nel canale omnibus 80 di convogliamento degli indirizzi , una uscita collegata, attraverso un conduttore 74 di convogliamento dei segnali di selezione per la memoria ROM, all 'unit? di memoria ROM 71 , una uscita collegata, attraverso un conduttore 75 di selezione dell 'unit? di memoria RAM , all'unit? di memoria RAM 72 ed una uscita colle^ gata all'ingresso per i segnali di abilitazione alla scrittura WE (write enable) dei registri 85? Gli in_ gressi di indirizzo di scrittura W1 e W2 dei registri 85 sono collegati a due conduttori del canale omnibus di convogliamento degli indirizzi 80. I regi_ stri 85 includono pure gli ingressi di indirizzo di lettura RI, R2 ed un ingresso RE per i segnali di abilitazione di lettura, tutti collegati al canale , omnibus 82 di convogl lamento dei segnali di selezione, Un registro degli indirizzi 67, ad accesso diretto in memoria, e' collegato tra il canale omnibus di convogli amento dei segnali di orientament 20 ed il canale omnibus degli indirizzi 80, Il registro 67 include un terminale di ingresso per i segnali di orologio CK collegato al conduttore 25 ed un terminale di ingresso per i segnali di abilita zione EN collegato ad una uscita di riconoscimento del ripristino 70a dell 'elaboratore 70,

   Nel funzionamento , l'uscita derivata dal filtro digitale 30a, schematizzato nella figura 1 , viene alimentata al circuito traslatore di chiamata attraverso il conduttore 44a di convogliamento dei bits pari ed attraverso il conduttore 45a di trasferimento dei bits dispari , due bits di dati alla volta mentre il bit rappresentativo del segno risulta continuamente presente sul conduttore 43 di alimentazione dei bits di segno 43, per la durata di dieci cicli di orologio. I bits dei dati , di ordine pari , e di ordine dispari vengono trattati , secondo la logica ad OR-ESCLUSIVO , con il bit rappresentativo del segno , dalle porte logiche 52 e 53 , rispettivamente e vengono quindi alimentati agli in gressi Al ed A2 del sommatore 51 ? Il sommatore 51 ? le porte logiche AND 54 e 55 , il flip-flop 56 ed i registri 60 e 61 , in combinazione , svolgono una integrazione separata e distinta del valore assoluto di ogni uscita della funzione del filtro per ognuno dei canali TDM ricevuti , durante un periodo di tempo di 8 millisecondi . I segnali in uscita dal sommatore

   51 vengono ritardati con riferimento alla presenza degli stessi , in corrispondenza degli ingressi ?Bl e B2 , per mezzo dei registri di spostamento 60 e 61 , di orpari

   d.ine/e di ordine dispari , a 320 bits. Un segnale di riporto , presente in corrispondenza dell 'uscita di eccedenza , o di "overflow" 53 del sommatore 51 , viene ritardato , di un periodo del segnale di orologio , da parte del flip-flop 56 e viene quindi alimentato al terminale di ingresso di riporto C (carry) del sommatore 51. Con questo sistema, le corrispondenti uscite delle funzioni del filtro per i corrispondenti campioni dei canali , vengono sincronizzate ed accumulate in un periodo di tempo di 8 millisecondi , secondo quanto determinato dal segnale di ripristino presente sul conduttore 13a. Il segnale di ripristino viene abilitato per un periodo della frequenza di quadro pari , all ' incirca, a 125 microsecondi . L' asserzione del segnale di ripristino inibisce le porte logiche -AND 54 e 55 ed azzera il flip-flop 56 , in modo tale da iniziare un nuovo periodo di accumulazione . Inoltre , durante la presenza del segnale di ripristino , i dati risultanti dalle passate integrazioni , vengono spostati al di fuori dei registri di spostamento 60 e 61 , attraverso i registri di spostamento 64 e 65 e vengono quindi registrati , in forma parallelo , nel registro 66. Il processore 70 viene disattivato dal segnale di ripristino , per la durata del periodo di 125 microsecondi , in modo tale che sotto il controllo del segnale di orologio presente sul conduttore 25 , i dati ricevuti dal registro 66 possano venire assemblati in bytes in parallelo ed alimentati al canale omnibus 81 di convogli amento dei dati .

   Nello stesso tempo , il registro 67 trasferisce i segn li presenti sul canale omnibus di convogli amento dei segnali di guida , o di orientamento , sul canale omnibus 80 degli indirizzi . Pertanto , in risposta al segnale presente sulla linea di accesso diretto alla memoria RAM , indicata in 26 , la memoria ad accesso ca? suale RAM 72 pu? * registrare tutti i dati accumulati nel periodo di integrazione appena completato , in corri spondenza delle locazioni di indirizzo determinate dai segnali presenti sul canale omnibus di convoglia_ mento dei segnali di orientamento , ed in una gamma di indirizzi determinata dalle connessioni permanenti di ingresso dei segnali 67a sul registro di transi to 67. Al termine del periodo di mantenimento del segnale di ripristino, della durata di 125 microsecond tutte le informazioni riguardanti la chiamata, sono state caricate nell 'unit? di memoria RAM 72. L'elaboratore 70 riprende il funzionamento con il complesso circuitale associato , in modo tale da operare una traslazione della chiamata in codici compatibili con l ' impianto di commutazione digitale in accordo con quanto rappresentato , a titolo di esempio nella Ta bella A.

   Per facilitare lo svolgimento di questa fun_ zione , l? elaboratore 70 viene governato , nell a propria operazione , per lo svolgimento delle funzioni descrit te nel diagramma di flusso riportato nella figura 6, per mezzo di un' appropriata sequenza di codici di istruzione alloggiati , sotto forma di una logica acces sibile da un indirizzo , nell 'unit? di memoria ROM 71. Non e? stato ritenuto necessario riportare una descrizione dettagliata del principio di funzionamento dell 'elaboratore poich? ' questo rientra nell 'ambito di una persona esperta di applicazioni degli elaboratori elettronici ,per la specificazione di un' appropriata sequenza di codici di istruzione adatti per la concretizzazione pratica delle funzioni illustrate nel diagramma di flusso schematizzato nella figura 6 , e secondo quanto riportato nella Tabella A. Deva essere sottolineato il fatto che qualsiasi dato eiaboratore e* limitato dalla propria gamma di funzioni e dalla velocit? con la quale lo stesso e ' in grado di operare . Ovviamente , qualsiasi elaboratore selezionato , in combinazione con una specifica serie di codici di istruzione , deve essere sufficientemente veloce da elaborare i risultati di ogni funzione del filtro entro il periodo compreso fra i periodi di mantenimento del segnale di ripristino. Nella ver__ sione esemplificativa precedentemente riportata, e ? stato riscontrato soddisfacente l?impiego di un noto microprocessore del tipo 8085 , fatto funzionare con un tempo di ciclo di 1 ,3 microsecondi , ed attiva_ to con istruzioni logiche per la concretizzazione pra_ tica delle funzioni riportate nel diagramma di flusso della figura 6.

   Nella traslazione della chiamata, il tempo reale disponibile per l'elaborazione pu?' venire miglio rato sottoponendo soltanto la chiamata MF inizializza ta, ad un rigoroso test di validit? sottoponendo , nel contempo , la chiamata MP uscente , ad una verifica di continuit? che richiede un tempo reale inferiore per l?elaborazione , rispetto a quanto si verifica per la prova di validit?? Questo metodo risulta particolarmente utile in un ricevitore di chiamata /adatto a ricevere la chiamata su doppino poich?* la manipolazione manuale della chiamata si estende spesso per un tempo maggiore di quello essenziale* Conseguentemente , le uscite di una pluralit? di filtri digitali adattate ad un formato di chiamata, o segnalazione su doppino , possono venire traslate per mezzo di un singolo processore .

   ^el diagramma di flusso riportato nella figura 6, nella quale sono state rappresentate due vie alternative per l?elaborazione dei risultati istanta_ nei di qualsiasi periodo di 8 millisecondi , sono stati rappresentati due modi di funzionamento . In corrispondenza della parte sinistra del diagramma di flusso , sono state evidenziate le funzioni richieste per determinare la validit? della segnalazione MF iniziale di una cifra. Sul lato destro del diagramma di flusso, sono state rappresentate le funzioni richieste per la determinazione di una segnalazione continua MF di una cifra

   All?inizio di un periodo di 8 millisecondi, inizia l?operazione del circuito di traslazione 50 della segnalazione, o chiamata. Vengono dapprima identificate le tre ampiezze maggiori delle fun_ zioni del filtro, memorizzate nell'unit? di memoria RAM 72. Se due dei tre segnali identificati risulta no superiori ad un'ampiezza prefissata e si e' veri ficaia una chiamata nei precedenti due periodi di 8 millisecondi, la cifra chiamata viene decodificata. Se questa cifra corrisponde alla rispettiva cifra del canale, decodificata nel precedente periodo di 8 millisecondi, la stessa viene caricata in un appropriato registro fra i vari registri di uscita 85. Tuttavia, se la cifra rappresenta una terza ricorrenza di una cifra differente, la cifra decodificata viene designata come errore.

   All'inizio di un periodo di 8 millisecondi, se non si riscontrano due ampiezze, nell'unit? di memo ria RAM 72 al di sopra di una soglia prefissata, come si verifica nel precedente periodo di 8 mill?_ secondi, una indicazione di pausa viene caricata nell'appropriato registro fra i vari registri di uscita 85*

   Nel caso in cui esistano due ampiezze al di

   sopra della soglia ma con presenza di una pausa precedente, le ampiezze vengono sottoposte alla prova di validit? la quale include una serie di veri_ fiche per accertare se vengono soddisfatti i requisiti per la chiamata MF? Le ampiezze vengono confrontate per la verifica di uno sbilanciamento, tipicamente denominato "twist1?, superiore a circa

   7 decibel. Se e' presente uno sbilanciamento superiore a 7 db, il segnale viene classificato come

   "non valido". Nel caso di uno sbilanciamento accettabile, la pi? piccole delle tre ampiezze viene confrontata con l'ampiezza intermedia, per uno sbilanciamento superiore a circa 12 db. Se e* presente uno sbilanciamento inferiore a 12 db, la chiamata viene consi_ derata come invalida. Se questo sbilanciamento risul_ ta accettabilmente elevato, l'ampiezza maggiore

   viene confrontata con un valore approssimato di po_ tenza dal periodo del campione, allo scopo di deter__ minare se la componente massima di chiamata MF ri_ sulta almeno di 20 db superiore a quella di altri segnali considerati come rumore, che si verificano nel periodo di campionamento. Se dalle funzioni precedentemente indicate, si riscontrano due ampiezze che rappresentano una segnalazione valida, l,a cifra rappresentata dalle stesse viene decodifi^ cata? Se il precedente periodo di 8 millisecondi e e stato indicato come una pausa, la cifra deco_ dificata viene caricata nell'appropriato regi_ stro di uscita 85?

   In una forma pratica realizzativa dell' invenzione, la memoria ROM 40 del filtro , presente nel filtro digitale 30a, include una logica indirizzafbile , secondo quanto riportato nelle Tabelle suc -cessive. La logica indirizzabile provvede a sei funzioni del filtro a banda stretta ed alla funzione di un filtro non attenuante. Le sei funzioni del filtro a banda stretta presentano , individualmente , una banda passante corrispondente ad uno di sei tono segnali presentanti le seguenti frequenze:

   700 Hz , 900 Hz , 1100 Hz , 1300 Hz , 1500 Hz e 1700 Hz , rispettivamente. Deve essere rilevato che queste rappresentano le frequenze dei tono segna_ li standard nel formato di chiamata MF del Nord America, he voci riportate nelle Tabelle successi ve si riferiscono ad una memoria ROM 40 formata da quattro dispositivi ROM (0 - 3) ognuno dei quali fornisce quattro dei sedici posti di uscita dell 'uni t? di memoria ROM 40 con i rispettivi "posti" di , indirizzo collegati in comune . Ognuna delle Tabelle riporta valori secondo la notazione esadecimale mentre i bits meno significativi degli indirizzi si estendono attraverso la parte superiore della tavola, i bits pi? significativi degli indirizzi estendendosi lungo il lato sinistro della tavola , la logica indirizzabile essendo rappresentata dal corpo della tavola corrispondente.

   J

   f

   RIVENDICAZIONI

   1* Ricevitore di chiamata per la ricezione di tono segnali modulati impulsivamente in codice (PCM -pulse code modulated) , caratterizzato dal fatto che comprende:

   un circuito ricevitore (30 ) per la ricezione di segnali PCM da un canale selezionato ; un circuito (io) per la generazione di serie di segnali di orientamento , o di guida, ognuno di detti segnali di orientamento , o di guida, della serie , corrispondendo ad una funzione predeterminata di un fil_ tro nel ricevitore di chiamata;

   un circuito filtro digitale (30a) includente un dispositivo convertitore (36 - figura 3) , per con^-vertire ognuno dei segnali PCM ricevuti in un corri spondente segnale binario lineare presentante una pluralit? di bits , detto circuito filtro digitale essendo sensibile ai segnali di orientamento ed ai segnali binari lineari ,per lo svolgimento di una pluralit? di funzioni del filtro a banda passante , con i segnali binari lineari come diretti ai segnali di orientamento , e di guida e per la generazione di segnali , dal filtro , corrispondenti alle ampiezze de segnali binari lineari presentanti frequenze corrispondenti a quelle frequenze definite dalle rispetti ve funzioni del filtro a banda passante ;

   un circuito traslatore (50) sensibile ai segn li di orientamento ed ai segnali del filtro, per la rivelazione della presenza di una chiamata con toni PCM e per la traslazione di detta chiamata in segna li rappresentativi di dati secondo un formato codificato prefissato di segnali *

   2 Ricevitore di chiamata secondo la rivendica zione l , in cui il circuito traslatore e ' caratterizzato dal fatto che comprende:

   un circuito (51-65 - figura 4) per integrare i segnali del filtro attraverso un periodo di tempo prefissato, allo scopo di derivare un segnale binario integrato corrispondente ad un valore di ampiezza per una serie di ognuna delle funzioni del filtro;

   un dispositivo di memoria temporanea (72) per memorizzare temporaneamente i segnali binari integrati;

   un dispositivo di memoria (71) presentante istruzioni logiche memorizzate in corrispondenza di locazioni accessibili per mezzo di un indirizzo;

   un processore, o elaboratore (70), collega_ to in modo tale da leggere detti segnali binari integrati, memorizzati temporaneamente,G dotte istru zioni logiche memorizzate, detto elaboratore essendo operabile in accordo con dette istruzioni logiche memorizzate, per identificare i due segnali di ampiezza maggiore fra detti segnali binari integrati, memorizzati temporaneamente, e per confrontare i segna li identificati, l?uno rispetto all?altro, allo scopo di determinare l?entit? dello scostamento, vale a dire dello sbilanciamento fra gli stessi?

   3o Ricevitore di chiamata, secondo la rivendicazione 2, caratterizzato dal fatto che il dispositivo convertitore opera pure in modo tale da converti re i segnali PCM ricevuti in un segnale di potenza corrispondente ad un valore approssimativamente al quadrato del corrispondente segnale binario lineare ed in cui l'elaboratore e' operabile in accordo con dette istruzioni logiche memorizzate, per confronta re il segnale di potenza con uno dei segnali identi_^ f?cati , allo scopo di determinare un rapporto segna_ le/rumore presentante un valore accettabile per una chiamata multifrequenza (MF) valida.
4. 4. Ricevitore di chiamata secondo la rivendicazione 1 , caratterizzato dal fatto che:

   il dispositivo convertitore opera pure in modo tale da convertire i segnali PCM ricevuti in segna_ li binari di potenza , ognuno corrispondente ad un valore quadratico approssimato di un corrispondente segnale binario lineare ed in cui il circuito traslentore e ' caratterizzato dal fatto che comprende:

   un circuito (51-65) per integrare individualmente i segnali del filtro corrispondenti ad ogni funzione del filtro ed ai segnali di potenza attraverso un periodo di tempo prefissato , allo scopo di deriva?-re un segnale binario integrato corrispondente ad una serie di ognuna di dette funzioni del filtro di segnali binari di potenza;

   un dispositivo di memorizzazione temporanea (72 ) per memorizzare temporaneamente i segnali binari integrati;

   un dispositivo di memoria (71) presentante i~ struzioni logiche memorizzate in corrispondenza di lo cazioni accessibili per mezzo di un indirizzo; ' . un elaboratore (70) collegato in modo tale da leggere detti segnali memorizzati temporaneamente e dette istruzioni logiche memorizzate , detto elaboratore essendo operabile m accordo con dette istruzioni logiche memorizzate , per identificare i tre segnali di livello pi? elevato fra detti segna_ li integrati che sono stati memorizzati , per confrontare i due segnali di livello maggiore, fra det_ ti segnali identificati , per una entit? di sbilanciamento accettabilmente piccola per una segnalazione, o chiamata valida, per confrontare il secondo segnale identificato , di livello pi? elevato , con il segnale identificato , di livello pi? basso , per una quantit? di differenza accettabilmente elevata per una segnalazione , o chiamata valida e per con_ frontare uno dei segnali identificati , di livello maggiore , con i segnali binari di potenza) per un rapporto segnale/rumore accettabilmente elevato per una chiamata valida.
5. 5. Ricevitore di chiamata secondo la rivendicazione 1 , in cui detto circuito filtrante , di tipo digitale , e? caratterizzato dal fatto che compren__ de:

   un dispositivo di memoria (40 ) presentante bytes di bits di dati memorizzati in corrispondenza di locazioni accessibili per mezzo di un indirizzo , nel dispositivo stesso , terminali per gli indirizzi (A) e terminali per i dati (D) , una pluralit? di terminali , o "posti" di accesso per gli indirizzi essendo collegati in modo tale da ricevere una porzione di ognuno dei segnali di orientamento, detto dispositivo di memoria essendo disposto in modo tale da alimentare bytes selezionati fra detti bytes in corrispondenza dei terminali di uscita dei dati in risposta agli stati dei segnali dei terminali di ricezione degli indirizzi;

   un circuito accumulatore (41 , 42) collegato ai terminali di uscita dei dati di detto dispositivo di memoria (40) , per accumulare i bytes dei dati entro un intervallo di tempo prestabilito, allo scopo di generare uno di detti segnali di ampiezza;

   un complesso circuitale di ingresso (38 , 39 , 46 , 47 , 48 , 49) collegato in modo tale da ricevere i bits dei segnali binari lineari dal dispositivo convertitore ed in modo tale da ricevere detti segna li di ampiezza, detti mezzi di ingresso venendo utiliz zati per alimentare , in modo sincrono , ai terminali degli indirizzi , il segnale istantaneo , a carattere binario lineare , con il corrispondente segnale di ampiezza precedente e con il corrispondente segna le di ampiezza immediat amente precedente , ognuno di detti segnali venendo alimentato , in questo modo ,
6. 6 # Ricevitore di chiamata secondo la rivendica^ ^zione l ,in cui il circuito di filtraggio , di tipo digitale , e* caratterizzato dal fatto che comprende:

   un dispositivo di memoria (40 ) presentante bytes di bits dei dati memorizzati in corrispon denza di locazioni accessibili da un indirizzo, hello stesso , terminali per i dati (D) ed una pluralit? di terminali per gli indirizzi rappresentati da primi terminali (AO , Al) , da secondi terminali (A2 , A3) , da terzi terminali (A4, A5) e da terminali di ricezione dei segnali di orientamento (A6 - A9) , i terminali degli indirizzi di ^orientamento essendo collegati in modo tale da ricevere i segnali di orien tamento, o di guida, detti bits dei dati essendo di sposti in modo tale da facilitare le funzioni del filtro , secondo quanto selezionato dai segnali di orientamento , detti mezzi di memoria essendo disposti in modo tale da alimentare determinati bytes seie zionati fra detti bytes di bits dei dati in c?r~. rispondenza dei terminali per i dati, in risposta agli stati dei segnali dei terminali di ricezione dei segnali di indirizzo ;

   primi circuiti di ingresso (38 , 39) ? collega_ ti fra il dispositivo convertitore ed i primi terminali per gli indirizzi per alimentare , sequenzialmente , i bits di ogni segnale binario lineare, in raggruppamenti parallelo di almeno due , ai primi terminali degli indirizzi ad ogni presenza di uno dei segnali di orientamento;

   un circuito accumulatore (41 , 42) collegato ai terminali di alimentazione dei dati di detto dispositivo di memoria (40) per l? accumulazione dei bytes per la durata di ognuno dei vari segna_ li individuali di orientamento, per generare un corrispondente segnale fra detti segnali di ampiezza;

   circuiti di uscita (44? 45) ? collegati fra il circuito accumulatore ed il circuito traslatore (50-figura l) per trasferire sequenzialmente , all 'usci__ ta, i bits di ogni segnale di ampiezza in detti raggruppamenti parallelo;

   secondi circuiti di ingresso (46 , 47) collegati fra i circuiti di uscita ed i secondi terminali di indirizzo , per ritardare l ' arrivo di detti raggruppamenti parallelo di ogni segnale di ampiezza/ corrispondenza dei secondi terminali di indirizzo , di un periodo di tempo prestabilito , per sincronizzare ogni segnale di ampiezza con un successivo e corrispondente segnale binario lineare e la presenza della corrispondente funzione del filtro ;

   terzi circuiti di ingresso (48 , 49 ) collegati ai terzi terminali di indirizzo (A4? A 5) per ritardare l ' arrivo di detti raggruppamenti paralle_ lo di ogni segnale di ampiezza in corrispondenza dei terzi terminali di indirizzo, di una quantit? prefissata di tempo , per sincronizzare ogni segna_ le di ampiezza con un segnale binario lineare suecessivo rispetto al corrispondente segnale successivo e la presenza della corrispondente funzione del filtro ;

   in modo tale che detti segnali di ampiezza pos_ sano venire generati in modo sequenziale?
7. 7. Ricevitore di chiamata secondo la rivendicazione 1 , caratterizzato dal fatto che:

   il circuito traslatore include un processore (70) ed un dispositivo ( 71 ) operante in modo tale da consentire all'elaboratore di determinare la ? validit? della chiamata iniziale PCM MF, per mezzo dello svolgimento di una serie di funzioni di processo che richiedono un primo periodo di tempo finito per lo svolgimento e per provocare il fun__ zionamento dell?elaboratore allo scopo di deter__ minare la continuit? della chiamata continua PCM MF per mezzo di un'altra serie di funzioni di processo che richiedono,per lo svolgimento, un periodo di tempo inferiore al primo periodo di tempo?
8. 8 Ricevitore di chiamata multifrequenza (MF) per la ricezione di una chiamata PCM MF traslata, in un formato codificato dei segnali compatibile con un combinatore, o "controller" in un impianto di commutazione multiplex a divisione di tempo (TDM-figura l), detto ricevitore di chiamata essendo caratterizzato dal fatto che comprende:

   un circuito di controllo della sequenza e della tempiiicazione (LO-figura l) collegato in modo tale da poter venire sincronizzato con l'impianto di commutazione TDM, per generare una serie di segna li di orientamento su di una base ripetitiva?

   un circuito filtro a condivisione temporale (30a) sensibile ai segnali di orientamento, per lo svolgimento di una pluralit? di funzioni prefissate del filtro a banda passante, con una serie di segna_ li PCM ricevuti dall 'impianto di commutazione TDM e per generare , dagli stessi, una corrispondente serie di segnali di ampiezza correlati ad ognuna di dette funzioni del filtro?

   un circuito traslatore di chiamata (50) , sensibile ai segnali di orientamento ed a detti segnali di ampiezza, per determinare la presenza di una chiamata valida e per operare la traslazione di detta chiamata valida in segnali rappresentativi di dati in un formato codificato prestabilito dei segnali?
9. 9 Metodo per la traslazione di una chiamata PCM MF in un formato codificato di segnali , compatibile con un combinatore , o "controller" in un impianto di commutazione TDM, detto metodo includendo le seguenti fasi:

   (a) . ricezione di segnali PCM selezionati dall 'impianto di commutazione TDM;

   (b) conversione di ognuno dei segnali PCM ricevuti in un corrispondente segnale binario lineare presentante una pluralit? di bits , caratterizzato dal fatto che comprende le seguenti fasi:

   (c) generazione di almeno una serie di ' segnali di orientamento con ogni presenza di quadro nel formato dei segnali PCM;

   (d) svolgimento di una pluralit? di fun_ zioni di un filtro a banda passante con i segna__ li a carattere binario lineare , come dirette dai segnali di orientamento e generazione di segnali di ampiezza consistenti di bits dei segnali e corrispondenti alle ampiezze dei segnali binari lineari presentanti frequenze corrispondenti alle frequenze definite dalla rispettiva funzione del filtro a banda passante ; e

   (e) rivelazione della presenza di una chia^ mata multifrequenza (MF) dai segnali rappresentativi delle ampiezze, e traslazione della chiamata multifrequenza in accordo con i segnali di orientamento, in segnali rappresentativi di dati in detto formato dei segnali.
10. 10. Metodo secondo la rivendicazione 9 ,caratte__ rizzate dal fatto che la fase (d) viene svolta in un filtro digitale includente una memoria (40) presentante bytes di bits dei dati memorizzati in corrispondenza di locazioni accessibili ,per mezzo di un indirizzo , nella stessa, la fase (d) essendo pure caratterizzata dalle seguenti fasi:

    (f ) lettura, da parte della memoria, di detti bytes , come selezionati dai segnali di indirizzo applicati alla stessa, detti segnali di indirizzo consistendo di bits dei segnali ed includendo una porzione di ognuno dei segnali di orientamento ;

    (g) accumulazione dei bytes letti dalla memoria per un periodo di tempo prefissato , allo scopo di generare uno di detti segnali rappresentativi dell* ampiezza;

    (h) generazione di una porzione di ognuno di detti segnali di indirizzo da un determinato segna dal

    le fra detti segnali binari lineari ,/ corrispondente segnale precedente , rappresentativo dell? ampiezza e dal corrispondente segnale , rappresentativo dell?ampiezza, che precede detto segnale precedente; e

    (j ) applicazione di detta porzione , in modo sequenziale , in un formato seriale/parallelo , in gruppi di almeno sei bits , ognuno alla memoria, durante il periodo di tempo prestabilito .

    Il ? Metodo secondo la rivendicazione 9 , in cui la fase (e) e? caratterizzata dalle fasi consistenti nel determinare se la chiamata e B iniziale , o con_ tinua e , nel primo caso , nello svolgere una serie di funzioni di elaborazione per determinare la validit? della chiamata e , nel secondo caso , nello ' svolgere una serie differente di funzioni di elaborazione , allo scopo di determinare la continuit? della chiamata attuale rispetto alla chiamata immediata mente precedente.

    sw 16, de! tipo a 8 bit., include gli ingressi Pi e D2 collegati all'uscita D5 ed all'uscita D6 , ri_ spettivamente , dell'unit? di memoria ROM 14? Gli ingressi D6 e D7 del registro 16 sono collegati al conduttore per i segnali di sincronizzazione 96 e ad una uscita Q6 del registro 16, rispettivamente.? Una uscita 01 del registro jisj e* collegata all 'origine di un conduttore 23 per il registro di caricamento. L'uscita Q2 del registro 16 e' collegata ad un te3>-minale di ingressa D4 dello stesso registro. La corrispondente uscita Q4 e ? collegata ad un terminale di ingresso D5? L'uscita Q2 e* pure collegata all 'origine' di un conduttore per il registro di uscita di integrazione, indicato in 25, mentre una uscita Q5 del registro 16 e? collegata all'origine di un conduttore ad accesso diretto per la memoria RAM.

    L'uscita Q6 e ' pure collegata ad un terminale di ingresso di una porta logica OR 17 mentre una uscita Q7 del registro 16 e1 collegata ad un altro ingresso della porta logica OR 19 , attraverso un invertitore 18 . L'uscita della porta logica OR 19 e' collega_ ta, per mezzo del conduttore 19 a, al terminale di ingresso di caricamento LD del contatore 11.

    Con riferimento specifico alla figura 2 ed al diagramma dei tempi riportato nella figura 5? verr? ora descritto il principio di funzionamento del cir__

    cuito di controllo della sequenza e della tempificazione. Tutte le scale dei tempi e le varie forme

    d?onda riportate nella figura 5, sono state indicate

    secondo l?appropriata relazione temporale. In corrispondenza della parte superiore della figura 5 sono

    stati rappresentati sessantaquattro quadri di canali

    TDM occupanti un periodo pari, -all* incirca, a otto millisecondi? La scala dei tempi e* stata rappresenta_

    ta in forma espansa allo scopo di evidenziare un

    segnale di ripristino sul conduttore 13a coincidente

    con il sessantaquattresimo quadro. Un singolo quadro interessa un periodo pari, all* incirca a centoventicinque microsecondi e lo stesso include trentadue

    canali , da 0 a 31? Anche in questo caso, la scala

    dei tempi e* stata espansa allo scopo . di evidenziare

    i canali dei bytes PCM ognuno dei quali presenta dieci periodi binari da 0 a 9? Ogni periodo binario corri_

    sponde, all? incirca a trecentonovanta nanosecondi e corrisponde al periodo dei segnali di orologio sul

    conduttore 3 di convogliamento dei segnali di oro

    logio? Le forme d?onda rimanenti nella ? state rappresentate rispetto alla seconda espansione

    della scala dei tempi e dei periodi dei bits PCM men

    presente nel canale omnibus 4 che convoglia i segnali di scrittura dei registri? associato complesso circuitale a multivibratore , comprendente i multi__ vibratori 91 - 94, risponde al segnale di scrittura provocando l? abilitazione del terminale di ingresso D6 del registro 16 , attraverso la porta logica OR 95 ed il conduttore 96 di convogli amento dei segnali di orologio? La corrispondente uscita Q6 del registro viene abilitata e, pertanto, il segnale di ripristino si render? disponibile sul conduttore 19a attraverso la porta logica OR 19 ? Quando l 'uscita Q6 viene abilitata, l?uscita Q7 del registro in que__ stione viene corrispondentemente abilitata, allo scopo di determinare il termine del segnale di ripristino attraverso l'invertitore l? e la porta logica OR 19 ? I segnali di ripristino , presentanti una durata impulsiva pari , all'incirca a 125 microsecondi ed un periodo del ciclo di circa 8 millisecondi , si rendono disponibili sul conduttore di ripristino 13a. I segnali di ripristino presenti sul conduttore 13a rappresentano il risultato della divisione dei segna li di orologio presenti sul conduttore 3, per

    10 x 211 e della registrazione degli stessi nel registro 12 le cui usciteVvengono trattate , secondo la logica AND , dalla porta logica AND 13. L?unit? di rispettivamente e vengono quindi alimentati agli in_ gressi Al ed A2 del sommatore 51. Il sommatore 51? le porte logiche AND 54 e 55, il flip-flop 56 ed i

    registri 60 e 61, in combinazione , svolgono una in?

    tegrazione separata e distinta del valore assoluto di

    ogni uscita della funzione del filtro per ognuno dei canali TDM ricevuti, durante un periodo di tempo di

    8 millisecondi, I segnali in uscita dal sommatore

    51 vengono ritardati con riferimento alla presenza

    degli stessi, in corrispondenza degli ingressi B1 e B2, per mezzo dei registri di spostamento 60 e 61, di orpari

    dine/e di ordine dispari, a 320 bits. Un segnale di

    riporto, presente in corrispondenza dell?uscita di eccedenza, o di "overflo-v"M del sommatore 51? viene ritardato, di un periodo del segnale di orologio,

    da parte del flip-flop 56 e viene quindi alimentato al terminale di ingresso di riporto ? (carry) del

    sommatore 51. Con questo sistema, le corrispondenti uscite delle funzioni del filtro per i corrispondenti campioni dei canali, vengono sincronizzate ed accumulate in un periodo di tempo di 8 millisecondi, secondo quanto determinato dal segnale di ripristino presente sul conduttore 13a. Il segnale di ripristino viene abilitato per un periodo della frequenza di quadro pari, all*incirca, a 125 microsecondi. L?asserzione del pure caratterizzata dalle seguenti fasi:

    (f ) lettura, da parte della memoria, d bytes , come selezionati dai segnali di indirizzo applicati alla stessa, detti segnali di indirizzo consistendo di bits dei segnali ed includendo una porzione di ognuno dei segnali di orientamento;

    (g) accumulazione dei bytes letti dalla memoria per un periodo di tempo prefissato , allo scopo ..di generare uno di detti segnali rappresentativi dell' ampiezza;

    _(h) generazione di una porzione di ognuno di. detti segnali di indirizzo da un determinato se le -fra..detti., segnali binari^ lineari ,y_corrisp_ondent segnale preeedente f rappresentativo dell ' ampiezza dal- corr isp-onde nte segnale ,_rappresent at ivo dell ' am piezza, che ..precede. _detto_ segnale precedente ; e

    sequenziale^ in un formato .seri , in - gruppi- di almeno sei bits , ognuno, alla memoria. durante -il periodo -di tempo prestabilito.. _

    -Il i -Metodo -secondo -la rivendicazione ? . in cui la -fase -(e) -e' caratterizzata dalle-fasi__consi sten ?nel determinare se -la chiamata- e1 - iniziale, o COXL? tinua' ey^nel?primo caso , -nel lo? svolgere? una? serie di funzioni di elaborazione per determinare la ^va-? pure caratterizzata dalle seguenti fasi (f ) lettura, da parte della memoria, di d bytes , come selezionati dai segnali di indirizzo a plicati alla stessa, detti segnali di indirizzo consistendo di bits dei segnali ed includendo una porzione di ognuno dei segnali di orientamento;

    (g) accumulazione dei bytes letti dalla m ria per un periodo di tempo prefissato , allo scopo di generare uno di detti segnali rappresentativi dell' ampiezza;

    (h) _ generazione di una porzione di ognuno di_ detti .segnali di indirizzo da un determinato se ...le -fra .detti.. segnali__binari lineari ,y corrispondent -se gnale .pree e dente. , rappresent at iy o dell' ampi e z z a dal - corrispondente segnale , rappresentativo dell ' p ie z z a , -che? prec e de_det tQ segnale precedente; e

    -sequenziale-,- in. un formato .seriale/parallelo , in -gruppi- di -almeno sei bits_, ognuno alla memoria, durante il-periodo -di tempo ..prestabil? to .

    Il?* - Metodo - secondo la rivendicazio.ne_9 , m cui -la f ase (e)? e 1 caratterizzata dalle fasi _ consiste nel "determinare se la chiamata-e*? iniziale., o con ti nua ey-nel primo caso -, - nello- svolgere? una-seme di funzioni' di elaborazione per -determinare-?-a-^va POSTILLA a pag.69 - riga 9 dal fondo annullare sostituendo con "(i)

    POSTILLA a pag.69 - riga 9 dal fondo annullare sostituendo con " (i)

    "" RICEVITORE DIGITALE DI CHIAMATA, PER LA RICEZIONE DI TONO SEGNALI MODULATI IMPULSIVAMENTE IN CODICE ""

    RIASSUNTO

    La presente invenzione si riferisce ad un ricevitore digitale di chiamata in grado di conver_ tire i segnali di chiamata modulati impulsivamente in codice (PCM) in un formato del segnale che risulta compatibile con un combinatore , o "controller" presente in un associato impianto di commutazione telefonica a multiplex a divisione di tempo (TDM) . Nel ricevitore , vengono generati segnali di orienta mento , in sincronismo con il funzionamento dell' im pianto di commutazione , in modo tale dirigere il funzionamento di un filtro a condivisione del tempo .

    l filtro esplica una pluralit? di funzioni , con una serie di segnali modulati impulsivamente in codice (PCM ) ricevuti dall 'impianto di commuta^ zione TDM e genera, dagli stessi , una serie di segnali correlati ad ognuna delle funzioni del filtro. Un traslatore identifica due segnali derivati dal filtro , presentanti ampiezze superiori a quelle degli altri mentre se i due segnali persi-*

    stono in modo sostanzialmente continuo (a) attra_ verso un periodo di tempo prestabilito , (b) entro una gamma relativa di ampiezza prestabilita e (c) uno dei due segnali presenta almeno un rapporto segnale/rumore di valore prestabilito rispetto ad un altro segnale derivato dal filtro , corrispondente ad una funzione di non attenuazione del filtro , il traslatore indica la ricezione di una chiamata multifrequenza mediante generazione di segnali appropriati nel formato richiesto per i segnali.

    DESCRIZIONE DELL' INVENZIONE

    La presente invenzione si riferisce , in gene__ rale, a ricevitori di chiamata con tono segnali e riguarda, in particolare , un ricevitore concretizzato in forma digitale , utilizzato per la traslazione dei tono segnali modulati impulsivamente in codice (PCM) in un formato di segnale compatibile con un combinatore in un impianto di commutazione telefonico .

    I ricevitori telefonici di chiamata, utilizzati per ricevere una chiamata su doppino di abbonato a pi? frequenze oppure una chiamata su linee di giunzione multif requenza (MF) sono passati da uno sviluppo circuitale analogico ad uno sviluppo circuitale di tipo digitale , in conformit? a quanto esemplificato nel brevetto statunitense N .3. 53 7. 001 , rilasciato il 27 Ottobre 1970 a nome J . J . Friend e nel brevetto statunitense N .3. 750. 720 , rilasciato il 5 Febbraio 1974 a nome K.R.Schartmann. Tuttavia, deve essere rilevato che questi ricevitori sono stati progettati per la ricezione di chiamate ana_ logiche e gli stessi non sono direttamente adatta_ bili per la ricezione di segnali digitali . Conseguentemente , in un sistema telefonico a modulazione impulsiva codificata (PCM) , a multiplex a divisione di tempo (TDM) , viene impiegato un convertitore digitale/analogico per convertire i campioni PCM da un canale TDM selezionato , in un segnale analogico. Successivamente , il ricevitore di chiamata, rivela l 'appropriata chiamata e converte la chiamata stessa in un codice compatabile con il f unzionamento di un associato impianto di commutazione TDH .

    L? impiego di elaboratori di segnali digita^ li per l ?elaborazione di segnali digitali senza dover convertire i segnali digitali in un formato analogico, e' stato descritto da S .L.Freeny in una memoria intitolata "Special Purpose Hardware for Digital Filtering" apparsa nella pubblicazione "proceedings of th? IEEE , Voi ? 63 , pagg. 633-648 , Aprile 19 75 , e da J , Alien, in un memoria intitolata "Computer Architecture for Signal Processing? , apparsa nella pubblicazione "proceedings of th? IEEE ', Voi .63 T pagg. 624-632 , Aprile 1975? Quantunque interessanti per l 'elaborazione digitale delle chiamate PCM, diret_ tamente , senza operare dapprima la conversione dei campioni PCM in segnali analogici , queste proposte , in passato , non sono risultate economicamente compe__ titive nell? ambito della telefon?a.

    Deve essere rilevato che esistono , in telefon?a, due tipi di chiamata, o segnalazione , utilizzanti combinazioni di frequenze e costituite dalla chiamata su doppino DIGITONE o TOUCHTONE (marchi registrati) e dalla chiamata su linee di giunzione RI o R2. La distinzione principale fra i due tipi di chiamata e * rappresentata dal fatto che il formato DI GITONE o TOUCHTONE consiste di due tono segnali . che appartengono alle rispettive bande di alta frequenza e di bassa frequenza. Conseguentemente , e' vantaggioso sfruttare le tecniche del passaggio per lo zero per la rivelazione del tono segnale

    dopo la separazione , nel f iltro , del segnale ricevuto, in due bande di frequenza. Questa soluzione non e1 applicabile alla chiamata RI o R2 per la quale e* va_ ? lida una combinazione di qualsiasi due toni di una pluralit? di toni prescritti. Nel brevetto statunitense No. 4. 076. 965, rilasciato a nome R.E.Olsen e ? .?.

    Munter , il 28 Febbraio 1978 , e* stato illustrato un complesso circuitale misto , di tipo digitale ed ana__ logico , complesso e voluminoso , richiesto in un ricevitore .flessibile di chiamata MF , di tipo ana__ logico , adatto per l'impiego in formati di segnalazione, o chiamata, a frequenza singola e multifrequenza.

    Risulta quindi evidente che la realizzazione di un ricevitore MF puramente digitale , per la ricezione e la distinzione fra una pluralit? di diversi tono segnali codificati in forma PCM , richiede una progettazione molto flessibile , suggerendo in tal modo l ' impiego di un elaboratore , o processore digitale. Tuttavia, in qualsiasi progetto pratico, il costo di concretizzazione di un ricevitore di questo tipo deve risultare confrontabile e favorevole nei confronti dei costi degli attuali ricevitori analogici esistenti nei sistemi PCM . Gli attuali ricevitori di chiamata PCM che sono stati proposti e che vengono concretizzati con l ' impiego di sistemi a microprocessore di tipo digitale , operano in modo troppo lento per consentire di soddisfare , economicamente , i requisiti in tempo reale richiesti per la chiamata telefonica.

    In conformit? ai principi della presente invenzione , viene ottenuto un miglioramento sostan_ siale nella velocit? operativa di un ricevitore di chiamata per mezzo dello svolgimento di una elaborazione semplice ma fortemente ripetitiva dei segnali in un circuito digitale specializzato , mentre una elaborazione pi? complessa ma meno ripetitiva viene convenientemente condotta con l ' ausilio di un microprocessore . In una forma pratica realizzai iva dell ' invenzione , il tempo reale richiesto per la ricezione dei segnali di chiamata e * stato ridotto in misura sufficiente a permettere al ricevitore di chiamata di venire condiviso temporalmente fra una pluralit? di canali di comunicazione .

    Il ricevitore di chiamata proposto dall ' inven zione include mezzi per la ricezione di campioni

    di segnali PCM da un canale TDM selezionato da un combinatore , o "controller" in un associato impianto di commutazione TDM e mezzi di filtraggio ,di tipo digitale , per generare rappresentazioni , sotto forma di segnali binari , delle funzioni del filtro svolte sui campioni dei segnali ricevuti ed ognuno corri__ spondente ad un' ampiezza del segnale , con una frequenza selezionata nei campioni dei segnali ricevu ti . Un traslatore genera segnali rappresentativi

    dei dati , indicanti la segnalazione , o chiamata e compatibili con il formato dei segnali del "controller" , in risposta ai valori di ampiezza dei segnali

    delle rappresentazioni dei segnali binari .

    I mezzi di filtraggio , di tipo digitale , svolgono le funzioni di un filtro per una pluralit? di specifiche frequenze prestabilite , tali mezzi di filtraggio venendo concretizzati sotto forma di un circuito includente una logica cablata per la defi_ nizione di ogni funzione del filtro. La logica cabla_ ta viene vantaggiosamente concretizzata sotto forma di una memoria per sole operazioni di lettura (ROM) . Il filtro digitale opera ad una velocit? maggiore di quella richiesta per la ricezione di un canale di un campione PCM e , di conseguenza , questo filtro pu?' essere vantaggiosamente condiviso , temporalmente , fra i canali . La velocit? intrinseca del filtro viene ulteriormente migliorata disponendo l 'utilizzarzione della memoria ROM secondo una conf igurazione parallelo/serie in modo tale che , nel tempo reale disponibile ,possano venire ricevuti pi? di due cana_ li di campioni PCM.

    Il traslatore comprende , essenzialmente, un microprocessore che viene fatto funzionare in accordo con istruzioni logiche , in combinazione con vari segnali di tempii icazione e di orientamento , generati nel ricevitore di chiamata. Il traslatore riceve i segnali in uscita dal filtro e converte questi segnali in segnali rappresentativi di dati , indicativi della segnalazione e compatibili con il formato dei segnali del combinatore.

    In una forma pratica realizzai iva conforme all ' invenzione , la velocit? di funzionamento del ricevitore di chiamata, viene ulteriormente migliora^ ta per mezzo dell'adozione di modi di funzionamento alternati . All' inizio della chiamata, l'elaboratore determina la validit? della chiamata iniziale , per mezzo dello svolgimento di una prima serie di fun_ zioni di elaborazione, con segnali provenienti dai mezzi di filtraggio di tipo digitale . Al proseguimento della chiamata , a partire dall? inizio della stessa, l ?elaboratore svolge una serie differente di fun__ zioni di durata inferiore a quella della prima serie di funzioni , allo scopo di verificare semplicemente la continuit? della segnalazione .

    La presente invenzione risulter? pi? evidente dall 'analisi della seguente descrizione dettagliata riferita ad una forma pratica realizzativa della stessa, tale trattazione essendo considerata in unione ai disegni allegati , nei quali :

    la figura 1 costituisce un diagramma schematico a blocchi di un ricevitore di chiamata, di tipo digitale , costruito in conformit? ai principi della presente invenzione , detto ricevitore essendo col legato ad un impianto di commutazione telefonico; la figura 2 rappresenta un diagramma schematico a blocchi di un circuito di controllo della sequenza e della tempif icazione utilizzato nel ricevitore di chiamata rappresentato schematicamente nella figura 1 ;

    la figura 3 rappresenta un diagramma schematico a blocchi di un filtro digitale e di un registro buffer di ingresso impiegati nel ricevitore di chia mata schematizzato nella figura 1 ;

    la figura 4 rappresenta un diagramma schemati~ co a blocchi di un circuito traslatore impiegato nel ricevitore di chiamata schematizzato nella figura 1 ;

    la figura 5 costituisce un diagramma dei tempi illustrante alcune operazioni selezionate del ricevitore di chiamata schematizzato nelle figure 1 , 2 , 3 e 4; e

    la figura 6 costituisce un diagramma di flusso delle funzioni del circuito traslatore di chiamata schematizzato nella figura 4.

    La struttura ed il principio di funzionamento della versione esemplificativa dell'invenzione , verranno brevemente descritti con riferimento alla figura 1 e , successivamente , verr? riportata una descri zione pi? dettagliata, facendo riferimento alla parte rimanente dei disegni . Vari dettagli concernenti la generazione delle varie tensioni richieste per il f unzion?mento della versione esemplificativa illu strata e descritta, non sono stati riportati per il fatto che la previsione dei vari alimentatori e lo stabilimento delle varie connessioni di alimentazione rientrano nelle conoscenze di un esperto del settore specifico. Inoltre , non e ' stato ritenuto necessario illustrare o descrivere l?instradamento dei vari segnali di tempii icazione , o di orologio , tipica^ mente richiesti per il funzionamento dei vari circuiti reperibili in commercio e rappresentati , ad esempio , dai flip-flop, dai registri , e cos? via, ad eccezione di quelle aree nelle quali questa descrizione si riferisce a particolari segnali di tempii ficazione o nei casi in cui questo serva a f acilitare la spiegazione e la comprensione della forma pratica realizzativa dell ' invenzione in oggetto.

    In alcune aree della versione esemplificativa descritta, vengono impiegate memorie per sole operazioni di lettura (ROM) , tipicamente del tipo a circuito integrato con collegamenti fusi , dette memorie venendo utilizzate per lo svolgimento di varie funzioni . Questo tipo di memoria ROM e* caratteristico per il fatto che la struttura a circuito integrato della stessa e * essenzialmente rappresentata da quel^ la di un numero elevato di reti logiche individuali , del tipo a logica cablata, ognuna delle quali e ? selettivamente collegabile ad una pluralit? di ter_ minali di uscita, in risposta al rispettivo segnale univoco di indirizzo, ^a versione esemplificativa pu?* venire pure concretizzata mediante sostituzione di. una o di pi? unit? di memorie ROM con altri dispositi^ vi alternati di memoria. Alcuni esempi di questi dispositivi alternativi di memoria sono rappresentati dalle memorie ad accesso casuale (RAM - random access memory ), dalle memorie per sole operazioni di lettura, di tipo programmabile (pROM - programmable read only memory) e dalle memorie per sole operazioni di lettura, elettronicamente programmabili (EPROM - electronically programmable read only memory). Tuttavia, deve essere rilevato che questi ed altri dispositivi alternati di memoria tendono a risultare pi? costosi, maggiormente volatili e, di conseguenza, meno affidabili delle memorie ROM.

    b*impianto di commutazione digitale schematizza_ to nella figura 1 e* collegato,in pratica, a varie linee digitali o analogiche di giunzione o a qualsiasi combinazione delle stesse. Questo impianto pu?* essere pure collegato a vari doppini telefonici di abbonato.

    Tuttavia, queste varianti non sono state illustrate per il fatto che non sono pertinenti alla descrizione di un ricevitore per chiamate telefoniche PCM MF

    in un sistema telefonico digitale, biimpianto di com mutazione digitale la opera in un formato includente trentadue bytes a dieci bits, per ogni quadro, la frequenza di ripetizione di quadro essendo pari, all*incirca, a 8 KHz? Un ricevitore PCM MF risulta associato all'impianto di commutazione digitale la, in modo tale da ricevere la segnalazione dalle linee di giunzione (trunks), attraverso l'impianto di commutazione la. Trentadue canali PCM sono collegati dall'impianto di commutazione digitale la, attraverso una linea di giunzione per segnali PCM, a carattere seriale 2, ai registri di memoria temporanea,vale a dire ai registri buffer di ingresso 30 presenti nel ricevitore lb. I segnali di tempifica zione, o di orologio, corrispondenti alla frequenza dei bit dei segnali PCM sulla linea di giunzione 2, vengono alimentati,dall'impianto di commutazione di_ gitale la ,ad un circuito di controllo della sequen_ za e della tempiiicazione 10, presente nel ricevitore lb, attraverso un conduttore 3 utilizzato per il convogliamento dei segnali di orologio, o di tempificazione. Un canale omnibus 4 per i registri di registrazione e' collegato,dall'impianto di commutazione digitale la ,ai registri di memoria temporanea di ingresso 30 ed al circuito 10 di controllo della sequenza e della tempiiicazione. Il canale omnibus dei registri di scrittura 4 convoglia i segnali da un combinatore , o "controller" nell'impianto di. commuta^ zione digitale la, in modo tale che determinati ca_ nali selezionati fra i trentadue canali dei campioni PCM, possano venire registrati in registri selezionati fra i registri buffer di ingresso 30. Il circuito 10 di controllo della sequenza e della tempificazione , genera segnali di lettura su di un canale omnibus 27a dei registri di lettura, in modo tale che i campioni PCM/sono stati registrati serialmente nei registri buffer 30 , possano venire trasmessi , selettivamente , in parallelo, ad un filtro digitale 30 a, attraverso i conduttori 30b. Dopo che il conte nuto di uno dei registri di transito 30 e* stato tra smesso al filtro digitale 30a, viene generato un segnale su di un conduttore appropriato fra i vari conduttori di un canale omnibus 28a per 1* azzeramento dei registri , per mezzo del circuito 10 di controllo della sequenza e della tempii icazione , in modo tale da provocare l 'azzeramento del corrispondente regi stro buffer. Il filtro digitale 30a fornisce i ri spettivi segnali di uscita rappresentativi del segna__ le ricevuto di ogni campione del canale selezionato e fornisce pure i segnali rappresentativi delle compo nenti delle funzioni del filtro corrispondenti a sei bande del tono segnale multifrequenza. Questi segna_ li di uscita si evidenziano , secondo un formato serie/parallelo , sui conduttori 43 ? 44a e 45j?, contraddistinti dai riferimenti "segno" , "pari" e "dispari" , rispettivamente. Questi conduttori convogliano l 'uscita del sistema a filtro digitale , ad un circuito traslatore di chiamata 50. Il sistema a filtro digitale 30a ed il circuito traslatore di chiamata 50 vengono entrambi controllati e sincronizzati dai segnali generati nel circuito 10 di controllo della sequenza e della tempif icazione . I segnali di orientamento e di tempif icazione vengono convogliati attraverso un canale omnibus di orienta mento 20 ed un canale omnibus di tempif icazione 23. Questi canali omnibus sono collegati dal circuito 10 di controllo della sequenza e della tempif icazione , al filtro digitale 30a ed al circuito traslatore di chiamata 50. Il circuito traslatore di chiamata 50 riceve , periodicamente , l'uscita proveniente dal filtro digitale 30a e genera codici dei segnali bina ri , compatibili con il funzionamento del combinatore presente nell 'impianto di commutazione la e rappre sentanti lo stato di segnalazione di ognuno dei quattro canali selezionati fra i trentadue canali.

    I ? i\

    ( 3? CI ? - ?n? O <? >G o 2 ZO c zaa n Si ran

    Nella Tabella precedentemente riportata, XXXX denota il codice a quattro bits di una cifra, ZZZ denota il codice a tre bits di un errore spettrale mentre YY denota un cod ice a due bits della gamma di potenza dei segnali.

    L? impianto di commutazione digitale la in^-dirizza il circuito traslatore di chiamata 50 at__ traverso un canale omnibus di selezione 82 collegato fra le unit? considerate , in modo tale da indicare che viene richiesta l 'informazione di segnalazione , o di chiamata in modo tale da indicare da quale dei quattro canali , la stessa viene richiesta. Il circuito traslatore di chiamata 50 risponde all ' in_ dirizzo presente sul canale omnibus di selezione 82 mediante trasmissione di un codice binario, in accordo con il formato riportato nella Tabella A, per lo stato del canale selezionato , attraverso un canale omnibus 83 per i dati di uscita, al complesso di commutazione digitale la.

    Facendo riferimento specifico alla figura 2.1 pu?' essere rilevato che il circuito lo di controllo della sequenza e della tempific azione , include un contatore 11 presentante un proprio terminale di ingresso per i segnali di orologio CK collegato al conduttore 3 per i segnali di orologio , o di tempificazione precedentemente indicato con riferimento alla descrizione della figura 1. Il contatore 11 include pure un ingresso di caricamento LD e le uscite QO - Q8 oltre ad una uscita Q14. Un segnale , sincronizzato con la frequenza di quadro dell* impian_ to di commutazione digitale la, viene alimentato all'ingresso di caricamento LD, attraverso un conduttore l9a, in modo tale da sincronizzare il con__ tatore 11 all ' avviamento* Le uscite QO - Q8 sono costituite dall 'origine dei vari conduttori 0-8 presenti nel canale omnibus 20 di convoglia_

    mento dei segnali di orientamento . L'uscita Q14 e* collegata ad un terminale di ingresso DI di un registro 12 a due bits. Il contatore 11 pu?' venire realizzato con l'impiego di componenti facilmente reperibili in commercio e consistenti di un circuito divisore per lo seguito da tre circuiti divi_ sori per 16* In una disposizione di questo tipo , soltanto l' ingresso di caricamento LD del circuito divisore per 10 , risulta attivamente collegato al conduttore 19a e , pertanto , quando viene genera to il segnale di caricamento , soltanto il circuito divisore per 10 viene azzerato. Il registro a

    due bits 12 pu?? consistere di due circuiti a flip-flop, di tipo D, collegati in conformit? a quanto rappresentato nella figura 2. Le uscite 01 e Q2 del circuito a registro 12 , sono collegate ai rispettivi ingressi di una porta logica AND 13 la cui uscita costituisce l 'origine di un conduttore 13a per i segnali di ripristino. Il registro 12 , in combinazione con la porta logica AND 13 , genera un segna_ le di ripristin? ad ogni 8 millisecondi , sul condut_ tore dei segnali di ripristino 13a, in risposta ai segnali derivati dalle uscite Q5 e Q14 del contatore 11. Nel canale 20 di convogli amento dei segna_ li di orientamento , i conduttori 7 ed 8 vengono collegati agli ingressi A0 ed Al , rispettivamente, dei decodificatori 27 e 28 . Ogni decodificatore 27 e 28 include le uscite QO - 03? Le uscite del decodificatore 27 rappresentano l 'origine dei conduttori 0-3 del canale omnibus 27a dei registri mentre le uscite del decodificatore 28 comprendono l 'origine dei conduttori 0?3 del conduttore 28 a dei segnali di azzeramento dei registri . L? interconnessione di questi canali omnibus e del canale omnibus 20 di convogliamento dei segnali di orientamento , risulter? in seguito evidente dalla descrizione delle figure 3 e 4 , rispettivamente.

    I circuiti multivibratori monostabili 91-94 includono, individualmente,un ingresso collegato ad uno dei conduttori 0-3? rispettivamente, previsti nel canale omnibus 4 di scrittura dei registri# Ognuno dei circuiti multivibratori monostabili MV 91-94, include pure una uscita collegata ad un ingresso

    di una porta logica OR 95 la quale presenta la propria uscita collegata ad un conduttore 96 per ? segnali di sincronizzazione*

    La parte rimanente del circuito 10 di controllo della sequenza e della tempificazion?, riportato nella figura 2, riguarda la generazione dei segnali di tempificazion? che vengono alimentati sui vari conduttori corrispondenti e che rientrano nella designazione generale dei conduttori dei segnali di tempificazion? 29 indicati nella figura 1. Una memoria per sole operazioni di lettura ROM 14, include gli ingressi A0-A6 per i segnali di indirizzo colle gati ai conduttori 0-6, rispettivamente, presenti nel canale omnibus 20 di convogliamento dei segnali di orientamento, mentre include pure un ingresso A7 per i segnali di indirizzo collegato al conduttore per i segnali di ripristino 13a. L'unit? di memoria ROM 14 include pure le uscite di convogliamento dei dati DO-D7? l'uscita per i dati DO comprendendo

    l 'origine di un conduttore 9 presente nel canale omnibus 20 di convogliamento dei segnali di orienta_ mento . Un registro a 8 bits 15 include gli ingres_ si DO e D6 collegati alle uscite DI e D3 dell 'unit? di memoria ROM 14? Gli ingressi DI , D2 , D3 e D7 ?

    del registro 15 sono collegati alle uscite QO, 01 , 02 e 06 , rispettivamente, di detto registro. L'uscita Q1 del registro in questione, e ' rappresentata dall'origine di un conduttore 21 per i segnali di caricamento mentre l'uscita Q6 comprende l 'origine di un conduttore 24 per i segnali di orologio per i registri di caricamento. Le uscite Q0 e Q1 del registro 15 sono collegate agli ingressi di una por_ ta logica NOR 37 la cui uscita e' collegata all 'origine di un conduttore 37a di alimentazione dei segnali di arresto. L'uscita Q3 del registro 15 e' collegata all 'origine di un conduttore 22 per l' azzeramento del registro accumulatore, una uscita Q7 del registro 15 e* collegata ad un ingresso di una porta logica OR 17 la quale presenta un altro in_ gresso collegato in modo tale da ricevere i segna_ li di orologio , o di tempific azione, dal condutto__ re 3? L 'uscita della porta logica OR 17, e' collegata al terminale di ingresso di abilitazione EN (enable) del circuito decodificatore 28 . Un registro 16, del tipo a 8 bits , include gli ingressi Di e D2 collegati all'uscita D5 ed all 'uscita D6 , ri_ spettivamente , dell'unit? di memoria ROM 14? Gli ingressi D6 e D7 del registro 16 sono collegati al conduttore per i segnali di sincronizzazione 96 e ad una uscita 06 del registro 16 , rispettivamente. Una uscita Q1 del registro 15 e' collegata all 'origine di un conduttore 23 per il registro di caricamento . L'uscita 02 del registro 16 e' collegata ad un terminale di ingressa D4 dello stesso registro. La corrispondente uscita Q4 e* collegata ad un terminale di ingresso D5? L'uscita Q2 e ? pure collegata all'origine di un conduttore per il registro di uscita di integrazione , indicato in 25, mentre una uscita 05 del registro 16 e' collegata all'origine di un conduttore ad accesso diretto per la memoria RAM .

    L 'uscita Q6 e ' pure collegata ad un terminale di ingresso di una porta logica OR 17 mentre una uscita Q7 del registro 16 e' collegata ad un altro ingresso della porta logica OR 19 , attraverso un invertitore 18 . L'uscita della porta logica OR 19 e' collega ta, per mezzo del conduttore 19a, al terminale di ingresso di caricamento LD del contatore 11.

    Con riferimento specifico alla figura 2 ed al diagramma dei tempi riportato nella figura 5? verr? ora descritto il principio di funzionamento del cir_ cuito di controllo della sequenza e della tempificazione . Tutte le scale dei tempi e le varie forme d'onda riportate nella figura 5 i sono state indicate secondo l ' appropriata relazione temporale . In corrispondenza della parte superiore della figura 5 sono stati rappresentati sessantaquattro quadri di canali TDM occupanti un periodo pari , all' incirca, a otto millisecondi . La scala dei tempi e1 stata rappresenta ta in forma espansa allo scopo di evidenziare un segnale di ripristino sul conduttore 13a coincidente con il sessantaquattresimo quadro. Un singolo quadro interessa un periodo pari , all ' incirca a centoventicinque microsecondi e lo stesso include trentadue canali, da 0 a 31. Anche in questo caso , la scala dei tempi e* stata espansa allo scopo di evidenziare i canali dei bytes PCM ognuno dei quali presenta dieci periodi binari da 0 a 9. Ogni periodo binario corri_ sponde, all 'incirca a trecentonovanta nanosecondi e corrisponde al periodo dei segnali di orologio sul conduttore 3 di convogli amento dei segnali di oro logio. Le forme d'onda rimanenti nella figura 2 sono state rappresentate rispetto alla seconda espansione della scala dei tempi e dei periodi dei bits PCM mentre la distinzione pi? breve, in termini temporali , e<1 >pari alla met? di un periodo binario. Queste forme d'onda sono accompagnate da scritte che consentono di rendere evidente il punto di presenza ed i tempi di presenza con riferimento ai circuiti delle altre figure.

    Il contatore 11 schematizzato nella figura 2 , conteggia i segnali di orologio , o di tempii ic azione che si rendono disponibili sul conduttore 3 mentre il risultato del conteggio e' costituito da una sequenza di numeri binari che appare sui condutto_ ri 0-8 del canale omnibus 20 di trasferimento dei segnali di orientamento. In un esempio specifico , i segnali di orologio, o di tempii icaz ione presenti sul conduttore 3, presentano una frequenza di ripetizione impulsiva pari a 2,56 MHz. Il contato_ re 11 viene sincronizzato con la tempii icazione dei canali PCM , per mezzo di un segnale di ripristino che si rende disponibile sul conduttore 19 a e che opera in modo tale per cui la porzione a divisione per dieci del contatore 11 pu?* venire caricata con tutti elementi a carattere binario zero. Il segnale di ripristino si verifica in risposta ad un segna_ le di scrittura che si evidenzia su di un conduttore presente nel canale omnibus 4 che convoglia i segnali di scrittura dei registri. L* associato complesso circuitale a multivibratore , comprendente i multi__ vibratori 51 - 94 , risponde al segnale di scrittura provocando l ' abilitazione del terminale di ingresso D 6 del registro 16 , attraverso la porta logica OR 95 ed il conduttore 96 di convogli amento dei segnali di orologio ? La corrispondente uscita Q6 del registro viene abilitata e , pertanto , il segnale di ripristino si render? disponibile sul conduttore 19a attraverso la porta logica OR 19 ? Quando l 'uscita Q6 viene abilitata, l 'uscita Q7 del registro in que_ stione viene corrispondentemente abilitata, allo scopo di determinare il termine del segnale di ripristino attraverso l ' invertitore 18 e la porta logica OR 19 ? I segnali di ripristino , presentanti una durata impulsiva pari , all* incirca a 125 microsecondi ed un periodo del ciclo di circa 8 millisecondi , si rendono disponibili sul conduttore di ripristino 13a. I segnali di ripristino presenti sul conduttore 13a rappresentano il risultato della divisione dei segna_ li di orologio presenti sul conduttore 3 , per

    10 x 211 e della registrazione degli stessi nel registro 12 le cui uscite vengono trattate , secondo la logica AND , dalla porta logica AND 13. L'unit? di memoria ROM 14 viene indirizzata dal contatore il ? e la stessa include la logica richiesta per pilota^ re i registri 15 e 16, unitamente alle porte associate , per la generazione dei segnali di tempii i_ cazione illustrati nel diagramma dei tempi riporta^ to nella figura 5?

    ^scendo ora riferimento specifico alla figura 3 pu?* essere rilevato che i registri di transito , vale a dire i registri buffer 30 precedentemente definiti con riferimento alla figura 1 , sono formati dai registri serie-parallelo 31-34 a 8 bits. Ognuno dei registri 31-34 include tre ingressi di controllo rappresentati , in modo specifico , da un ingresso di abilitazione EN (enable) collegato ad un rispettivo conduttore presente nel canale omnibus 4 di convoglia mento dei segnali di scrittura per i registri , da un ingresso di selezione SEL (select ) collegato ad un rispettivo conduttore nel canale omnibus 27a di convogli amento dei segnali di lettura dei registri e da un terminale di ingresso di cancellazione , o di azzeramento CL (clear) collegato ad un rispettivo conduttore presente nel canale omnibus 28a di con vogliamento dei segnali di azzeramento dei registri. Ognuno dei registri 31-34 include pure un ingresso seriale SI collegato al conduttore 2 di convogli amento dei segnali seriali PCM della linea di giunzione* ed una uscita PO formata da otto conduttori in parallelo collegati ai conduttori 0-7 del canale omnibus di uscita in parallelo PCM 30b,

    Nel funzionamento ,! segnali di scrittura , o di registrazione , vengono ricevuti dal complesso , o impianto di commutazione digitale la, attraverso il canale omnibus 4 di convogliamento dei segnali di registrazione per i registri. Un segnale di registrazione presente su di un conduttore nel canale omnibus 4 di convogliamento dei segnali di registrazione , opera in modo tale per cui 1* associato registro fra i vari registri di transito di in_ gre sso 31 - 34 pu?* caricare, in serie, un campione PCM dalla linea d? giunzione 2 , Entro il successivo intervallo -di 8 millisecondi , viene generato , da parte del decodificatore 27, un segnale di lettura il quale si rende disponibile su di un corrispondente conduttore del canale omnibus 27a in modo tale che i contenuti del registro di transito di ingresso possano evidenziarsi , attraverso l'uscita in parallelo PO , sul canale omnibus 30tu Immediatamente dopo , un segnale di cancellazione , o di azzeramento , si rende disponibile sul corrispondente conduttore, del canale omnibus 28 a di convogli amento dei segnali . di azzeramento dei registri , in modo tale che il registro corrispondente possa venire azzerato, vale a dire portato ad una condizione di contenimento di tutti elementi a carattere binario zero* Nel caso in cui non si verifichi la presenza di alcun successivo segnale di scrittura diretto verso il registro di transito di ingresso , per un certo periodo di tempo , l' azzeramento del registro impedisce al circuito successivo , di ricevere false indicazioni ripetute dei campioni PCM ?

    Nel filtro digitale , un registro di transito 35* a 8 bits , risulta collegato fra il canale omnibus PCM in parallelo 30b ed una memoria lineare/quadrati ca per sole operazioni di lettura ROM 36? Otto terminali di ingresso per i dati , contraddistinti dai riferimenti D0-D7 del registro 35 , sono colle__ gati al canale omnibus PCM parallelo 30b mentre un terminale di ingresso per i segnali di orologio CK,e? collegato al conduttore 24 di trasferimento dei segnali di orologio di caricamento dei registri. Otto uscite QO - 07 del registro 35, sono collegate ai corrispondenti otto ingressi di indirizzo

    AO - A7 dell 'unit? di memoria ROM 36. Un terminale di ingresso per i segnali di indirizzo, A8, dell'unit? di memoria ROM 36, e* collegato al conduttore 4 del canale omnibus 20 di convogliamento d?i segna li di orientamento? ^'uscita dell'unit? di memoria ROM 36 e' collegata agli ingressi parallelo dei registri di spostamento dei dati, di ordine pari e di ordine dispari 38 e 39, rispettivamente, in modo tale che il registro di ordine pari 38 possa ricevere soltanto i bits di uscita di significato pari mentre il registro di ordine dispari 39 possa ricevere soltanto i bits di uscita presentanti un significato di numero dispari. Il conduttore 21 di convogliamento dei segnali di caricamento e* collegato ai terminali di ingresso di caricamento LD dei registri di spostamento 38 e 39. Ogni re gistro di spostamento 38 e 39 include pure una uscita seriale SO collegata ad un corrispondente ingresso seriale SI (serial input) mentre presenta pure un ingresso di mantenimento H (hold) collegato al conduttore 37a di convogliamento dei segnali di arresto.

    L'unit? di memoria ROM 36 viene utilizzata per espandere ogni campione del segnale PCM nella propria rappresentazione lineare e per fornire una approssimazione della potenza di ogni campione* , Conseguentemente , 1 ?unit? di memoria ROM 36 con_ tiene le rappresentazioni lineari e le corrispondenti rappresentazioni lineari quadratiche approssimate di duecentocinquantasei parole PCM a

    otto bits, utilizzate per la trasmissione nell 'impianto di commutazione digitale* I dati PCM , provenienti dai registri 31-34, vengono selettiva_ mente applicati , attraverso il registro 35 , agli ingressi di indirizzo AO-A7 dell'unit? di memoria ROM 36* Durante l ' applicazione di una rispettiva parola PCM , il segnale applicato al terminale di ingresso di indirizzo A8 opera in modo tale per cui l 'unit? di memoria ROM 36 pu?' venire indirizzata nella propria porzione di memoria approssimativamente quadratica lineare e , successivamente, nella propria porzione di memoria lineare. I bits di ordine pari e di ordine dispari della parola quadratica approssimata e della parola lineare si evidenziano alla uscita dell 'unit? di memoria ROM 36 e gli stessi vengono individualmente caricati negli ingressi parallelo dei registri di spostamento 38 e 39 , rispettivamente , sotto il controllo del segnale di caricamento presente sul conduttore 23 per i segna li di caricamento dei registri .

    Un filtro , costituito da una unit? di memoria ROM 40 , include gli ingressi di indirizzo ?0-?9 e le uscite per i dati D0-D15 , collegate ad un accumu__ latore presentante un sommatore 41 a 16 bits ed un registro 42 a 16 bits. Il registro 42 a 16 bits , include un terminale di ingresso di cancellazione , o di azzeramento , collegato al conduttore 22 di convogliamento dei segnali di cancellazione del registro accumulatore. Gli ingressi di indirizzo A0 e Al dell*unit? di memoria ROM 40 , sono collegati alle uscite seriali SO dei registri di spostamento di ordine pari 38 e di ordine dispari 39 , attraverso i conduttori 38 a e 39a? rispettivamente. I registri 44 e 45 di spostamento , di ordine pari e di ordine dispari , del tipo a otto bits, includono ingressi parallelo per la ricezione dei bits di ordine pari 0 - 12 ed anche del bit 15 e dei bits di ordine dispa ri 1 - 11 oltre al bit 15, rispettivamente , dalla uscita del sommatore 41. Le uscite seriali SO del registro di spostamento di ordine pari 44 e del registro di spostamento 45 ? di ordine dispari , sono collegate ai conduttori di ordine pari e di ordine dispari

    44a e 45a? rispettivamente, ed agli ingressi seriali SI dei registri di spostamento dei dati di ordine pari e di ordine dispari 46 e 47 a 312 bits . Ognuno dei registri di spostamento 44 e 45 include un ingresso per i segnali di caricamento LD collegati al condut_ tore 21 per i segnali di caricamento , mentre ognuno dei registri include un ingresso per i dati seriali SI collegati in comune ad una uscita Al proveniente dall 'ultimo stadio del registro di spostamento 45 di ordine dispari. L'uscita Al rappresenta pure l 'origine del conduttore 43 di convogliamento dei segnali rappresentativi del "segno" . Le uscite seriali SO dei registri di spostamento 46 e 47 sono collegate agli ingressi degli indirizzi A2 e A3 dell'unit? di memoria ROM 40 ed agli ingressi seriali SI dei registri di spostamento dei dati 48 e 49 di ordine pari e di ordine dispari , di tipo seriale, a 320 bits. Il registro di spostamento 48 include una uscita seriale SO collegata all 'ingresso di indiriz_ zo A4 dell 'unit? di memoria ROM 40 mentre il registro di spostamento 49 include una uscita seriale SO collegata all'ingresso di indirizzo A5 dell'unit? di memoria ROM 40. I rimanenti ingressi di indirizzo

    A 6 - A9 dell 'unit? di memoria ROM 40 sono collegati ai conduttori 4? 5? 6 e 9 del canale omnibus 20 di convogliamento dei segnali di orientamento .

    L'unit? di memoria ROM 40 , costituente il fil__ tro precedentemente definito , contiene i dati nelle locazioni di memoria che sono accessibili per mezzo di indirizzi binari. Il filtro ROM 40 , in combina^ zione con l ' associato complesso circuitale , opera in modo tale per cui il sistema a filtro digitale pu?' assumere , in modo indirizzabile,le caratteri^ stiche di sei filtri a banda stretta e le caratte_ ristiche di un filtro non attenuante per mezzo del quale l'uscita approssimativamente quadratica lineare , derivata dall 'unit? di memoria ROM 36, pu?' venire trasferita attraverso il filtro digitale . Ogni banda passante del filtro a banda stretta cor_ risponde ad una delle sei frequenze di segnalazione MF. L' impiego della caratteristica di un fil__ tro non attenuante risulta conveniente poich?' con__ sente l 'ottenimento di una via con l' ausilio della quale l'uscita approssimativamente quadratica lineare , derivata dall'unit? di memoria ROM 36 pu?' venire convogliata attraverso il sistema a filtro digitale. Questa uscita potrebbe venire direttamente convogliata al circuito traslatore di chiamata sche_ rnatizzato nella figura 4 ma, tuttavia, deve essere rilevato che questa soluzione risulta economicamente pi? impegnativa poich?* comporta l'impiego di almeno un ulteriore circuito buffer e l'impiego,di appropriati conduttori di convogliamel o dei segna_ li di tempificazione.

    Nel funzionamento, il valore quadratico li__ neare approssimato e, successivamente, il valore lineare di un campione PCM, vengono sequenzialmente registrati nei registri di ordine dispari e di ordine pari 38 e 39. I registri 38 e 39 spostano, serialmente, i bits registrati, attraverso i conduttori 38a e 39a, negli ingressi di indirizzo AO ed Al del filtro ROM 40. I dati vengono pure fatti ricircolare attraverso i registri 38 e 39, per mezzo dei rispettivi ingressi seriali SI. Con__ seguentemente, ogni volta che si verifica la pre_ senza di un indirizzo sul canale omnibus di orienta__ mento 20, i bits dei dati derivati dall'unit? di memoria ROM 36 vengono alimentati, serialmente, a coppie, al filtro ROM 40, progredendo dai bits meno significativi ai bits pi? significativi. Quando il bit meno significativo dell'indirizzo presente sul canale omnibus di orientamento, si verifica ad una frequenza pari ad un decimo della frequenza dei segnali di tempiiicazione, o di orologio, del sistema, presenti sul conduttore 3, la funzione di riciclo del registro di spostamento 38 e del registro di spostamento 39 ? viene arrestata per due di ogni dieci segnali di orologio, per mezzo di un segnale di arresto convogliato tramite il c?n_ duttore 37a di convogliamento dei segnali di ar_ resto* Ogni valore lineare viene alimentato , dai regi stri 38 e 39 ? alla memoria ROM 40 , per sette volte, in conformit? a quanto precedentemente descritto ogni volta in presenza di un differente indirizzo fra i sette indirizzi di funzione del filtro dal canale omnibus 20 di convogliamento dei segnali di orientamento. Ogni volta che un valore quadra tico approssimato viene caricato nei registri 38 e 39 , lo stesso viene alimentato una volta in presenza dell ' indirizzo di funzione del filtro non attenuante*

    Il filtro ROM 40 genera segnali di lettura in corrispondenza delle uscite D0-D15 ad ogni presenza del segnale di orologio , o di tempii ic azione . I segnali di lettura vengono accumulati per un periodo di otto cicli del segnale di orologio, per mezzo dell' azione esercitata dal sommatore

    41 e del registro 42. Poich?' lo spazio nell ' accu_ mulatore risulta limitato , 1' interconnessione fra l 'uscita del registro 42 e l' ingresso del sommato re 41, e' disposta in modo tale da spostare i dati registrati di due posti nella direzione di minor significato ad ogni addizione, scartando in tal modo i due bits meno significativi? L*indirizzo sul canale omnibus 20 di convogliamento dei segnali di orientamento, include un segnale sul nono conduttore il quale viene abilitato nell*istante in cui l'otta__ vo, o ultimo campione si rende disponibile in cor_ rispondenza degli ingressi AO - A5 del filtro ROM 40? Questo provoca una lettura di "complemento a due" in corrispondenza delle uscite DO - D15 del filtro ROM 40 la quale effettua una operazione di sottrazione nell<1 >accumulatore. Al termine di ogni accu_ mulazione, i registri di spostamento 44 e 45 vengono caricati con il risultato accumulato che si pre senta sotto-forma di un segnale binario di compie^ mento a due, I dati cablati nel filtro ROM 40 ed il complesso circuitale configurato in conformit? a quanto precedentemente descritto, consentono di produrre una uscita costituente una rappresentazione a 1/4 dell'ampiezza filtrata, vale a dire del valore della potenza, a seconda dei casi. Poich?' i dati si presentano sotto forma binaria di complemento a 2, gli stessi vengono moltiplicati per quattro per generare il valore richiesto della funzione del filtro mediante caricamento del bit di segno 15 del valore accumulato , nel primo stadio di ognuno dei registri di spostamento 44 e 45? H hit di segno 15 viene pure caricato in corrispondenza dell ?ultimo stadio del registro di spostamento 15 mentre i bits 13 e 14 provenienti dal sommatore 41 vengono ignorati. Il registro accumulatore 42 viene quindi impostato ad una condizione di presenza di tutti elementi a carattere binario zero , per mezzo di un segnale presente sul conduttore 22 di trasferimento dei segna_ li di azzeramento del registro accumulatore, Commen__ surati con l'uscita del campione dai registri di spostamento 38 e 39 , i bits dei dati provenienti dai registri 44 e 45 vengono accettati in corrispon_ denza degli ingressi seriali SI dei registri di spostamento 46 e 47? rispettivamente. Nel frattempo , il bit 15 rappresentativo del segno , viene continuamente caricato in corrispondenza degli ingressi seriali SI dei registri 44 e 45 ? attraverso il conduttore 43 di spostamento dei bits rappresentativi del segno.

    I registri di spostamento a 312 bits, indicati in 46 e 47, vengono fatti funzionare , in modo con_ tinuo , alla frequenza del segnale di orologio , o di tempiiicazione del sistema,in modo tale da registrare i bits dei dati sui conduttori 44a e 45a. In dieci periodi di orologio,! primi 8 bits registrati sono rappresentati da dati mentre gli ultimi due bits registrati vengono ignorati. Deve essere pure rileva^ to che il canale omnibus di convogliamento dei segna__ li di orientamento, trasporta dieci indirizzi per ogni campione. Pertanto,la lunghezza combinata

    dei registri di spostamento 44, 46 e 45* 47? e* tale per cui il risultato del precedente campione filtra_ toproveniente da un dato canale, viene sincronizzato con il campione attuale appartenente al dato canale. In modo analogo, l'uscita dei registri 4? , 49? a 320 bits fornisce in sincronismo,il precedente campione, in precedenza filtrato, del dato canale. L?indirizzamento del filtro ROM 40, in combinazione con i conte_ nuti dei dati del filtro ROM 40, provvede all'azione richiesta di filtraggio per sei frequenze e per la potenza. Poich?* gli otto indirizzi presenti sul canale omnibus di convogliamento dei segnali di orienta^ mento non vengono effettivamente impiegati in questa forma pratica realizzativa dell1invenzione, i dati cablati nel filtro ROM 40, corrispondenti a questa funzione del filtro vengono disposti in modo tale da risultare tutti pari a zero.

    Con riferimento specifico alla figura 4 ? pu?' essere rilevato che i segnali binari presenti sul conduttore di convogli amento del segnale rappresentativo della condizione '?pari" 44a e' sul conduttore 43 di convogliamento del segnale rappresenta^ tivo del segno , vengono ricevuti , bit per bit , dal circuito di traslazione della chiamata, attraverso una porta logica ad OR-ESCLUSIVO 52. In modo analogo , i segnali binari presenti sul conduttore 45a di convogliamento dei bits dispari ed anche i segnali presenti sul conduttore 43 di convogliamento dei bits di segno , vengono ricevuti , bit per bit , attraverso un? altra porta ad OR-ESCLUSIVO 53. Le uscite delle porte ad OR-ESCLUSIVO 52 e 53 sono collegate agli ingressi Al ed A 2 di un sommatore a due bits 51. Il conduttore di convogliamento dei segnali di ripristino 13a e * collegato , per mezzo di un invertitore 57? agli ingressi delle porte logiche AND 54 e 55 ed al terminale di ingresso di can_ cellazione CL (clear) di un flip-flop 56. Una uscita del flip-flop 56 e* collegata ad un terminale .di ingresso di riporto C (carry) del sommatore 51.

    Le uscite delle porte logiche AND 54 e 55 vengono alimentate agli ingressi B1 e B2 del sommatore 51 ?

    Il sommatore 51 include le uscite SI e S2 collegate agli ingressi seriali SI di due registri di sposta mento di ordine pari e di ordine dispari 60 e 61 , a 320 bits . Le uscite seriali SO dei registri di sposta__ mento 60 e 61 sono collegate agli ingressi seriali SI di due registri di spostamento 64 e 65, rispettiva^ mente, a quattro bits ed agli ingressi delle porte lo_ giche AND 54 e 55? Le uscite parallelo dei registri di spostamento 64 e 65 sono coliegate agli ingressi di un registro buffer 66 a 8 bits le cui uscite sono collegate ad un canale omnibus di convogli amento dei dati 81. Il registro di spostamento 66 include pure un terminale di ingresso CK per i segnali di orologio , collegato al conduttore 25 in uscita dal registro 16 mentre presenta pure un terminale di ingresso EN per i segnali di abilitazione , collegato al conduttore 13a di convogliamento dei segnali di ripristino.

    Un elaboratore 70 , una unit? di memoria di sole operazioni di lettura ROM 71 ed una memoria per , i dati , del tipo ad accesso casuale RAM 72 sono interconnessi attraverso il canale omnibus 81 di riferimento dei dati ed un canale omnibus di trasferimento degli indirizzi 80? L 'elaboratore 70 presenta un proprio terminale di ingresso collegato al conduttore 13a di convogliamento dei segnali di ripristino ed una uscita di registrazione nella memoria RAM, collegata ad un ingresso di una porta logica OR 77? L'uscita della porta logica OR 77 e' collegata ad un ingresso di abilitazione di scrittura della memoria RAM 72? Un gruppo di registri indirizzatili di uscita 85 e* collegato fra il canale omnibus di convogliamento dei dati 81 ed il canale omnibus 83 di convogliamento dei dati di uscita. Un decodificatore 73 inclu__ de opportuni ingressi collegati ai cinque conduttori pi? significativi presenti nel canale omnibus 80 di convogliamento degli indirizzi, una uscita collegata, attraverso un conduttore 74 di convogliamento dei segnali di selezione per la memoria ROM, all'unit? di memoria ROM 71, una uscita collegata, attraverso un conduttore 75 di selezione dell'unit? di memoria RAM, all'unit? di memoria RAM 72 ed una uscita colle_ gata all'ingresso per i segnali di abilitazione alla scrittura WE (write enable) dei registri 85. Gli in_ gressi di indirizzo di scrittura W1 e W2 dei registri 85 sono collegati a due conduttori del canale omnibus di convogliamento degli indirizzi 80. I regi__ stri 85 includono pure gli ingressi di indirizzo di lettura RI, R2 ed un ingresso RE per i segnali di abilitazione di lettura, tutti collegati al canale omnibus 82 di convogliamento dei segnali di selezione* Un registro degli indirizzi 67, ad accesso diretto in memoria, e* collegato tra il canale omnibus di convogliamento dei segnali di orientamento 20 ed il canale omnibus degli indirizzi 80? Il registro 67 include un terminale di ingresso per i segnali di orologio CK collegato al conduttore 25 ed un terminale di ingresso per i segnali di abilita_ zione BN collegato ad una uscita di riconoscimento del ripristino 70a dell'elaboratore 70?

    Nel funzionamento , l'uscita derivata dal filtro digitale 30a, schematizzato nella figura 1, viene alimentata al circuito traslatore di chiamata 50, attraverso il conduttore 44a di convogliamento dei bits pari ed attraverso il conduttore 45a di trasferimento dei bits dispari , due bits di dati alla volta mentre il bit rappresentativo del segno risulta continuamente presente sul conduttore 43 di alimentazione dei bits di segno 43, per la durata di dieci cicli di orologio* I bits dei dati, di ordine pari, e di ordine dispari vengono trattati, secondo la logica ad OR-ESCLUSIVO, con il bit rappresentativo del segno, dalle porte logiche 52 e 53, rispettivamente e vengono quindi alimentati agli in_ gre ssi Al ed A2 del sommatore 51. Il sommatore 51 , le porte logiche AND 54 e 55? il flip-flop 56 ed i registri 60 e 61 , in combinazione , svolgono una integrazione separata e distinta del valore assoluto di ogni uscita della funzione del filtro per ognuno dei canali TDM ricevuti , durante un periodo di tempo di 8 millisecondi. I segnali in uscita dal sommatore

    51 vengono ritardati con riferimento alla presenza degli stessi , in corrispondenza degli ingressi B1 e B2 , per mezzo dei registri di spostamento 60 e 61 , di orpari

    dine/e di ordine dispari , a 320 bits. Un segnale di riporto , presente in corrispondenza dell 'uscita di eccedenza , o di "overf low" 53 del sommatore 51 , viene ritardato , di un periodo del segnale di orologio , da parte del flip-flop 56 e viene quindi alimentato al terminale di ingresso di riporto C (carry) del sommatore 51. Con questo sistema, le corrispondenti uscite delle funzioni del filtro per i corrispondenti campioni dei canali , vengono sincronizzate ed accumulate in un periodo di tempo di 8 millisecondi , secondo quanto determinato dal segnale di ripristino presente sul conduttore 13a. Il segnale di ripristino viene abilitato _per un periodo della frequenza di quadro pari, all 1 incirca, a 125 microsecondi. L' asserzione del segnale di ripristino inibisce le porte logiche -AND 54 e 55 ed azzera il flip-flop 56, in modo tale da iniziare un nuovo periodo di accumulazione. Inoltre, durante la presenza del segnale di ripristino, i dati risultanti dalle passate integrazioni, vengono spostati al di fuori dei registri di spostamento 60 e 61, attraverso i registri di spostamento 64 e 65 e vengono quindi registrati,in forma parallelo, nel registro 66. Il processore 70 viene disattivato dal "segnale di ripristino, per la durata del periodo di 125 microsecondi,in modo tale che sotto il controllo del segnale di orologio presente sul conduttore 25, i dati ricevuti dal registro 66 possano venire assemblati in bytes in parallelo ed alimentati al canale omnibus 81 di convogliamel o dei dati.

    Nello stesso tempo,il registro 67 trasferisce i segna li presenti sul canale omnibus di convogliamento dei segnali di guida, o di orientamento, sul canale omnibus 80 degli indirizzi. Pertanto,in risposta al segnale presente sulla linea di accesso diretto alla memoria RAM, indicata in 26, la memoria ad accesso casuale RAM 72 pu?* registrare tutti i dati accumulati nel periodo di integrazione appena completato,in corrispondenza delle locazioni di indirizzo determinate dai segnali presenti sul canale omnibus di convoglia^ mento dei segnali di orientamento, ed in una gamma di indirizzi determinata dalle connessioni permanenti di ingresso dei segnali 67a sul registro di transi_ to 67? Al termine del periodo di mantenimento del segnale di ripristino, della durata di 125 microsecondi, tutte le informazioni riguardanti la chiamata, sono state caricate nell?unit? di memoria RAM 72. L'elaboratore 70 riprende il funzionamento con il complesso circuitale associato, in modo tale da operare una traslazione della chiamata in codici compatibili con l'impianto di commutazione digitale in accordo con quanto rappresentato, a titolo di esempio nella Ta bella A?

    Per facilitare lo svolgimento di questa fun_ zione, l?elaboratore 70 viene governato,nella propria operazione, per lo svolgimento delle funzioni descrit_ te nel diagramma di flusso riportato nella figura 6, per mezzo di un'appropriata sequenza di codici di istruzione alloggiati, sotto forma di una logica acces sibile da un indirizzo, nell'unit? di memoria ROM 71. Non e? stato ritenuto necessario riportare una descrizione dettagliata del principio di funzionamento dell'elaboratore poich?1 questo rientra nell'ambito di una persona esperta di applicazioni degli elaboratori elettronici,per la specificazione di un?appropriata sequenza di codici di istruzione adatti per la concretizzazione pratica delle funzioni illustrate nel diagramma di flusso schematizzato nella figura 6, e secondo quanto riportato nella Tabella A, Deve essere sottolineato il fatto che qualsiasi dato elaboratore e? limitato dalla propria gamma di funzioni e dalla velocit? con la quale lo stesso e* in grado di operare. Ovviamente, qualsiasi elaboratore selezionato,in combinazione con una specifica serie di codici di istruzione, deve essere sufficientemente veloce da elaborare i risultati di ogni funzione del filtro entro il periodo compreso fra i periodi di mantenimento del segnale di ripristino. Nella ver_ sione esemplificativa precedentemente riportata, e' stato riscontrato soddisfacente l'impiego di un noto microprocessore del tipo 8085, fatto funzionare con un tempo di ciclo di 1,3 microsecondi, ed attiva_ to con istruzioni logiche per la concretizzazione pra. tica delle funzioni riportate nel diagramma di flusso della figura 6.

    Nella traslazione della chiamata, il tempo reale disponibile per l?elaborazione pu?' venire miglio rato sottoponendo soltanto la chiamata MF inizializzata, ad un rigoroso test di validit? sottoponendo , nel contempo , la chiamata MF uscente , ad una verifica di continuit? che richiede un tempo reale inferiore per l' elaborazione , rispetto a quanto si verifica per la prova di validit?. Questo metodo risulta particolarmente utile in un ricevitore di chiamata adatto a ricevere la chiamata su doppino poich? ? la manipolazione manuale della chiamata si estende spesso per un tempo maggiore di quello essenziale . Conseguentemente , le uscite di una pluralit? di filtri digitali adattate ad un formato di chiamata, o segnalazione su doppino , possono venire traslate per mezzo di un singolo processore .

    ^el diagramma di flusso riportato nella figura 6, nella quale sono state rappresentate due vie alternative per l?elaborazione dei risultati istanta_ nei di qualsiasi periodo di 8 millisecondi , sono stati rappresentati due modi di funzionamento . In corrispondenza della parte sinistra del diagramma di flusso , sono state evidenziate le funzioni richieste per determinare la validit? della segnalazione MF iniziale di una cifra. Sul lato destro del diagramma di flusso , sono state rappresentate le funzioni richieste per la determinazione di una segnalazione continua MF di una cifra.

    All ' inizio di un periodo di 8 millisecondi , inizia l 'operazione del circuito di traslazione 50 della segnalazione , o chiamata. Vengono dapprima identificate le tre ampiezze maggiori delle fun_ zioni del filtro , memorizzate nell'unit? di memoria RAM 72. Se due dei tre segnali identificati risulta^ no superiori ad un' ampiezza prefissata e si e* verificata una chiamata nei precedenti due periodi di 8 millisecondi , la cifra chiamata viene decodificata. Se questa cifra corrisponde alla rispettiva cifra del canale, decodificata nel precedente periodo di 8 millisecondi, la stessa viene caricata in un appropriato registro fra i vari registri di uscita 8 5. Tuttavia, se la cifra rappresenta una terza ricorrenza di una cifra differente , la cifra decodificata viene designata come errore.

    All ' inizio di un periodo di 8 millisecondi , se non si riscontrano due ampiezze , nell 'unit? di memoria RAM 72 al di sopra di una soglia prefissata, come si verifica nel precedente periodo di 8 milli_ secondi , una indicazione di pausa viene caricata nell'appropriato registro fra i vari registri di uscita 8 5?

    Nel caso in cui esistano due ampiezze al di

    sopra della soglia ma con presenza di una pause precedente , le ampiezze vengono sottoposte alla prova di validit? la quale include una serie di veri__ fiche per accertare se vengono soddisfatti i requisiti per la chiamata MF . Le ampiezze vengono confrontate per la verifica di uno sbilanciamento , tipicamente denominato "twist" , superiore a circa

    7 decibel. Se e' presente uno sbilanciamento superiore a 7 db, il segnale viene classificato come

    "non valido" . Nel caso di uno sbilanciamento accettabile , la pi? piccole delle tre ampiezze viene confrontata con l? ampiezza intermedia, per uno sbilanciamento superiore a circa 12 db. Se e* presente uno sbilanciamento inferiore a 12 db, la chiamata viene consi_ derata come invalida. Se questo sbilanciamento risul__ ta accettabilmente elevato , l ' ampiezza maggiore

    viene conf rontata con un valore approssimato di po__ tenza dal periodo del campione , allo scopo di deter_ minare se la componente massima di chiamata MF ri_ sulta almeno di 20 db superiore a quella di altri segnali considerati come rimore , che si verificano nel periodo di campionamento . Se dalle funzioni precedentemente indicate , si riscontrano due ampiezze che rappresentano una segnalazione valida , la cifra rappresentata dalle stesse viene decodifi_ cata. Se il precedente periodo di 8 millisecondi e 1 stato indicato come una pausa, la cifra deco_ dificata viene caricata nell' appropriato regi_ stro di uscita 8 5?

    In una forma pratica realizzativa dell 'invenzione , la memoria ROM 40 del filtro , presente nel filtro digitale 30a, include una logica indirizzarle , secondo quanto riportato nelle Tabelle suc_ cessive. La logica indirizzabile provvede a sei funzioni del filtro a banda stretta ed alla funzione di un filtro non attenuante. Le sei funzioni del filtro a banda stretta presentano, individualmente , una banda passante corrispondente ad uno di sei tono segnali presentanti le seguenti frequenze:

    700 Hz , 900 Hz , 1100 Hz , 1300 Hz , 1500 Hz e 1700 Hz , rispettivamente. Deve essere rilevato che queste rappresentano le frequenze dei tono segna__ li standard nel formato di chiamata MF del Nord America. Le voci riportate nelle Tabelle successi_ ve si riferiscono ad una memoria ROM 40 formata da quattro dispositivi ROM (0 - 3) ognuno dei quali fornisce quattro dei sedici posti di uscita dell 'uni t? di memoria ROM 40 con i rispettivi "posti" di indirizzo collegati in comune. Ognuna delle Tabelle riporta valori secondo la notazione esadecimale mentre i bits meno significativi degli indirizzi si estendono attraverso la parte superiore della tavola, i bits pi? significativi degli indirizzi estendendosi lungo il lato sinistro della tavola , la logica indirizzabile essendo rappresentata dal corpo della tavola corrispondente.

    ^

    l ! I

    !

    RIVENDICAZIONI

    1, Ricevitore di chiamata per la ricezione di tono segnali modulati impulsivamente in codice (PCM ? pulse code modulated), caratterizzato dal fatto che comprende:

    un circuito ricevitore (30) per la ricezione di segnali PCM da un canale selezionato; un circuito (lo) per la generazione di serie di segnali di orientamento, o di guida, ognuno di detti segnali di orientamento, o di guida, della serie, corrispondendo ad una funzione predeterminata di un fil_ tro nel ricevitore di chiamata;

    un circuito filtro digitale (30a) includente un dispositivo convertitore (36 - figura 3), per convertire ognuno dei segnali PCM ricevuti in un corri__ spondente segnale binario lineare presentante una pluralit? di bits , detto circuito filtro digitale essendo sensibile ai segnali di orientamento ed ai segnali binari lineari ,per lo svolgimento di una pluralit? di funzioni del filtro a banda passante , con i segnali binari lineari come diretti ai segnali di orientamento , e di guida e per la generazione di segnali , dal filtro , corrispondenti alle ampiezze dei segnali binari lineari presentanti frequenze corrispondenti a quelle frequenze definite dalle rispetti_ ve funzioni del filtro a banda passante ;

    un circuito traslatore (50) sensibile ai segna__ li di orientamento ed ai segnali del filtro , per la rivelazione della presenza di una chiamata con toni PCM e per la traslazione di detta chiamata in segna__ li rappresentativi di dati secondo un formato codificato prefissato di segnali?

    2* Ricevitore di chiamata secondo la rivendica^ zione 1 , in cui il circuito traslatore e * caratterizzato dal fatto che comprende:

    un circuito (51-65 - figura 4) per integrare i segnali del filtro attraverso un periodo di tempo prefissato, allo scopo di derivare un segnale binario integrato corrispondente ad un valore di ampiezza per una serie di ognuna delle funzioni del filtro;

    un dispositivo di memoria temporanea (72) per memorizzare temporaneamente i segnali binari integrati;

    un dispositivo di memoria (71) presentante istruzioni logiche memorizzate in corrispondenza di locazioni accessibili per mezzo di un indirizzo;

    un processore, o elaboratore (70), collega_ to in modo tale da leggere detti segnali binari integrati, memorizzati temporaneamente,e dette istru zioni logiche memorizzate, detto elaboratore essendo operabile in accordo con dette istruzioni logiche memorizzate, per identificare i due segnali di ampiezza maggiore fra detti segnali binari integrati, memorizzati temporaneamente, e per confrontare i segna li identificati, l'uno rispetto all*altro, allo scopo di determinare l?entit? dello scostamento, vale a dire dello sbilanciamento fra gli stessi*

    3 Ricevitore di chiamata, secondo la rivendicazione 2, caratterizzato dal fatto che il dispositivo convertitore opera pure in modo tale da converti__ re i segnali PCM ricevuti in un segnale di potenza corrispondente ad un valore approssimativamente al quadrato del corrispondente segnale binario lineare ed in cui l'elaboratore e' operabile in accordo con dette istruzioni logiche memorizzate, per confronta re il segnale di potenza con uno dei segnali identi_ ficati , allo scopo di determinare un rapporto segna__ le/rumore presentante un valore accettabile per una chiamata multifrequenza (MF) valida.

    4. Ricevitore di chiamata secondo la rivendicazione 1, caratterizzato dal fatto che:

    il dispositivo convertitore opera pure in modo tale da convertire i segnali PCM ricevuti in segna_ li binari di potenza, ognuno corrispondente ad un valore quadratico approssimato di un corrispondente segnale binario lineare ed in cui il circuito traslatore e* caratterizzato dal fatto che comprende:

    un circuito (51-65) per integrare individualmente i segnali del filtro corrispondenti ad ogni funzione del filtro ed ai segnali di potenza attraverso un periodo di tempo prefissato , allo scopo di derivarne un segnale binario integrato corrispondente ad una serie di ognuna di dette funzioni del filtro di segnali binari di potenza;

    un dispositivo di memorizzazione temporanea (72 ) per memorizzare temporaneamente i segnali binari integrati;

    un dispositivo di memoria (71) presentante istruzioni logiche memorizzate in corrispondenza di lo cazioni accessibili per mezzo di un indirizzo;

    un elaboratore (70) collegato in modo tale da leggere detti segnali memorizzati temporaneamente e dette istruzioni logiche memorizzate , detto elaboratore essendo operabile in accordo con dette istruzioni logiche memorizzate, per identificare i tre segnali di livello pi? elevato fra detti segna_ li integrati che sono stati memorizzati , per confrontare i due segnali di livello maggiore, fra det_ ti segnali identificati , per una entit? di sbilanciamento accettabilmente piccola per una segnalapzione, o chiamata valida, per confrontare il secondo segnale identificato, di livello pi? elevato , con il segnale identif icato, di livello pi? basso , per una quantit? di differenza accettabilmente elevata per una segnalazione, o chiamata valida e per con_ frontare uno dei segnali identificati , di livello maggiore , con i segnali binari di potenza per un rapporto segnale/rumore accettabilmente elevato per tuia chiamata valida? ? 5. Ricevitore di chiamata secondo la rivendicazione 1, in cui detto circuito filtrante , di tipo digitale, e1 caratterizzato dal fatto che compren_ de:

    un dispositivo di memoria (40) presentante , bytes di bits di dati memorizzati in corrispondenza di locazioni accessibili per mezzo di un indirizzo, nel dispositivo stesso, terminali per gli indirizzi (A) e terminali per i dati (D), una pluralit? di terminali, o "posti" di accesso per gli indirizzi essendo collegati in modo tale da ricevere una porzione di ognuno dei segnali di orientamento, detto dispositivo di memoria essendo disposto in modo

    tale da alimentare bytes selezionati fra detti bytes in corrispondenza dei terminali di uscita dei dati in risposta agli stati dei segnali dei terminali di ricezione degli indirizzi;

    un circuito accumulatore (41, 42) collegato ai terminali di uscita dei dati di detto dispositivo di memoria (40), per accumulare i bytes dei dati entro un intervallo di tempo prestabilito, allo scopo di generare uno di detti segnali di ampiezza;

    un complesso circuitale di ingresso (38, 39, 46, 47, 48, 49) collegato in modo tale da ricevere i bits dei segnali binari lineari dal dispositivo convertitore ed in modo tale da ricevere detti segna_ li di ampiezza, detti mezzi di ingresso venendo utiliz_ zati per alimentare,in modo sincrono, ai terminali degli indirizzi, il segnale istantaneo, a carattere binario lineare, con il corrispondente segnale di ampiezza precedente e con il corrispondente segna__ le di ampiezza immediatamente precedente, ognuno di detti segnali venendo alimentato,in questo modo, secondo un formato serie/parallelo dei bits.

    6e Ricevitore di chiamata secondo la rivendica_ zione l,in cui il circuito di filtraggio, di tipo digitale, e* caratterizzato dal fatto che comprende:

    un dispositivo di memoria (40) presentante bytes di bits dei dati memorizzati in corrispon_ denza di locazioni accessibili da un indirizzo, nello stesso, terminali per i dati (D) ed tuia pluralit? di terminali per gli indirizzi rappresentati da primi terminali (AO, Al), da secondi terminali (A2, A3), da terzi terminali (A4, A5) e da terminali di ricezione dei segnali di orientamento (A6 - A9), i terminali degli indirizzi di orientamento essendo collegati in modo tale da ricevere i segnali di orien tamento, o di guida, detti bits dei dati essendo di_ sposti in modo tale da facilitare le funzioni del filtro, secondo quanto selezionato dai segnali di orientamento, detti mezzi di memoria essendo disposti in modo tale da alimentare determinati bytes seie zionati fra detti bytes di bits dei dati in corrispondenza dei terminali per i dati , in risposta agli stati dei segnali dei terminali di ricezione dei segnali di indirizzo ;

    primi circuiti di ingresso (38 , 39 ) , collega^ ti fra il dispositivo convertitore ed i primi terminali per gli indirizzi per alimentare, sequenzialmente, i bits di ogni segnale binario lineare, in raggruppamenti parallelo di almeno due, ai primi terminali degli indirizzi ad ogni presenza di uno dei segnali di orientamento ;

    un circuito accumulatore (41 , 42) collegato ai terminali di alimentazione dei dati di detto dispositivo di memoria (40) per lf accumulazione dei bytes per la durata di ognuno dei vari segna_ li individuali di orientamento , per generare un corrispondente segnale fra detti segnali di ampiezza;

    circuiti di uscita (44, 45) , collegati fra il circuito accumulatore ed il circuito traslatore (50-figura l) per trasferire sequenzialmente , all?usci_ ta, i bits di ogni segnale di ampiezza in detti raggruppamenti parallelo;

    secondi circuiti di ingresso (46 , 47) collegati fra i circuiti di uscita ed i secondi terminali di indirizzo, per ritardare 1*arrivo di detti raggruppamenti parallelo di ogni segnale di ampiezza/corrispondenza dei secondi terminali di indirizzo, di un periodo di tempo prestabilito,per sincronizzare ogni segnale di ampiezza con un successivo e corrispondente segnale binario lineare e la presenza della corrispondente funzione del filtro;

    terzi circuiti di ingresso (48 , 49) collegati ai terzi terminali di indirizzo (A4, A5) per ritardare l'arrivo di detti raggruppamenti paralle_ lo di ogni segnale di ampiezza in corrispondenza dei terzi terminali di indirizzo, di una quantit? prefissata di tempo, per sincronizzare ogni segna_ le di ampiezza con un segnale binario lineare successivo rispetto al corrispondente segnale successivo e la presenza della corrispondente funzione del filtro;

    in modo tale che detti segnali di ampiezza pos__ sano venire generati in modo sequenziale,

    , Ricevitore di chiamata secondo la rivendicazione 1, caratterizzato dal fatto che;

    il circuito traslatore include un processore (70) ed un dispositivo (71) operante in modo tale da consentire all'elaboratore di determinare la ' validit? della chiamata iniziale PCM MF , per mezzo dello svolgimento di una serie di funzioni di processo che richiedono un primo periodo di tempo finito per lo svolgimento e per provocare il fun_ zionamento dell'elaboratore allo scopo di deter_ minare la continuit? della chiamata continua PCM MF per mezzo di un' altra serie di funzioni di processo che richiedono, per lo svolgimento , un periodo di tempo inferiore al primo periodo di tempo.

    8 . Ricevitore di chiamata multifrequenza (MF) per la ricezione di una chiamata PCM MF traslata, in un formato codificato dei segnali compatibile con un combinatore , o "controller" in un impianto di commutazione multiplex a divisione di tempo (TDM-figura 1) , detto ricevitore di chiamata essendo caratterizzato dal fatto che comprende:

    un circuito di controllo della sequenza e della tempific azione (LO-^igura l) collegato in modo tale da poter venire sincronizzato con l'impianto di commutazione TDM, per generare una serie di segna_ li di orientamento su di una base ripetitiva;

    un circuito filtro a condivisione temporale (30a) sensibile ai segnali di orientamento, per lo svolgimento di una pluralit? di funzioni prefissate del filtro a banda passante, con una serie di segna_ li PCM ricevuti dall 'impianto di commutazione TDM e per generare , dagli stessi , una corrispondente serie di segnali di ampiezza correlati ad ognuna di dette funzioni del filtro ?

    un circuito traslatore di chiamata (50) , sensibile ai segnali di orientamento ed a detti segnali di ampiezza, per determinare la presenza di una chiamata valida e per operare la traslazione di detta chiamata valida in segnali rappresentativi di dati in un formato codificato prestabilito dei segnali.

    9. Metodo per la traslazione di una chiamata PCM MF in un formato codificato di segnali , compatibile con un combinatore, o "controller" in un impianto di commutazione TDM, detto metodo includendo le seguenti fasi :

    (a) ricezione di segnali PCM selezionati dall' impianto di commutazione TDMj

    (b) conversione di ognuno dei segnali PCM ricevuti in un corrispondente segnale binario lineare presentante una pluralit? di bits , caratterizzato dal fatto che comprende le seguenti fasi:

    (c) generazione di almeno una serie di segnali di orientamento con ogni presenza di quadro nel formato dei segnali PCM;

    (d) svolgimento di una pluralit? di fun_ zioni di un filtro a banda passante con i segna__ li a carattere binario lineare, come dirette dai segnali di orientamento e generazione di segnali di ampiezza consistenti di bits dei segnali e corrispondenti alle ampiezze dei segnali binari lineari presentanti frequenze corrispondenti alle frequenze definite dalla rispettiva funzione del filtro a banda passante; e

    (e) rivelazione della presenza di una chia^-mata multifrequenza (MF) dai segnali rappresentativi delle ampiezze , e traslazione della chiamata multifrequenza in accordo con i segnali di orientamento, in segnali rappresentativi di dati in detto formato dei segnali.

    10. Metodo secondo la rivendicazione 9 ,caratte_ rizzate dal fatto che la fase (d) viene svolta in un filtro digitale includente una memoria (40) presentante bytes di bits dei dati memorizzati in corrispondenza di locazioni accessibili ,per mezzo di un indirizzo , nella stessa, la fase (d) essendo pure caratterizzata dalle seguenti fasi:

    (f) lettura, da parte della memoria, di detti

    bytes, come selezionati dai segnali di indirizzo ap?

    plicati alla stessa, detti segnali di indirizzo

    consistendo di bits dei segnali ed includendo una

    porzione di ognuno dei segnali di orientamento?

    (g) accumulazione dei bytes letti dalla memo?

    ria per un periodo di tempo prefissato, allo scopo

    di generare uno di detti segnali rappresentativi

    dell' ampiezza;

    (h) generazione di una porzione di ognuno di detti segnali di indirizzo da un determinato segna dal

    le fra detti segnali binari lineari , /corrispondente segnale precedente, rappresentativo dell'ampiezza e dal corrispondente segnale, rappresentativo dell'ampiezza, che precede detto segnale precedente; e

    (?) applicazione di detta porzione, in modo sequenziale, ih un formato seriale/parallelo, in gruppi di almeno sei bits, ognuno alla memoria, durante il periodo di tempo prestabilito.
11. 11 Metodo secondo la rivendicazione 9, in cui la fase (e) e* caratterizzata dalle fasi consistenti

    nel determinare se la chiamata e' iniziale, o con_ tinua e, nel primo caso, nello svolgere una serie di funzioni di elaborazione per determinare la vaXidit? della chiamata e , nel secondo caso , nello svolgere una serie differente di funzioni di elaborazione , allo scopo di determinare la continuit? della chiamata attuale rispetto alla chiamata immediata__ mente precedente ?

    RIASSUNTO

    La presente invenzione si riferisce ad un ricevitore digitale di chiamata in grado di conver tire i segnali di chiamata modulati impulsivamente in codice (PCM) in un formato del segnale che risulta compatibile con un combinatore, o "controller" presente in un associato impianto di commutazione telefonica a multiplex a divisione di tempo (TDM). Nel ricevitore, vengono generati segnali di orienta_ mento, in sincronismo con il funzionamento dell?im__ pianto di commutazione, in modo tale dirigere il funzionamento di un filtro a condivisione del tempo.

    Il filtro esplica una pluralit? di funzioni, con una serie di segnali modulati impulsivamente in codice (PCM) ricevuti dall'impianto di commuta^ zione TDM e genera, dagli stessi, una serie di segnali correlati ad ognuna delle funzioni del filtro. Un traslatore identifica due segnali derivati dal filtro, presentanti ampiezze superiori a quelle degli altri mentre se i due segnali persistono in modo sostanzialmente continuo (a) attra_ verso un periodo di tempo prestabilito, (b) entro una gamma relativa di ampiezza prestabilita e (c) uno dei due segnali presenta almeno un rapporto segnale/rumore di valore prestabilito rispetto ad un altro segnale derivato dal filtro, corrispondente ad una funzione di non attenuazione del filtro, il traslatore indica la ricezione di una chiamata multifrequenza mediante generazione di segnali appropriati nel formato richiesto per i segnali,

    DESCRIZIONE DELL'INVENZIONE

    La presente invenzione si riferisce,in gene_ rale, a ricevitori di chiamata con tono segnali e riguarda, in particolare,un ricevitore concretizzato in forma digitale, utilizzato per la traslazione dei tono segnali modulati impulsivamente in codice (PCM) in un formato di segnale compatibile con un combinatore in un impianto di commutazione telefonico ?

    I ricevitori telefonici di chiamata, utilizzati per ricevere una chiamata su doppino di abbonato a pi? frequenze oppure una chiamata su linee di giunzione multifrequenza (MF) sono passati da uno sviluppo circuitale analogico ad uno sviluppo circuitale di tipo digitale , in conformit? a quanto esemplificato nel brevetto statunitense N. 3. 537. 001 , rilasciato il 27 Ottobre 1970 a nome J .J . Friend e nel brevetto statunitense N. 3. 790. 720 , rilasciato il 5 Febbraio 1974 a nome K.R.Schartmann. Tuttavia, deve essere rilevato che questi ricevitori sono stati progettati per la ricezione di chiamate ana_ logiche e gli stessi non sono direttamente adatta_ bili per la ricezione di segnali digitali . Conseguentemente , in un sistema telefonico a modulazione impulsiva codificata (PCM) , a multiplex a divisione di tempo (TDM) , viene impiegato un convertitore digitale/analogico per convertire i campioni PCM da un canale TDM selezionato , in un segnale analogico. Successivamente , il ricevitore di chiamata, rivela 1* appropriata chiamata e converte la chiamata stessa in un codice compatabile con il funzionamento di ' un associato impianto di commutazione TDM.

    L'impiego di elaboratori di segnali digita_ li per l'elaborazione di segnali digitali senza dover convertire i segnali digitali in un formato analogico, e? stato descritto da S.L.Freeny in una memoria intitolata "Special Purpose Hardware for Digital Filtering" apparsa nella pubblicazione "proceedings of th? IEEE, Voi,63, pagg,633-648 , Aprile 1973, e da J,Alien, in un memoria intitolata "Computer Architecture for Signal Processing", apparsa nella pubblicazione "proceedings of th? IEEE^Vol.63, pagg?624~632 , Aprile 1975. Quantunque interessanti per l'elaborazione digitale delle chiamate PCM, diret_ tamente, senza operare dapprima la conversione dei campioni PCM in segnali analogici, queste proposte, in passato, non sono risultate economicamente compe^ titive nell'ambito della telefon?a.

    Deve essere rilevato che esistono, in telefon?a, due tipi di chiamata, o segnalazione, utilizzanti combinazioni di frequenze e costituite dalla chiamata su doppino DIGITONE o TOUCHTONE (marchi registrati) e d?lia chiamata su linee di giunzione RI o R2? La distinzione principale fra i due tipi di chiamata e' rappresentata dal fatto che il formato DIGITONE o TOUCHTONE consiste di due tono segnali . che appartengono alle rispettive bande di alta frequenza e di bassa frequenza. Conseguentemente, e' vantaggioso sfruttare le tecniche del passaggio per lo zero per la rivelazione del tono segnale

    dopo la separazione, nel filtro, del segnale ricevuto, in due bande di frequenza. Questa soluzione non e* applicabile alla chiamata RI o R2 per la quale e' va_ . lida una combinazione di qualsiasi due toni di una pluralit? di toni prescritti. Nel brevetto statunitense No.4.076.965, rilasciato a nome R.E.Olsen e E.A? Munter, il 28 Febbraio 1978 , e* stato illustrato un complesso circuitale misto, di tipo digitale ed ana logico, complesso e voluminoso, richiesto in un ricevitore flessibile di chiamata MF, di tipo ana_ logico, adatto per l'impiego in formati di segnalazione, o chiamata, a frequenza singola e multifrequenza.

    Risulta quindi evidente che la realizzazione di un ricevitore MF puramente digitale, per la ricezione e la distinzione fra una pluralit? di diversi tono segnali codificati in forma PCM, richiede una progettazione molto flessibile, suggerendo in tal modo l'impiego di un elaboratore, o processore digitale. Tuttavia, in qualsiasi progetto pratico, il costo di concretizzazione di un ricevitore di questo tipo deve risultare confrontabile e favorevole nei confronti dei costi degli attuali ricevitori analogici esistenti nei sistemi PCM. Gli attuali ricevitori di chiamata PCM che sono stati proposti e che vengono concretizzati con 1*impiego di sistemi a microprocessore di tipo digitale, operano in modo troppo lento per consentire di soddisfare, economicamente, i requisiti in tempo reale richiesti per la chiamata telefonica.

    In conformit? ai principi della presente invenzione, viene ottenuto un miglioramento sostan__ ziale nella velocit? operativa di un ricevitore di chiamata per mezzo dello svolgimento di una elaborazione semplice ma fortemente ripetitiva dei segnali in un circuito digitale specializzato, mentre una elaborazione pi? complessa ma meno ripetitiva viene convenientemente condotta con l'ausilio di un microprocessore. In una forma pratica realizzaiiva dell'invenzione , il tempo reale richiesto per la ricezione dei segnali di chiamata e' stato ridotto in misura sufficiente a permettere al ricevitore di chiamata di venire condiviso temporalmente fra una pluralit? di canali di comunicazione?

    Il ricevitore di chiamata proposto dall'inven zione include mezzi per la ricezione di campioni ? di segnali PCM da un canale TDM selezionato d? un combinatore, o "controller" in un associato impianto di commutazione TDM e mezzi di filtraggio, di tipo digitale , per generare rappresentazioni , sotto forma di segnali binari , delle funzioni del filtro svolte sui campioni dei segnali ricevuti ed ognuno corri__ spondente ad un' ampiezza del segnale , con una frequenza selezionata nei campioni dei segnali ricevu ti . Un traslatore genera segnali rappresentativi

    dei dati , indicanti la segnalazione, o chiamata e compatibili con il formato dei segnali del "controller" , in risposta ai valori di ampiezza dei segnali

    delle rappresentazioni dei segnali binari .

    I mezzi di filtraggio, di tipo digitale , svolgono le funzioni di un filtro per una pluralit? di specifiche frequenze prestabilite , tali mezzi di filtraggio venendo concretizzati sotto forma di un circuito includente una logica cablata per la defi nizione di ogni funzione del filtro. La logica cabla__ ta viene vantaggiosamente concretizzata sotto forma di una memoria per sole operazioni di lettura (ROM) . Il filtro digitale opera ad una velocit? maggiore di quella richiesta per la ricezione di un canale di un campione PCM e , di conseguenza, questo filtro pu?* essere vantaggiosamente condiviso , temporalmente , fra i canali. La velocit? intrinseca del filtro viene ulteriormente migliorata disponendo l 'utilizzazione della memoria ROM secondo una configurazione parallelo/serie in modo tale che , nel tempo reale disponibile ^possano venire ricevuti pi? di due cana_ li di campioni PCM.

    Il traslatore comprende , essenzialmente , un microprocessore che viene fatto funzionare in accordo con istruzioni logiche , in combinazione con vari segnali di tempii icazione e di orientamento , generati nel ricevitore di chiamata. Il traslatore riceve i segnali in uscita dal filtro e converte questi segnali in segnali rappresentativi di dati, indicativi della segnalazione e compatibili con il formato dei segnali del combinatore .

    In una forma pratica realizzativa conforme all ' invenzione , la velocit? di funzionamento del ricevitore di chiamata, viene ulteriormente migliora_ ta per mezzo dell' adozione di modi di funzionamento alternati. All' inizio della chiamata, l'elaboratore determina la validit? della chiamata iniziale , per mezzo dello svolgimento di una prima serie di fun_ zioni di elaborazione, con segnali provenienti dai mezzi di filtraggio di tipo digitale . Al proseguim?nto della chiamata, a partire dall'inizio della stessa, l 'elaboratore svolge una serie differente di fun__ zioni di durata inferiore a quella della prima serie di funzioni , allo scopo di verificare semplicemente la continuit? della, segnalazione.

    La presente invenzione risulter? pi? evidente dall' analisi della seguente descrizione dettagliata riferita ad una forma pratica realizzativa della stessa, tale trattazione essendo considerata in unione ai disegni allegati, nei quali:

    la figura 1 costituisce un diagramma schematico a blocchi di un ricevitore di chiamata, di tipo digitale , costruito in conformit? ai principi della presente invenzione , detto ricevitore essendo col legato ad un impianto di commutazione telefonico;

    la figura 2 rappresenta un diagramma schematico a blocchi di un circuito di controllo della sequenza e della tempii icazione utilizzato nel ricevitore di chiamata rappresentato schematicamente nella figura 1 ;

    la figura ? ' rappresenta un diagramma schematico a blocchi di un filtro digitale e di un registro buffer di ingresso impiegati nel ricevitore di chia__ mata schematizzato nella figura 1;

    la figura 4 rappresenta un diagramma schematico a blocchi di un circuito traslatore impiegato nel ricevitore di chiamata schematizzato nella figura 1 ;

    la figura 5 costituisce un diagramma dei tempi illustrante alcune operazioni selezionate del ricevitore di chiamata schematizzato nelle figure 1 , 2 , 3 e 4; e

    la figura 6 costituisce un diagramma di flusso delle funzioni del circuito traslatore di chiamata schematizzato nella figura 4?

    La struttura ed il principio di funzionamento della versione esemplificativa del 1? invenzione , verranno brevemente descritti con riferimento alla figura 1 e , successivamente , verr? riportata una descri^ zione pi? dettagliata, facendo riferimento alla parte rimanente dei disegni . Vari dettagli concernenti la generazione delle varie tensioni richieste per il funzionamento della versione esemplificativa illu strata e descritta, non sono stati riportati per il fatto che la previsione dei vari alimentatori e lo stabilimento delle varie connessioni di alimentazione rientrano nelle conoscenze di un esperto del settore specifico. Inoltre, non e* stato ritenuto necessario illustrare o descrivere l'instradamento dei vari segnali di tempificazione, o di orologio, tipica^ mente richiesti per il funzionamento dei vari circuiti reperibili in commercio e rappresentati, ad esempio, dai flip-flop, dai registri, e cos? via, ad eccezione di quelle aree nelle quali questa descrizione si riferisce a particolari segnali di tempi_ ficazione o nei casi in cui questo serva a facilitare la spiegazione e ia comprensione'della forma pratica realizzaiiva dell'invenzione in oggetto.

    In alcune aree della versione esemplificativa descritta, vengono impiegate memorie per sole operazioni di lettura (ROM), tipicamente del tipo a circuito integrato con collegamenti fusi, dette memorie venendo utilizzate per lo svolgimento di varie funzioni. Questo tipo di memoria ROM e? caratteristico per il fatto che la struttura a circuito integrato della stessa e' essenzialmente rappresentata da quel_ la di un ninner? elevato di reti logiche individuali, del tipo a logica cablata, ognuna delle quali e? selettivamente collegabile ad una pluralit? di ter minali di uscita, in risposta al rispettivo segnale univoco di indirizzo, ^a versione esemplificativa pu?? venire pure concretizzata mediante sostituzione di. una o di pi? unit? di memorie ROM con altri dispositi^ vi alternati di memoria. Alcuni esempi di questi dispositivi alternativi di memoria sono rappresentati dalle memorie ad accesso casuale (RAM - random access memory ), dalle memorie per sole operazioni di lettura, di tipo programmabile (pROM - programmable read only memory) e dalle memorie per sole operazioni di lettura, elettronicamente programmabili (BPROM - electronically programmable read only memory). Tuttavia, deve essere rilevato che questi ed altri dispositivi alternati di memoria tendono a risultare pi? costosi, maggiormente volatili e, di conseguenza, meno affidabili delle memorie ROM,

    impianto di commutazione digitale schematizza^ to nella figura 1 e* collegato,in pratica, a varie linee digitali o analogiche di giunzione o a qualsiasi combinazione delle stesse. Questo impianto pu?? essere pure collegato a vari doppini telefonici di abbonato.

    Tuttavia, queste varianti non sono state illustrate per il fatto che non sono pertinenti alla descrizione di un ricevitore per chiamate telefoniche PCM MF

    in un sistema telefonico digitale. L?impianto di com_ mutazione digitale la opera in un formato includente trentadue bytes a dieci bits, per ogni quadro, la frequenza di ripetizione di quadro essendo pari?, all ' incirca, a 8 KHz . Un ricevitore PCM MF risulta associato all ?impianto di commutazione digitale la, in modo tale da ricevere la segnalazione dalle linee di giunzione (trunks) , attraverso l?impianto di commutazione la. Trentadue canali PCM sono collegati dall?impianto di commutazione digitale la, attraverso una linea di giunzione per segnali PCM , a carattere seriale 2, ai registri di memoria temporanea, vale , a dire ai registri buffer di ingresso 30 presenti nel ricevitore lb? I segnali di tempifica_ zione , o di orologio , corrispondenti alla frequenza dei bit dei segnali PCM sulla linea di giunzione 2, vengono alimentati , dall ' impianto di commutazione di_ gitale la , ad un circuito di controllo della sequen_ za e della tempii icazione 10 , presente nel ricevitore lb, attraverso un conduttore 3 utilizzato per il convogli amento dei segnali di orologio, o di tempif icazione . un canale omnibus 4 per i registri di registrazione e? collegato , dall 'impianto di commutazione digitale la , ai registri di memoria temporanea di ingresso 30 ed al circuito 10 di controllo della sequenza e della tempii icazione . Il canale omnibus dei registri di scrittura 4 convoglia i segnali da un combinatore , o "controller" nell*impianto di commuta^ zione digitale la, in modo tale che determinati ca__ nali selezionati fra i trentadue canali dei campioni PCM, possano venire registrati in registri selezionati fra i registri buffer di ingresso 30. Il circuito 10 di controllo della sequenza e della tempificazione, genera segnali di lettura su di un canale omnibus 27a dei registri di lettura, in modo tale che i campioni PCM/sono stati registrati serialmente nei registri buffer 30, possano venire trasmessi , selettivamente , in parallelo , ad un filtro digitale 30a, attraverso i conduttori 30b. Dopo che il conte_ nuto di uno dei registri di transito 30 e1 stato tra_ smesso al filtro digitale 30a, viene generato un segnale su di un conduttore appropriato fra i vari conduttori di un canale omnibus 28 a per 1* azzeramento dei registri , per mezzo del circuito 10 di controllo della sequenza e della tempii icazione , in modo tale da provocare 1 ? azzeramento del corrispondente regi stro buffer? Il filtro digitale 30a fornisce i ri_ spettivi segnali di uscita rappresentativi del segna_ le ricevuto di ogni campione del canale selezionato e fornisce pure i segnali rappresentativi delle compo nenti delle funzioni del filtro corrispondenti a sei bande del tono segnale multifrequenza. Questi segna_ li di uscita si evidenziano, secondo un formato serie/parallelo, sui conduttori 43? 44a e 45a, contraddistinti dai riferimenti "segno?, "pari? e "dispari", rispettivamente. Questi conduttori convogliano l'uscita del sistema a filtro digitale, ad un circuito traslatore di chiamata 50. Il sistema a filtro digitale 30a ed il circuito traslatore di chiamata 50 vengono entrambi controllati e sincronizzati dai segnali generati nel circuito 10 di controllo della sequenza e della tempiiicazione. I segnali di orientamento e di tempificazione vengono convogliati attraverso un canale omnibus di orienta^ mento 20 ed un canale omnibus di tempiiicazione 29. Questi canali omnibus sono collegati dal circuito 10 di controllo della sequenza e della tempiiicazione, al filtro digitale 30a ed al circuito traslatore di chiamata 50. Il circuito traslatore di chiamata 50 riceve, periodicamente, l'uscita proveniente dal filtro digitale 30a e genera codici dei segnali bina ri, compatibili con il funzionamento del combinatore presente nell'impianto di commutazione la e rappre sentanti lo stato di segnalazione di ognuno dei quattro canali selezionati fra i trentadue canali.

    Nella Tabella precedentemente riportata, XXXX denota il codice a quattro bits di una cifra, ZZZ denota il codice a tre bits di un errore spettrale mentre YY denota un codice a due bits della gamma di potenza dei segnali.

    L'impianto di commutazione digitale la indirizza il circuito traslatore di chiamata 50 at__ traverso un canale omnibus di selezione 82 collegato fra le unit? considerate, in modo tale da indicare che viene richiesta l'informazione di segnalazione, o di chiamata in modo tale da indicare da quale dei quattro canali,la stessa viene richiesta. Il circuito traslatore di chiamata 50 risponde all'in dirizzo presente sul canale omnibus di selezione 82 mediante trasmissione di un codice binario,in accordo con il formato riportato nella Tabella A, per lo stato del canale selezionato, attraverso un canale omnibus 83 per i dati di uscita, al complesso di commutazione digitale la.

    Facendo riferimento specifico alla figura 2> pu?' essere rilevato che il circuito 10 di controllo della sequenza e della tempificazione, include un contatore 11 presentante un proprio terminale di ingresso per i segnali di orologio CK collegato al conduttore 3 per i segnali di orologio, o di tem'pificazione precedentemente indicato con riferimento alla descrizione della figura 1. Il contatore 11 include pure un ingresso di caricamento LD e le uscite 00 - Q8 oltre ad una uscita 014. Un segnale, sinrcronizzato con la frequenza di quadro dell*impian_ to di commutazione digitale la, viene alimentato all?ingresso di caricamento LD, attraverso un conduttore 19a, in modo tale da sincronizzare il con tatore 11 all'avviamento. Le uscite Q0 - Q8 sono costituite dall'origine dei vari conduttori 0-8 presenti nel canale omnibus 20 di convoglia

    mento dei segnali di orientamento. L'uscita 014 e' collegata ad un terminale di ingresso DI di un registro 12 a due bits. Il contatore 11 pu?' venire realizzato con l'impiego di componenti facilmente reperibili in commercio e consistenti di un circuito divisore per 10 seguito da tre circuiti divi_ sori per 16. In una disposizione di questo tipo, soltanto l'ingresso di caricamento LD del circuito divisore per 10, risulta attivamente collegato al conduttore 19a e, pertanto, quando viene genera to il segnale di caricamento, soltanto il circuito divisore per 10 viene azzerato. Il registro a

    due bits 12 pu?' consistere di due circuiti a flip-flop, di tipo D, collegati in conformit? a quanto rappresentato nella figura 2. Le uscite Q1 e Q2 del circuito a registro 12 , sono collegate ai rispettivi ingressi di una porta logica AND 13 la cui uscita costituisce l ?origine di un conduttore 13a per i segnali di ripristino. Il registro 12, in combinazione con la porta logica AND 13, genera un segna_ le di ripristino ad ogni 8 millisecondi , sul condut_ tore dei segnali di ripristino 13a, in risposta ai segnali derivati dalle uscite Q5 e Q14 del contatore 11. Nel canale 20 di convogli amento dei segna_ li di orientamento , i conduttori 7 ed 8 vengono collegati agli ingressi AO ed Al , rispettivamente , dei decodificatori 27 e 28 . Ogni decodificatore 27 e 28 include le uscite 00 - 03 ? Le uscite del decodificatore 27 rappresentano l 'origine dei conduttori 0-3 del canale omnibus 27a dei registri mentre le uscite del decodificatore 28 comprendono l 'origine dei conduttori 0-3 del conduttore 28a dei segnali di azzeramento dei registri . L ? interconnessione di questi canali omnibus e del canale omnibus 20 di convogliamento dei segnali di orientamento , risulter? in seguito evidente dalla descrizione delle figure 3 e 4, rispettivamente.

    I circuiti multivibratori monostabili 91-94. includono, individualmente,un ingresso collegato ad uno dei conduttori 0-3? rispettivamente, previsti nel canale omnibus 4 di scrittura dei registri.

    Ognuno dei circuiti multivibratori monostabili MV 91-94, include pure una uscita collegata ad un ingresso

    di una porta logica OR 95 la quale presenta la propria uscita collegata ad un conduttore 96 per i segnali di sincronizzazione.

    La parte rimanente del circuito 10 di controllo della sequenza e della tempiiicazione, riportato nella figura 2, riguarda la generazione dei segnali di tempiiicazione che vengono alimentati sui vari conduttori corrispondenti e che rientrano nella designazione generale dei conduttori dei segnali di tempii icazione 29 indicati nella figura 1. Una memoria per sole operazioni di lettura ROM 14, include gli ingressi A0-A6 per i segnali di indirizzo colle gati ai conduttori 0-6, rispettivamente, presenti nel canale omnibus 20 di convogliamento dei segnali di orientamento, mentre include pure un ingresso A7 per i segnali di indirizzo collegato al conduttore per i segnali di ripristino 13a. L'unit? di memoria ROM 14 include pure le uscite di convogliamento dei dati DO-D7? l?uscita per i dati DO comprendendo l'origine di un conduttore 9 presente nel canale omnibus 20 di convogliamento dei segnali di orienta^ mento. Un registro a 8 bits 15 include gli ingres_ si DO e D6 collegati alle uscite DI e D3 dell'unit? di memoria ROM 14? Gli ingressi DI, D2, D3 e D7 del registro 15 sono collegati alle uscite QO, Ql, 02 e Q6, rispettivamente, di detto registro. L'uscita Ql del registro in questione, e' rappresentata dall'origine di un conduttore 21 per i segnali di caricamento mentre l'uscita Q6 comprende l'origine di un conduttore 24 per i segnali di orologio per i registri di caricamento. Le uscite QO e Ql del registro 15 sono collegate agli ingressi di una por_ ta logica NOR 37 la cui uscita e' collegata all'origine di un conduttore 37a di alimentazione dei segnali di arresto. L'uscita Q3 del registro 15 e' collegata all'origine di un conduttore 22 per l'azzeramento del registro accumulatore. Una uscita Q7 del registro 15 e' collegata ad un ingresso di una porta logica OR 17 la quale presenta un altro in_ gresso collegato in modo tale da ricevere i segna li di orologio, o di tempificazione, dal condutto__ re 3. L'uscita della porta logica OR 17, e' collegata al terminale di ingresso di abilitazione EN (enable) del circuito decodificatore 28. Un registro 16, del tipo a 8 bits , include gli ingressi DI e D2 collegati all'uscita D5 ed all 'uscita D6 ,. ri__ spettivamente , dell'unit? di memoria ROM 14. Gli ingressi D6 e D7 del registro 16 sono collegati al conduttore per i segnali di sincronizzazione 96 e ad una uscita Q6 del registro 16 , ri spettivamente Una uscita Q1 del registro 15 e ' collegata all'origine di un conduttore 23 per il registro di caricamento. L'uscita 02 del registro 16 e* collegata ad un terminale di ingressa D4 dello stesso registro. La corrispondente uscita 04 e' collegata ad un terminale di ingresso D5? L'uscita Q2 e? pure collegata all'origine di un conduttore per il registro di uscita di integrazione , indicato in 25, mentre una uscita Q5 del registro 16 e* collegata all 'origine di un conduttore ad accesso diretto per la memoria RAM .

    L 'uscita Q6 e' pure collegata ad un terminale di ingresso di una porta logica OR 17 mentre una uscita Q7 del registro 16 e' collegata ad un altro ingresso della porta logica OR 19 , attraverso un invertitore 18 . L'uscita della porta logica OR 19 e? collega^ ta, per mezzo del conduttore 19a, al terminale di ingresso di caricamento LD del contatore 11.

    Con riferimento specifico alla figura 2 ed al diagramma dei tempi riportato nella figura 5, v?rr? ora descritto il principio di funzionamento del cir_ cuito di controllo della sequenza e della tempifica<-zione . Tutte le scale dei tempi e le varie forme d'onda riportate nella figura 5 ? sono state indicate secondo l' appropriata relazione temporale . In corri-spondenza della parte superiore della figura 5 sono stati rappresentati sessantaquattro quadri di canali TDM occupanti un periodo pari , all 'incirca, a otto millisecondi ? La scala dei tempi e' stata rappresenta^ ta in forma espansa allo scopo di evidenziare un segnale di ripristino sul conduttore 13a coincidente con il sessantaquattresimo quadro. Un singolo quadro interessa un periodo pari , all* incirca a centoventicinque microsecondi e lo stesso include trentadue canali, da 0 a 31? Anche in questo caso , la scala dei tempi e* stata espansa allo scopo di evidenziare i canali dei bytes PCM ognuno dei quali presenta dieci periodi binari da 0 a 9. Ogni periodo binario corri_ sponde , all 'incirca a trecentonovanta nanosecondi e corrisponde al periodo dei segnali di orologio sul conduttore 3 di convogli amento dei segnali di oro logio. Le forme d'onda rimanenti nella figura 2 sono state rappresentate rispetto alla seconda espansione della scala dei tempi e dei periodi dei bits PCM mentre la distinzione pi? breve, in termini temporali, e? pari alla met? di un periodo binario. Queste forme d*onda sono accompagnate da scritte che consentono di rendere evidente il punto di presenza ed i tempi di presenza con riferimento ai circuiti delle altre figure.

    Il contatore 11 schematizzato nella figura 2, conteggia i segnali di orologio, o di tempiiicazione che si rendono disponibili sul conduttore 3 mentre il risultato del conteggio e* costituito da una sequenza di numeri binari che appare sui condutto ri 0-8 del canale omnibus 20 di trasferimento dei segnali di orientamento. In un esempio specifico, i segnali di orologio, o di tempiiicazione presenti sul conduttore 3, presentano una frequenza di ripetizione impulsiva pari a 2,56 MHz. Il contato__ re 11 viene sincronizzato con la tempiiicazione dei canali PCM, per mezzo di un segnale di ripristino che si rende disponibile sul conduttore 19a e che opera in modo tale per cui la porzione a divisione per dieci del contatore 11 pu?1 venire caricata con tutti elementi a carattere binario zero. Il segnale di ripristino si verifica in risposta ad un segna le di scrittura che si evidenzia su di un conduttore presente nel canale omnibus 4 che convoglia i segnali di scrittura dei registri. associato complesso circuitale a multivibratore , comprendente i multi__ vibratori SI - 94? risponde al segnale di scrittura provocando l'abilitazione del terminale di ingresso D6 del registro 16? attraverso la porta logica OR 95 ed il conduttore 96 di convogliamento dei segnali di orologio? La corrispondente uscita 06 del registro viene abilitata e, pertanto, il segnale di ripristino si render? disponibile sul conduttore 19a attraverso la porta logica OR 19? Quando l'uscita Q6 viene abilitata, l'uscita Q7 del registro in que__ stione viene corrispondentemente abilitata, allo scopo di determinare il termiine del segnale di ripristino attraverso l'invertitore 18 e la porta logica OR 19* I segnali di ripristino, presentanti una durata impulsiva pari, all'incirca a 125 microsecondi ed un periodo del ciclo di circa 8 millisecondi, si rendono disponibili sul conduttore di ripristino 13a. I segnali di ripristino presenti sul conduttore 13a rappresentano il risultato della divisione dei segna_ li di orologio presenti sul conduttore 3, per

    IO x 2<11 >e della registrazione degli stessi nel registro 12 le cui uscite vengono trattate, secondo la logica AND, dalla porta logica AND 13? L'unit? di memoria ROM 14 viene indirizzata dal contatore il e la stessa include la logica richiesta per pilota_ re i registri 15 e 16, unitamente alle porte associate, per la generazione dei segnali di tempifi__ cazione illustrati nel diagramma dei tempi riporta^ to nella figura 5?

    facendo ora riferimento specifico alla figura 3 pu?* essere rilevato che i registri di transito, vale a dire i registri buffer 30 precedentemente definiti con riferimento alla figura 1, sono formati dai registri serie-parallelo 31-34 a 8 bits. Ognuno dei registri 31-34 include tre ingressi di controllo rappresentati ,in modo specifico, da un ingresso di abilitazione EN (enable) collegato ad un rispettivo conduttore presente nel canale omnibus 4 di convoglia mento dei segnali di scrittura per i registri, da un ingresso di selezione SEL (select) collegato ad un rispettivo conduttore nel canale omnibus 27a di convogliamento dei segnali di lettura dei registri e da un terminale di ingresso di cancellazione, o di azzeramento CL (clear) collegato ad un rispettivo conduttore presente nel canale omnibus 28a di con vogliamento dei segnali di azzeramento dei registri* Ognuno dei registri 31-34 include pure un ingresso seriale SI collegato al conduttore 2 di convogliamento dei segnali seriali PCM della linea di giunzione! ed una uscita PO formata da otto conduttori in parallelo collegati ai conduttori 0-7 del canale omnibus di uscita in parallelo PCM 30b*

    Nel funzionamento ,i segnali di scrittura , o di registrazione , vengono ricevuti dal complesso , o impianto di commutazione digitale la, attraverso il canale omnibus 4 di convogliamento dei segnali di registrazione per i registri ? Un segnale di registrazione presente su di un conduttore nel canale omnibus 4 di convogliamento dei segnali di registrazione , opera in modo tale per cui l? associato registro fra i vari registri di transito di in_ gresso 31 - 34 pu?* caricare , in serie, un campione PCM dalla linea di giunzione 2 ? Entro il successivo intervallo -di 8 millisecondi , viene generato , da parte del decodificatore 27, un segnale di lettura il quale si rende disponibile su di un corrispondente conduttore del canale omnibus 27a in modo tale che i contenuti del registro di transito di ingresso possano evidenziarsi , attraverso l'uscita in parallelo PO , sul canale omnibus 30b? Immediatamente dopo , un segnale di cancellazione , o di azzeramento, si rende disponibile sul corrispondente conduttore del canale omnibus 28a di convogliamento dei segnali di azzeramento dei registri,in modo tale che il registro corrispondente possa venire azzerato, vale a dire portato ad una condizione di contenimento di tutti elementi a carattere binario zero* Nel caso in cui non si verifichi la presenza di alcun successivo segnale di scrittura diretto verso il registro di transito di ingresso , per un certo periodo di tempo, l'azzeramento del registro impedisce al circuito successivo, di ricevere false indicazioni ripetute dei campioni PCM.

    Nel filtro digitale,un registro di transito 35? a 8 bits, risulta collegato fra il canale omnibus PCM in parallelo 30b ed una memoria lineare/quadrati ca per sole operazioni di lettura ROM 36. Otto terminali di ingresso per i dati, contraddistinti dai riferimenti D0-D7 del registro 35, sono colle_ gati al canale omnibus PCM parallelo 30b mentre un terminale di ingresso per i segnali di orologio C3C,e' collegato al conduttore 24 di trasferimento dei segnali di orologio di caricamento dei registri. Otto uscite QO - Q7 del registro 35, sono collegate ai corrispondenti otto ingressi di indirizzo

    AO - A7 dell?unit? di memoria ROM 36. Un terminale di ingresso per i segnali di indirizzo, A8, dell'unit? di memoria ROM 36, e' collegato al conduttore 4 del canale omnibus 20 di convogliamento dei segna__ li di orientamento, ^'uscita dell'unit? di memoria ROM 36 e' collegata agli ingressi parallelo dei registri di spostamento dei dati, di ordine pari e di ordine dispari 38 e 39, rispettivamente, in modo tale che il registro di ordine pari 38 possa ricevere soltanto i bits di uscita di significato pari mentre il registro di ordine dispari 39 possa ricevere soltanto i bits di uscita presentanti un significato di numero dispari. Il conduttore 21 di convogliamento dei segnali di caricamento e' collegato ai terminali di ingresso di caricamento LD dei registri di spostamento 38 e 39? Ogni re_ gistro di spostamento 38 e 39 include pure una uscita seriale SO collegata ad un corrispondente ingresso seriale SI (serial input) mentre presenta pure un ingresso di mantenimento H (hold) collegato al conduttore 37a di convogliamento dei segnali di arresto.

    L'unit? di memoria ROM 36 viene utilizzata per espandere ogni campione del segnale PCM nella propria rappresentazione lineare e per fornire una approssimazione della potenza di ogni campione,', .

    Conseguentemente, l'unit? di memoria ROM,36 con__ tiene le rappresentazioni lineari e le corrispondenti rappresentazioni lineari quadratiche approssimate di duecentocinquantasei parole PCM a

    otto bits, utilizzate per la trasmissione nell'impianto di commutazione digitale. I dati PCM, provenienti dai registri 31-34, vengono selettiva^ mente applicati, attraverso il registro 35, agli ingressi di indirizzo A0-A7 dell'unit? di memoria ROM 36. Durante l'applicazione di una rispettiva parola PCM, il segnale applicato al terminale di ingresso di indirizzo A8 opera in modo tale per cui l'unit? di memoria ROM 36 pu?' venire indirizzata nella propria porzione di memoria approssimativamente quadratica lineare e, successivamente, nella propria porzione di memoria lineare. I bits di ordine pari e di ordine dispari della parola quadratica approssimata e della parola lineare si evidenziano alla uscita dell'unit? di memoria ROM 36 e gli stessi vengono individualmente caricati negli ingressi parallelo dei registri di spostamento 38 e 39, rispettivamente, sotto il controllo del segnale di caricamento presente sul conduttore 23 per i segna li di caricamento dei registri?

    Un filtro, costituito da una unit? di memoria ROM 40, include gli ingressi di indirizzo A0-A9 e le uscite per i dati D0-D15? collegate ad un accumu_ latore presentante un sommatore 41 a 16 bits ed un registro 42 a 16 bits? Il registro 42 a 16 bits, include un terminale di ingresso di cancellazione, o di azzeramento, collegato al conduttore 22 di cor^? vogliamento dei segnali di cancellazione del registro accumulatore. Gli ingressi di indirizzo AO e Al dell*unit? di memoria ROM 40, sono collegati alle uscite seriali SO dei registri di spostamento di ordine pari 38 e di ordine dispari 39, attraverso i. conduttori 38a e 39a, rispettivamente. I registri 44 e 45 di spostamento, di ordine pari e di ordine dispari, del tipo a otto bits, includono ingressi parallelo per la ricezione dei bits di ordine pari 0 - 12 ed anche del bit 15 edei bits di ordine dispa ri 1 - 11 oltre al bit 15? rispettivamente, dalla uscita del sommatore 41. Le uscite seriali SO del registro di spostamento di ordine pari 44 e del registro di spostamento 45, di ordine dispari, sono collegate ai conduttori di ordine pari e di ordine dispari

    44a e 45a, rispettivamente, ed agli ingressi seriali SI dei registri di spostamento dei dati di ordine pari e di ordine dispari 46 e 47 a 312 bits. Ognuno dei registri di spostamento 44 e 45 include un ingresso per i segnali di caricamento LD collegati al condut tore 21 per i segnali di caricamento, mentre ognuno dei registri include un ingresso per i dati seriali SI collegati in comune ad una uscita AI proveniente dall'ultimo stadio del registro di spostamento 45 di ordine dispari. L?uscita Al rappresenta pure l'origine del conduttore 43 di convogliamento dei segnali rappresentativi del "segno". Le uscite seriali SO dei registri di spostamento 46 e 47 sono collegate agli ingressi degli indirizzi A2 e A3 dell'unit? di memoria ROM 40 ed agli ingressi seriali SI dei registri di spostamento dei dati 48 e 49 di ordine pari e di ordine dispari, di tipo seriale, a 320 bits. Il registro di spostamento 48 include una uscita seriale SO collegata all'ingresso di indiriz zo A4 dell'unit? di memoria ROM 40 mentre il registro di spostamento 49 include una uscita seriale SO collegata all'ingresso di indirizzo A5 dell'unit? di memoria ROM 40. I rimanenti ingressi di indirizzo A6 - A9 dell'unit? di memoria ROM 40 sono collegati ai conduttori 4, 5? 6 e 9 del canale omnibus 20 di convogli amento dei segnali di orientamento.

    L'unit? di memoria ROM 40, costituente il fil^ tro precedentemente definito, contiene i dati nelle locazioni di memoria che sono accessibili per mezzo di indirizzi binari. Il filtro ROM 40, in combina^ zione con l'associato complesso circuitale, opera in modo tale per cui il sistema a filtro digitale pu?* assumere, in modo indirizzabile, le caratteri__ stiche di sei filtri a banda stretta e le caratte^ ristiche di un filtro non attenuante per mezzo del quale l'uscita approssimativamente quadratica lineare, derivata dall'unit? di memoria ROM 36, pu?' venire trasferita attraverso il filtro digitale.

    Ogni banda passante del filtro a banda stretta cor__ risponde ad una delle sei frequenze di segnalazione MF. L?impiego della caratteristica di un fil_ tro non attenuante risulta conveniente poich?' con__ sente 1'ottenimento di una via con l'ausilio della quale l'uscita approssimativamente quadratica lineare, derivata dall'unit? di memoria ROM 36 pu?' venire convogliata attraverso il sistema a filtro digitale? Questa uscita potrebbe venire direttamente convogliata al circuito traslatore di chiamata sche__ matizzato nella figura 4 ma, tuttavia, deve essere rilevato che questa soluzione risulta economicamente pi? impegnativa poich?* comporta l'impiego di almeno un ulteriore circuito buffer e l'impiego,di appropriati conduttori di convogliamento dei segna_ li di tempificazione.

    Nel funzionamento, il valore quadratico li__ neare approssimato e, successivamente, il valore lineare di un campione PCM, vengono sequenzialmente registrati nei registri di ordine dispari e di ordine pari 38 e 39. I registri 38 e 39 spostano, serialmente, i bits registrati, attraverso i conduttori 38a e 39a, negli ingressi di indirizzo AO ed Al del filtro ROM 40. I dati vengono pure fatti ricircolare attraverso i registri 38 e 39? per mezzo dei rispettivi ingressi seriali SI. C?n_ seguentemente, ogni volta che si verifica la pre_ senza di un indirizzo sul canale omnibus di orienta_ mento 20, i bits dei dati derivati dall'unit? di memoria ROM 36 vengono alimentati, serialmente, a coppie, al filtro ROM 40, progredendo dai bits meno significativi ai bits pi? significativi. Quando il bit meno significativo dell'indirizzo presente sul canale omnibus<1 >di orientamento, si verifica ad una frequenza pari ad un decimo della frequenza dei segnali di tempificazione, o di orologio, del sistema, presenti sul conduttore 3, la funzione di riciclo del registro di spostamento 38 e del registro di spostamento 39 ? viene arrestata per due di ogni dieci segnali di orologio, per mezzo di un segnale di arresto convogliato tramite il c?n_ duttore 37a di convogliamento dei segnali di ar_ resto? Ogni valore lineare viene alimentato , dai regi stri 38 e 39 , alla memoria ROM 40 , per sette v?lte, in conformit? a quanto precedentemente descritto ogni volta in presenza di un differente indirizzo fra i sette indirizzi di funzione del filtro dal canale omnibus 20 di convogliamento dei segnali di orientamento . Ogni volta che un valore quadra_ tico approssimato viene caricato nei registri 38 e 39 ? lo stesso viene alimentato una volta in presenza dell' indirizzo di funzione del filtro non attenuante.

    Il filtro ROM 40 genera segnali di lettura in corrispondenza delle uscite D0-D15 ad ogni presenza del segnale di orologio , o di tempific azione. I segnali di lettura vengono accumulati per un periodo di otto cicli del segnale di orologio , per mezzo dell'azione esercitata dal sommatore

    41 e del registro 42. Poich?* lo spazio nell ' accu_ mulatore risulta limitato , l'interconnessione fra l'uscita del registro 42 e l' ingresso del sommato re 41 ? e* disposta in modo tale da spostare i dati x'egistrati di due posti nella direzione di minor significato ad ogni addizione , scartando in tal modo i due bits meno signif icativi e L? indirizzo sul canale omnibus 20 di convogliamelo dei segnali di orientament? ,include un segnale sul nono condutt?re il quale viene abilitato ne 11* istante in cui l?otta^ vo , o ultimo campione si rende disponibile in cor_ rispondenza degli ingressi A0 - A 5 del filtro ROM 40. Questo provoca una lettura di "complemento a due" in corrispondenza delle uscite DO - D15 del filtro ROM 40 la quale effettua una operazione di sottrazione nell?accumulatore? Al termine di ogni accu_ mulazione , i registri di spostamento 44 e 45 vengono caricati con il risultato accumulato che si pre_ senta sotto forma di un segnale binario di compie mento a due , I dati cablati nel filtro ROM 40 ed il complesso circuitale configurato in conformit? a quanto precedentemente descritto , consentono di produrre una uscita costituente una rappresentazione a X/4 dell' ampiezza filtrata, vale a dire del valore della potenza, a seconda dei casi. Poich?* i dati si presentano sotto forma binaria di complemento a 2 , gli stessi vengono moltiplicati per quattro per generare il valore richiesto della funzione del filtro mediante caricamento del bit di segno 15 del valore accumulato, nel primo stadio di ognuno dei registri di spostamento 44 e 45? Il bit di segno 15 viene pure caricato in corrispondenza dell'ultimo stadio del registro di spostamento 15 mentre i bits 13 e 14 provenienti dal sommatore 41 vengono ignorati. Il registro accumulatore 42 viene quindi impostato ad una condizione di presenza di tutti elementi a carattere binario zero, per mezzo di un segnale presente sul conduttore 22 di trasferimento dei segna_ li di azzeramento del registro accumulatore. Commen_ surati con l'uscita del campione dai registri di spostamento 38 e 39, i bits dei dati provenienti dai registri 44 e 45 vengono accettati in corrispon_ denza degli ingressi seriali SI dei registri di spostamento 46 e 47, rispettivamente. Nel frattempo, il bit 15 rappresentativo del segno, viene continuamente caricato in corrispondenza degli ingressi seriali SI dei registri 44 e 45, attraverso il conduttore 43 di spostamento dei bits rappresentativi del segno.

    I registri di spostamento a 312 bits, indicati in 46 e 47, vengono fatti funzionare, in modo con_ tinuo, alla frequenza del segnale di orologio, o di ternpificazione del sistema,in modo tale da registrare i bits dei dati sui conduttori 44a e 45a? In dieci periodi di orologio,i primi 8 bits registrati sono rappresentati da dati mentre gli ultimi due bits registrati vengono ignorati. Deve essere pure rileva^ to che il canale omnibus di convogliamento dei segna__ li di orientamento, trasporta dieci indirizzi per ogni campione. Pertanto,la lunghezza combinata dei registri di spostamento 44, 46 e 45, 47, e* tale per cui il risultato del precedente campione filtra_ toproveniente da un dato canale, viene sincronizzato con il campione attuale appartenente al dato canale. In modo analogo, l'uscita dei registri 48, 49, a 320 bits fornisce in sincronismo,il precedente campione, in precedenza filtrato, del dato canale. L*indirizzamento del filtro ROM 40, in combinazione con i conte_ nuti dei dati del filtro ROM 40, provvede all'azione richiesta di filtraggio per sei frequenze e per la potenza. Poich?' gli otto indirizzi presenti sul canale omnibus di convogliamento dei segnali di orienta mento non vengono effettivamente impiegati in questa forma pratica realizzativa dell'invenzione, i dati cablati nel filtro ROM 40, corrispondenti a questa funzione del filtro vengono disposti in modo tale da risultare tutti pari a zero.

    Con riferimento specifico alla figura 4? pu?' essere rilevato che i segnali binari presenti sul conduttore di convogliamento del segnale rappresentativo della condizione "pari" 44a e'sul conduttore 43 di convogliamento del segnale rappresenta_ tivo del segno, vengono ricevuti, bit per bit, dal circuito di traslazione della chiamata, attraverso una porta logica ad OR-ESCLUSIVO 52. In modo analogo, i segnali binari presenti sul conduttore 45a di convogliamento dei bits dispari ed anche i segnali presenti sul conduttore 43 di convogliamento dei bits di segno, vengono ricevuti, bit per bit, attraverso un'altra porta ad OR-ESCLUSIVO 53. Le uscite delle porte ad OR-ESCLUSIVO 52 e 53 sono collegate agli ingressi Al ed A2 di un sommatore a due bits 51? Il conduttore di convogliamento dei segnali di ripristino 13a e' collegato, per mezzo di un invertitore 57? agli ingressi delle porte logiche AND 54 e 55 ed al terminale di ingresso di can__ cellazione CL (clear) di un flip-flop 56. Una uscita del flip-flop 56 e' collegata ad un terminale di ingresso d? riporto C (carry) del sommatore 51.

    he uscite delle porte logiche AND 54 e 55 vengono alimentate agli ingressi B1 e B2 del sommatore 51?

    Il sommatore 51 include le uscite SI e S2 collegate agli ingressi seriali SI di due registri di sposta__ mento di ordine pari e di ordine dispari 60 e 61, a 320 bits. Le uscite seriali SO dei registri di sposta^ mento 60 e 61 sono collegate agli ingressi seriali SI di due registri di spostamento 64 e 65, rispettiva^ mente, a quattro bits ed agli ingressi delle porte lo_ giche AND 54 e<' >55. Le uscite parallelo dei registri di spostamento 64 e 65 sono coIlegate agli ingressi di un registro buffer 66 a 8 bits le cui uscite sono collegate ad un canale omnibus di convogliamento dei dati 81. Il registro di spostamento 66 include pure un terminale di ingresso CK per i segnali di orologio, collegato al conduttore 25 in uscita dal registro 16 mentre presenta pure un terminale di ingresso EN per i segnali di abilitazione, collegato al conduttore I3a di convogliamento dei segnali di ripristino.

    Un elaboratore 70, una unit? di memoria di sole operazioni di lettura ROM 71 ed una memoria per , i dati, del tipo ad accesso casuale RAM 72 sono interconnessi attraverso il canale omnibus 81 di riferimento dei dati ed un canale omnibus di trasferimento degli indirizzi 80? L'elaboratore 70 presenta un proprio terminale di ingresso collegato al conduttore l3a di convogliamento dei segnali di ripristino ed una uscita di registrazione nella memoria RAM, collegata ad un ingresso di una porta logica OR 77? L'uscita della porta logica OR 77 e' collegata ad un ingresso di abilitazione di scrittura della memoria RAM 72? Un gruppo di registri indirizzabili di uscita 85 e* collegato fra il canale omnibus di convogliamento dei dati 81 ed il canale omnibus 83 di convogliamento dei dati di uscita* Un decodificatore 73 inclu_ de opportuni ingressi collegati ai cinque conduttori pi? significativi presenti nel canale omnibus 80 di convogliamento degli indirizzi, una uscita collegata, attraverso un conduttore 74 di convogliamento dei segnali di selezione per la memoria ROM, all'unit? di memoria ROM 71, una uscita collegata, attraverso un conduttore 75 di selezione dell'unit? di memoria RAM, all'unit? di memoria RAM 72 ed una uscita colle_ gata all'ingresso per i segnali di abilitazione alla scrittura WE (write enable) dei registri 85? Gli in_ gressi di indirizzo di scrittura W1 e W2 dei registri 85 sono collegati a due conduttori del canale omnibus di convogliamento degli indirizzi 80? I regi_ stri 85 includono pure gli ingressi di indirizzo di lettura Ri, R2 ed un ingresso RE per i segnali di abilitazione di lettura, tutti collegati al canale, omnibus 82 di convogli amento dei segnali di selezione . Un registro degli indirizzi 67, ad accesso diretto in memoria, e* collegato tra il canale omnibus di convogli amento dei segnali di orientamento 20 ed il canale omnibus degli indirizzi 80. Il registro 67 include un terminale di ingresso per i segnali di orologio CK collegato al conduttore 25 ed un terminale di ingresso per i segnali di abilita^ zione EN collegato ad una uscita di riconoscimento del ripristino 70a dell 'elaboratore 70.

    Nel funzionamento, l'uscita derivata dal filtro digitale 30a, schematizzato nella figura 1 , viene alimentata al circuito traslatore di chiamata 50 , attraverso il conduttore 44a di convogli amento dei bits pari ed attraverso il conduttore 45a di trasferimento dei bits dispari , due bits di dati alla volta mentre il bit rappresentativo del segno risulta continuamente presente sul conduttore 43 di alimentazione dei bits di segno 43, per la durata di dieci cicli di orologio, I bits dei dati , di ordine pari , e di ordine dispari vengono trattati , secondo la logica ad OR-ESCLUSIVO , con il bit rap-presentativo del segno , dalle porte logiche 52 e 53 , rispettivamente e vengono quindi alimentati agli in_ gressi Al ed ?2 del sommatore 51. Il sommatore 51, le porte logiche AND 54 e 55? il flip-flop 56 ed i registri 60 e 61, in combinazione, svolgono una integrazione separata e distinta del valore assoluto di ogni uscita della funzione del filtro per ognuno dei canali TDM ricevuti, durante un periodo di tempo di 8 millisecondi. I segnali in uscita dal sommatore

    51 vengono ritardati con riferimento alla presenza degli stessi,in corrispondenza degli ingressi B1 e B2, per mezzo dei registri di spostamento 60 e 61, di orpari

    dine/e di ordine dispari, a 320 bits. Un segnale di riporto, presente in corrispondenza dell'uscita di eccedenza, o di "overflow" 53 del sommatore 51, viene ritardato, di un periodo del segnale di orologio, da parte del flip-flop 56 e viene quindi alimentato al terminale di ingresso di riporto C (carry) del sommatore 51. Con questo sistema, le corrispondenti uscite delle funzioni del filtro per i corrispondenti campioni dei canali, vengono sincronizzate ed accumulate in un periodo di tempo di 8 millisecondi, secondo quanto determinato dal segnale di ripristino presente sul conduttore 13a. Il segnale di ripristino viene abilitato per un periodo della frequenza di quadro pari, all*incirca, a 125 microsecondi. L'asserzione del segnale di ripristino inibisce le porte logiche

    AND 54 e 55 ed azzera il flip-flop 56, in modo tale da iniziare un nuovo periodo di accumulazione* Inoltre, durante la presenza del segnale di ripristino, i dati risultanti dalle passate integrazioni , vengono spostati al di fuori dei registri di spostamento 60 e 61, attraverso i registri di spostamento 64 e 65 e vengono quindi registrati ,in forma parallelo, nel registro 66. Il processore 70 viene disattivato dal segnale di ripristino, per la durata del periodo di 125 microsecondi,in modo tale che sotto il controllo del segnale di orologio presente sul conduttore 25, i dati ricevuti dal registro 66 possano venire assemblati in bytes in parallelo ed alimentati al canale omnibus 81 di convogliamento dei dati.

    Nello stesso tempo,il registro 67 trasferisce i segna__ li presenti sul canale omnibus di convogliamento dei segnali di guida, o di orientamento , sul canale omnibus 80 degli indirizzi. Pertanto,in risposta al segnale presente sulla linea di accesso diretto alla memoria RAM, indicata in 26, la memoria ad accesso casuale RAM 72 pu?' registrare tutti i dati accumulati nel periodo di integrazione appena completato,in corrispondenza delle locazioni di indirizzo determinate dai segnali presenti sul canale omnibus di convoglia^ mento dei segnali di orientamento, ed in una gamma di indirizzi determinata dalle connessioni permanenti di ingresso dei segnali 67a sul registro di transi_ to 67o Al termine del periodo di mantenimento del segnale di ripristino, della durata di 125 microsecondi, tutte le informazioni riguardanti la chiamata, sono state caricate nell'unit? di memoria RAM 72. L?elaboratore 70 riprende il funzionamento con il complesso circuitale associato, in modo tale da operare una traslazione della chiamata in codici compatibili con l'impianto di commutazione digitale in accordo con quanto rappresentato, a titolo di esempio nella Ta_ bella A.

    Per facilitare lo svolgimento di questa fun_ zione, l'elaboratore 70 viene governato,nella propria operazione, per lo svolgimento delle funzioni descrit te nel diagramma di flusso riportato nella figura 6, per mezzo di un'appropriata sequenza di codici di istruzione alloggiati, sotto forma di una logica acces_ sibile da un indirizzo, nell'unit? di memoria ROM 71. Non e' stato ritenuto necessario riportare una descrizione dettagliata del principio di funzionamento dell'elaboratore poich?' questo rientra nell'ambito di una persona esperta di applicazioni degli elaboratori elettronici,per la specificazione di un?appropriata sequenza di codici di istruzione adatti per la concretizzazione pratica delle funzioni illustrate nel diagramma di flusso schematizzato nella figura 6, e secondo quanto riportato nella Tabella A? Deve essere sottolineato il fatto che qualsiasi dato elaboratore e' limitato dalla propria gamma di funzioni e dalla velocit? con la quale lo stesso e' in grado di operare. Ovviamente, qualsiasi elaboratore selezionato,in combinazione con una specifica serie di codici di istruzione, deve essere sufficientemente veloce da elaborare i risultati di ogni funzione del filtro entro il periodo compreso fra i periodi di mantenimento del segnale di ripristino. Nella ver__ sione esemplificativa precedentemente riportata, e<8 >stato riscontrato soddisfacente 1*impiego di un noto microprocessore del tipo 8085, fatto funzionare con un tempo di ciclo di 1,3 microsecondi, ed attiva_ to con istruzioni logiche per la concretizzazione pra tica delle funzioni riportate nel diagramma di flusso della figura 6.

    Nella traslazione della chiamata, il tempo reale disponibile per l'elaborazione pu?? venire miglio rato sottoponendo soltanto la chiamata MF inizializzata, ad un rigoroso test di validit? sottoponendo ? nel contempo , la chiamata MF uscente , ad una verifica di continuit? che richiede un tempo reale inferiore per l 'elaborazione, rispetto a quanto si verifica per la prova di validit?. Questo metodo risulta particolarmente utile in un ricevitore di chiamata ^adatto a ricevere la chiamata su doppino poich?' la manipolazione manuale della chiamata si estende spesso per un tempo maggiore di quello essenziale . Conseguentemente , le uscite di una pluralit? di filtri digitali adattate ad un formato di chiamata, o segnalazione su doppino , possono venire traslate per mezzo di un singolo processore.

    ^el diagramma di flusso riportato nella figura 6 , nella quale sono state rappresentate due vie alternative per l 'elaborazione dei risultati istanta nei di qualsiasi periodo di 8 millisecondi , sono stati rappresentati due modi di f unzionamento . In corrispondenza della parte sinistra del diagramma di flusso , sono state evidenziate le funzioni richieste per determinare la validit? della segnalazione MF iniziale di una cifra. Sul lato destro del diagramma di flusso , sono state rappresentate le funzioni richieste per la determinazione di una segnalazione continua MF di una cifra.

    All?inizio di un periodo di 8 millisecondi, inizia l'operazione del circuito di traslazione 50 della segnalazione, o chiamata? Vengono dapprima identificate le tre ampiezze maggiori delle fun_ zioni del filtro, memorizzate nell'unit? di memoria RAM 72. Se due dei tre segnali identificati risulta_ no superiori ad un'ampiezza prefissata e si e* verificaia una chiamata nei precedenti due periodi di 8 millisecondi, la cifra chiamata viene decodifica^-ta. Se questa cifra corrisponde alla rispettiva cifra del canale, decodificata nel precedente periodo di 8 millisecondi, la stessa viene caricata in un appropriato registro fra i vari registri di uscita 85? Tuttavia, se la cifra rappresenta una terza ricorrenza di una cifra differente, la cifra decodificata viene designata come errore.

    All'inizio di un periodo di 8 millisecondi, se non si riscontrano due ampiezze, nell'unit? di memoria RAM 72 al di sopra di una soglia prefissata, come si verifica nel precedente periodo di 8 milli_ secondi, una indicazione di pausa viene caricata nell'appropriato registro fra i vari registri di uscita 85

    Nel caso in cui esistano due ampiezze al di

    sopra della soglia ma con presenza di una pausa precedente, le ampiezze vengono sottoposte alla prova di validit? la quale include una serie di veri_ fiche per accertare se vengono soddisfatti i requisiti per la chiamata MF? Le ampiezze vengono confrontate per la verifica di uno sbilanciamento, tipicamente denominato "twist", superiore a circa

    7 decibel. Se e? presente uno sbilanciamento superiore a 7 db, il segnale viene classificato come

    "non valido". Nel caso di uno sbilanciamento accettabile, la pi? piccole delle tre ampiezze viene confrontata con l?ampiezza intermedia, per uno sbilanciamento superiore a circa 12 db. Se e* presente uno sbilanciamento inferiore a 12 db, la chiamata viene consi? derata come invalida. Se questo sbilanciamento risul_ ta accettabilmente elevato, l'ampiezza maggiore

    viene confrontata con un valore approssimato di po_ tenza dal periodo del campione, allo scopo di deter_ minare se la componente massima di chiamata MF ri_ sulta almeno di 20 db superiore a quella di altri segnali considerati come rumore, che si verificano nel periodo di campionamento. Se dalle funzioni precedentemente indicate, si riscontrano due ampiezze che rappresentano una segnalazione valida, la cifra rappresentata dalle stesse viene decodifi_ cata. Se il precedente periodo di 8 millisecondi e" stato indicato come una pausa, la cifra deco_ dificata viene caricata nell'appropriato regi__ stro di uscita 85.

    In una forma pratica realizzativa dell'invenzione, la memoria ROM 40 del filtro, presente nel filtro digitale 30a, include una logica indirizzabile, secondo quanto riportato nelle Tabelle suc_ cessive. La logica indirizzabile provvede a sei funzioni del filtro a banda stretta ed alla funzione di un filtro non attenuante. Le sei funzioni del filtro a banda stretta presentano, individualmente, una banda passante corrispondente ad uno di sei tono segnali presentanti le seguenti frequenze:

    700 Hz, 900 Hz, 1100 Hz , 1300 Hz, 1500 Hz e 1700 Hz, rispettivamente. Deve essere rilevato che queste rappresentano le frequenze dei tono segna_ li standard nel formato di chiamata MF del Nord America, he voci riportate nelle Tabelle successi_ ve si riferiscono ad una memoria ROM 40 formata da quattro dispositivi ROM (0 - 3) ognuno dei quali fornisce quattro dei sedici posti di uscita dell'uni t? di memoria ROM 40 con i rispettivi "posti" di , indirizzo collegati in comune. Ognuna delle Tabelle riporta valori secondo la notazione esadecimale mentre i bits meno significativi degli indirizzi si estendono attraverso la parte superiore della tavola, i bits pi? significativi degli indirizzi estendendosi lungo il lato sinistro della tavola , la logica indirizzabile essendo rappresentata dal corpo della tavola corrispondente

    1E0: o o o o o o o o o o o o o o o o

    1F0: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

    RIVENDICAZIONI

    Ri-c-ev-i-t-ore -di? chiamai a .per la ri.ee zi or e. di- tono segnali? modulati impulsivamente in .codice .(-PCM pulse cade modulatetd comprend e nte

    me zzi ricevi tori per la ricezione di se gnali PCM .da_un .canale_selezionato .

    gnal i PCM ricevuti in un corrispondente segnale binario lineare presentante una pluralit? di bits;

    mezzi per la generazione di serie_di__segna li di orientamento, o di guida, ognuno dei segnalti di orientamento della serie corrispondendo ad una funziong_p_redeterminata di un filtro nel ricevitore .di chiarnata;_

    .mazzi .filtro... digitate.,. _i i ai segnali-di? orientament o- ed ai segnali? binari- lineari , _fil?jc*o.._a_ banda, passante, .c.on. i.._s-egnal.i_Jainari__li neari.__cjiiiie_ .diretti, dai. ..segnaliceli .ori ent amento,, _ di guida, e per la generazione di ugnali , dal _. fi jtr.Q^_ corrispondenti alle ampiezze dei segnali bin Zin_e.ari_presentanti frequenze corrispondenti a p le definite dalle rispettive funzioni del filtro_ a banda passante:

    _ _ mezzi...traslatori-.s_ensibili_ai__segna .di orientamento _ed.ai.segnalL_del.f_i.1tro per__la rivelazione della pres.enza_di._una chiamata,c.on.t_ ni PCM.e .per.la.traslazione della.suddetta chiam ?ta.in .segnali_rappresentaiivi dei dati secondo un formato codice prefissati di segnali.

    2. Ricevitore di chiamata in conf mit? _a quanto illustrato nella rivendicazione 1, in cui il mezzo traslatore comprende:

    . . .. mezzi per integrare i segnali del f tro attraverso,un periodo di tempo predeterminat al fine di derivare un segnale binario integrato cor rispondente, ad un valore di ampiezza per una serie di ognuna delle funzioni del filtro;

    mezzi per l' immagazzinamento o la m morizzazione temporanea dei segnali binari integ ti ;

    un -mezzo di immagazzinamento o di m mori a pr es.ent.ante^ niruzi oni..logiche,,m emp rizzate. in..cn.rrin pendenza^dr_JLo_cazi im i..accessibili per _m_ zo _di_un .indir.iz.zo;

    un processore, o elaboratore colleg to in modo tale .da leggere i suddett i segnali bi nari integrati temporaneamente memorizzati e le suddette istruzioni logiche memorizzai e, il _sud.d i_o elaboratore essendo operabile in accordo _con_ _suddette_.i struzioni logiche memorizzate, per ide tificare i due segnali fra i suddette segnali bi _nar i..integrati, memorizzati temporaneamente, e_ p p.r nnnfrontarp. i segnali identificati, l*uno ri sp.eii.o_al1* altro, al fine di determinare l'entit .dello scostamento, vale a dire dello sbilanciame .f.r.a_gli stessi.

    F?inevitoi?e di chiamata, in .con

    approssimativamente al quadrato del corrispond en ? gpgr^Tp Trinario lineare, ed in cui 11elaborai ore ? operabile in accordo con le suddette istruzion -logiche- memori zzat e .per confrontare il segnale ?i potenza con uno dei? segnali? identificati, al f-ine- di? det-erminare-un_rappQrt.o_aegnal.e/rumore? pr t ani -valore- acn&t-tabi.l.e..-per-una chi ama.t.a_mult -quenza (ME.)? valida.

    -4. Rine vit.o ne_di _ chiamata in con -f ormi-t? alquanto ?llustrato nella rivendicazione X carat-te rizzai a dal - fatio__k_c.he_i..mezzi._di_.conv -sione?oper.ano_pure_in_mo_do_tale_dg^_eonvertire i.s gnali.PCM rinevati _in .xmsgx segnali binari di pot ognuno.,corrispondendo ?d un valore approssimato q ?ix.drat.o.di uno dei corrispondenti,segnali binar lineari ; ed in cui 1 .mezzi traslatori comprendono ._ _ mezzi per integrare individualment i segnali del filtro corrispondenti ad ogni funzi del filtro ed ai segnali di potenza, attraverso u periodo di tempo .predeterminato, al fine di deriv un segnale binario integrato corrispondente ad un .serie di ognuna delle funzioni del filtro e dei s gnali binari di potenza;

    - mezzi per la memorizzazione temporanea dei segnali-binari.integrati; ..

    mezzi di memorizzazione presentant istruzioni logiche- memorizzate in corrispondenza di locazioni accessibili per mezzo di. un indirizz un elaboratore . collegato in modo d leggere i suddetti segnali temporaneamente memori ti_. _e. l.e? sud d ett e_is_t razioni lo giche. -memorizzate , elaboratore ess.endo o_per_abi.l e in accordo con le -suddette -istruzioni.. 1 ogi che_ memorizzate. p er identif i car.e. _i._t.re _s.e_gn.al i_ di livello pi? el evato fra i. suddetti segnali , ini egratX__che sono stati memo --rizzati , ,.p_er_ confrontare i due segnali di livello maggi ore , fra i suddetti segnali identifi cat 1, un tene t i t? di sbilanciamento .lmente pic-.cola,per; una segnalazione o .chiamata valida, per confront are il secondo segnale identificato, di l vello pi? elevato,_ con il segnale identificato, d liveIlo jpi? basso, per una quantit? di differenza accet tabilmente elevata per una segnalazione, o c -mata?valida e-per confrontare uno dei segnali ide ficatl-,..di-liv_e.ll_0?maggiore,..c.on j_ s.egnali_ .binari di_ potenza_ per un rapporto segnaie / aooettabi lmente elevato per .una.chiamata valida.

    5,_ Ricevitore, di.chiamata in con formit? con quanto illustrato nella rivendicazion l.,_in_-cnl_i_maznl_fll?r-ant i , di tipo digitale , co prendono ;

    dat i-memori zzati? in? c o r r i spond .enz a -l o ca zio ni -acc-esoilili-per__me-z-zO? di? un -indiri zzo n mezzo? ste-sso-,? terminali per gli indo ri zzi p t urm? jnali _per i dati , ..una pluralit? . dei t erminali , 0 "po-- - sii". di accesso per gli.indini.zzi_.es.sendo collegat? in .modo...i.al.e._da_ricnvnr_e__un.a ,porzione di ognuno dei _s.egnali_di_ori_en.tamenio, il suddetto mezzo di me-_monia_essendo.disp.osto in modo tale da alimentare by.t.e.s_.seiezionati fra i d suddetti bytes in corrispond.enza_deU -erminali _di uscita dei dati in ri .agli.^stat.i.^de.i^s.egnali dei terminali di ricezione_ degli, indirizzi;

    me zzi.accumulatori collegati ai ter) minali .di.uscit.n.dei-dati del suddetto mezzo di memoria per-accumulare i bytes dei dati entro un intervallo di_t.empo_.prestabilito,jallo__sc050 di ge-_ nerare uno dei suddetti segnali di ampiezza;

    mezzo di_ingresso collegato in modo tale da ricevere i bits..dei segnaliJD?nari.lineari dal mezzo .conv-ertitore e.in modo tale da ricevere i suddetti segnali di ampiezza, i .mezzi .di ingresso essendo utilizzati per alimentare, in modo sincrono, . ai terminali degli indirizzi il segnale istantaneo a carattere binario lineare, con il corrispondentt segnale di ampiezza precedente e con il.corrispon dente segnale di ampiezza immediatamente precedente, ognuno dei suddetti segnali essendo alimentato, in questo modo, secondo un formato serie/parallelo dei .6. _ Ricevi t or e_di_ _ch.i anat.a,._ -in?c_on- _ f oralit?, . con quanto illustrato _ n el 1 a_r i vendi cazion l.,._in .cui il me zzo filtrant e , di tipo digitale , compnende

    mezzi di memoria presentanti bytes _d i bi t s d ei dat i memorizzati in corrispondenza di lo cazion? accessibili da un indirizzo, nello stesso terminali _per i dati ed una pluralit? di terminai per gli indirizzi rappresentati da primi _termi naia ,.da secondi terminali, da terzi terminali e _ da-?.erminali_di__r_ieezione dei segnali di orientamenta ,_i indirizzi di orintament p-sam ilo collegati in modo tale da ricevere i segnali_ di orientamento, o di guida,_i _b1ts dei dati essendo disposti in modo tale da facili tare le funzioni del filtro, secondo quanto sele zionato dai segnali di orientamento,_ i mezzi di iemoria essendo ??gg disposti in modo tale da al mentare determinati bytes selezionati fra i byt e . d i bi t s dei dati in corri spondenza dei terminal i p e r i dati T i n ri sposta dei terminali per i dati in ri sposta agli stati dei segnali ? dei t ermina _ di - rie azione-dei. .segnali _ di _ indiri zzo ;

    mezzi c diverti tori ed i primi terminali per gl 1 ' indi ri. 7,7,1 per alimentare , sequenzialment e f _ i_bits di. ogni segnale binario lineare , in raggurup p am ent param eli di almeno due , ai primi terminali degli .indirizzi ad ogni presenza di imo dei segnali di orientamento;

    mezzi accumulatori collegati ai ter minali? di__alimentazione dei dati per l'accumul azione dei bytes per la durata di ognuno dei segnali individuali di orientamento, ner generare un corrie fra i suddetti s di am? pi.e_zz.a_;_

    ezzi di uscita collegati fra il aiK-reiff-iw accumulatore ed il mezzo,traslatore per tia-..sf-erire?s.eau.en.zialm.ente., all'uscita, i _bits di o-_gni_R_agnal.e_di ampiezza nei suddetti raggruppamenti paralleli.;_ _

    fra -i-itezza_ di?us.cit.a.ed i seconda terminali di indirizzo.,?per ritardare l ' arrivo dei suddetti raggrup.pament.l_p.arall_eli_.di_o.gni . segnai e di ampiezza in corri apond enza- dei .secondi terminali di indi rizzo , d i un periodo di tempo prestabilito , per

    cessivoo? corri spendente- -segnale binarlo?. leare e la. presenza de ll a corri speri dent a fun zi on e d el fi ~1 ? ?? ;

    s.egnal.e_di_ampi-e.zza__in_c_Q.i:ris.pQ_nden,zLa. 1 terzi ttkr-_ ininali_d?_indi.ri.z z o_,. _dl_una_qu.ant.itk predeterminata

    di ampi e zza con un segnale binario lineare succes-r _ ???? rispetto al corrispoddente segnale successivo .e._l.a_p.re.s_en_z_a_della corrispondente funzione del f:._

    - in-modo tale.,.c?ie?i? suddetti segnali - di?ampie-zza -vengono.g.ene.r.ati in_m.o.do.

    _ Ri.C-e-Vitone-di__chiamata in con-- formitk a..quant.o-illus.trato_n.ell.a_ri.vendi.aazin.n_e._!.

    _im .cui_il?suddetto mezzo_.traslatore...c.o.mp.r_ende._un -processore-e_me.zzi..operanti_ in_mda_mo_do_t.ale__da.

    p.er_m.e.z.z.o_.dello_svelgimento..di..una serie di.funzi ._i_.ni_ di.pro_cesso_che._xi_c_M..e.don.o_.un__pr_imo dij_ tempxn finit.o__.per_lo svolgimento., , e per provocare

    dei erminare_l.a_ c ottinuit?_.d.e.lla.. chiamat a_-0_anti.nua_ _ -PCM.-MF-per?mazza-di unlaltra-serie _funzi-0.nl rii pronesso ohe richiedono, per Io svolgimento, un periodo?di?t_empio inf-e_riore_al?suddetto primo

    .periodo...di. temp_o

    8,._ Ricevitore di chiamata multifre-_ quenza per la ricezione e la traslazione di una chiamat a PGM MP in un formato codificato dei segnali compatibile con un combinatore, o "controller" in un_impianto di commutazione multiplex a divisione di tempo (IDM), il ricevitore di chiamata compre* dendo

    -do?tale-da-pot er--venir .sinc.r_oni.zzati-..c.on__.l_,_impiarito di .commutazione??DM,_p.er generarenona -serie

    -temporale, sensibile ai segnali._di_or_i.enlament-o.

    _psr lo svolgimento di una pluralit?.,di__funsiani_ p refissate _del flitro a banda .passante,__con

    serie _di..a.egnali_PiIM_ri.c_evuti dall1impiap.t_o__di__Qcpr_ nutazione. TJDM e per generare , dagli stessi, una [com .

    ;e serie di segnali di ampiezza ccirrelatii -ad_ognuna -delle-sud.de-t_t.e_f.unzioni_ .del_fi.lt.ro; di__o.ri_en_t.amen?_o_

    p. pp.r traviare la suddetta chiamata valida in segna? li rappresentativi di dati in un formato codificato svoKf?mento di una pluralit? di funzioni prefissate del filtro a banda passante, con una serie di segna_ li PCM ricevati dall'impianto di comnutazione TDM e per generare,^agli stessi, una corrispondente serie di segnali di\?mpiezza/correlati ad ognuna di dette funzioni del filtro ;

    un circuito traslatori di chiamata (50), sensibile ai segnaci di orientamento ed a detti segnali di ampiezza, per determinare^!a presenza di una chiamatavvali da e per operare la traslazione di detta/chiamata valida in segnali rappresentativi di dati in un formato codificato prestabilito de^i segnali e

    9* Metodo per la traslazione di una chiamata PCM MF in un formato codificato di segnali, compatibile con un combinatore, o HcontrollerH in un impianto di commutazione TDM, detto metodo includendo le seguenti fasi:

    (a) ricezione di segnali PCM selezionati dall'impianto di commutazione TDM;

    (b) conversione di ognuno dei segnali PCM ricevuti in un corrispondente segnale binario lineare presentante una pluralit? di bits , caratterizzato dal fatto che comprende le seguenti fasi:

    (c) generazione di almeno una serie di <' >segnali di orientamento con ogni presenza di quadro nel formato dei segnali PCM;

    (d) svolgimento di una pluralit? di fun_ zioni di un filtro a banda passante con i segna_ li a carattere binario lineare, come dirette dai segnali di orientamento e generazione di segnali di ampiezza consistenti di bits dei segnali e corw rispondenti alle ampiezze dei segnali binari lineari presentanti frequenze corrispondenti alle frequenze definite dalla rispettiva funzione del filtro a banda passante; e

    (e) rivelazione della presenza di una chia^ mata multifrequenza (MF) dai segnali rappresentativi delle ampiezze, e traslazione della chiamata multifrequenza in accordo con i segnali di orientamento, in segnali rappresentativi di dati in detto formato dei segnali?

    10. Metodo secondo la rivendicazione 9,caratie__ rizzate dal fatto che la fase (d) viene svolta in un filtro digitale includente una memoria (40) presentante bytes di bits dei dati memorizzati in corrispondenza di locazioni accessibili,per mezzo di un indirizzo, nella stessa, la fase (d) essendo pure caratterizzata dalle seguenti fasi:

    (f ) lettura, da parte della memoria, di detti bytes , come selezionati dai segnali di indirizzo applicati alla stessa, detti segnali di indirizzo consistendo di bits dei segnali ed includendo una porzione di ognuno dei segnali di orientamento;

    (g) accumulazione dei bytes letti dalla memoria per un periodo di tempo prefissato , allo scopo di generare uno di detti segnali rappresentativi dell' ampiezza;

    (h) generazione di una porzione di ognuno di detti segnali di indirizzo da un determinato segna_ dal

    le fra detti segnali binari lineari ,/ corrispondente segnale precedente, rappresentativo dell ' ampiezza e dal corrispondente segnale , rappresentativo dell ' ampiezza, che precede detto segnale precedente ; e

    (>) applicazione di detta porzione , in modo sequenziale , in un formato seriale/parallelo , in gruppi di almeno sei bits , ognuno alla memoria, durante il periodo di tempo prestabilito .

    11* Metodo secondo la rivendicazione 9 , in cui la fase (e) e' caratterizzata dalle f asi consistenti nel determinare se la chiamata e* iniziale , o con_ tinua e , nel primo caso , nello svolgere una serie di funzioni di elaborazione per determinare la validit? della chiamata e , nel secondo caso , nello ' svolgere una serie differente di funzioni di elaborazione , allo scopo di determinare la continuit? della chiamata attuale rispetto alla chiamata immediata_ mente precedente*,