IT8447676A1

IT8447676A1 - "Contatore programmabile a divisione per numeri non interi".

Info

Publication number: IT8447676A1
Application number: ITRM1984A047676A
Authority: IT
Original assignee: Motorola Inc
Priority date: 1983-02-24
Filing date: 1984-02-10
Publication date: 1985-08-10
Also published as: EP0139657A4; IT1177554B; US4471170A; KR840008101A; EP0139657A1; CA1206641A; IT8447676A0; WO1984003406A1; JPS60500593A

Description

DOCUMENTAZIONE

RILEGATA

DESCRIZIONE

a corredo di una domanda di brevetto d'invenzione

avente per titolo:

"Contatore programmabile a divisione per numeri non interi "

a nome : MOTOROLA, INC .

dL o?

RIASSUNTO

E* fornito un contatore programmabile a numeri

O

2

non interi I L il quale presenta una precisione ad

alta frequenza che utilizza retroazione per regola r-M -O re la lunghezza del conteggio . Un primo divisore atto a ricevere un segnale di cadenza o di clock avente una prima frequenza ed un segnale di ingresso forniscono un segnale avente una seconda frequenza sostanzialmente uguale a quella del segnale di cadenza diviso per un numero . Un secondo divisore viene collegato al primo divi sore per fornire un'onda sinusoidale a gradini attraverso '-un convertitore dalla forma digitale alla forma analogica . Il primo divisore risponde sia al segnale di ingresso sia al segnale di retroazione dal secondo divisore, cos? che il numero pu? essere non-intero .

DESCRIZIONE DELL'INVENZIONE

Campo dell 'invenzione

La presente invenzione si riferisce, in generale,

ai contatori programmabili non-interi e pi? partico-2

larmente ad un contatore programmabile I L avente

una precisione ad alta frequenza che utilizza un

effetto di retroazione per regolare la lunghezza

del conteggio.

Tecnica precedente

I di spositivi compositori di numero di chiama ?d. ta o dispositivi combinatori a pi? frequenza a doppio tono (DTMF) nei si stemi telefonici tipicamente

comprendono un generatore di frequenza o clock, un

- ? contatore a "divisione-per-N", un contatore a "divi ?3

O

si one-p e r-1 6 ", un decodificatore ed un convertitore

e * dalla forma digitale alla forma analogica (D/A) . Il oa C? generatore di cadenza o di clock tipicamente compren ??Jt de un cristallo di quarzo il quale produce un segnale

avente una frequenza di 3? 5 megahertz . Il contatore

a "divisione-per-N" divide il segnale per un certo

numero intero N per fornire un segnale avente una

frequenza nell 'intervallo desiderato . Il contatore

a "divisi one-per-1 6 " fornisce l' ingresso al convertitore digitale/analogico attraverso un conveniente

decodificatore . L 'uscita del convertit ore digitale/

analogico ? un'onda sinusoidale a 16 gradini . Una

soluzione alternativa consiste nell 'usare un registro

a scorrimento a 16 bit al posto del contatore

a "divisione-per-1 6 ", eliminando la necessit? di

un decodificatore, tuttavia il risultato ? identico ?

Questi dispositivi combinatori DTMF precedentemente noti presentano certi inconvenienti, come

la scarsa precisione, le esigenze di corrente relativamente elevate e gli alti costi . Questi inconvenienti rendono i circuiti precedentemente noti meno ^ che desiderabili , per esempio quando il circuito t ? incorporato in un chip telefonico elettronico ba-

2

sato sulla tecnologia I L allo scopo di operare al livello di 1 , 1 volt . * Pertanto, ci? di cui si ha necessit? ? un contatore programmabile per numeri non interi in cui la

? lunghezza del conteggio viene fatta variare in modo da fornire una maggiore precisione di frequenza, il che permette un segnale di cadenza di ingresso meno costoso ed avente una ridotta necessit? di corrente .

SOMMARIO DELl?* INVENZIONE

In accordo con ci?, uno scopo della presente invenzione ? quello di fornire un perf ezionato contatore programmabile .

Un altro scopo della presente invenzione ? quello di fornire un contatore programmabile avente una precisione di frequenza maggiore .

Un ult eriore scopo della presente invenzione

? quello di fornire un contatore programmabile avente ridotte esigenze di corrente .

Nel raggiungimento dei precedenti e di altri

scopi della presente invenzione, in una forma di rea d. lizzazione, viene fornito un perfezionato contato-O

c? re programmabile avente un primo divisore atto a ri O cevere un segnale di cadenza avente una prima frequen-?-4 za ed un segnale di rapporto di divisione . Il primo ?5 divisore fornisce un primo segnale avente una seconda frequenza sostanzialmente uguale alla prima fre aa CD

quenza divisa per un certo numero . Un secondo divisore viene collegato al primo divisore e fornisce

un secondo segnale avente una terza frequenza. Il

primo divisore risponde al segnale di retroazione

dal secondo divisore per cui il numero pu? essere

modificato durante una porzione del periodo del primo segnale ?

I precedenti ed altri scopi, caratteristiche

e vantaggi della presente invenzione saranno meglio

compresi dalla seguente dettagliata descrizione,

presa insieme ai disegnai allegati .

BREVE DESCRIZIONE DEI DISEGNI

La figura 1 rappresenta uno schema a blocchi

del dispositivo combinatore multi-frequenze a

doppio tono incorporante il contatore programmabile della presente invenzione;

la figura 2 rappresenta una vista schematica

dei divisori della figura 1; e

la figura 3 rappresenta una forma d 'onda del segnale di uscita della presente invenzione ?

cL DESCRIZ10NE DETTAGLIATA DELL'INVENZIONE

I convenzionali sistemi telefonici a tono ? contatto presentano quattro file e tre colonne di ?: ? pulsanti, ciascuna fila e ciascuna colonna ideati-?a ficaie da un segnale avente una frequenza specifica generata per quella fila o per quella colonna quando il pulsante viene selezionato. Per esempio, il di numero "1" su un telefono si trova nella prima fila (superiore) e nella prima colonna (sinistra) ed ? identificato da una frequenza di 697 hertz per la

prima fila e 1209 hertz per la prima colonna. In effetti, una quarta colonna esiste per la matrice, ma non viene usata nei convenzionali sistemi telefonici. Il segnale a doppio tono prodotto spingendo un pulsante viene rivelato nel "centralino telefonico" ed il numero viene identificato .

II dispositivo combinatore multifrequenza a do? pio tono (DTMF) per produrre un segnale ad onda sinusoidale avente 16 gradini che rappresentano una

qualsiasi di queste frequenze ? rappresentato nella

figura 1 . Un generatore di cadenza 1 1 fornisce un

segnale di cadenza ad un contatore 12 di di?sione-per-N. Il contatore 12 di divisione-per-N divide il segnale di cadenza o di ciocie per un numero intero N

in modo da fornire un segnale avente una frequenza

nell 'intervallo desiderato . Un contatore 1 3 di divisi one-p e r-1 6 vi ene collegato al contatore 12 di di ' ? visione-per-N. Un segnale di retroazione dal contatore 1 3 di divisi one-p er-1 6 viene alimentato al contatore 12 di divi si one-p e i^N. Un decodificatore 14

viene collegato al contatore 1 3 di di visione-per-1 6

e decodifica il segnale proveniente dal contatore

1 3 di di visione-per-1 6 . Un convertitore 15 dalla foro ma digitale alla forma analogica viene collegato al

decodificatore 14 e produce un' onda sinusoidale a

gradini la quale ? illustrata nella figura 3 ? Il co ntatotre 12 di divisione-per-N viene collegato al codificatore di tastiera 1 6 il quale viene collegato

al gruppo di tasti 17. Il gruppo di tasti 17 ? costituito da una matrice 4-per-4 di pulsanti 0 interruttori, che possono essere i pulsanti di un telefono .

Un segnale dal gruppo di tasti 17 ed a sua volta

dal decodificatore di tastiera 16 determina il vaio

re di "N" del contatore 12 di divisione-per-N.

La figura 2 illustra il contat ore 12 di divisione-per-N ed il contatore 1 3 di divi sione-per-1 6 ? Anche se il circuito rappresentato viene implementato nella tecnologia I?, possono essere usate altre tecnologie, per esempio la tecnologia CMOS ,

I circuiti porta logici 21 , 22, 23, 24, 25, 26, 27, 28 , 29, 30, 31 , 32, 33, 34, 35 , 36, .37, 38 , 39, 40

ed i bistabili 41 , 42, 43, 44, 45, 46 formano il contatore 12 di divisione-per-N ed il circuito porta logico 50 ed i bistabili 51 , 52, 53, 54 formano il contatore 1 3 di divi sione-per-1 6 . Il terminale 56 riceve il segnale di cadenza dal generatore di cadenza 11 e viene collegato alla base di un transistore

57 di tipo NPN a collettori multipli . I collettori

58, 59 e 60 sono collegati all 'ingresso di cadenza

C dei bistabili 41 , 42, 46, rispettivamente . L'emettitore del transistore 57 viene collegato a massa,

ad esempio, per portare l'ingresso di cadenza G dei mul t ivi bra tori bistabili 41 , 42, 46 allo stato basso ? IHG WA SAJEAK Z*h?POO POM &p...... quando uno stato logico alto dal generatore di cadenza 11 viene alimentato al terminale 56.

I bistabili 41 , 42, 43, 44, 45 funzionano come contatore di ondulazioni . Il bistabile 41 presenta l'uscita collegata all' ingresso C del bistabile

42 e l ?uscita collegata all ?ingresso C del bistabile 43? Il bistabile 42 presenta l ?uscita Q1 collegata all'ingresso C del bistabile 43 e l'uscita Q2

collegata all? ingresso C del bistabile 44 ? Il bistabile 43 presenta l'uscita Q1 collegata all'ingresso

C del bistabile 44 ed il bistabile 44 ha l'uscita

Q1 collegata all 'ingresso C del bistabile 45. Le

uscite Q2 # del bistabile 44 e le uscite Q^ f Q2?

del bistabile 45 sono collegate all 'ingresso D ? f i del bistabile di tenuta 46. Anche se due e tre usci c~> i te dai bistabili 44 e 45? rispettivamente, sono illustrate per le esigenze di corrente in questa specifica forma di reali zzazione, l'invenzione non de 5? CO

ve essere cos? limitata? Ciascuno dei bistabili 41 ,

b 42, 43? 44, 45 presenta una uscita Q collegata all ' ingresso D, rispettivamente ?

Il bistabile 46 presenta l'uscita Q1 collegata

all 'ingresso S del bistabile 43 e l 'uscita Q2 collegata all'ingresso R del bistabile 44 ? L 'uscita Q1

del bistabile 46 viene collegata all 'ingresso del

circuito porta 39? Le uscite del circuito porta 39

sono collegate all' ingresso R ed all' ingresso S dei

bistabili 41 , 42. L 'uscita Q2 del bistabile 46 viene

collegata all'ingresso del circuito porta 40. Le usci

te dal circuito porta 40 sono collegate all ' ingresso

R del bistabile 45 ed all?uscita C del bistabile 51

I circuiti porta 39 e 40 semplicemente invertono il segnale applicato ai loro ingressi e possono essere eliminati quando ulteriori uscite Q sono prelevate dal bistabile 46 invece delle uscite Q, come illustrate?

Il circuito porta 21 presenta un ingresso atto a ricevere il segnale di rapporto di divisione cL t/? X ed il circuito porta 22 presenta un ingresso at -: to a ricevere il segnale di rapporto di divisione ? Y. I segnaHii rapporto di divisione X ed Y sono generati dal codificatore di tastiera 16. Il circuito porta 23 ha il suo ingresso collegato ad un ingresso del circuito porta 21 ed il circuito poro ta 25 ha il suo ingresso collegato ad una uscita rj del circuito porta 22. Il circuito porta 24 ha il

suo ingresso collegato ad una uscita da ciascuno

dei circuiti porta 21 e 22. Il circuito porta 26 ha il suo ingresso collegato all?uscita dei circuiti porta 23, 25, 30. Il circuito porta 27 ha il suo ingresso collegato ad una uscita da ciascuno dei circuiti porta 21 e 32. Il circuito porta 28 ha il suo ingresso collegato all'uscita del circuito porta 29 ed il circuito porta 29 ha il suo ingresso collegato ad una uscita del circuito porta 31. Il circuito porta 30

ha il suo ingresso collegato ad una uscita del ci rc?ito porta 32 ? Il circuito porta 31 ha il suo ingresso collegato ad una uscita da ciascuno dei circuiti porta 22 e 32. Il circui to porta 33 ha il suo

ingresso collegato ad una uscita del circuito porta 21 ed il circuito porta 34 ha il suo ingresso col^

legato all ?uscita del circuito porta 33? Il circuito porta 35 ha il suo ingresso collegato a due uscite di ciascuno dei circuiti porta 24 e 31 ? Il circuito porta 36 ha il suo ingresso collegato ad una uscita del circuito porta 35 ? Il circuito porta 37 ha

il suo ingresso collegato a quattro uscite da ciascuno dei circuiti porta 26 , 27, 28 . Il circuito porta

38 ha il suo ingresso collegato ad una uscita del

circuito porta 37. Il circuito porta 34 ha quattro

uscite collegate agli ingressi S del bi stabile 43

ed il circuito porta 35 ha due uscite collegate al-1 * ingresso S del bistabile 42 , Il circuito porta 36

ha due uscite collegate all? ingresso R del bistabile

?? $GA IM mCTO SOM BARZAN &p....

42 ? Il ci rcuito porta 37 ha due uscite collegate all ?ingresso S del bistabile 41 ed il circuito porta

38 ha due uscite collegate all' ingresso R del bistabile 41 ?

I bistabili 51 , 52, 53, 54 del contatore 1 3 di

"divisione-per-1 6 " hanno ciascuno la loro uscita

collegata al loro ingresso D , rispettivamente ?

Il bistabile 51 ha l 'uscita Q collegata all'ingresso C del bistabile 52, l'uscita Q? collegata all'ingresso C del bistabile 53? l 'uscita Q ^ collegata all'ingresso del circuito porta 32 e l 'uscita

Q2 collegata al terminale 61 .

Il bistabile 52 ha l'uscita collegata all ' in-C2u? gresso C del bistabile 53? l 'uscita Q2 collegata CO all 'ingresso 0 del bistabile 54, l'uscita collegata all 'ingresso del circuito porta 32 e l 'uscita

Q2 collegata al terminale 62. Il bistabile 53 ha -J l 'uscita Q collegata all 'ingresso C del bistabile o 54, l 'uscita collegata all 'ingresso del circuito

<xi porta 32 e l 'uscita Q2 collegata al terminale 63. CD S

Le uscite dai bi stabili 51 , 52, 53 fornite come ingresso al ci rcuito porta 32 rappresentano la retroazione fornita dal contatore 1 3 di "divisione-per-16" al contatore 12 di "divi sione-per-N" ? Il bistabile 54 ha l 'uscita collegata al terminale 64 e l'uscita Q2 collegata al terminale 65. Il circuito

porta 50 ha il suo ingresso atto a ricevere il segnale di ingresso CMT e quattro uscite ciascuna collegata agli ingressi R di ciascuno dei bistabili 51 ,

52, 53, 54 ? Le uscite sui terminali 61 , 62, 63, 64,

65 sono collegate agli ingressi del decodificatore 14 ?

Nel circuito precedentemente noto gi? sopra descri tto, il contatore di "divisione-per-N" ( che non

riceve retroazione dal contatore di divisione-per-1 6)

divide il segnale di frequenza di cadenza F^ per

N. L'uscita del contatore di "divisione-per-N" viene ulteriormente divisa per 16 dal contatore di "divisione-per-1 6" . Quindi la frequenza alimentata al decodificatore ? diviso per 16N. L'uscita del decodificatore viene applicata ad un convertitore digitale-analogico per produrre un' onda sinusoidale a

gradini nella forma approssimata illustrata nella

figura 3 in cui la larghezza w di ciascuno dei gradini nella forma sinusoidale a gradini ? uguale a N

diviso per FnT ? Vi sono 16 gradini per periodo della onda sinusoidale a gradini di usci ta. Le tecniche

o di progettazione dei circuiti precedentemente note

permettono di usare soltanto un numero int ero come

valore di N. Poich? sia 16 sia N sono numeri interi , si vede che soltanto le frequenze che sono in relazione intera con F_T possono essere generate con

? JJ .

precisione con questa soluzione precedentemente nota. Allo scopo di produrre una delle frequenze DTMF,

per esempio 1633 hertz, da un segnale di cadenza

che presenta una frequenza di 500 kilohertz, la frequenza di cadenza di 500 kilohertz deve essere divi

ga per 16 volte un multiplo N di 19. Ci? fornirebbe una frequenza di uscita di 1644,74 hertz,

avente un errore di 0,72$ dalla frequenza di 1 63 3

hertz . desiderata.

Il contatore programmabile della pref erita forma di realizzazione finora descritta viene carica-

c to con un numero N. , tale che F_T/16N. sia ragionevolmente vicino alla desiderata frequenza di uscita C-FQ . La retroazione dal contatore a "divi sione-per-1 6" C j C-t c ; determina quando la forma d? onda di usci ta si trova

ad un picco positivo 70 oppure ad un picco negati <*3

O vo 71 ( si veda la figura 3) , nel quale momento, per .,?-j ?? mezzo di questo collegamento di retroazione, un nu OQ CD

mero diverso dal numero N1 viene caricato nel contatore programmabile . L?effetto ? quello di aumentare oppure diminuire la larghezza W del gradino in modo

tale che il periodo di tempo complessivo della forma d ' onda sintetizzata sia pi? vicino al periodo di tempo di FQ . Si noti che la larghezza W del gradino pu? essere regolata con una risoluzione uguale ad una cadenza . La regolazione della larghezza W del gradino al picco positivo 70 ed al picco negativo 71 presenta i seguenti vantaggi . L?energia incrementale sul

picco positivo 70 e sul picco negativo 71 ? minima ; pertanto, il cambiamento della larghezza W del gra

dino in corrispondenza di questi picchi contribuisce

in misura molto bassa alla distorsione . In secondo

luogo, la simmetria rotatoria vi ene mantenuta in modo tale che non vengono generate armoniche di ordine pari .

Il contatore 12 a "divi sione-per-N" ed il contatore 1 3 a "di visione-per-1 6 " rappresentati nella

-ci figura 2 generano le quattro frequenze di colonna cL C?

1 209 hertz, 1 336 hertz; 1477 hertz e 1 63 3 hertz, a - ^ 1 -?

O - * seconda dello stato dei segnali di ingresso X ed Y ,

La seguente tabella illustra a titolo di esempio

la precisione che si pu? ottenere con la nuova tecnica quando si usa un segnale di cadenza avente una

frequenza di 500 kilohertz.

TABELLA 1 2? Frequenza di Frequenza gen?

colonna F _ ^ ? rata F _ # erro re

?O"

1 209 Hz 26 25 1207,73 Hz -0, 105$

1 336 Hz 23 26 1 336, 89 Hz -0, 06#

1477 Hz 21 22 1479, 28 Hz 0, 155#

1633 Hz 19 20 1633,98 Hz 0,<

La prima colonna della tabella 1 rappresenta

la frequenza desiderata per il segnale di uscita.

La seconda e la terza colonna illustrano i valori

per e rispettivamente . La colonna 4 illustra

la frequenza del segnale di uscita cosi come ot-0

tenuta e la colonna 5 illustra l 'errore fra la frequenza di uscita ottenuta e la frequenza di uscita desiderata? Per 14 dei 16 gradini dell ' onda sinusoidale a gradini di uscita, il contatore programmabile viene caricato con . Per i restanti 2 gradini che si trovano al picco positivo 70 ed al picco negativo 71 ? il contatore programmabile viene caricato con frequenza generata ? uguale alla ra. frequenza di cadenza divisa per la quantit? 14N^

2N? L'errore percentuale viene calcolato sottraendo la frequenza di colonna dalla frequenza generata

e dividendo per la frequenza di colonna ?

Il contatore 1 3 di "divisione-per-1 6 " comprendente i circuiti bistabili 51 , 52, 53, 54 si trova

nel modo di ripristino o di reset se il segnale di ingresso CMT si trova al livello logico zero e si trova nel modo di conteggio se il segnale di ingresso

CMT si trova al livello logico 1 ? Nel modo di ripristino, le uscite Q dei circuiti bistabili 51 , 52,

53 e 54 sono zero . Durante il funzionamento normale

del contatore programmabile, il segnale di ingresso

CMT ? un segnale logico 1 . Le uscite Q dei circuiti bistabili 51 , 52, 53 e 54 quindi passeranno ciclicamente nel modo illustrato nella tabella 2 per ciascuna transi zione con andamento negativo dell ?uscita

del circuito porta 40 come applicata all 'ingresso di

cadenza C del circuito bistabile 51 ?

TABELLA 2

Transizione nega Uscite Q

tiva in C del bistabile 51 _ FF-51 FF-52 FF-5 3 FF-5 4

-4 ci 0 c/i 1 0 <~ c _ 2 0 1

3 1 1 0 0 P5 4 0 0 1 0 <z> 5 1 0 1 0

OS

-si 6 oc

0 1 1 0

3? 7 1 1 1 0

8 0 0 0 1

9 1 0 0 1

10 1 0

1 1 0

12

1 3

14

15 1 1 1

(FF = flip-flop = circuito bistabile)

Per esempio , si consideri la generazione della

frequenza di 1209 Hz . Il codificatore di tastiera 16

dovrebbe generare un segnale logico 1 sia per l 'uno aia per l 'altro segnale di rapporto di divisione

X e Y per il circuito cos? come rappresentato . Supponendo che il segnale di ingresso CMT abbia appena eseguito una transizione ad uno stato logico 1 e rimanga come tale ed anche supponendo che l?usci ta Q

del circuito bi stabile 46 sia un segnale logico 0,

il segnale di ingresso R dei circuiti bistabili 44

?>0 e 45 ? zero, il segnale di ingresso S del circuito bistabile 43 ? zero ed il segnale di ingresso R e S dei circuiti bistabili 41 e 42 sono zero . Il segnale di ingresso di cadenza sul terminale 56 ? costitui o-J to da un?onda quadra avente una frequenza di 500 kilohertz. L ?uscita del transistore 57 provoca il

eS ribaltamento del circuito bistabi le 41 e del circuito bistabile 46, a seconda dello stato dell' ingresso D . I circuiti bistabili 41 , 42, 43, 44, 45 operano

come un contatore di ondulazioni e quando l 'uscita

Q (le uscite Q1 e hanno lo stesso stato logico

e per facilit? di descrizione sono nel loro assieme rappresentate cane uscita Q ) dei circuiti bistabili

41 , 42, 43? 44, 45 diventa 0001 1 rispettivamente, l 'ingresso D al circuito bistabile 46 passa ad alto . In corrispondenza del successivo impulso di cadenza, l 'usci ta Q dei circuiti bistabili 41 , 42, 43? 44, 45 diventa 10011 e l?uscita Q del circuito bistabile 46 diventa 1. Quindi, o vengono caricati nel contatore 12 a "divisione-per-N" . Come risultato del fatto che l'uscita Q del circuito bistabile 46 si trova nello stato alto, i circuiti bistabili 45 e 46 vengono ripristinati o passati a reset. Inoltre, poich? il segnale di ingresso Y ? 1, l'uscita del circuito porta 21 passa a basso.

Ci? provoca il fatto che l'uscita del circuito porta 33 passi ad alto e che l'uscita del circuito porta 34 rimanga a basso. Pertanto, l'uscita Q del circuito bistabile 43 rimane a basso. Poich? l'uscita Q (le uscite Q.j e Q2 hanno lo stesso stato logico e per facilit? di descrizione sono nel loro assieme rappresentate come uscita Q) del circuito bistabile 46 ? bassa, l'uscita del circuito porta 39 ? alta. Poich? la retroazione all'ingresso al circuito porta 32 ? bassa e l'uscita del circuito porta 32 ? alta e l'uscita del circuito porta 22 ? bassa, l'uscita del circuito porta 31 ? alta. L'uscita del circuito porta 24 ? alta poich? essa ha il suo ingresso dai circuiti porta 21, 22 che si trovano ambedue allo stato basso. Pertanto, l'ingresso al circuito porta 35 ? alto e l'uscita del circuito porta 35 ? bassa, mentre l'uscita del circuito porta 36 ? alta. Pertanto, il ci rcuito bistabile 42 viene ripri stinato

e ci? provoca il fatto che l 'uscita Q del circuito bistabile 42 diventi zero . L'ingresso al circuito

porta 27 ? un collegamento AND cablato fra l 'uscita del circuito porta 21 ed il circuito porta 32.

Poich? l'uscita del circuito porta 21 ? zero, l 'uscita del circuito porta 27 ? uno . Poich? l'uscita a S*'" del circuito porta 31 ? alta, l 'uscita del circuito

C-porta 29 ? bassa e l'uscita del circuito porta 28 c C-> o ? alta. L'ingresso al circuito porta 26 ? un colle c ? gamento AND cablato fra le uscite dei circuiti por r-4 o ta 23, 25, 30. Poich? la retroazione all'ingresso

r^j e* al circuito porta 32 ? bassa, ci? provoca il passag oc> gio dell' ingresso del circuito porta 30 ad alto e CO 3K il passaggio dell 'uscita del circuito porta 30 a

basso . Perci?, il collegamento AND cablato all'ingresso del circuito porta 26 ? basso, cosa che provoca

il passaggio dell 'uscita del circuito porta 26 ad

alto . L'ingresso al circuito porta 37 ? il cpllegamento AND cablato fra le uscite dei circuiti porta

26, 27 e 28 che sono alte . Pertanto, l'uscita del circuito porta 37 ? bassa e quella del circuito porta 38 ? alta . Ci? provoca il passaggio dell'uscita

Q dal circuito bistabile 41 a basso . Perci?, le uscite dei circuiti bistabili 41 , 42, 43? 44, 45 sono state cambiate da 10011 a 00000. La rappresentazione

binaria della cifra decimale 25 ? 10011 e la rappresentazione binaria della cifra decimale 0 ?

00000. Perci?, la cifra decimale 0 ? stata caricata nel contatore di divisione-per-N comprendente i

circuiti bistabili 41, 42, 43, 44, 45. Poich? il contatore si trova ora nello stato 00000, lingresso D

al circuito bistabile 46 diventa basso. Perci?, al

<*>? successivo impulso di cadenza, l?uscita Q del cir-?

cuito bistabile 46 passa allo stato basso. Si noti ; ? che questo impulso di cadenza non provoca il ribaltamento dei circuiti bistabili 41, 42, 43, 44, 45

C * poich? l?uscita Q del circuito bistabile 46 si trof*v< iK vava nello stato alto e costringeva il circuito bi co CS) stabile 41 ad essere ripristinato o resettato. Il

pi? recente impulso di cadenza ha provocato il passaggio dell?uscita Q del circuito bistabile 46 allo

stato basso, facendo cos? passare gli ingressi R e

S dei circuiti bistabili 41, 42, 43, 44, 45 allo

stato basso, per cui gli impulsi successivi ribalteranno i circuiti bistabili 41, 42, 43, 44, 45. Con

questo ultimo impulso, l?uscita del circuito porta

40 esegue anche una transizione a zero.Perci?, i

circuiti bistabili 51, 52, 53, 54 vengono ribaltati ogni volta che il circuito bistabile 46 presenta

una transizione da uno stato logico alto ad uno

stato logico basso.

Nei successivi impulsi del segnale di cadenza

F U_T li, i circuiti bistabili 41 , 42, 43? 44, 45 conteranno dallo stato 00000 ( cifra decimale 0) allo

stato 1001 1 (cifra decimale 25 ) * avendo cos? contato 25 impulsi , ed in questo momento l?uscita Q

del circuito bistabile 46 diventer? un segnale logi?. c o uno come precedentemente descritto. Con il suc i cessivo impulso di cadenza, l 'uscita Q del circuito bistabile 46 esegue una transizione a zero e

ribalta anche i circuiti bistabili 51 , 52, 53, 54 -t Perci?, i circuiti bistabili 51 , 52, 53, 54 vengono ribaltati ad ogni 26- simo impulso di cadenza .

-o In altre parole, i circuiti bistabili 41 , 42, 43, r?.? w 44, 45, 46 formano un contatore di "divisi one-per-26". Ora, per ogni 26 impulsi, i circuiti bistabili

51 , 52, 53, 54 vengono ribaltati per mezzo di incrementi unitari fino a che le uscite Q dei circuiti bistabili 51 , 52, 53 sono uscite che presentano tutti segnali logici uno . Quindi , la retroazione all 'ingresso al circuito porta 32 diventa un 1 logico e quando l 'uscita Q del circuito bistabile 46 ( il succesivo ciclo di carico ) diventa 1 , il circuito bistabile 41 verr? portato nello stato di set ed i circu?ti bistabili 41 , 42, 43? 44 , 45, 46 verranno caricati con la cifra binaria 100.00. Poich? 10000 rappresenta una cifra decimale 1 , quando l 'uscita Q del

circuito bi staile 46 diventa zero dopo il successivo impulso di cadenza, i circuiti bistabili 41 , 42,

43, 44, 45 conteranno da 10000 ( cifra decimale 1 )

fino a 1001 1 (cifra decimale 25 ) ovvero 24 impulsi .

L'uscita Q del circuito bi stabile 46 diventer? quindi 1 , come precedentemente descritto . Il successivo

impulso provoca il passaggio dell ?uscita Q del circuito bistabile 46 allo stato basso ed i circuiti

bistabili 51 , 52, 53? 54 vengono ribaltati . Perci?,

i circuiti bistabili 51 , 52, 53, 54 vengono ribaltati dopo 25 impulsi . La retroazione all ' ingresso

al circuito porta 32 diventa quindi 0 ed il funzionamento dei circuiti bistabili 41 , 42, 43? 44, 45

riprende il suo modo normale di divisione per 26. C on riferiment o alla tabella 2, si pu? vedere che nel

passaggio ciclico attraverso l'intera tabella, le ? IC B SANRZ ZRDQ ROMAA?/?N &Hp..... uscite Q dei circuiti bistabili 51 , 52, 53 diventano per due volte uscite logiche di 1 . Cos? , per

due dei 16 stati, i circuiti bi^abili 41 , 42, 43?

44, 45 eseguono la divisione per 25 e per i restanti

14 stati eseguono la divisione per 26. In altre parole, il contatore 12 a "divisione-per-N" divide per

26( 14/16 ) 25( 2/16) ovvero 25 ,875. Perci?, in

questo modo ? stata eseguita una divisione per un numero non intero e, poich? que sto rapporto di divisione pu? essere modificato, il contatore ? programmabile . Pertanto, l 'uscita FCL/N del contatore

12 di "divisione-per-N" ? 500 kilohertz/25 ,875 ovvero 19, 32 kilohertz . L 'uscita P^^/16N del contatore 1 3 di "divisione-per-l?" ? quindi 1207,73 hertz

Si dovrebbe ora apprezzare che ? stato fornic o? to un perfezionato contatore programmabile avente

una elevata precisione di frequenza che utilizza c:

c un effetto di retroazione per regolare la lunghezza del conteggio. ?^.

?? RIVENDICAZIONI ?

r-4 1. Contatore programmabile a divisione per nu 0-2

OQ

meri non interi comprendente: CD ?2Z un primo divisore atto a ricevere un segnale

di cadenza avente una prima frequenza ed a ricevere un segnale di rapporto di divisione, per fornire

un primo segnale avente una seconda frequenza sostanzialmente uguale a detta prima frequenza divisa per un numero, detta seconda frequenza avendo un periodo che comprende almeno due porzioni; e

un secondo divisore collegato a detto primo divisore per fornire un secondo segnale avente una

t erza frequenza, detto primo divi sore agendo in risposta ad un segnale di retroazione da detto secondo divi sore in modo tale che detto numero possa essere modificato durante almeno una di dette porzioni ?

2. Contatore programmabile secondo la rivendicazione 1 , in cui detto primo divisore comprende :

una pluralit? di circuiti bi stabili o flip- -flop intere ollegati e ri spondenti a detto segnale

di cadenza o di clock per fornire detto primo segnai e ; e

un mezzo logico collegato a detta pluralit?

di circuiti bi stabili e rispondente a detto segnale

di rapporto di divisione e a detto segnale di retro- ^

C3 azione per controllare almeno una porzione di det- ?J ta pluralit? di circuiti bistabili ?

3? C ontatore programmabile secondo la rivendicazione 2, in cui detto secondo divisore comprende una pluralit? di circuiti bistabili intercollegati ?

4 ? Dispositivo di combinazione multifrequenza

a doppio tono per apparecchio telefonico comprendente un mezzo di combinazione per identificare sequenzialmente cifre decimali, comprendente :

un generatore di cadenza o di clock per fornire un segnale di cadenza avente una frequenza di cadenza;

un mezzo codificatore collegato a detto mezzo di combinazione per fornire un segnale di rapporto di divisione;

un primo contatore collegato a detto generatore di cadenza e a.detto mezzo codificatore per

ibroire una prima uscita di contatore avente una fre o-<? quenza sostanzialmente uguale a detta frequenza di cadenza divisa per un primo numero; S-un secondo contatore collegato a detto primo ?*?

? contatore per fornire una seconda uscita di conta r^i -O tore avente una frequenza sostanzialmente uguale all?uscita di detto primo contatore divisa per un 3?co secondo numero, detto primo contatore essendo in <_D grado di rispondere alla retroazione da detto secondo contatore, in cui detto primo numero viene fatto variare in modo da variare il periodo di tempo dell?uscita di detto primo contatore;

un decodificatore collegato a detto secondo contatore per decodificare l?uscita di detto secondo contatore; e

un convertitore digitale/analogico collegato a detto decodificatore per fornire una uscita ad onda sinusoidale a gradini

5 ? Di spositivo di combinazione multi frequenza

a doppio tono secondo la rivendicazione 4, in cui

de tto primo divisore comprende :

una pluralit? di circui ti bistabili intercollegati ed atti a rispondere a detto segnale di cadenza per fornire detta prima uscita del contatore;

e

un mezzo logico collegato a detta pluralit? di cu c? circuiti bistabili ed atto a rispondere a detto se-& gnale di rapporto di divisione e a detto segnale di s retroazione per controllare almeno una porzione di

detta pluralit? di circuiti bistabili . frS -o 6. Dispositivo di combinazione multi frequenza

a doppio tono secondo la rivendicazione 5, in cui 5 co cr> detto secondo contatore comprende una pluralit? di 3? circuiti bistabili intercollegati .

7. Procedimento per dividere la frequenza di

un segnale comprendente le seguenti operazioni :

dividere la frequenza per un primo numero;

dividere la frequenza per un secondo numero ; e

fornire una retroazione tale che detto primo

numero viene fatto variare nell' interno del periodo

del segnale

l/) -<S 3S o ei Roma, 1 0 FEB. 1984 O

p .p . : MOTOROLA, IRC .

?

UN MANDATARIO TA/cc/gp : 9696 per se e per gli altri

Antonio Tdiorcio i O c

<

Si

v* A

mi

No. di serie: 469334 476 76 ?84

No. di serie: 06/469334

Data di deposito: 24 Febbraio 1983

Classe: 179 - Sottoclasse: ? No. di divisione: 214 Richiedente: M. FAHEEM AKRAM, MESA, ARIZONA

Dati di continuazione: Verificati

Domande estere/PCT: Verificate

Licenza di deposito estero rilasciata il 21 Marzo 1983

Dati di deposito :

Stato o paese : AZ - No . tavole disegni : 2

Riv. totali : 7 - Riv. indipendenti : 3

Tassa di deposito ricevuta: $ 300.00

No . di riferimento del mandatario : 2C04777 Indirizzo : VINCENT J. RAUNER 4350 EAST CAMBELBACK ROAD STE . 200 F BLDG. PHOENIX, AZ 85018 Titolo : C ontatore programmabile a numeri non interi

Si certifica con la presente che l?allegato costituisce copia fedele tratta dai Registri dell?Ufficio Brevetti e Marchi di Fabbrica degli Stati Uniti della domanda come originariamente depositata che ? stata qui identificata.

Per l?autorizzazione del

COMMISSARIO AI BREVETTI E MARCHI DI FABBRICA

F.to : illeggibile (Funzionario Certificante)

Data, 25 Ottobre 1983

(SIGILLO)

BOLLO DELL ' UFFICIO BREVETTI DEGLI STATI UNITI

24 Febbraio 1983

No. 469. 334

"Contatore programmabile a numeri non

interi".

* * ? ? ? * * *

RIASSUNTO

E * fornito un contatore programmabile a numeri 2

non interi I L il quale presenta una precisione ad alta frequenza che utilizza retroazione per regolare la lunghezza del conteggio . Un primo divi sore atto a ricevere un segnale di cadenza o di clock avente una prima frequenza ed un segnale di ingresso forniscono un segnale avente una seconda frequenza sostanzialmente uguale a quella del segnale di cadenza diviso per un numero. Un secondo divisore viene collegato al primo divisore per fornire un?onda sinusoidale a gradini attraverso un convertitore dalla forma digitale alla forma analogica . Il primo divisore risponde sia al segnale di ingresso sia al segnale di retroazione dal secondo divisore, cos? che il numero pub essere non-intero .

DESCRIZIONE DELL * INVENZIONE Campo dell 'invenzione

La presente invenzione si riferisce, in generale, ai contatori programmabili non-interi e pi? particc-2 larmente ad un contatore programmabile I L avente una precisione ad alta frequenza che utilizza un effetto di retroazione per regolare la lunghezza del conteggio.

Tecnica precedente

I dispositivi compositori di numero di chiamata o dispositivi combinatori a pi? frequenza a doppio tono (DTMF) nei sistemi telefonici tipicamente comprendono un generatore di frequenza o clock, un contatore a "divisione-per-N", un contatore a "divisi one-p e r-1 6 ", un decodificatore ed un convertitore dalla forma digitale alla forma analogica (D/A ) . Il generatore di cadenza o di clock tipicamente comprende un cristallo di quarzo il quale produce un segnale avente una frequenza di 3, 5 megahertz . Il contatore a "divisione-per-N" divide il segnale per un certo numero intero N per fornire un segnale avente una frequenza nell ?intervallo desiderato . Il contatore a "divisione-per-1 6 " fornisce l*ingresso al convertitore digitale/analogico attraverso un conveniente decodificatore . L 'uscita del convertit ore digitare/ analogico ? un'onda sinusoidale a 16 gradini . Una soluzione alternativa consiste nell 'usare un registro a scorrimento a 16 bit al posto del contatore a "divisione-per-16Hf eliminando la necessit? di un decodificatore, tuttavia il ri sultato ? identico .

Questi dispositivi combinatori DTMF precedentemente noti presentano certi inconvenienti, come la scarsa precisione, le esigenze di corrente relativamente elevate e gli alti costi . Questi inconvenienti rendono i circuiti precedentemente noti meno che desiderabili , per esempio quando il circuito ? incorporato in un chip telefonico elettronico ba-

2

sato sulla tecnologia X L allo scopo di operare al livello di 1 , 1 volt .

Pertanto, ci? di cui si ha necessit? ? un contatore programmabile per numeri non interi in cui la lunghezza del conteggio viene fatta variare in modo da fornire una maggiore precisione di frequenza, il che permette un segnale di cadenza di ingresso meno costoso ed avente una ridotta necessit? di corrente .

SOMMARIO DELL?' INVENZIONE

In accordo con ci?, uno scopo della presente invenzione ? quello di fornire un perfezionato contatore programmabile.

Un ult eri ore scopo della presente invenzione ? quello di fornire un contatore programmabile avente ridotte esigenze di corrente .

Nel raggiungimento dei precedenti e di altri scopi della presente invenzione, in una forma di realizzazione, viene fornito un perf ezionato contatore programmabile avente un primo divisore atto a ricevere un segnale di cadenza avente una prima frequenza ed un segnale di rapporto di divisione . Il primo divisore fornisce un primo segnale avente una seconda frequenza sostanzialmente uguale alla prima frequenza divisa per un certo numero . Un secondo divisore viene collegato al primo divisore e fornisce un secondo segnale avente una terza frequenza . Il primo divisore risponde al segnale di retroazione dal secondo divisore per cui il numero pu? essere modificato durante una porzione del periodo del primo segnale .

I precedenti ed altri scopi, caratteristiche e vantaggi della presente invenzione saranno meglio compresi dalla seguente dettagliata descrizione, presa insieme ai di segnai allegati .

BREVE DESCRIZIONE DEI DISEGNI

La figura 1 rappresenta uno schema a blocchi del dispositivo combinatore multi-f requenze a doppio tono incorporante il contatore programmabile della presente invenzione;

la figura 2 rappresenta una vista schematica dei divisori della figura 1; e

la figura 3 rappresenta una forma d *onda del segnale di usci ta della presente invenzione .

DESCRIZIONE DETTAGLIATA DELL?1 INVENZIONE

I convenzionali sistemi telefonici a tono a contatto presentano quattro file e tre colonne di pulsanti, ciascuna fila e ciascuna colonna identificate da un segnale avente una frequenza specifica generata per quella fila o per quella colonna quando il pulsante viene selezionato . Per esempio, il numero "1 " su un telefono si trova nella prima fila ( superiore) e nella prima colonna ( sinistra) ed ? identificato da una frequenza di 697 hertz per la prima fila e 1209 hertz per la prima colonna . In effetti, una quarta colonna esiste per la matrice, ma non viene usata nei convenzionali sistemi telefonici , Il segnale a doppio tono prodotto spingendo un pulsante viene rivelato nel "centralino telefonico" ed il numero viene identificato .

II dispositivo combinatore multif requenza a do? pio tono (DTMF) per produrre un segnale ad onda sinusoidale avente 16 gradini che rappresentano una qualsiasi di queste frequenze ? rappresentato nella figura 1 ? Un generatore di cadenza 1 1 fornisce un segnale di cadenza ad un contatore 12 di di?sione-per-N. Il contatore 12 di divisione-per-N divide il segnale di cadenza o di clock per un numero intero N in modo da fornire un segnale avente una frequenza nell 'intervallo desiderato . Un contatore 1 3 di divisione-per-1 6 viene collegato al contatore 1 2 di divisione-per-N. Un segnale di retroazione dal contatore 1 3 di divisione-per-1 6 viene alimentato al contatore 12 di divisione-per-N. Un decodificatore 14 viene collegato al contatore 1 3 di divisione-per-1 6 e decodifica il segnale proveniente dal contatore 1 3 di divisione-per-1 6 . Un convertitore 15 dalla forma digitale alla forma analogica viene collegato al decodificatore 14 e produce un' onda sinusoidale a gradini la quale ? illustrata nella figura 3 ? Il contatotre 12 di divisione-per-N viene collegato al codificatore di tastiera 16 il quale viene collegato al gruppo di tasti 17. Il gruppo di tasti 17 ? costituito da una matrice 4-per-4 di pulsanti o interruttori , che possono essere i pulsanti di un telefono . Un segnale dal gruppo di tasti 17 ed a sua volta dal decodificatore di tastiera 16 determina il vaiore di "N" del contatore 12 di divisione-per-N.

La figura 2 illustra il contatore 12 di divisione-per-N ed il contatore 1 3 di divisione-per-1 6 . Anche se il circuito rappresentato viene implemen-

2

tato nella tecnologia I L, possono essere usate altre tecnologie, per esempio la tecnologia CMOS .

I circuiti porta logici 21 , 22 , 23, 24, 25 , 26, 27, 28 , 29 , 30 , 31 , 32 , 33, 34 , 35 , 36 , 37 , 38 , 39 , 40 ed i bistabili 41 , 42, 43, 44, 45, 46 formano il contatore 12 di divisione-per-N ed il circuito porta logico 50 ed i bistabili 51 , 52, 53, 54 formano il contatore 1 3 di divisione-per-1 6 ? Il terminale 56 riceve il segnale di cadenza dal generatore di cadenza 11 e viene collegato alla base di un transistore 57 di tipo NPN a collettori multipli . I collettori 58, 59 e 60 sono collegati all 'ingresso di cadenza C dei bistabili 41 , 42, 46, rispettivamente . L'emettitore del transistore 57 viene collegato a massa, ad esempio, per portare l'ingresso di cadenza C dei multivibratori bistabili 41 , 42, 46 allo stato basso quando uno stato logico alto dal generatore di cadenza 11 viene alimentato al terminale 56.

I bistabili 41 , 42, 43, 44, 45 funzionano come contatore di ondulazioni . Il bistabile 41 presenta l'uscita Q1 collegata all' ingresso C del bistabile 42 e l ?uscita collegata all ?ingresso C del bistabile 43? Il bistabile 42 presenta l 'uscita Q1 collegata all'ingresso C del bistabile 43 e l 'uscita Qg collegata all' ingresso C del bi stabile 44 ? Il bistabile 43 presenta l'uscita Q collegata all'ingresso C del bistabile 44 ed il bistabile 44 ha l'uscita Q1 collegata all 'ingresso C del bistabile 45 ? Le uscite Qg? Q -j del bistabile 44 e le uscite Q ^ Qg, del bistabile 45 sono collegate all 'ingresso D del bistabile di tenuta 46? Anche se due e tre uscite dai bistabili 44 e 45, rispettivamente, sono illustrate per le esigenze di corrente in questa specifica forma di reali zzazione, l 'invenzione non deve essere cos? limitata? Ciascuno dei bistabili 41 , 42, 43, 44, 45 presenta una uscita Q collegata all' ingresso D, rispettivamente .

Il bistabile 46 presenta l'uscita collegata all 'ingresso S del bistabile 43 e l'uscita Qg collegata all 'ingresso R del bistabile 44 ? L'uscita del bistabile 46 viene collegata all'ingresso del circuito porta 39? Le uscite del circuito porta 39 sono collegate all' ingresso R ed all' ingresso S dei bistabili 41 , 42 ? L 'uscita del bistabile 46 viene collegata all'ingresso del circuito porta 40. Le usci te dal circuito porta 40 sono collegate all' ingresso R del bistabile 45 ed all?uscita C del bistabile 51? I circuiti porta 39 e 40 semplicemente invertono il segnale applicato ai loro ingressi e possono essere eliminati quando ulteriori uscite Q sono prelevate dal bistabile 46 invece delle uscite Q, come illustrate ?

Il circuito porta 21 presenta un ingresso atto a ricevere il segnale di rapporto di divisione X ed il circuito porta 22 presenta un ingresso atto a ricevere il segnale di rapporto di divisione ?? I segnalidi rapporto di divisione X ed Y sono generati dal codificatore di tastiera 16, Il circuito porta 23 ha il suo ingresso collegato ad un ingresso del circuito porta 21 ed il circuito porta 25 ha il suo ingresso collegato ad una uscita del circuito porta 22, Il circuito porta 24 ha il suo ingresso collegato ad una uscita da ciascuno dei circuiti porta 21 e 22, Il circuito porta 26 ha il suo ingresso collegato all?uscita dei circuiti porta 23, 25, 30. Il circuito porta 27 ha il suo ingresso collegato ad una uscita da ciascuno dei circuiti porta 21 e 32. Il circuito porta 28 ha il suo ingresso collegato all?uscita del circuito porta 29 ed il circuito porta 29 ha il suo ingresso collegato ad una uscita del circuito porta 31, Il circuito porta 30 ha il suo ingresso collegato ad una uscita del ci rcuito porta 32 ? Il circuito porta 31 ha il suo ingresso collegato ad una uscita da ciascuno dei circuiti porta 22 e 32 , Il circuito porta 33 ha il suo ingresso collegato ad una uscita del circuito porta 21 ed il circuito porta 34 ha il suo ingresso col^ legato all?uscita del circuito porta 33? Il circuito porta 35 ha il suo ingresso collegato a due uscite di ciascuno dei circuiti porta 24 e 31 ? Il circuito porta 36 ha il suo ingresso collegato ad una uscita del circuito porta 35 ? Il ci rcuito porta 37 ha il suo ingresso collegato a quattro uscite da ciascuno dei circuiti porta 26 , 27, 28. Il circuito porta 38 ha il suo ingresso collegato ad una uscita del circuito porta 37. Il circuito porta 34 ha quattro uscite collegate agli ingressi S del bi stabile 43 ed il circuito porta 35 ha due uscite collegate all ' ingresso S del bistabile 42 ? Il circuito porta 36 ha due uscite collegate all' ingresso R del bistabile 42. Il ci rcuito porta 37 ha due uscite collegate all 'ingresso S del bistabile 41 ed il circuito porta 38 ha due uscite collegate all' ingresso R del bistabile 41 ?

I bistabili 51 , 52, 5 3, 54 del contatore 1 3 di "divisione-per-1 6 " hanno ciascuno la loro uscita collegata al loro ingresso D, rispettivamente.

Il bistabile 51 ha l'uscita Q collegata all'ingresso C del bistabile 52, l'uscita collegata all'ingresso C del bistabile 53, l'uscita Q ^ collegata all'ingresso del circuito porta 32 e l'uscita collegati al terminale 61.

Il bistabile 52 ha l'uscita Q collegata all'ingresso C del bistabile 53? l'uscita Q2 collegata all'ingresso C del bistabile 54? l'uscita collegata all'ingresso del circuito porta 32 e l'uscita Q 2 collegata al terminale 62. Il bistabile 53 ha l'uscita collegata all'ingresso C del bistabile 54, l'uscita collegata all'ingresso del circuito porta 32 e l'uscita collegata al terminale 63.

Le uscite dai bistabili 51, 52, 53 fornite come ingresso al circuito porta 32 rappresentano la retroazione fornita dal contatore 13 di "divisione-perle" al contatore 12 di "divisione-per-N". Il bistabile 54 ha l'uscita collegata al terminale 64 e l'uscita Q 2 collegata al terminale 65. Il circuito porta 50 ha il suo ingresso atto a ricevere il segnale di ingresso GMT e quattro uscite ciascuna collegata agli ingressi R di ciascuno dei bistabili 51, 52, 53, 54. Le uscite sui terminali 61, 62, 63, 64, 65 sono collegate agli ingressi del decodificatore 14.

Nel circuito precedentement e noto gi? sopra descritto, il contatore di "divisione-per-N" ( che non riceve retroazione dal contatore di divi sione-per-1 6) divide il segnale di frequenza di cadenza F_T per C-Li

N* L'usci ta del contatore di "divisione-per-N 11 vi ene ulteriormente divisa per 16 dal contatore di "divisione-per-1 6 " ? Quindi la frequenza alimentata al decodificatore ? diviso per 16N. L 'uscita del decodificatore viene applicata ad un convertitore digitale-analogico per produrre un'onda sinusoidale a gradini nella forma approssimata illustrata nella figura 3 in cui la larghezza w di ciascuno dei gradini nella forma sinusoidale a gradini ? uguale a N diviso per F_T ? Vi sono 16 gradini per periodo della onda sinusoidale a gradini di uscita? Le tecniche di progettazione dei circuiti precedentemente note permettono di usare soltanto un numero int ero come valore di N. Poich? sia 16 sia N sono numeri interi, si vede che soltanto le frequenze che sono in relazione intera con F O_T il possono essere generate con precisione con questa soluzione precedentemente nota? Allo scopo di produrre una delle frequenze DTMF, per esempio 1633 hertz, da un segnale di cadenza che presenta una frequenza di 500 kilohertz, la frequenza di cadenza di 500 kilohertz deve essere divisa per 16 volte un multiplo N di 19 ? Ci? fornirebbe una frequenza di uscita di 1644,74 hertz, avente un errore di 0,72$ dalla frequenza di 16 3 3 hertz . desiderata.

Il contatore programmabile della preferita forma di realizzazione finora descritta viene caricato con un numero N. , tale che P_T/l6N. sia ragionevolmente vicino alla desiderata frequenza di uscita FQ . La retroazione dal contatore a "divi sione-per-1 6 " determina quando la forma d' onda di usci ta si trova ad un picco positivo 70 oppure ad un picco negativo 71 ( si veda la figura 3) , nel quale momento, per mezzo di questo collegamento di retroazione , un numero diverso dal numero viene caricato nel contatore programmabile . L'effetto ? quelLo di aumentare oppure diminuire la larghezza W del gradino in modo tale che il periodo di tempo complessivo della forma d ' onda sintetizzata sia pi? vicino al periodo di tempo di FQ ? Si noti che la larghezza W del gradino pu? essere regolata con una risoluzione uguale ad una cadenza . La regolazione della larghezza W del gradino al picco positivo 70 ed al picco negativo 71 presenta i seguenti vantaggi . L'energia incrementale sul picco positivo 70 e sul picco negativo 71 ? minima; pertanto, il cambiamento della larghezza W del gradino in corrispondenza di questi picchi contribuisce in misura molto bassa alla distorsione . In secondo luogo, la simmetria rotatoria vi ene mantenuta in modo tale che non vengono generate armoniche di ordine pari .

Il contatore 12 a "divi sione-per-N" ed il contatore 1 3 a "di visione-per-1 6 H rappresentati nella figura 2 generano le quattro frequenze di colonna 1209 hertz, 1 336 hertz; 1477 hertz e 1633 hertz, a seconda dello stato dei segnali di ingresso X ed Y. La seguente tabella illustra a titolo di esempio la precisione che si pu? ottenere con la nuova tecnica quando si usa un segnale di cadenza avente una frequenza di 500 kilohertz.

TABELLA 1

Frequenza di Frequenza genj3 QPlPUpa FQ _ N1 rata F^ _ # errore 1209 Hz 26 25 1207,73 Hz -0, 105# 1 336 Hz 23 26 1 336, 89 Hz -0, 06# 1477 Hz 21 22 1479, 28 Hz 0 , 155# 1633 Hz 19 20 1633,98 Hz 0, 06# La prima colonna della tabella 1 rappresenta la frequenza desiderata per il segnale di uscita. La seconda e la terza colonna illustrano i valori per e rispettivamente . La colonna 4 illustra la frequenza del segnale di uscita cos? come ottenuta e la colonna 5 illustra l'errore fra la frequenza di uscita ottenuta e la frequenza di uscita desiderata. Per 14 dei 16 gradini dell' onda sinusoidale a gradini di uscita, il contatore programmabile viene caricato con N^ . Per i restanti 2 gradini che si trovano al picco positivo 70 ed al picco negativo 71 , il contatore programmabile viene caricato con N^ ? la frequenza generata ? uguale alla frequenza di cadenza divi sa per la quantit? 14N^ 2N ? L' errore percentuale viene calcolato sottraendo la frequenza di colonna dalla frequenza generata e dividendo per la frequenza di colonna .

Il contatore 1 3 ?i "divisione-per-1 6 " comprendente i circuiti bistabili 51 , 52, 53, 54 si trova nel modo di ripristino o di reset se il segnale di ingresso CMT si trova al livello logico zero e si tro va nel modo di conteggio se il segnale di ingresso CMT si trova al livello logico 1 . Nel modo di ripristino, le uscite Q dei circuiti bistabili 51 , 52, 53 e 54 sono zero . Durante il funzionamento normale del contatore programmabile, il segnale di ingresso CMT ? un segnale logico 1 ? Le uscite Q dei circuiti bistabili 51 , 52, 53 e 54 quindi passeranno ciclicamente nel modo illustrato nella tabella 2 per ciascuna transi zione con andamento negativo dell 'uscita del circuito porta 40 come applicata all 'ingresso di cadenza C del circuito bistabile 51 ?

TABELLA 2

Transizione nega Uscite Q

tiva in C del bistabile 51 _ FF-51 FF-52 FF-53 FF-54

0 0

1

2

3 1 1 0 0 4 0 0 1 0 5 1 0 1 0 6 0 1 1 0 7 1 1 1 0 8 0 0 0 1 9 1 0 0 1 10 0 1 0 1 11 1 1 0 1 12 0 0 1 1 13

H

15 1 1 1 (FF = flip-flop = circuito bistabile)

Per esempio, si consideri la generazione della frequenza di 1209 Hz . Il codificatore di tastiera 16 dovrebbe generare un segnale logico 1 sia per l'uno sia per l 'altro segnale di rapporto di divisione X e Y per il circuito cos? come rappresentato . Supponendo che il segnale di ingresso CMT abbia appena eseguito una transizione ad uno stato logico 1 e rimanga come tale ed anche supponendo che l'uscita Q del circuito bi stabile 46 sia un segnale logico 0, il segnale di ingresso R dei circuiti bistabili 44 e 45 ? zero, il segnale di ingresso S del circuito bistabile 43 ? zero ed il segnale di ingresso R e S dei circuiti bistabili 41 e 42 sono zero . Il segnale di ingresso di cadenza sul terminale 56 ? costituito da un'onda quadra avente una frequenza di 500 kilohertz . L 'uscita del transistore 57 provoca il ribaltamento del circuito bistabile 41 e del circuito bistabile 46, a seconda dello stato dell' ingresso D . I circuiti bistabili 41 , 42, 43? 44, 45 operano come un contatore di ondulazioni e quando l 'uscita Q (le uscite e hanno lo stesso stato logico e per facilit? di descrizione sono nel loro assieme rappresentate come uscita Q) dei circuiti bistabili 41 , 42, 43, 44, 45 diventa 00011 rispettivamente, l'ingresso D al circuito bistabile 46 passa ad alto . In corrispondenza del successivo impulso di cadenza, l 'uscita Q dei circui ti bistabili 41 , 42, 43, 44, 45 diventa 10011 e l'uscita Q del circuito bistabile 46 diventa 1. Quindi, o vengono caricati nel contatore 12 a "divisione-per-N". Come risultato del fatto che l'uscita Q del circuito bistabile 46 si trova nello stato alto, i circuiti bi stabili 45 e 46 vengono ripristinati o passati a reset. Inoltre, poich? il segnale di ingresso Y ? 1, l?uscita del circuito porta 21 passa ? basso.

Ci? provoca il fatto che l'uscita del circuito porta 33 passi ad alto e che l'uscita del circuito porta 34 rimanga a basso. Pertanto, l'uscita Q del cii>-cuito bi stabile 43 rimane a basso. Poich? l'uscita Q (le uscite e Q2 hanno lo stesso stato logico e per facilit? di descrizione sono nel loro assieme rappresentate come uscita Q) del circuito bistabile 46 ? bassa, l'uscita del circuito porta 39 ? alta. Poich? la retroazione all'ingresso al circuito porta 32 ? bassa e l'uscita del circuito porta 32 ? alta e l'uscita del circuito porta 22 ? bassa, l'uscita del circuito porta 31 ? alta. L'uscita del circuito porta 24 ? alta poich? essa ha il suo ingresso dai circuiti porta 21, 22 che si trovano ambedue allo stato basso. Pertanto, l'ingresso al circuito porta 35 ? alto e l'uscita del circuito porta 35 ? bassa, mentre l'uscita del circuito porta 36 ? alta. Pertanto, il ci rcuito bistabile 42 vi ene ripri stinato e ci? provoca il fatto che l?uscita Q del circuito bistabile 42 diventi zero . L 'ingresso al circuito porta 27 ? un collegamento AND cablato fra l 'uscita del circuito porta 21 ed il circuito porta 32.

Poich? l'uscita del circuito porta 21 ? zero, l 'uscita del circuito porta 27 ? uno . Poich? l'uscita del circuito porta 31 ? alta, l'uscita del circuito porta 29 ? bassa e l'uscita del circuito porta 28 ? alta. L'ingresso al circuito porta 26 ? un collegamento AND cablato fra le uscite dei circuiti porta 23, 25, 30. Poich? la retroazione all 'ingresso al circuito porta 32 ? bassa, ci? provoca il passaggio dell' ingresso del circuito porta 30 ad alto e il passaggio dell'uscita del circuito porta 30 a basso . Perci?, il collegamento AND cablato all'ingresso del circuito porta 26 ? basso, cosa che provoca il passaggio dell 'uscita del circuito porta 26 ad alto . L'ingresso al circuito porta 37 ? il cpllegamento AND cablato fra le uscite dei circuiti porta 26, 27 e 28 che sono alte . Pertanto, l'uscita del circuito porta 37 ? bassa e quella del circuito porta 38 ? alta . Ci? provoca il passaggio dell'uscita Q dal circuito bistabile 41 a basso . Perci?, le uscite dei circuiti bistabili 41 ? 42, 43? 44, 45 sono stat e cambiate da 1001 1 a 00000 ? La rappresentazione binaria della cifra decimale 25 ? 1001 1 e la rappresentazione binaria della cifra decimale 0 ? 00000 . Perci?, la cifra decimale 0 ? stata caricata nel contatore di divisione-per-N comprendente i circuiti bistabili 41 , 42, 43? 44, 45 ? Poich? il contatore si trova ora nello stato 00000, llngresso D al circuito bistabile 46 diventa basso ? Perci?, al successivo impulso di cadenza, l ?usci ta Q del circuito bistabile 46 passa allo stato basso . Si noti che questo impulso di cadenza non provoca il ribaltamento dei circuiti bistabili 41 , 42, 43, 44 , 45 poich? l ?uscita Q del circui to bistabile 46 si trovava nello stato alto e costringeva il circuito bistabile 41 ad essere ripristinato o resettato ? Il pi? recente impulso di cadenza ha provocato il passaggio dell 'uscita Q del circuito bi stabile 46 allo stato basso, facendo cos? passare gli ingressi R e S dei circuiti bistabili 41 , 42, 43, 44, 45 allo stato basso, per cui gli impulsi successivi ribalteranno i circuiti bistabili 41 , 42, 43, 44, 45 ? Con questo ultimo impulso, l 'uscita del circuito porta 40 esegue anche una transizione a zero . Perci?, i circuiti bistabili 51 , 52, 53, 54 vengono ribaltati ogni volta che il circuito bistabile 46 presenta una transizione da uno stato logico alto ad uno stato logico basso *

Nei successivi impulsi del segnale di cadenza FnT , i circuiti bistabili 41 ? 42, 43, 44, 45 conteranno dallo stato 00000 ( cifra decimale 0) allo stato 1001 1 (cifra decimale 25 ) * avendo cos? contato 25 impulsi, ed in questo momento l'uscita Q del circuito bistabile 46 diventer? un segnale logico uno come precedentemente descritto. Con il successivo impulso di cadenza, l 'uscita Q del circuito bistabile 46 esegue una transizione a zero e ribalta anche i circuiti bistabili 51 , 52, 53, 54. Perci?, i circuiti bistabili 51 , 52, 53, 54 vengono ribaltati ad ogni 26-simo impulso di cadenza .

In altre parole, i circuiti bistabili 41 , 42, 43, 44, 45 , 46 formano un contatore di "divisi one-per-26" . Ora, per ogni 26 impulsi, i circuiti bistabili 51 , 52, 53, 54 vengono ribaltati per mezzo di incrementi unitari fino a che le uscite Q dei circuiti bistabili 51 , 52, 53 sono uscite che presentano tutti segnali logici uno . Quindi, la retroazione all'ingresso al circuito porta 32 diventa un 1 logico e quando l 'usci ta Q del circuito bistabile 46 ( il succesivo ciclo di carico) diventa 1 , il circui to bistabile 41 verr? portato nello stato di set ed i circu?ti bistabili 41 , 42, 43, 44, 45, 46 verranno caricati con la cifra binaria 100.00 . Poich? 10000 rappresenta una cifra decimale 1 , quando l 'uscita Q del circuito bist?>ile 46 diventa zero dopo il successivo impulso di cadenza, i circuiti bistabili 41 , 42, 43, 44, 45 conteranno da 10000 ( cifra decimale 1 ) fino a 10011 (cifra decimale 25) ovvero 24 impulsi . L'uscita Q del circuito bi stabile 46 diventer? quindi 1 , come precedentemente descritto . Il successivo impulso provoca il passaggio dell'uscita Q del circuito bi stabile 46 allo stato basso ed i circuiti bistabili 51 , 52, 53, 54 vengono ribaltati . Perci?, i circuiti bistabili 51 , 52, 53, 54 vengono ribaltati dopo 25 impulsi . La retroazione all' ingresso al circuito porta 32 diventa quindi 0 ed il funzionamento dei circuiti bistabili 41 , 42, 43, 44, 45 riprende il suo modo normale di divisione per 26. C on riferimento alla tabella 2, si pu? vedere che nel passaggio ciclico attraverso l 'intera tabella, le uscite Q dei circuiti bistabili 51 , 52, 53 diventano per due volte uscite logiche di 1 ? Cos? , per due dei 16 stati, i circuiti bistabili 41 , 42, 43, 44, 45 eseguono la divisione per 25 e per i restanti 14 stati eseguono la divisione per 26. In altre parole, il contatore 12 a "divisione-per-N" divide per 26( 14/16 ) 25( 2/16) ovvero 25 ,875. Perci?, in questo modo ? stata eseguita una divisione per un numero non intero e, poich? que sto rapporto di divi sione pu? essere modificato, il contatore ? programmabile . Pertanto, l 'uscita FCL/N del contatore 12 di "divisione-per-N" ? 500 kilohertz/25 , 875 ovvero 19, 32 kilohertz . L'uscita F T/16N del contatore 1 3 di "divisione-per-1 6 " ? quindi 1207,73 hertz .

Si dovrebbe ora apprezzare che ? stato fornito un perfezionato contatore programmabile avente una elevata precisione di frequenza che utilizza un effetto di retroazione per regolare la lunghezza del conteggio .

RIVENDICAZIONI

1. Contatore programmabile a divisione per numeri non interi comprendente:

un primo divisore atto a ricevere un segnale di cadenza avente una prima frequenza ed a ricevere un segnale di rapporto di divisione, per fornire un primo segnale avente una seconda frequenza sostanzialmente uguale a detta prima frequenza divisa per un numero, detta seconda frequenza avendo un periodo che comprende almeno due porzioni; e

un secondo divisore collegato a detto primo divisore per fornire un secondo segnale avente una terza frequenza, detto primo divisore agendo in risposta ad un segnale di retroazione da detto secondodivisore in modo tale che detto numero possa essere modificato durante almeno una di dette porzioni .

2. Contatore programmabile secondo la rivendicazione 1, in cui detto primo divisore comprende :

una pluralit? di circuiti bistabili o flipflop intercollegati e rispondenti a detto segnale di cadenza o di clock per fornire detto primo segnai e; e

un mezzo logico collegato a detta pluralit? di circuiti bistabili e rispondente a detto segnale di rapporto di divisione e a detto segnale di retroazione per controllare almeno una porzione di detta pluralit? di circuiti bistabili,

3- Contatore programmabile secondo la rivendicazione 2, in cui detto secondo divisore comprende una pluralit? di circuiti bistabili intercollegati .

4, Dispositivo di combinazione multifrequenza a doppio tono per apparecchio telefonico comprendente un mezzo di combinazione per identificare sequenzialmente cifre decimali, comprendente:

un primo contatore collegato a detto generatore di cadenza e a detto mezzo codificatore per fimire una prima uscita di contatore avente una frequenza sostanzialmente uguale a detta frequenza di cadenza divisa per un primo numero;

un secondo contatore collegato a detto primo contatore per fornire una seconda uscita di contatore avente una frequenza sostanzialmente uguale all?uscita di detto primo contatore divisa per un secondo numero, detto primo contatore essendo in grado di rispondere alla retroazione da detto secondo contatore, in cui detto primo numero viene fatto variare in modo da variare il periodo di tempo dell?uscita di detto primo contatore;

5. Dispositivo di combinazione multifrequenza a doppio tono secondo la rivendicazione 4, in cui detto primo divisore comprende:

una pluralit? di circuiti bistabili intercollegati ed atti a rispondere a detto segnale di cadenza per fornire detta prima uscita del contatore; e

un mezzo logico collegato a detta pluralit? di circuiti bistabili ed atto a rispondere a detto segnale di rapporto di divisione e a detto segnale di retroazione per controllare almeno una porzione di detta pluralit? di circuiti bistabili.

6. Dispositivo di combinazione multifrequenza a doppio tono secondo la rivendicazione 5, in cui detto secondo contatore comprende una pluralit? di circuiti bistabili intercollegati.

7. Procedimento per dividere la frequenza di un segnale comprendente le seguenti operazioni:

dividere la frequenza per un primo numero; dividere la frequenza per un secondo numero; e fornire una retroazione tale che detto primo numero viene fatto variare nell?interno del periodo del segnale

DICHIARAZIONE E PROCURA COMBINATE IN DOMANDA ORIGINALE

Numero di pratica del Mandatario: SCO 4777

In qualit? di inventore designato in seguito, Io con la presente dichiaro che la mia residenza, indirizzo postale e cittadinanza sono come ? nel seguito specificato accanto al mio nome; che in verit? ritengo di essere l?originale, primo ed unico inventore ( se soltanto un nome ? riportato in seguito) oppure un co-inventore ( se diversi inventori sono designati in seguito) dell ' invenzione intitolata:

Contatore programmabile a numeri non interi descritta e rivendicata nella allegata descri zione ; che Io comprendo il contenuto della allegata descrizione , che io non so e non ritengo che esso sia mai stato conosciuto o usato negli Stati Uniti d?America prima della mia o nostra invenzione, oppure brevettato o descritto in qualsiasi pubblicazione stampata in qualsiasi paese prima della mia o nostra invenzione oppure pi? di un anno prima d?Ea presente domanda; che esso non ? stato in pubblico uso o in vendita negli Stati Uniti d'America pi? di un anno prima della presente domanda; che l ' invenzione non ? stata brevettata o fatto oggetto di un C ertificato d ' inventore rilasciato prima della data della presente domanda in qualsiasi paese fuori degli Stati Uniti d'America su domanda depositata da me o dai miei rappresentanti legali o cessionari pi? di dodici mesi prima della presente domanda; che io riconosco il mio dovere di esporre tutte le inf ormazioni di cui sono a conoscenza che possono avere importanza per 1' esame della presente domanda; e che nessuna domanda di brevetto o di C ertificato d 'inventore sulla presente invenzione ? stata depositata in qualsiasi paese fuori degli Stati Uniti d 'America prima della presente domanda da me o dai miei rappresentanti legali o cessionari , eccetto i seguenti :

NESSUNO

Io con la presente nomino i seguenti mandatari e/o agenti per la prosecuzione della presente domanda e per trattare tutte le questioni ad essa relative presso l 'Ufficio Brevetti e Marchi di Fabbrica: William E . Rock, No . di Registrazione 29.659* Vincent B. Ingrassia, No. di Registrazione 25.732; Charles R. Lewis, No. di Registrazione 20.014 Indirizzare tutte le chiamate telefoniche a William E. Kock al numero di telefono 602-994-6334.

Indirizzare tutta la corrispondenza a Vincent J. Rauner, 4350 East Camelback Road, Suite 200 F Bldg., Phoenix, Arizona 85?18.

Io con la presente dichiaro che tutte le affermazioni contenute nella presente e basate sulle mie proprie conoscenze sono vere e che tutte le affermazioni fatte sulla base delle informazioni e delle opinioni sono ritenute vere? ed inoltre che queste affermazioni sono state fatte con la consapevolezza che le affermazioni volontariamente false e simili cos? effettuate possono essere punite con ammenda o reclusione o ambedue, in base alla Sezione 1001 del Titolo 18 del Codice degli Stati Uniti e che tali affermazioni volontariamente false possono pregiudicare la validit? della domanda o di un qualsiasi brevetto rilasciato su di essa.

Inventore

f innato: M. Faheem Akram

Data

19 Febbraio 1983

Claims

Residenza

8 16 N, Standage Rd.; Mesa, Arizona 85201

Cittadinanza

Pachi stana

Indirizzo postale

816 N. Standage Rd.; Mesa, Arizona 85201

Per traduzione conforme al testo originale

UN MANDATARIO TA/cc/gp: 9696 j?er se e per gli altri

Antonio Taliercio

r <v=r> ?* /

^ Ay/

0 I ?'