IT8448582A1 - Cellula di memoria a semiconduttore - Google Patents

Description

DESCRIZIONE

\ 48 5&2 , Q ?/-t.

a corredo di una domanda di breve11P__pe.r_invenzione_ dal titolo:

I "Cellula di memoria a semiconduttore"

\ ,

a nome della: HONEYWELL INC.

RIASSUNTO

Una cella di memoria semiconduttore a bassa dissipazione di potenza e ad alta densit? viene realizzata collegando ingressi primo e secondo di mezzi per mantenere corrente in una di due condizioni a linee di bit prima e seconda, mediante diodi rispettivamente primo e secondo. Convenientemente, i mezzi per marfenere la corrente in una di due condizioni includono transistori primo e secondo che lavorano nel modo a cor Q-%S> rente normale. Corrente di Standby viene fornita alla o G< base del primo transistore attraverso la prima linea CD CD

di bit e il primo diodo e alla base del secondo tran ? ?? sistore attraverso la seconda linea di bit e il secon- o0 do diodo

C INTRODUZIONE ALLA INVENZIONE

1. Campo dell*invenzione

Questa invenzione si riferisce a celle di memoria bipolari che impiegano logica a transistori fusi o combinati ("merged" (MTL) nella forma di logi

ca Scliottky integrata modificata (ISL) . _ _ ; _

2. Tecnica precedente _ _ ^ _

S.K. Wiedmaxm ed altri in "Session XVII: ^

Random Access Memories", ISSCC (IEEE 15 Febbraio 1980)

e in "Session XII: Memory Techniques" ISSCC(IEEE 19

Febbraio 1981) hanno illustrato la struttura e l'uso

di memorie statiche ad alta densit? con dissipazione

di potenza estremamente bassa usando logica ad inie?

zione integrata/logica a transistori fusi (I L/MTL).

Le figure 1 e 2 illustrano la cellula fondamentale 10 di Wiedmann ed altri (includente le linee

di bi 12 e 14 e la linea di parola 16) in forma schematica in sezione trasversale, rispettivamente. Come

mostra la figura 1, Wiedmann ed altri hanno avuto suc--?4 cesso nell'eliminare resistori dalla cella 10 e nel 4-l'alimentare la cella 10 con potenza attraverso linee

R

di bit 12 e 14 (il flusso di potenza ? mostrato da sor Ci genti di corrente 18 e 20). L'assenza di resistori

nella cella fondamentale fornisce alta densit? di ag ?>e gruppamento poich? i resistori richiedono regioni fisi--?3 camente distinte dalle regioni di dispositivo attivo oo cd dei transistori e della cella.

Inoltre, allo scopo di mantenere bassa la

potenza dissipata dalla cella statica 10, la corrente

di standby deve essere molto bassa. Per una data ten?

lja ione di alimentazione $ ci? implica "una necessit? di;

j ? una resistenza molto alta (cio? almeno megahom o.pos-

12

sibilmente 10 ohm) per ridurre al minimo la corrente I

di standby, che a sua volta richiede grandi aree di chip, in seguito a limitazioni sulla resistenza di foglio dei materiali.

L*alimentazione di potenza e di corrente alle celle attraverso le linee di bit consente che due resistor! (cio? le resistenze associate con le sorgenti di corrente 18 e 20) servono alla ?bessa funzione

per una intera colonna di celle di memoria come i resistor! (non mostrati) normalmente inclusi in ciascuna cella dimemoria. Ci? consente riduzione della dimensione totale della memoria a semiconduttore per una data

-?? ? J

tensione di alimentazione in confronto a memorie do- ? ve ciascuna cella include la sua propria alimentatone di potenza, mantenendo nel contempo la potenza dissipata allo stesso valore.

Wiedmann ed altri forniscono potenza a T. e

T usando transistori ad iniezione di corrente T e T..

3 4 i ; I transistori T. e'T, formano una prima met? della cel- 00

1 5 cD , > ? S5 la 10 (marcata dalla linea tratteggiata 22). Similmente, i transistori T? e T. formano la seconda met? del-

2 4

la cella 10, entrambe le met? essendo identiche.

Ciascuna coppia di transistori (cio? e

e e ?^) sono collegate in configurazione..12.._L/MTL:._

? Questa configurazione ? ben nota^T^e sono.colle-_ _ J _ gati con le loro regioni di collettore e.di__base.nel_-__

la familiare relazione all'accoppiamento incrociato . . per fornire un circuito rigenerativo, bistabile._Tut-2

tavia, per I L, T^ e lavorano nel modo inverso

(cio? il flusso della corrente ? nella direzione che

fornisce basso guadagno di corrente in contrasto al

modo diretto o normale dove corrente fluisce nella direzione che fornisce alto guadagno di corrente). Il

trattamento di configurazioni a transistori I2 L, ?

pi? limitata del trattamento delle configurazioni dove i risultanti transistori lavorano nel modo a corrente diretta in seguito alle restrizioni sui profili di

drogaggio per I2L.

La sezione trasversale nella figura 2 include soltanto la prima met? della cella 10 marcata dalla

linea 22. Le regioni di base, emettitore e colettore

di e T^ sono similmente numerate nelle figure 1 e ' i 2. La corrente I. rappresenta il flusso di corrente ^

1 tJ inversa in . Coma ? ben noto, il guadagno ? di corren- T?-. te (cio? corrente di collettore divisa per corrente

di base) di un transistore a semiconduttore operante

nel modo inverso ? nell'ordine da 2 a 10. Tuttavia ?

per un transistore che lavora con flusso di corrente

normale o diretto ? nell'ordine da 20 a 100, o 10 v?i? 2 ' ' " ! te quello di I L. Cos?, corrente di base in transi-j stori a semiconduttore che lavorano normalmente pu? ! " I I

:essere di un ordine di grandezza minore delle correrii' !

iti di base in transistori a semiconduttore che lavorano in modo inverso, allo scopo di fornire la stessa corrente di collettore. Inoltre un j^nell'intervallo di 50 ? generalmente desiderato per assicurare condizioni stabili riproducibili di corrente in una cella di memoria. Densit? di aggruppamento ? limitata in 2

?I 1 in seguito a limitazioni sulla larghe^ di base (vedi w nella figura 2) del transistore laterale.

Per ottenere alta densit? di aggruppamento, bassa corrente di standby e bassa dissipazione di potenza, perci? ? altamente desiderabile realizzare una cella di memoria bipolare che non ha resistori nella struttura fondamentale della cella, che viene alimentata di potenza attraverso le linee di bit e che impiega transistori che lavorano nel modo a corrente normale o diretta.

|

E* anche nota la logica Schottky integrata (ISL). J. Lohstroh in "ISL, a Fast and Dense low-Power Logic, rnade in a Standard Schottky Process", IEEE Journal of Solid State Circuits, Voi. SC-14 No. 3 Giugno 1979? illustra la sezione schematica e la se? zione trasversale delle__figure 3 e 4.rispettivamente..

Struttura simile ?.numerata in.modo simile fra le fi- .

gurei.3 e 4 per chiarezza..

Nella figura 3, vengono mostrati un transistore di tipo n-p-n fuso e un transistore Tg di

tipo p-n-p. T^ ? atto ad essere commutato fra un modo

saturato e una condizione disinserita da un segnale

di ingresso su 34. Per evitare forte saturazione di

T_ (evitando cos? un grande ritardo della commutazione alla condizione disinserita) Lohstrom impiega un

transistore fissatore di livello Tg. Tg assorbe la

maggior parte della corrente di ingresso di T_ non appena la giunzione base-collettore di Tg viene polarizzata in senso diretto. T.. va ancora in saturazione ma

5 dico non in modo cos? forte. Il transistore T._ lavora nel -<*

5 SI o CrS modo di corrente normale. Diodi Schottky 36, 38, 40 e CD CD

?? 42 completano la struttura ISL fondamentale.

Lohstroh perfeziona il dispositivo della fi agl ?CD gura 3 formando Tg come un composito di due transisto-? 63? ri p-n-p T^ e Tg come mostrato nella figura 4. Realiz 2 CQ5

CD

zando la base di T^ pi? sottile della base di Tg, pu?

essere perfezionata la velocit? della porta logica.

Si noti che il disegno fondamentale di lohstroh richiede uno spazio d fra l'elemento ("tub") 44 N+ incassato

e la barriera di isolamento 46 allo scopo che venga

formato il transistore p-np verticale Tg. Poich? ISli lavora nel .modo a co.r..rente normale, fornisce tratta-*i mento pi? facile e applicabilit? pi? ampia di I2 L. |!

! ? ' ;

jlSL come proposto da Lohstroh, o come perfezionato, 'finora non ? stata impiegata in celle di memoria b?x>-:lari.

SOMMARIO DELIA INVENZIONE

^?invenzione ? un dispositivo elettromagnetico che comprende: mezzi per mantenere corrente elettrica che fluisce in una sua parte in una di due condizioni e aventi ingressi primo e secondo; mezzi di conduzione di corrente unidirezionale primi e secondi; una prima linea di accesso avente un primo terminale

in cui i primi mezzi di conduzione di corrente unidirezionale sono collegati elettricamente fra il primo ter-?3 minale e il primo ingresso, e il primo terminale ? atto ad essere collegato elettricamente ad una prima sor c C- -r gente di corrente elettrica; e una seconda linea di t i accesso avente un secondo terminale in cui i secondi rmezzi di conduzione di corrente unidirezionale sono elettricamente collegati fra il secondo terminale e e il secondo ingresso, e il secondo terminale b atto ad essere collegato elettricamente ad una seconda sorgente di corrente elettrica, di modo che le sorgenti di corrente elettrica sono le sole sorgenti di corrente

I

elettrica per la corrente elettrica che fluisce in una

parte dei mezzi per mantenere corrente elettrica.

I mezzi per mantenere la corrente in ima

di due condizioni sono forniti convenientemente come

due transistori a semiconduttore n-p-n con i loro rispettivi collettori e basi accoppiati in modo incrociato. I primi mezzi di conduzine di corrente unidirezionale sono collegati fra la prima linea di accesso

(o di bit) e la base di un transistore, con i secondi

mezzi di conduzione di corrente imidirezionale che sono collegati fra la seconda linea di accesso (o di bit)

e la base dell?altro transistore. Una terza linea di

accesso (o di parola) pu? essere collegata agli emettitori dei transistori. In questa configurazione, i

transistori possono essere fatti funzionare nel modo

t di conduzione di corrente normale o diretta, con po ? tenza (e corrente elettrica) al circuito rigenerativo

bistabile formato dai transistori accoppiati a croce I che viene fornita attraverso le sole linee di bit quando corrente viene mantenuta in una delle due condizioni.

c ? Alta densit? di aggruppamento viene fornita dall?assen r-! c? ? * za di resistori nella cella. B3 cd Ulteriori perfezionamenti includono mezzi <3 per fornire un segnale di lettura molto stabile alla

linea di parola usando una porta di ISL.

i Viene inoltre illustrato il metodo di me- ;

I ' ' "1 jmorizzazione di dati nella cella di memoria in cui i

I t |transistori vengono fatti funzionare nel modo di cor-; i :rente normale o diretta e potenza viene fornita alla cella attraverso le linee di "bit.

BREVE DESCRIZIONE DEI DISEGNI

La figura 1 ? uno schema del circuito I2L/MTL di tecnica precedente di Wiedmann ed altri.

La figura 2 ? una sezione trasversale che mostra la struttura allo stato solido della figura 1.

La figura 3 ? uno schema della ISL di tecnica precedente di Lohstroh.

La figura 4 ? una sezione trasversale che mostra una configurazione allo stato solido per la

;figura 3.

La figura 5 ? uno schema di una cella di L1 memoria della presente invenzione e che supporta una circuiteria di lettura e di scrittura nonch? una circuiteria di controllo di linea di parola che ? in interfaccia con un decodificatore di indirizzo.

La figura 6 ? ima vista in pianta di una parte di un circuito integrato che include la cella di memoria della presente invenzione.

La figura 7 ? uguale alla figura 6 con una certa struttura rimossa per chiarificazione.

la figura 8 ? una sezione trasversale lungo :la linea.8-8 della figura 6_.__ _ _ _ _

La figura 9 ? una sezione trasversale lungola linea 9-9 della figura 6.

La figura 10 ? un diagramma di temporizzazione che illustra il funzionamento del circuito della figura 5.

DESCRIZIONE DELLA FORMA DI REALIZZAZIONE

PREFERITA.

La figura 5 indica uno schema della cella di memoria a semiconduttore 56 della presente invenzione. Le due met? della cella 56, marcate da linee tratteggiate 58 e 60, sono identiche. La cella 56 include due mezzi di conduzione di corrente unidirezionale (corrente o corrente elettrica come usato nella presente indicher? corrente convenzionale), come diodi Schottky 62 e 64 e transistori e T^Q (in questo esempio e entrambi n-p-n. La base 66 di T ? accoppiata in modo

9

incrociato al collettore 68 di T^ . La base 70 di

? accoppiata in modo incrociato al collettore 72 di T_. Gli emettitori 74 e 76 dal transistore rispettiva-9

mente e T-JQ? sono collegati in comune alla linea di parola 78. L'accoppiamento a croce sopra descritto di transistori T^ e T1Q fornisce la basa di un circuito elettrico rigenerativo bistabile. Un tale circuito bi|stabile ? soltanto un esempio di un mezzo per mantene-I ' " ' ' ?

! !

|re corrente che fluisce in una sua parte in una di

| ? idue condizioni. Alternativamente, i transistori TQ ei j -? ? ? 3 ;

.T^Q sono esempi di mezzi di commutazione primi e se-

condi.

La regione a semiconduttore del diodo Schottky

62 ? collegata alla base 66 e la regione a semicondut-

tore del diodo Schottky 64 ? collegata alla base 70.

La parte metallizzata 80 (vedi figura 8) del diodo 62

e la parte metallizzata (vedi Bonella figura 6) del

rdiodo 64 sono rispettivamente collegate alle linee di

bit (o di accesso) B e B..

u i cL La linea di parola (o di accesso) 78 viene

o alimentata con una tensione di riferimento dal transi?

o o store T^ . I transistori ^ ? ^ e il resistore ex ut ? -c forniscono una porta di ISL che ? collegata ad un de r-4 o?J codificatore di indirizzo (il decodificatore ? mostra O r to in parte con diodi Schottky 82 e 84 e linee di in e*x?^

gresso di porta logica 86 e 88). Funzioni di lettura CD

e di scrittura per la cella 56 vengono eseguite da

:T15* ^16* ^17 e ^18* Generazi?ne ^ 3?tensione di

riferimento, la funzione della porta di ISL e i modi

di lettura, scrittura e memorizzazione della cella56,

verranno descritti in seguito.

La funzione fondamentale di memorizzazione della cella 56 avviene quando uno dei transistori T ;

?

e viene saturato e l'altro ? disinserito. A scopi {illustrativi, si assuma che sia inserito e sia disinserito. Ci? verr? definito come condizione logica 1 (se fosse inserito e disinserito, questa

sarebbe uno zero logico). Nella condizione logica 1,

entrambe le giunzioni di sono polarizzate in senso

diretto. Corrente fluir? attraverso i diodi Schottky

62 e 64 (vedi e IB2), Perci? i diodi Schottky 62

e 64 sono polarizzati in snnso diretto.

Poich?/? per ? maggiore di 1, la oorrente

del collettore 72 di T09 (IO-.!) sar? maggiore di I_?.?.

Con T^0 disinserito, IG1 ? molto vicino a ??2 e perci? CO la caduta di tensione attraverso il diodo 64 ? maggiore or,? della caduta di tensione attraverso il diodo 62. Ci? CU o ^-> a sua volta consente che la giunzione base 66-emettitor*?j re 74 di sia polarizzato in senso diretto mentre eO O

la giunzione base 70-emettitore 76 di T ? polarizzato

9

in senso inverso. La cella 56 ? cos? in uno dei suoi CO CO SS

due stadi bistabili e rimarr? in quella condizione fino a che viene disinserito e ? inserito. La tensione di alimentazione V , i resistor! R. e e le altezze di barriera delle varie giunzioni PN dei diodi

62, 64, di e T-JQ? verranno appropriatamente scelte

per consentire l'operazione rigenerativa bistabile del

:la cella 56. _ _ _ _ ! ; _ Nel modo di memorizzazione, non viene forj

nito segnale di ingresso alla base del transistore ! n-p-n Ti^? ? disinserito e la linea di parola 78 viene tenuta ad una tensione di riferimento stabilita dalla tensione dal collettore all?emettitore del transistore n-p-n Schottky . R^ viene scelto in modo che la giunzione base-emettitore di sia polarizzato in senso diretto e ^ ? cos? inserito per mettere in derivazione corrente sulla linea di parola

78 a terra durante il modo di memorizzazione.

Per una funzione di lettura, segnali di "riga" e di "colonna" sono necessari, che designano in modo unico la cella 56. Il segnale di riga viene fornito lungo la linea di parola 78 e un segnale di colonna viene fornito attraverso il transistore T^g.

la tensione sulla linea 78 di parola viene fatta cadere bassa facendo entrare un segnale 1 logico alla base di ad esempio attraverso i diodi 82 e 84 di decodificatore di indirizzo, la tensione di l SAM?OO RDAHAR ZpA? B?RZi WG &... stampa o di riferimento sulla linea di parola 78 viene mantenuta dalla tensione collettore-emettitore di

.j (?^1 viene mantenuto inserito in ogni momento da

Voc e L4). T.?3, ? progettato per l?inserimento con un ingresso di 1 logico alla sua base. Quando ? inserito, la risultante corrente nel collettore,di

?T1_ supera la tensione di riferimento stabilita da !

! 13 !

iT^ ed invia un impulso di tensione bassa 90 lungo la

I

linea di parola.78. La tensione collettore-base di

T1^ ? definita dal dispositivo fissatore di livello

Schottky su ^. Il transistore fissatore di livello

limita la corrente nel diodo collettore-base di

e definisce cos? la caduta di tensione che pu?

essere prodotta come impulso 90. Regolando la tensione

di polarizzazione diretta della giunzione base-coll?ttore di T^2 e la tensione di fissaggio di livello collettore-base di molto vicine (ad esempio entro

un valore da 100 a 200 mv) una tensione di vettura

-d cL di linea di parola riproducibile molto stabile (ugua c/i -3 ?j le alla differenza fra queste tensioni, cio? una dif O O

ferenza nell'intervallo da 100 a 200 mv) viene fornita ?-*J cs come segnale di tensione 90.

<>a Quando la tensione sulla linea di parola 78 -o viene fatta cadere, , IB20 aumentano (nel pre c4 CO

sente esempio di stato logico 1). La linea di bit B1 O 3K subir? una variazione pi? grande di tensione rispetto

alla variazione di tensione nella linea di bit B0 in

seguito alla maggiore caduta di tensione sul diodo 64

rispetto alla caduta di tensione sul diodo 62. Naturalmente, se T2 ? stato inserito (cio? condizione logica 0)

-l-a variazione di tensione in.B \j sarebbe maggiore del ^la_ '? i [variazione di tensione in . _ _

i :

! Cos?, quando l'amplificatore differenziale i

che include T^ , e viene attivato, un ingresso differenziarne verr? lim ito alle regioni di base

di e T.|g> generando un flusso di corrente in una di due direzioni in dipendenza da quale corrente di base sia maggiore. Per condizione logica 1, corrente fluir? nel collettore di come indicato dalla freccia 92. Per condizione logica 0, corrente fluir? nel conduttore di come indicato dalla freccia 94. Queste direzioni opposte di flusso di corrente produrranno tensioni nella stessa grandezza ma polarit? opposte

nel carico (ad esempio R^) dell'amplificatore differen- . ziale. L'amplificatore differenziale viene attivato

r soltanto se T-jg ? inserito. T^g viene inserito dal-1* impulso di vettura 95 fatto entrare alla base di t- :

?J T^g. La larghezza di impulso del segnale 95 ad esempio ? di 5 nanosecondi.

ci Per scrivere un 1 logico o uno 0 logico nel O?? la cella 56, o il transistore 0 5 vengono inseriti da un impulso di scrittura 96 o 98, rispettivamente, alle loro rispettive basi. L'inserimento dei transistori o T1^ mette in derivazione corrente dai diodi

62 e 64 a terra attraverso il transistore rispettivamente T.. o Tic. Ci? a sua volta fornisce una caduta 14 15

di tensione insufficiente per tenere i diodi 620 64 j 1 1

:polarizzati in senso diretto. Cos?, per esempio, se il transistore viene inserito, il diodo 64 verr? polarizzato in senso inverso, la corrente di connettore 1^ di scender? a zero o vicino a zero e non fluir? corrente attraverso T?. T.. rimane tuttavia

9 14

disinserito, e cos? la linea di bit ? libera di raggiungere un livello di corrente controllato da e Vs. Il diodo 62 verr? polarizzato in senso diretto e verr? inserito. Cos?, uno zero logico viene scritto nella cella 56.

Per scrivere un 1 logico, rimane disinserito e viene fatto pulsare in inserimento. Ci? inserir? T^e disinserir? mediante un processo simile a quello sopra descritto, che scriver? uno zero logico nella cella 56.

Le figure 6, 7 e 9 mostrano varie viste della cella 56 come una parte di un circuito integrato (il rimanente del quale non ? mostrato). La figura 8 mostra una sezione trasversale di met? 58 della cella 56 lungo la linea 8-8 della figura 6. Struttura simile nelle figure da 5 a 9 verr? indicata uguale a titolo di chiarezza.

Come visto nella figura 8, un substrato 100 di un materiale semiconduttore drogato con _ un tipo di _ ?conduttivit? di una prima classe ! (ad. jjsernpio_tipo P) ; I ha un primo strato epitassiale 102 fatto crescere su di una sua superficie. Lo strato 102 viene drogato con una concentrazione forte di un tipo conduttivo di una seconda categoria (ad esempio drogaggio N+). Un secondo strato epitassiale 104 viene fatto crescere sulla sommit? dello strato 102 e viene drogato con portatori di conduttivit? della seconda categoria, ma ad una concentrazione pi? bassa di quella dello strato 102. Una diffusione N+ 108 viene fornita dalla superficie superiore 106 dello strato 104 e si estende allo strato 102. Una diffusione 110 di tipo P viene fornita su di una parte della superficie 106 e si estende dalla superficie 106 a meno dello spessore dello strato 104. La diffusione 110 forma una regione di base di T^. Infine, la regione 112 ??++ viene diffusa nella regione P 110 per formare 1*emettitore di Corrente I x? mostra la direzione normale o diretta di flusso di corrente in T_.

y

Contatti metallizzati 114, 116 e 118 sono previsti sulle regioni di base 110, di diffusione di contatto di collettore 108 e di emettitore 112 di T , y rispettivamente. Una regione di isolamento 120 (cio? formata da SiO^) separa elettronicamente lateralmente met? 58 dalla met? 60 e le altre parti del circuito j integrato. Un anello di protezione P+ 122 ? mostrato ! ; in sezione trasversale nella figura 8. l?anello di ! , protezione 122 ? incassato nel substrato 100 e circonda il fondo di ciascuna met? 58 e 60 esattamente al disotto della regione 120.

Una comparazione delle figure 4 e 6 rivela che lo spazio d ? eliminato. Cos?, il transistore e fissatore di livello Tg (composto di e Tg) ? eliminato. Perci?, se ISL viene definita per includere un transistore fissatore di livello, la figura 6 e la cella 56 non includono strettamente ISL. Ci? nonostante, la cella 56 integra diodi Schottky e transistori.

Nella figura 6, la vista in pianta della cella 56 viene fornita, includente met? 58 della figura 8. Struttura funzionante in modo simile nelle met? 58 e 60 viene numerata in modo simile nella figura 6 per chiarezza. Le lise di bit B^ e sono mostrate nella figura 6 nonch? la linea di parola 78. Si noti che il contatto 80 della figura 8 ? integrale con B^ al disopra di S nella figura 6 ed ? racchiuso da linee tratteggiate 124 che rappresenta una apertura attraverso lo strato 120. Il diodo Schottky 62 ? formato dalla interfaccia 126 (vedi figura 8) del contatto metallizzato 80 e lo strato N 104. Similmente, il diodo Schottky _64 ? incluso nell'apertura 128 e strato 120 di SiO^.;

Se altre aperture sono mostrate come linea tratteggiate ma non sono numerate nella figura 6. Queste altre aperture racchiudono la "base, collettore ed emetf

titori di e (che sono inoltre indicati da B,

C ed E).

le linee tratteggiate 130 e 132 mostrano

la interfaccia dello strato di SiO^ 120 e lo strato

102 per T^ e T^Q, rispettivamente.

La figura 7 ? uguale alla figura 6 eccetto che lo strato 120 al disopra della superficie 106 e dei caitatti metallizzati 114, 116, 118 e 120 viene rimosso per esporre la superficie 106. la figura 9 felina sezione trasversale della cella 56 che mostra l'is lamento delle met? 58 e 60 a mezzo dello strato 120.

La figura 10 ? un diagramma di temporizzazione che indica vari segnali di tensione per l'opera- cj ;f? zione di lettura della cella 56 quando essa ? nello r-J O0 strato logico 1, e la scrittura di un 1 o di uno 0. -O <5 Tutte le tensioni sono mostrate con 1 o 0 per ciascu l S?!G ?p0-.?a ea na linea. In dipendenza dalla progettazione particolare del circuito, una tensione corrispondente ad un 1 o ad uno 0 per una linea pu? o pu? non essere uguale ad una tensione corrispondente ad un 1 o ad uno 0 su qualsiasi altra linea. WL ? la tensione sul modo 134 [(cio? la basa di vedi figura 5)

! Nella figura 10, T?rb indica che l'interval-!. ' !

lo di tempo corrispondente ? arbitrariamente lungo. ,

?

; T_bt. ? il tempo di memorizzazione dei mezzi per maritanere corrente della figura 5. Dissimilmente dalle celle

di memoria statica standard in cui i dati memorizzati vengono mantenuti fino a che potenza viene fornita

alla cella (e cos? verranno mantenuti senza riguardo

alla durata di un impulso di vettura), dati memorizzati nella cella 56 della presente invenzione potrebbero

essere perduti se un impulso di vettura supera un tempo massimo definito come Tg^. Nella figura 5 un impulso di vettura 90 sulla linea di parola 78 consente

che venga letto il contenuto della cella 56. l?impulso 90 influenza la tensione sui nodi 136 o 138 delle ?<! ca. linee di bit e ?^, rispettivamente. Perci?, altre

celle di memoria (non mostrate) della stessa struttura

della cella 56 nella stessa colonna di una memoria a

semiconduttore (non mostrata) che sono collegate alle r-4 linee di bit e B^ al disotto della cella 56, avranno la potenza ai loro ingressi ridotta per.la durata co dell'impulso 90. I dati memorizzati in tali altre cel <?

3 le verranno mantenuti per un breve tempo in seguito

ad effetti transisbri e capacit? inerenti con lo stabilimento di distribuzioni di carica in una cella cor

[rispondente ad un dato stato logico. tipicamente sar? nell?ordine da 5_a_10 nanosecondi. _

i

__ _ WE sta per "abilitazione di parola". VE e circuiteria associata non viene mostrata. Tale ciani teria aggiuntiva verrebbe adattata per consentire che impulsi 96 ? 98 (cio? Data IN e Data IN, rispettivamente ) vengano applicati a e T^ , rispettivamente, (se WE=1) o bloccare tali impulsi (se WE=0).

Per una operazione di lettura WE=0 poich? gli impulsi 96 e 98 sono sempre complementari e si desidera che sia e sia T1^ siano disinseriti quando viene eseguita una operazione di lettura.

Dalla descrizione della funzione del circuito della figura 5 si ? visto che la cella 56 pu? essere impiegata con una cella di una RAM.

RIVENDICAZIONI

1. Dispositivo comprendente:

mezzi per mantenere corrente elettrica che fluisce in una parte degli stessi in una di due condizioni e aventi ingressi primo e secondo;

o mezzi di conduzione di corrente unidireziona c? le primi e secondi;

una prima linea di accesso avente un primo terminale in cui detti primi mezzi di conduzione di corrente unidirezionale sono elettricamente collegati fra detto primo terminale e detto primo ingresso .e

detto primo terminale ? atto ad essere collegato elettricamente ad una prima sorgente di corrente elettrica; e

seconda linea di accesso avente un secondo

terminale in cui detti secondi mezzi di conduzione di

corrente unidirezionale sono collegati elettricamente

fra detto secnndo terminale e detto secondo ingresso,

e detto secondo terminale ? atto ad essere collegato elettricamente ad um seconda sorgente di corrente elettrica, per cui dette argenti di corrente elettrica prima e seconda sono le sole sorgenti di corrente elettrica per detta arrente elettrica che fluisce in una parte di detti mezzi per mantenere corrente elettrica.

2. Dispositivo secondo la rivendicazione 1

in cui detti mezzi per mantenere corrente sono un circuito elettrico rigenerativo bistabile.

3. Dispositivo secondo la rivendicazione 2

in cui detto circuito elettrico rigenerativo bistabi?

le include:

l^iI un primo transistore a semiconduttore avente

una prima base, un primo emettitore, un primo collettore ed in cui detta prima base ? detto primo ingresso; e

un secondo transistore a semiconduttore ed

una seconda base, un secondo emettitore e un secondo

collettore, in cui detta seconda base ? detto secondo

ingresso, detta prima base ? collegata elettricament? I ! I ' a detto secondo collettore e detta seconda base ? co?i - ? i , I legata elettricamente a detto primo collettore. j i i ! 4. Dispositivo secondo la rivendicazione 3? includente inoltre:

una terza linea di accesso, in cui detti emettitori primo e secondo sono collegati elettricamente a detta terza linea di accesso.

5. Dispositivo secondo la rivendicazione 4 includente inoltre:

mezzi per tenere la corrente elettrica in detta terza linea di accesso sostanzialmente costante quando si desidera mantenere detta condizione di corrente elettrica in detti mezzi per il mantenimento di corrente elettrica.

6. Dispositivo secondo la rivendicazione 5 includente inoltre mezzi per determinare in tempi selezionati quale di dette due condizioni di corrente viene mantenuta in detti mezzi per mantenere corrente elettrica.

7. Dispositivo secondo la rivendicazione 6 includente inoltre mezzi per definire la differenza di tensione su detta terza linea di accesso fra i tempi quando detti mezzi per determinare quale di dette due condizioni di corrente viene mantenuta, sono operativi e inoperativi, rispettivamente.

_ 8. Dispositivo secondo la rivendicazione 7_.

in cui detti mezzi per definire la differenza di tensione comprendono:

un transistore a semiconduttore bipolare

a livello fissato Schottky; e

un transistore a semiconduttore bipolare a

livello fissato a transistore.

9? Dispositivo a semiconduttore comprendente:

un primo transistore a semiconduttore avente una prima base, un primo emettitore, un primo collettore e che ? atto a lavorare nel modo di corrente

normale ;

un secondo transistore a semiconduttore aven-O-te una seconda base, secondo emettitore un secondo col tS* lettore e che ? atto a lavorare nel modo di corrente <=) ec O normale, ed in cui detta prima base ? collegata elet-? iiti tricamente a detto secondo collettore e detta seconda 3 oa base ? collegata elettricamente a detto primo collet -o tore; r~J ? ? -??i? co primi mezzi per condurre unidirezionalmente

corrente, che sono collegati elettricamente a detta

prima base;

secondi mezzi per collegare unidirezionalmente corrente, che sono collegati elettricamente a

detta seconda base; e . _

linee _di bit prima e seconda in cui detta

i?

\prima linea di bit ? collegata e?lettric*amente fra de;t-J ' 1

;ti primi mezzi di conduzione di corrente unidirezionajle e una prima sorgente di corrente elettrica e detta seconda linea di bit ? collegata elettricamente fra detti secondi mezzi di conduzione di corrente unidirezionale e una seconda sorgente di corrente elettrica, di modo che dette sorgenti di corrente elettrica sono le sole sorgenti di corrente elettrica per detti tran-. sistori a semiconduttore primo e secondo. Ss

t.

10. Dispositivo secondo la rivendicazione

9 in cui detti mezzi di conduzione di corrente unidirezionale primi e secondi sono rispettivamente diodi primo e secondo.

H

11. Dispositivo secondo la rivendicazione

? ca 9 in cui detti diodi primo e secondo sono diodi Schottkyvj 12. Dispositivo secondo la rivendicazione 9 includenti inoltre:

una linea di parola collegata elettricamente a detti emettitori primo e secondo.

13. Dispositivo secondo la rivendicazione

12 includenti inoltre:

mezzi per tenere la corrente in detta linea di parola sostanzialmente costante quando si desidera mantanera detta condiziona discorrente elettrica in : dettd^transistori primo e secondo. _

14. Dispositivo secondo la rivendicazione

13 includente inoltre mezzi per determinare, in tempi selezionati, quale di due condizioni di corrente

viene mantenuta in detti mezzi per mantenere corrente

elettrica.

15. Dispositivo secondo la rivendicazione

14 includente inoltre mezzi per definire la differenza

di tensione su detta terza linea di accesso fra i tempi quando detti mezzi per determinare quale di dette

due condizioni di corrente viene mantenuta, sono operativi e inoperativi, rispettivamente.

16. Dispositivo secondo la rivendicazione

15 in cui detti mezzi per definire la differenza di * tensione comprendono:

d? un transistore a semiconduttore bipolare

a livello fissato Schottky; e

transistore a semiconduttore bipolare a livello fissato a transistore.

17. Dispositivo semiconduttore comprendente:

una cella di memoria avente ingressi primo

e secondo e nessuna sorgente di corrente in detta cella; e

mezzi di conduzione di corrente unidireziona?

le primi e secondi collegati a detti ingressi primo j I

e secondo, rispettivamente. I ! 18. Cella di memoria a semiconduttore, comjprendente:

j transistori bipolari primo e secondo atti ; a lavorare selettivamente nel modo di corrente diretta e non avente sorgente di corrente in detta cella.

19? Cella di memoria a semiconduttore comprendente:

transistori bipolari primo e secondo atti a lavorare selettivamente nel modo di corrente diretta e non avente sorgente di corrente assodato in modo unico con detta cella.

> 20. Metodo di mantenimento di una condizione di corrente in una cella di memoria avente un circuito elettrico rigenerativo bistabile, detto circuito includendo transistori primo e secondo che hanno emettitori primo e secondo rispettivamente, e basi prima e secondo, rispettivamente, detto circuito presentando linee di bit prima e seconda, ima linea di parola e una tensione di Standby su cui detto circuito pu? rimanere in uno di detti due stati bistabili, comprendente:

i ' '

i far funzionare detti transistori primo e secondo in un modo di conduzione di corrente normale; consentire^soltantoflusso di corrente onnidirezionale fra detta^prima base e detta prima linea di bit, e fra detta base e detta seconda linea di bit ; e

fornire detta tensione di standby a detti transistori primo e secondo attraverso dette linee di bit prima e seconda, rispettivamente.

21. Circuito elettrico per definire la tensione su di una linea conduttiva, comprendente:

un transistore a semiconduttore bipolare a livello fissato Schottky; e

un transistore a semiconduttore bipolare a livello fissato a transistore.

22. Dispositivo elettrico comprendente: primi mezzi di commutazione avente un primo ingresso e una prima uscita;

secondi mezzi di commutazione aventi un secondo ingresso e una seconda uscita, in cui detta prima uscita ? collegata elettricamente in modo diretto a detto secondo ingresso e detta seconda uscita ? collegata elettricamente in modo diretto a detto primo ingresso;

terzi mezzi di commutazione aventi un terzo ingresso e una terza uscita;

quarti mezzi di commutazine aventi un quarto ingresso e una quarta uscita, in cui detta terza usciii ta ? collegata elettricamente e direttamente a detto quarto ingresso e detta quarta uscita ? collegata direttamente elettricamente a detto terzo ingresso; | *

i mezzi di conduzione di corrente unidirezionale primi, secondi, terzi e quarti in cui detti primi mezzi di conduzione di corrente unidirezionale sono collegati direttamente elettricamente a detto primo ingresso, detti secondi mezzi di conduzione di corrente unidirezionale sono collegati direttamente elettricamente a detto secondo ingresso, detti terzi mezzi di conduzione di corrente unidirezionale essendo collegati direttamente elettricamente a detto terzo A ingresso e detti quarti mezzi di conduzione di corren?o - 1 te unidirezionale sono collegati direttamente elettri-f? o camente a detto quarto ingresso;

una prima linea di accesso avente un primo r4 ?3 terminale in cui detto primo terminale ? collegato di- o rettamente elettricamente a detti primi mezzi di condu? A?Jj ' ea zione di corrente unidirezionale e detti terzi mezzi <S> di conduzione di corrente unidirezionale, ed in cui detto primo terminale ? atto ad essere collegato direttamente elettricamente ad una prima sorgente di corrente; e

una seconda linea di accesso avente un secon

Claims (1)

1. do terminale in cui detto_secondo terminale ? collegajto direttamente elettricamente_a detti secondi mezzi_

   di conduzione di corrente unidirezionale e detti quarti mezzi di conduzione di corrente unidirezionale ed

   in cui detto secondo terminale ? atto ad essere collegato direttamele elettricamente ad una seconda sorgente di corrente.

   23. Dispositivo secondo la rivendicazione

   22 in cui detti primi mezzi di commutazione sono un

   primo transistore a semiconduttore bipolare avente una

   prima base, primo emettitore e una prima base, primo

   collettore, e detta prima base ? detto primo ingresso

   e detto primo collettore ? detta prima uscita;

   c. ts> detti secondi mezzi di commutazione sono un

   t" secondo transistore a semiconduttore bipolare avente

   a r -una seconda base, un secondo emettitore e un secondo

   collettore, e detta seconda base e detto secondo in r-Ot. gresso e detto secondo collettore ? detta seconda usci -o r*-* ta. cdt 24. Dispositivo secondo la rivendicazione CD -ac 22 includente inoltre:

   una terza linea di accesso, in cui detti

   emettitori primo e secondo sono direttamente collegati elettricamente a detta terza linea.

   Roma, 18 LUG.1984

   UN MANDATARIO

   ??. ? HOTTEYWELL UTC . per se e per gli altri

   Antonio Taliercio /10 ? 052