IT8520691A1

IT8520691A1 - Rete per la selezione dinamica di eventi

Info

Publication number: IT8520691A1
Application number: ITMI1985A020691A
Authority: IT
Original assignee: Gte Communication Syst
Priority date: 1984-05-21
Filing date: 1985-05-14
Publication date: 1986-11-14
Also published as: IT8520691A0; US4603235A; IT1183625B; BE902455A; CA1234638A; JPS60258602A

Description

RETE PER LA SELEZIONE DINAMICA DI EVENTI"

TESTO DELLA DESCRIZIONE

La presente invenzione si riferisce ai. sistemi ad unit? centrale di elaborazione e pi? particolarmente all'impiego di dispositivi di memoria per applicare dinamicamente uno o pi? di una quantit? di eventi in ingresso ad una o pi? di una quantit? di funzioni in uscita, automaticamente. ?

Nei= sistemi a unit? centrale di elaborazione, si richiede che l'unit? centrale interagisca con stimoli esterni, come sensori, indicatori, temporizzatori, ecc.

Ciascuno di questi stimoli pu? avere inizio o essere iniziato dall'unit? centrale per eseguire qualche particolare funzione. Alcuni tipici eventi innescanti potrebbero comprendere comparatori di segnali circuitali eroganti<1 >un segnale d'uscita, segnali d'uscita di contatori o temporizzatori o segnali di interruzione o altri segnali logici trasmessi da o verso l'unit? centrale.

E' necessario un programma di assegnazione per associare un particolare evento innescante a una desiderata uscita funzionale. Questo programma ? realizzato con un programma di instradamento di eventi. Tipicamente, i programmi di instradamento di eventi sono realizzati con collegamenti dedicati o con mult iplator i . I collegamenti mediante cablaggio fisico non consentono la flessibilit? necessaria ad alterare i risultati per una data configurazione d'ingresso. Tale configurazione ? molto limitativa per impiego con un'unit? centrale di elaborazione. Il realizzare un programma di selezione di eventi con multiplatori richiede una disponibilit? total-e di eventi d'ingresso in ciascun multiplatore per selezionare una data uscita. Questo programma richiede molti collegamenti di cablaggio fisico. Inoltre, il programma richiede un multiplatore dedicato per ciascuna funzione d'uscita da programmare. Il disporre di una tale grande quantit? di componenti circuitali fisici per realizzare un programma di selezione ? costoso e richiede una considerevole quantit? di spazio fisico.

Secondo la presente invenzione, una rete per la selezione dinamica di eventi ? connessa tra una raolteplicit? di sorgenti di segnali d'ingresso, ciascuna delle quali fornisce segnali innescanti, e una molteplicit? di dispositivi di regolazione, ciascuno dei quali viene fatto operare in risposta ad un segnale di regolazione. Un'unit? centrale di elaborazione ? collegata alla rete di selezione e d? inizio al funzionamento della rete. Una disposizione di applicazione dinamica ? collegata all'unit? centrale di elaborazione, alle sorgenti di segnali d'ingresso e ai _ dispositivi di regolazione, la disposizione di applicazione dinamica opera in risposta ad una serie di valori variabili dei segnali innescanti delle sorgenti d'ingresso per produrre una particolare serie di valori variabili dei segnali di regolazione da trasmettere ai dispositivi di regolazione.

La disposizione di applicazione dinamica ? azionata in risposta ad un segnale di selezione dell'unit? centrale per alterare ciascuno dei varii gruppi di valori dei segnali di regolazione che contiene.

la fig, 1 ? uno schema di collegamento di una rete di selezione dinamica di eventi secondo i principii di funzionamento della presente invenzione.

La fig. 2 ? uno schema di collegamento di una rete di selezione dinamica di eventi estesa.

La fig. 3 ? uno schema di collegamento di una rete di selezione dinamica di eventi estesa.

La fig. 4-? uno schema di collegamento di una rete di selezione dinamica di eventi a livelli multipli.

Verr? ora descritta la forma di realizzazione preferita della presente invenzione.

Con riferimento alla figura 1, ? ivi rappresentata una rete di instradamento di eventi di iniziazione che utilizza un dispositivo statico RAM ( memoria ?d accesso casuale).La rete di instradamento di iniziazione utilizza una quantit? minima di dispositivi e consente una flessibilit? totale per instradare uno qualsiasi di una quantit? di eventi d'ingresso su una,o pi? di una,qualsiasi <J >funzione d'uscita. Inoltre, due o pi? eventi in ingresso possono essere combinati logicamente per produrre due o pi? funzioni in uscita. Questo schema consente una completa applicazione di un qualsiasi evento,o di eventi,in ingresso a una o pi? qualsivoglia funzioni in uscita.

Il dispositivo di memoria ad accesso ca?uale (RAPf) 20 ? un dispositivo RAM statico da 256 x 4 bit (cifre binarie). Un tale dispositivo RAM ? in grado di fornire fino a otto eventi d'ingresso e applicarli ad una qualsiasi di quattro funzioni d'uscita, o a tutte.

Ciascuno degli otto eventi in ingresso ? denominato un evento innescante (o di iniziazione). Questi eventi innescanti possono essere segnali d'uscita di dispositivi quali, ad esempio, i comparatori di circuiti. Tali comparatori di circuiti dono dispositivi che sono tarai? ili manualmente o automaticamente su un valore predeterminato. Questo valore predeterminato ? confrontato con un valore dinamicamente variabile presentato per esempio su un canale di indirizzo o canale datii Altri esempi di questi eventi innescanti possono essere costituiti da un segnale di interruzione del sistema, generato da un'unit? centrale di elaborazione. Le unit? centrali possono generare segnali di interruzione asincroni per consentire una segnalazione fra dispositivi periferici e l'unit? centrale associata.

Un altro tipo di evento innescante ? quello generato da un segnale di un temporizzatore a orologio. L'orologio trasmette periodicamente segnali alla rete di instradamento di segnali di innesco allo scopo di consentire il verificarsi di una certa funzione in uscita dopo che ? stato conteggiato un particolare numero di segnali.

Esempi di funzioni d'uscita possono comprendere, ma non limitativamente: la trasmissione di un segnale per arrestare un'unit? centrale di elaborazione; l'armamento di un particolare dispositivo flip-flop (multivibratore bistabile) 30; l'incrementare un contatore di eventi 40; l'attivazione di un temporizzatore 50, o una combinazione delle suddette funzioni.

Un elaboratore,_ch?<'>:puo ?ssum?re-la forma di una unit? centrale di elaborazione, di un circuito logico o di un elaboratore di processo, ? collegato ad un multiplatore 2:1, 10. L'unit? centrale ? pure connessa al multiplatore 10 tramite un conduttore denominato segnale di carico per selezionare il<: >segnale d'ingresso al multiplatore 10. Il segnale di carico provvede a determinare quale dei due segnali d'ingresso ? immesso attraverso il multiplatore 10. 11 canale d'indirizzo collega l'elaboratore al multiplatore 10 e provvede all'accesso a ciascuna delle 256 par?le .x 4 bit della memoria RAM 20.

Quando l'elaboratore desidera scrivere o variare l'applicazione degli eventi innescanti alle funzioni in uscita, esso seleziona un indirizzo tramite il canale di indirizzo e trasmette il segnale di carico al multiplatore 10. Il multiplatore 10 mette in comunicazione il canale d'indirizzo con gli ingressi d'indirizzo (da AO ad A?) della memoria RAM 20. L'elaboratore inoltre segnala sulla linea di abilitazione alla scrittura di selezionare un accesso di scrittura alla memoria RAM 20. La memoria RAM 20, viene scritta con una parola di dati da 4 bit nell?indirizzo appropriato contenuto nel canale d'indirizzo attraverso il canale INGRESSO DATI (da DIO a DI3)collegato fra l?elaboratore e laimemoria RAM 20.

Il multiplatore 10 ? collegato alla memoria RAM 20 attraverso un canale da 8 bit collegato agli ingressi d'indirizzo (da AO ad A7)della memoria RAM 20. Il secondo ingresso al multiplatore 10 ? un altro canale da 8 bit comprendente gli eventi innescanti, quali ad esempio i comparatori di indirizzo, i generatori d'interruzione o i temporizzatori, come sopra accennato.

Quando l'elaboratore non scrive nella memoria RAM.

20, il segnale di carico ? tale che l'evento innescante sia messo in comunicazione attraverso il multiplatore 10 e tramite il canale a 8 bit con gli ingressi d'indirizzo della memoria RAM 20.

Poich? il multiplatore 10 consente di collegare le linee rappresentanti gli eventi innescanti alla memoria RAM 20 attraverso gli ingressi d'indirizzo da AO ad A7, il verificarsi di un qualsiasi evento innescante provoca l'accesso ad una particolare parola da 4 bit nella memoria RAM 20. Se la parola a cui viene dato accesso dal particolare indirizzo ? stata predisposta dall'elaboratore con un 1 logico in una particolare posizione di bit dei dati, la funzione associata a quel bit di dati verr? innescata o abilitata.

Come risultato dell'accesso a un particolare indirizzo, una parola di dati da 4 bit viene letta dalla memoria e trasmessa tramite le linee d'uscita da DO a D3 della memoria RAM 20. L'elaboratore attraverso la linea ARRESTO, il flip-flop 30, il contatore di eventi 40 e il temporizzatore 50 ? collegato rispettivamente alle linee d'uscita da DO a D3 del dispositivo di memoria RAM 20. In risposta all'accesso alla memoria del dispositivo RAM 20, una appropriata parola di dati da 4 bit viene letta e trasmessa tramite le linee da DO a 1)3. I dispositivi che sono collegati a queste linee d'uscita sono abilitati nelle loro rispettive funzioni se la linea corrispondente ha un valore logico 1.

Se, per esempio, un 1 logico ??presente sulla linea d'uscita.DO, viene trasmesso un segnale attraverso la linea ARRESTO all?elaboratore. Questo segnale ARRESTO d? istruzione all'elaboratore di arrestare il suo funzionamento in corso. Se la linea D1 presentasse un valore logico 1, verrebbe posto a ^ il flip-flop 30. Il flip-flop 30 ? collegato alla porta AND 60 e il comparatore A ? pure collegato alla porta AND 60. La porta AND 60 ? collegata attraverso la linea SVENTO 4 come ingresso al multiplatore 10. Perci?, di conseguenza, la funzione in uscita,della linea D1 attraverso il flip-flop 30 provoca l'accesso alla memoria RAM 20 di un altro evento innescante, come evento d'ingresso 4. Se il segnale del comparatore A ? ?consenziente e il flip-flop 30 ? posto a 1, il segnale EVENTO 4 viene generato e trasmesso al dispositivo di memoria RAM 20 per generare una 0 pi? altre funzioni in uscita nello stesso modo sopra indicato. I comparatori di circuiti B, 0 e E sono collegati al multiplatore 1.0 attraverso le linee, rispettivamente, EVENTO 3, SVENTO 2 ed EVENTO 1.

Il contatore di eventi 40 ? collegato come evento innescante tramite la linea EVENTO 5 al multiplatore 10. Di conseguenza, l'attivazione del contatore di eventi 40 da parte della memoria RAM 20 pu? far scattare l'accesso ad un'altra parola della memoria RAM, che pu? dar luogo all'abilitazione di un'altra combinazione di funzioni in uscita. Similmente, il temporizzatore 50 ? connesso al multiplatore 10 come evento innescante attraverso la linea EVENTO 6. Altri eventi innescanti, come un'interruzione del sistema 0 un temporizzatore esterno, sono connessi tramite le linee EVENTO rispettivamente 7 e 8 al multiplatore 10 e operano per selezionale particolari parole di dati della memoria RAM 20.

Per configurazioni in cui si desiderino pi? di quattro eventi in ingresso o funzioni in uscita, una molteplicit? di eventi d'ingresso, otto come rappresentato in ratore e contenente otto linee d'indirizzo, sono collegati al multiplatore 2:121. Quando il segnale di carico dell'unit? di comando indica che una delle memorie RAM 22 o 23 deve essere scritta, il canale d'indirizzo AO * A7 viene messo in comunicazione attraverso il multiplatore 21 e viene scritta la RAM<'>.<'>22 o 23. la scrittura delle RAM .22 e 23 ? controllata dai segnali SELEZIONE SCRITTURA % o SELEZIO-NE SCRITTURA 2 dell'elaboratore. Ossia, il particolare segnale di SELEZIONE SCRITTURA che viene abilitato determina quale particolare RAM, 22 o 23, venga scritta con la parola dati da emettere attraverso le linee LO D3 quando quel particolare indirizzo viene successivamente selezionato .

Quando il segnale di carico dell'unit? di comando ha valore logico opposto, gli eventi in ingresso vengono abilitati attraverso il multiplatore 21. Una o entrambe le RAM 22 e 23 possono essere abilitate dal segnale SELE-ZIONE SCRITTURA rispettivamente 1 o 2. Della <'>RAM.che viene abilitata, il contenuto corrispondente all'indirizzo selezionato dagli eventi d'ingresso da 1 a 8 viene letto e visualizzato attraverso le linee da LO a D3. Perci?, per controllare fino a otto funzioni in uscita, come le funzioni in uscita da A ad H mostrate in fig. 2, entrambe le memoria RAM 22 e 23 vengono abilitate simultaneamente, e una parola di dati completa di otto bit viene visualizzata attraverso le l?nee di funzione in uscita da A ad H.

Queste funzioni in uscita possono essere impiegate similmente a come detto sopra, per comandare fino a otto eventi o per essere collegate di ritorno alla rete d? selezione come altri eventi in ingresso per innescare l?ulteriore lettura di altre parole di dati entro le RAM 22 e 23. In tale disposizione, possono essere previsti un totale di otto eventi in ingresso e otto funzioni in uscita.

Per l'applicazione di fino a sedici eventi in ingresso a quattro funzioni in uscita passiamo ora ad esaminare la figura 3. Quando il segnale di carico dell'unit? di comando ? su un primo valore logico, i multiplatori 301 e 302 abilitano la scrittura nelle memorie RAM rispettivamente 311 e 312, attraverso il canale INGRESSO DATI come detto sopra. Quando il segnale di carico dell'unit? di comando ? di stato logico opposto, i multiplatori 301 e 302 abilitano gli eventi d'ingresso rispettivamente da 1 a 8 e da 9 a 16 ad essere messi in comunicazione attraverso i multiplatori 301 e 302 con le memorie RAM 311 e 312. Le parole di-dati a 4 bit di ciascuna delle memorie RAM 311 ? 312 indirizzate dall'indirizzo presentato dalle linee di evento d?ingresso da 1 a 16 sono lette e trasmesse tramite le linee da DO a D3 delle memorie RAM 311 e 312. Le linee da DO a D3 di ciascuna memoria RAM 311 e 312 sono rispettivamente collegate alle porte OR da 321 a 324. L'uscita di ciascuna porta OR da 321 a 324 fornisce una funzione in uscita, rispettivamente da A a I).

Cio?, se il contenuto dell?indirizzo letto dalla memoria RAM 311 o dalla memoria RAM 312 ha una 1 nella posizione del hit corrispondente, la funzione in uscita relativa viene abilitata. Per esempio, se la linea DO della memoria RAM 311 ? ad un 1 logico e la linea DO della memoria RAM 312 ? ad uno 0 logico, viene abilitata la funzione in uscita A. Similmente, se i valori logici delle linee d'uscita DO sono invertiti rispetto ai valori logici precedenti, la funzione A viene abilitata. Se invece le linee DO di entrambe le memorie RAM 311 e 312 sono ad uno 0 logico, la funzione in uscita A non viene abilitata.

La figura 4 ? uguale alla figura 3 tranne che le porte OR da 321 a 324 sono state sostituite con il multiplatore 331 e con la memoria RA.M 332. Il funzionamento di questo circuito ? simile a quello descritto in figura 3, tranne il fatto che il multiplatore 331 e l? RAM 332 sostituiscono le porte OR 321-324. La memoria RAM 332 ? collegata al multiplatore 331 e all'elaboratore tramite la linea SELEZIONE SCRITTURA 3. Il multiplatore 331 ? connesso al canale di indirizzo da AO ad Al dell'elaboratore e al segnale di carico dell'unit? di comando dell'elaboratore attraverso la linea di segnale di carico dell'unit? di comando. Il multiplatore 331 ? connesso tramite le uscite da DO a D3 alle memorie RAM 311 e 312. Affinch? l'elaboratore scriva nella memoria RAM 332, la linea SELEZIONE SCRITTURA 3 deve essere posta a 1 e il segnale di carico dell'unit? di comando indicher? che il multiplatore 331 deve abilitare la trasmissione dell'indirizzo A0~+ A7 dall'elaboratore alla memoria RAM 332. Inoltre, il dato da scrivere a quell'indirizzo verr? trasmesso alla memoria RAM 332 attraverso il canale INGRESSO DATI. Di conseguenza, quel particolare indirizzo nella memoria RAM 332 conterr? l'identit? di quelle tra le funzioni d'uscita da A a 1 che devono essere abilitate per una particolare selezione d'indirizzo delle linee da AO ad A7 della memoria RAM 332.

Se il segnale sulla linea di segnale di carico dell'unit? di comando indica che il multiplatore 331 deve selezionare come ingressi alla RAM 332 i risultati degli eventi d?ingresso da 1 a 16, le linee da DO a D3 delle memorie RAM 311 e 312 comprendono ora un canale da 8 bit che ? messo in comunicazione attravErso il multiplatore 331 con gli ingressi d'indirizzo da AO ad A7 .della memoria RAM 332. L'operazione funzionale della RAM 332 ? simile a quella dei dispositivi RAM sopra citati. Perci?, la configurazione a 8 bit che ? rappresentata dalle linee di uscita dati da DO a D3 della memoria RAM 311 e dalle linee

Claims

RIVENDICAZIONI

1. Rete per la selezione dinamica di eventi comprendente:

una molteplicit? di sorgenti di eventi in ingresso ciascuna collegata a tale rete di selezione per provvedere un segnale innescante;

collegati ciascuno alla rete di selezione e .fatti operare in risposta ad un segnale di regolazione;

dei mezzi di elaboratore connessi alla rete di selezione;

dei mezzi di applicazione dinamica collegati ai mezzi di elaboratore, alle sorgenti di eventi d?ingresso e ai dispositivi di regolazione, tali mezzi di applicazione dinamica essendo fatti operare in risposta ad una serie di valori-variabili dei segnali innescanti delle sorgenti di eventi in ingresso per produrre una particolare serie di una molteplicit? di serie di valori variabili dei segnali di regolazione perch? siano trasmessi ai dispositivi di regolazione; e

tali mezzi di applicazione dinamica essendo fatti operare in risposta ad un segnale di selezione dei mezzi di elaboratore per alterare ciascuna di tale molteplicit? di serie di tali valori dei segnali di regolazione.

2. Rete per la selezione dinamica di eventi secondo la riv. 1, in cui i mezzi di applicazione dinamica comprendono :

dei mezzi di multiplazione connessi ai mezzi di elaboratore e alle sorgenti di eventi in ingresso, tali mezzi di multiplazione essendo fatti operare per trasmettere i segnali innescanti e fatti operare per trasmettere un indirizzo dei mezzi di elaboratore; e

dei mezzi di memoria connessi ai mezzi di multiplazione, ai mezzi di elaboratore e ai dispositivi di regolazione, tali mezzi di memoria essendo .fatti operare per memorizzare ciascuna di tale mblteplicit? di serie di valori di segnali di regolazione perch? siano trasmesse ai dispositivi di regolazione, e i mezzi di memoria essendo fatti operare per scrivere nuove serie d? valori dei segnali di regolazione per sostituire ciascuna serie esistente di segnali di regolazione.

3. Rete per la selezione dinamica di eventi secondo la riv. 2, in cui i mezzi di multiplazione comprendono una disposizione di multiplatore 2:1 larga 8 bit.

4. Rete per la selezione dinamica di eventi secondo la riv, 2, in cui i mezzi di memoria comprendono dei mezzi di memoria ad accesso casuale che consentono l,'azio?. namento di fino a <'>quattro dispositivi di regolazione da parte di fino..ad otto sorgenti di eventi in ingresso.

5. Rete per la selezione dinamica di eventi secondo la riv. 2, in cui i mezzi di multiplazione comprendono dei primi mezzi di.multiplatore collegati ai mezzi di elaboratore e alle sorgenti di eventi in ingresso.

6. Rete per la selezione dinamica di eventi secondo la riv. 5, in cui i mezzi di memoria comprendono:

dei primi mezzi di memoria ad accesso casuale connessi ai mezzi di elaboratore e ai primi mezzi di multiplatorep e

dei secondi mezzi di memoria ad accesso casuale connessi ai mezzi di elaboratore e ai primi mezzi,di multiplatore .

7. Rete per la .selezione dinamica di eventi secondo la riv. 6, in cui i primi e i secondi mezzi di memoria ad accesso casuale sono collegati ciascuno ad una molteplicit? di dispositivi di regolazione e i primi e i secondi mezzi di memoria ad accesso casuale essendo fatti operare in risposta a fino ad otto sorgenti di eventi in ingresso per regolare fino ad otto dispositivi di regolazione.

8. Rete per la selezione dinamica di eventi secondo la riv. 2, in cui i mezzi di multiplazione comprendono:

dei primi mezzi di multiplatore connessi ai mezzi di elaboratore e ad una prima molteplicit? di tali sorgenti di eventi in ingresso; e

dei secondi mezzi multiplatori connessi ai mezzi di elaboratore e ad unaseconda molteplicit? di tali sorgenti di eventi in ingresso.

9. Rete per la selezione dinamica di eventi secondo la riv. 8, in cui tali mezzi di memoria comprendono:

dei primi mezzi di memoria ad accesso casuale connessi ai mezzi di elaboratore e ai primi mezzi di multiplatore; e

dei secondi mezzi di memoria ad accesso casuale connessi ai mezzi di elaboratore e ai secondi mezzi di multiplatore .

10. Rete per la selezione dinamica di eventi secondo la riv. 9, in cui i primi e i secondi mezzi di memoria ad accesso casuale sono collegati ciascuno ad una molteplicit? di tali dispositivi di regolazione e i primi e i secondi mezzi di memoria ad accesso casuale essendo fatti operare in risposta a fino a sedici sorgenti di eventi in ingresso per regolare fino a quattro dispositivi di regolazione.

11. Rete per la selezione dinamica di eventi secondo la riv. 10, in cui sono inoltre compresi dei mezzi logici connessi ai primi e ai secondi mezzi di memoria ad accesso casuale e a tale molteplicit? di dispositivi di regolazione.

12. Rete per la selezione dinamica di eventi secondo la riv. 11, in cui i mezzi logici comprendono una molteplicit? di mezzi logici OR.

13. Rete per la selezione dinamica di eventi secondo la riv. 9, in cui sono inoltr?-compresi-dei--terzi mezzi di multiplatore collegati ai primi e ai secondi mezzi di memoria ad accesso casuale e ai mezzi di elaboratore, i terzi mezzi di multiplatore essendo fatti operare in risposta ai mezzi di elaboratore per trasmettere i segnali di regolazione dei primi e secondi mezzi di memoria ad accesso casuale ed essendo fatti operare per trasmettere un indirizzo da tali mezzi di elaboratore.

H . Rete per la selezione dinamica di eventi secondo la riv. 13, ir cui sono inoltre compresi dei terzi mezzi di memoria ad accesso casuale collegati ai terzi mezzi di multiplatore e ai mezzi di elaboratore, i terzi mezzi di memoria ad accesso casuale essendo fatti operare in risposta ai segnali di regolazione dei primi e dei secondi mezzi di memoria ad accesso casuale per produrre una seconda serie di segnali di -regolazione da trasmettere a tali dispositivi di regolazione.

15. Rete di selezione dinamica di eventi secondo la riv. 14-, in cui i terzi mezzi di memoria ad accesso casuale sono collegati a tale molteplicit? di dispositivi di regolazione e tali terzi mezzi di memoria ad accesso casuale sono fatti operare in risposta a fino a sedici sorgenti ' di eventi in ingresso per trasmettere tale seconda serie di segnali di regolazione a fino a quattro dispositivi di regolazione .

16. Rete di selezione dinamica di eventi secondo la riv. 4, in cui i mezzi di memoria ad accesso casuale comprendono un dispositivo di memoria ad accesso casuale da 256 parole di 1 bit.

17. Rete per la selezione dinamica di eventi secondo la riv. 6, in cui i primi e i secondi mezzi di memoria ad accesso casuale comprendono ciascuno un dispositivo di memoria ad accesso casuale da 256 parole per 4 bit.

18. Rete di selezione dinamica degli eventi secondo la riv. 9, in cui i primi e i secondi mezzi di memoria ad accesso casuale comprendono ciascuno un dispositivo di memoria da 256 parole per 4 bit.

19. Rete per la selezione dinamica degli eventi secondo la riv. 15, in cui i terzi mezzi di memoria ad accesso casuale comprendono un dispositivo di memoria ad accesso casuale da 256 parole per 4 bit.

20. Rete per la selezione dinamica di eventi secondo la riv. 15, in cui i terzi mezzi multiplatori comprendono una disposizione di multiplatore 2/1 largo 8 bit.