IT8967847A1 - Circuito di interfaccia integrabile in tecnologia cmos per il trattamento del segnale fornito da un sensore di tipo capacitivo, in particolare un sensore accelerometrico di tipo piezoelettrico - Google Patents
Circuito di interfaccia integrabile in tecnologia cmos per il trattamento del segnale fornito da un sensore di tipo capacitivo, in particolare un sensore accelerometrico di tipo piezoelettrico Download PDFInfo
- Publication number
- IT8967847A1 IT8967847A1 IT1989A67847A IT6784789A IT8967847A1 IT 8967847 A1 IT8967847 A1 IT 8967847A1 IT 1989A67847 A IT1989A67847 A IT 1989A67847A IT 6784789 A IT6784789 A IT 6784789A IT 8967847 A1 IT8967847 A1 IT 8967847A1
- Authority
- IT
- Italy
- Prior art keywords
- circuit
- sensor
- capacitive impedance
- operational amplifier
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/09—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by piezoelectric pick-up
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02B—INTERNAL-COMBUSTION PISTON ENGINES; COMBUSTION ENGINES IN GENERAL
- F02B1/00—Engines characterised by fuel-air mixture compression
- F02B1/02—Engines characterised by fuel-air mixture compression with positive ignition
- F02B1/04—Engines characterised by fuel-air mixture compression with positive ignition with fuel-air mixture admission into cylinder
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Measuring Fluid Pressure (AREA)
Description
TESTO DELLA DESCRIZIONE
La presente invenzione riguarda un circuito di interfaccia per l'impiego fra un sensore ad impedenza capacitiva, in particolare un sensore accelerometrico di tipo piezoelettrico, ed un circuito di trattamento del segnale fornito da tale sensore, in particolare un circuito di filtraggio a capacit? commutate.
Sensori accelerometrici di tipo piezoelettrico vengono utilizzati ad esempio in sistemi per la rilevazione della detonazione (knocking) nei motori a combustione interna a ciclo Otto per autoveicoli. In tale tipo di applicazione il segnale fornito da un sensore accelerometrico di tipo piezoelettrico viene elaborato da circuiti di trattamento che includono in particolare circuiti di filtraggio integrati del tipo a capacit? commutate (switched capacitors}.
Lo scopo della presente invenzione ? di realizzare un circuito di interfaccia del tipo anzidetto, il quale consenta di ottimizzare le caratteristiche del segnale proveniente dal sensore in vista della successiva elaborazione cui tale segnale ? destinato.
Tale scopo viene realizzato secondo 1'invenzione mediante un circuito di interfaccia caratterizzato dal fatto che comprende, integrati in tecnologia CMOS su un unico substrato,
un circuito limitatore di ampiezza, includente un primo transistore CMOS avente il source destinato ad essere collegato all'uscita del sensore, ed il gate ed il drain destinati ad essere mantenuti ad un potenziale di riferimento, ed un secondo transistore CMOS avente il gate e il drain collegati al source del primo transistore, e il source destinato ad essere mantenuto a detto potenziale di riferimento; e
un circuito traslatore di livello e di filtraggio del segnale, connesso a valle di detto circuito limitatore di ampiezza e comprendente un amplificatore invertente includente
un amplificatore operazionale, realizzato in tecnologia CMOS ed avente 1'ingresso invertente collegato ad una sorgente di tensione continua di riferimento di valore inferiore alla tensione di alimentazione,
un primo circuito ad impedenza capacitiva, fra l'ingresso invertente dell'amplificatore operazionale ed il limitatore di ampiezza, e
un secondo circuito di impedenza capacitiva, collegato fra l'ingresso invertente e l'uscita dell'amplificatore operazionale;
detti circuiti ad impedenza capacitiva essendo tali per cui essi nel loro complesso realizzano un'azione di filtraggio di tipo passa-banda atta ad attenuare le componenti a bassa frequenza ed a limitare la larghezza di banda del segnale del sensore.
I sensori capacitivi del tipo anzidetto presentano tipicamente un terminale di riferimento destinato ad essere collegato nell'uso alla massa o ad una sorgente di tensione di alimentazione, ed un terminale di segnale al quale nel funzionamento risulta disponibile il segnale utile, che varia rispetto al livello della tensione applicata al terminale di riferimento.
Secondo l'invenzione, i suddetti transistori del circuito limitatore di ampiezza sono dispositivi p-MOS realizzati in tecnologia CMOS p-well e, rispettivamente, dispositivi n-MOS realizzati in tecnologia CMOS n-well a seconda che nell'uso il terminale di riferimento del sensore debba essere collegato alla massa oppure ad una sorgente di tensione di alimentazione. Tale soluzione consente di evitare eventuali inconvenienti dovuti a correnti parassite di perdita nel substrato associate al noto fenomeno del "lach-up".
Ulteriori caratteristiche e vantaggi dell'invenzione appariranno dalla descrizione dettagliata che segue, effettuata con riferimento ai disegni allegati, forniti a puro titolo di esempio non limitativo, nei quali:
la figura 1 mostra un dispositivo integrato di interfaccia (illustrato sotto forma di uno schema a blocchi) fra un sensore di tipo capacitivo ed un circuito di filtraggio a capacit? commutate,
la figura 2 ? uno schema circuitale pi? dettagliato di un modo di realizzazione del circuito di interfaccia, e la figura 3 mostra un ulteriore modo di realizzazione del circuito secondo l'invenzione.
Nella figura 1 con S ? indicato un sensore ad impedenza capacitiva, ad esempio un sensore accelerometrico di tipo piezoelettrico. Tale sensore presenta un terminale di riferimento r ed un terminale di segnale s. 11 terminale r nella realizzazione illustrata ? collegato alla massa, mentre il terminale s ? collegato all'ingresso 1 di un circuito di interfaccia complessivamente indicato con IC, interposto fra il sensore ed un circuito 2 per il successivo trattamento del segnale del sensore, quale un circuito di filtraggio a capacit? commutate.
Essendo il terminale r del sensore S collegato alla massa, nel funzionamento il segnale utile disponibile al terminale s, ? un segnale che varia rispetto allo zero.
Come si ? gi? fatto presente, il terminale di riferimento r del sensore S potrebbe tuttavia essere collegato anche ad un potenziale diverso rispetto a quello di massa, ad esempio ad una sorgente di tensione continua, ed in tal caso il segnale utile sarebbe un segnale la cui ampiezza varierebbe rispetto al livello di tale tensione continua.
Il circuito di interfaccia IC, che nel suo complesso ? collegato ad un sorgente di tensione di alimentazione continua V e la massa, come appare nello schema concet? tuale della figura 1 comprende essenzialmente un limitatore di ampiezza 3 seguito da un circuito traslatore di livello e di filtraggio del segnale, complessivamente indicato con 4.
Il limitatore di ampiezza 3 limita il segnale di ingresso, e protegge il circuito di interfaccia da sovratensioni.
Il circuito traslatore di livello e di filtraggio del segnale comprende un amplificatore invertente includente - un amplificatore operazionale A, avente l'ingresso invertente collegato ad una sorgente di tensione continua di riferimento VR inferiore alla tensione di alimentazione V , e pari ad esempio a V /2,
- un circuito ad impedenza capacitiva , fra l'ingresso invertente dell'amplificatore operazionale A e il limitatore di ampiezza 3, e
- un circuito ad impedenza capacitiva Z2, fra l'ingresso invertente e l'uscita dell'amplificatore operazionale A.
Se si suppone che il limitatore di ampiezza 3 operi nella zona lineare della sua caratteristica, la funzione di trasferimento fra l?ingresso e l'uscita del circuito di interfaccia 1C ? data da
in cui
V ? la tensione di ingresso al circuito di interfaceia,
Vo ? la tensione di uscita del circuito di interfaccia, Y1 ? l'ammettenza del circuito ZI,
Y2 ? l'ammettenza del circuito Z2,
Hlp ? un termine rappresentante una funzione di filtraggio passa-basso, e
Hhp ? un termine rappresentativo di una funzione di filtraggio di tipo passa-alto.
Nel complesso il circuito 4 realizza dunque una traslazione in d.c. del segnale ed un'azione di filtraggio di tipo passa?banda. Tale circuito ? dunque in grado di realizzare sia una limitazione della larghezza di banda del segnale fornito dal sensore (il che consente di evitare effetti di aliasing nel successivo campionamento del segnale da parte di filtri a capacit? commutate), sia un'azione di filtraggio passa?alto che consente di attenuare le componenti del segnale a frequenze molto basse, che non rivestono alcun interesse.
L'intero circuito di interfaccia IC pu? essere realizzato in forma integrata su un unico substrato in tecnologia CMOS, ad esempio nel modo che verr? ora descritto con riferimento alla figura 2. In tale figura a parti e componenti gi? descritti in precedenza sono stati attribuiti nuovamente gli stessi simboli alfabetici e numerici.
Nella realizzazione secondo la figura 2 il limitatore di ampiezza 3 comprende due transistori MP1 e MP2 realizzati in tecnologia CMOS. Il transistore MP1 ha il source collegato al terminale di ingresso 1 attraverso un resistore R'1, ed il gate e il drain collegati alla massa. Il transistore MP2 ha il gate e il drain collegati al source MP1, e il source collegato alla massa.
I transistori MP1 e MP2, normalmente interdetti, limitano il livello del segnale di ingresso a Vt (tensione di soglia di tali transistori). La limitazione del livello avviene quando uno dei due transistori comincia a condurre corto-circuitando verso massa il segnale di ingresso. In particolare il transistore MP1 limita le ampiezze positive, e protegge il circuito di interfaccia da sovratensioni del segnale di ingresso, mentre il transistore MP2 limita l'escursione negativa del segnale.
II resistore R'1 limita la corrente nel transistore MP1 e MP2 quando il segnale raggiunge livelli prossimi alla tensione di alimentazione.
Se, come nell'esempio illustrato nei disegni, il sensore S ha il terminale di riferimento collegato alla massa, i transistori MP1 e MP2 sono transistori p-MOS realizzati in tecnologia CMOS p-well.
Se invece il terminale di riferimento r del sensore S ? collegato ad una sorgente di tensione continua, i suddetti transistori sono dispositivi n-MOS, realizzati in tecnologia CMOS n-well. In questo caso il gate e il drain di MP1 e il source di MP2 vengono collegati a V. anzich? alla massa Tali soluzioni consentono, come si ? gi? detto in precedenza, di evitare gli inconvenienti che possono derivare per effetto di correnti parassite di perdita nel substrato.
L'impiego di transistori p-MOS o n-MOS ? pi? vantaggioso rispetto all'impiego di normali diodi a giunzione in tecnologia MOS, poich? permette di avere una maggiore dinamica di ingresso di segnale ed evita possibili fenomeni di correnti di perdita causate dai transistori parassiti bipolari.
Nello schema secondo la figura 2 il circuito traslatore di livello e di filtraggio consente di realizzare una funzione di trasferimento corrispondente ad un'azione di filtraggio passa-banda tra ingresso e uscita. A tale scopo, fra il circuito limitatore di ampiezza 3 e l'ingresso invertente dell'amplificatore operazionale A ? interposta la serie di un resistore R"1 e di un condensatore C1. Inoltre, fra l'ingresso invertente e l'uscita di A sono disposti un resistore ed un condensatore C2, fra loro in parallelo.
La funzione di trasferimento realizzata assume allora la seguente espressione:
con R = R'1 R"1.
Tale funzione di trasferimento presenta in particolare due poli, che determinano il comportamento passa-basso e rispettivamente passa-alto, alle frequenze
Il polo a frequenza flp ? destinato a realizzare la limitazione di banda del segnale, e pu? essere ad esempio ad una frequenza di circa 60 kHz. La realizzazione di R in tecnologia CMOS per assicurare un tale valore di flp non pone problemi particolari. Infatti un polo a 60 kHz ? facilmente realizzabile ad esempio con un condensatore da 20 pf e una resistenza di 132 kohm, valori integrabili su un substrato di silicio di area relativamente grande ma comunque accettabile.
Problemi possono invece insorgere per la realizzazione del polo alla frequenza fhp , in particolare quando tale frequenza debba essere piuttosto bassa. Se tale frequenza deve ad esempio assumere un valore di circa 600 Hz, e se C2 ha un valore di 20 pF, occorre un resistore di resistenza di circa 13Mohm, valore inaccettabile per una realizzazione in circuito integrato.
Per tali casi si pu? allora adottare la soluzione illustrata nella figura 3. Nello schema di tale figura in parallelo al condensatore ? disposto un circuito a capacit? commutata, complessivamente indicato con 10. Tale circuito comprende un condensatore CR le cui armature sono collegate a quelle di attraverso due circuiti di commutazione comprendenti rispettivi primi commutatori 11 e 21, collegati fra le armature di CR e le omologhe armature di C2, e rispettivi secondi commutatori 12 e 22 collegati fra le armature di e la massa.
I commutatori 11 e 11 vengono nel funzionamento pilotati in modo on-off in fase tra loro, mediante un segnale di clock o di frequenza fck .
II commutatori 12 e 22 vengono invece pilotati parimenti in modo on-off, in fase tra loro, ma in controfase rispetto ai commutatori 11 e 21 (?).
Il circuito a capacit? commutata 10 nel suo complesso simula un resistore di resistenza equivalente
dove fck ? la frequenza di clock utilizzata,
Si ha dunque che se f ? pari a 150 kHz, C2 ? pari a 20 pF e CR ? uguale a 0.5 pF, si ottiene un polo alla frequenza
E' importante sottolineare che la soluzione secondo la figura 3 ? compatibile con l'esigenza di limitazione della banda del segnale per evitare fenomeni di aliasing del segnale campionato. Infatti, l'amplificatore operazionale A, che funziona in modo campionato nel dominio del tempo discretizzato, "vede" come ingresso la corrente di segnale che ? effettivamente filtrata in modo continuo dalla resistenza R1 = R'1 R"1 e dal condensatore C1.
Infine, il resistore R" pu? essere realizzato in modo distribuito, cosi da aumentare l'attenuazione equivalente alle alte frequenze.
Il circuito di interfaccia sopra descritto, pu? essere integrato in tecnologia CMOS su un unico substrato, sul quale possono essere convenientemente integrati anche circuiti di successivo trattamento del segnale.
Naturalmente, fermo restando il principio del trovato, le forme di attuazione e i particolari di realizzazione potranno essere ampiamente variati rispetto a quanto ? stato descritto ed illustrato a puro titolo di esempio non limitativo, senza per questo uscire dall'ambito della presente invenzione.
Claims (1)
- RIVENDICAZIONI 1. - Circuito di interfaccia fra un sensore capacitivo (S), in particolare un sensore accelerometrico di tipo piezoelettrico, e un circuito (2) per il trattamento del segnale fornito da tale sensore (S), in particolare un circuito di filtraggio a capacit? commutate (2); il circuito di interfaccia (IC) essendo caratterizzato dal fatto che, comprende integrati in tecnologia CMOS su un unico substrato, un circuito limitatore di ampiezza (3) includente un primo transistore CMOS (MP1) avente il source destinato ad essere collegato all'uscita del sensore (S), ed il gate e il drain mantenuti ad un potenziale di riferimento e un secondo transistore CMOS (MP2) avente il gate e il drain collegati al source del primo transistore (MP1), e il source mantenuto a detto potenziale di riferimento; e un circuito traslatore di livello e di filtraggio del segnale (4), connesso a valle di detto circuito limitatore di ampiezza (3) e comprendente un amplificatore invertente (A, ?1, Z2) includente un amplificatore operazionale (A) realizzato in tecnologia CMOS ed avente l'ingresso invertente collegato ad una sorgente di tensione continua di riferimento (VR ) inferiore alla tensione di alimentazione (VDD ), un primo circuito ad impedenza capacitiva (Z1), fra l'ingresso Invertente e l'amplificatore operazionale (A) e il limitatore di ampiezza (3), e un secondo circuito ad impedenza capacitiva (Z2) collegato fra l'ingresso invertente e l'uscita dell'amplificatore operazionale (A); detti circuiti ad impedenza capacitiva {Z1, Z2) essendo tali per cui essi nel loro complesso realizzano un'azione di filtraggio di tipo passa-banda atta ad attenuare la componenti a bassa frequenza ed a limitare la larghezza di banda del segnale fornito dal sensore (S). 2. - Circuito secondo la rivendicazione 1, particolarmente per un sensore (S) avente un terminale di riferimento (r) destinato ad essere collegato nell'uso alla massa o ad una sorgente di tensione di alimentazione (VD), ed n terminale di segnale (s) al quale nel funzionamento risulta disponibile il segnale utile, che varia rispetto al livello della tensione applicata al terminale di riferimento (r); caratterizzato dal fatto che detti transistori (MP1, MP2) sono dispositivi p-MOS realizzati in tecnologia CMOS p-well e, rispettivamente, dispositivi n-MOS realizzati in tecnologia CMOS n-well a seconda che nell'uso il terminale di riferimento (R) del sensore (S} debba essere collegato alla massa oppure ad una sorgente di tensione di alimentazione (VD ). 3. - Circuito secondo la rivendicazione 1, caratterizzato dal fatto che detto primo circuito ad impedenza capacitiva (Z1) ? del tipo RC-serie. 4. - Circuito secondo la rivendicazione 3, caratterizzato dal fatto che detto secondo circuito ad impedenza capacitiva (Z2) ? di tipo RC-parallelo. 5. - Circuito secondo la rivendicazione 4, caratterizzato dal fatto che detto secondo circuito ad impedenza capacitiva (Z2) comprende un res?store (R2) realizzato in forma integrata come transistore MOS operante in zona triodo. 6. - Circuito secondo la rivendicazione 4, caratterizato dal fatto che detto secondo circuito ad impedenza capacitiva (Z2) comprende un primo condensatore (C2) collegato fra l'ingr?sso non-invertente e l'uscita dell'amplificatore operazionale (A), ed un circuito a capacit? commutata (10) comprendente un secondo condensatore (CR) le cui armature sono collegate all'ingresso non-invertente e rispettivamente all'uscita dell'amplificatore operazionale (A) attraverso un primo (11, 12) e, rispettivamente, un secondo circuito di commutazione (21, 22), ciascuno dei quali comprende un primo commutatore (11; 21) fra un'armatura di detto secondo condensatore (CR ) e l'amplificatore operazionale (A), ed un secondo commutatore (12; 22) fra la stessa armatura di detto secondo condensatore (CR) e la massa; detti primi commutatori (11, 21) dei due circuiti di commutazione essendo destinati ad essere pilotati in modo on-off, in fase tra loro; i secondi commutatori (12, 22) di detti circuiti di commutazione essendo destinati ad essere pilotati in modo on-off, in fase tra loro, ed in controfase rispetto a detti primi commutatori {11, 21), ad una frequenza predeterminata. 7. - Circuito secondo la rivendciazione 6, caratterizzato dal fatto che detto primo circuito ad impedenza capacitiva (Z1) comprende un resistore {R"1) realizzato in modo distribuito. 8. - Circuito di interfaccia sostanzialmente secondo quanto descritto ed illustrato, e per gli scopi specificati.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT06784789A IT1237596B (it) | 1989-10-03 | 1989-10-03 | Circuito di interfaccia integrabile in tecnologia cmos per il trattamento del segnale fornito da un sensore di tipo capacitivo, in particolare un sensore accelerometrico di tipo piezoelettrico |
| EP90830423A EP0421953A1 (en) | 1989-10-03 | 1990-09-26 | A CMOS integrated interface circuit for processing the signal supplied by a capacitive sensor, particularly a piezoelectric accelerometric sensor |
| JP2266182A JPH03152471A (ja) | 1989-10-03 | 1990-10-02 | 容量性センサ、特に圧電加速度センサにより供給される信号を処理するためのｃｍｏｓ集積のインタフェース回路 |
| US07/592,169 US5155396A (en) | 1989-10-03 | 1990-10-03 | Integrated interface circuit for processing the signal supplied by a capacitive sensor |
| BR909005072A BR9005072A (pt) | 1989-10-03 | 1990-10-04 | Circuito interface cmos para processar sinais fornecidos por um sensor capacitivo |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT06784789A IT1237596B (it) | 1989-10-03 | 1989-10-03 | Circuito di interfaccia integrabile in tecnologia cmos per il trattamento del segnale fornito da un sensore di tipo capacitivo, in particolare un sensore accelerometrico di tipo piezoelettrico |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT8967847A0 IT8967847A0 (it) | 1989-10-03 |
| IT8967847A1 true IT8967847A1 (it) | 1991-04-03 |
| IT1237596B IT1237596B (it) | 1993-06-08 |
Family
ID=11305755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT06784789A IT1237596B (it) | 1989-10-03 | 1989-10-03 | Circuito di interfaccia integrabile in tecnologia cmos per il trattamento del segnale fornito da un sensore di tipo capacitivo, in particolare un sensore accelerometrico di tipo piezoelettrico |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5155396A (it) |
| EP (1) | EP0421953A1 (it) |
| JP (1) | JPH03152471A (it) |
| BR (1) | BR9005072A (it) |
| IT (1) | IT1237596B (it) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283484A (en) * | 1992-10-13 | 1994-02-01 | Motorola, Inc. | Voltage limiter and single-ended to differential converter using same |
| US5659259A (en) * | 1996-04-12 | 1997-08-19 | Hewlett-Packard Company | Circuit and method of sensing small voltage changes on highly capacitively loaded electronic signals |
| EP0922962B2 (de) * | 1997-12-10 | 2013-10-16 | Endress + Hauser GmbH + Co. KG | Verfahren und Vorrichtung zur zeitdiskreten Messung einer Reaktanz |
| US6097235A (en) * | 1999-02-09 | 2000-08-01 | United Microelectronics Corp. | Field device electrostatic discharge protective circuit |
| US6501318B1 (en) * | 2001-05-04 | 2002-12-31 | Lsi Logic Corporation | High speed input buffer circuit |
| RU2671290C1 (ru) * | 2017-11-20 | 2018-10-30 | ООО "ГлобалТест" | Пьезоэлектрический преобразователь |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE638694A (it) * | 1962-10-16 | |||
| US3226661A (en) * | 1963-05-06 | 1965-12-28 | Robert V Garver | Broad band tem diode limiters |
| US3285074A (en) * | 1964-09-08 | 1966-11-15 | Cons Electrodynamics Corp | Amplitude damped transducer |
| US4085349A (en) * | 1976-03-12 | 1978-04-18 | Ird Mechanalysis, Inc. | Piezo electric transducer for measuring instantaneous vibration velocity |
| US4571548A (en) * | 1983-02-14 | 1986-02-18 | Honeywell Inc. | Floating limiter circuit |
| JPS6033721A (ja) * | 1983-08-04 | 1985-02-21 | Toshiba Corp | 信号クリッピング回路 |
| US4754226A (en) * | 1983-11-02 | 1988-06-28 | Stanford University | Switched capacitor function generator |
| JPS60173916A (ja) * | 1984-02-20 | 1985-09-07 | Nec Corp | スイッチド・キャパシタ・フィルタ |
-
1989
- 1989-10-03 IT IT06784789A patent/IT1237596B/it active IP Right Grant
-
1990
- 1990-09-26 EP EP90830423A patent/EP0421953A1/en not_active Withdrawn
- 1990-10-02 JP JP2266182A patent/JPH03152471A/ja active Pending
- 1990-10-03 US US07/592,169 patent/US5155396A/en not_active Expired - Fee Related
- 1990-10-04 BR BR909005072A patent/BR9005072A/pt not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| IT1237596B (it) | 1993-06-08 |
| BR9005072A (pt) | 1991-09-17 |
| US5155396A (en) | 1992-10-13 |
| EP0421953A1 (en) | 1991-04-10 |
| JPH03152471A (ja) | 1991-06-28 |
| IT8967847A0 (it) | 1989-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69515459D1 (de) | Kapazitiver Sensor | |
| EP0158646B1 (en) | Switched capacitor circuits | |
| IT8967847A1 (it) | Circuito di interfaccia integrabile in tecnologia cmos per il trattamento del segnale fornito da un sensore di tipo capacitivo, in particolare un sensore accelerometrico di tipo piezoelettrico | |
| US4716319A (en) | Switched capacitor filter for low voltage applications | |
| DE60215827D1 (de) | Impedanzmessschaltung und kapazitätsmessschaltung | |
| EP1424563A4 (en) | CAPACITY MEASUREMENT CIRCUIT, CAPACITY MEASURING INSTRUMENT AND MICROPHONE DEVICE | |
| US6072360A (en) | Analog sampling filters | |
| US5517140A (en) | Sample and hold circuit | |
| Hahnel et al. | An AC-based capacitance measuring circuit for tomography systems and its silicon chip design | |
| US4251785A (en) | Integrated filter circuit | |
| CN209748513U (zh) | 开关电路及信号采集系统 | |
| KR980006534A (ko) | 센서회로 | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| JPH11248756A (ja) | フライング・キャパシタ回路 | |
| JP2788684B2 (ja) | サンプルホールド回路 | |
| JPH02503252A (ja) | 高電圧増幅器 | |
| SU642773A2 (ru) | Конденсаторное аналоговое запоминающее устройство | |
| JPS6112638Y2 (it) | ||
| SU1670807A1 (ru) | Конденсаторный микрофон | |
| SU786012A1 (ru) | Генератор импульсов с электронной перестройкой частоты | |
| SU824245A1 (ru) | Устройство дл охранной сигнализации | |
| SU1156093A1 (ru) | Операционный усилитель | |
| JPH1151975A (ja) | ロゴスキーコイル用積分回路 | |
| CN2503493Y (zh) | 数据采集电容/电压转换器 | |
| SU621024A1 (ru) | Аналоговое запоминающее устройство |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted | ||
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19971031 |