ITMI972772A1 - Metodo e dispositivo per il controllo numerico di un anello ad aggancio di fase e relativo anello ad aggancio di fase ottenuto - Google Patents
Metodo e dispositivo per il controllo numerico di un anello ad aggancio di fase e relativo anello ad aggancio di fase ottenuto Download PDFInfo
- Publication number
- ITMI972772A1 ITMI972772A1 IT97MI002772A ITMI972772A ITMI972772A1 IT MI972772 A1 ITMI972772 A1 IT MI972772A1 IT 97MI002772 A IT97MI002772 A IT 97MI002772A IT MI972772 A ITMI972772 A IT MI972772A IT MI972772 A1 ITMI972772 A1 IT MI972772A1
- Authority
- IT
- Italy
- Prior art keywords
- numerical
- frequency
- phase
- phase error
- vco
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000001914 filtration Methods 0.000 claims description 27
- 230000003044 adaptive effect Effects 0.000 claims description 24
- 238000004088 simulation Methods 0.000 claims description 19
- 238000004364 calculation method Methods 0.000 claims description 16
- 238000005259 measurement Methods 0.000 claims description 12
- 238000011084 recovery Methods 0.000 claims description 12
- 238000012937 correction Methods 0.000 claims description 8
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 101150052726 DSP2 gene Proteins 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 238000013213 extrapolation Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101150115013 DSP1 gene Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Numerical Control (AREA)
Description
DESCRIZIONE
La presente invenzione si riferisce ad un metodo e dispositivo per il controllo numerico di un anello ad aggancio di fase comprendente un oscillatore controllato in tensione, ed al relativo anello ad aggancio di fase ottenuto.
Nei sistemi di trasmissione di segnali "real-time" e' frequente Γ uso di inviare verso la ricezione l'informazione della frequenza di riferimento o di sincronismo di una sorgente dati, in modo anche indipendente dalla trasmissione della stessa sorgente dati. Per fare ciò' si utilizza una misura della frequenza della sorgente riferita alla frequenza di trasmissione del sistema, che e' conosciuta anche in ricezione, qualora la configurazione di rete lo consenta.
Più in particolare, anche se non esclusivamente, nei sistemi video e’ importante poter ricostruire in ricezione il segnale di sincronismo della sorgente con elevata precisione.
Una tecnica nota utilizzata per trasmettere la informazione di sincronismo consiste nel campionare la fase della sorgente con il segnale ottenuto dividendo la frequenza di trasmissione. Un' altra tecnica nota fa uso del cosiddetto "Synchronous Residuai Time Stamp" (SRTS), descritto ad esempio nella Raccomandazione 1.363 "ATM Adaptation Layer type 1 (AAL1 )".
In ricezione si utilizzano queste informazioni temporali per agganciare un orologio locale alla frequenza della sorgente dati!
Qualora il riferimento di frequenza di rete non sia disponibile alla sorgente dati, o l’elevato jitter di ricezione, ad esempio utilizzando le tecnologie ATM, non consenta l'uso efficace della tecnica SRTS, le tecniche su descritte non sono più sufficienti per garantire elevate prestazioni in termini di precisione del segnale di sincronismo ricostruito in ricezione e di rapidità’ di aggancio.
Pertanto scopo della presente invenzione è quello di superare gli inconvenienti suddetti, soprattutto quello relativo all’introduzione di un ampio jitter nella informazione relativa al segnale di sincronismo della sorgente, e di indicare un tipo di anello ad aggancio numerico di fase (Digital Phase Locked Loop) il quale, sfruttando le possibilità' offerte dall' elaborazione digitale dei segnali, e' in grado di ottenere una reiezione del jitter anche a frequenze molto basse, pur mantenendo dei buoni tempi di reazione quando Γ errore in frequenza o in fase dell' oscillatore locale rispetto alla sorgente e' grande.
Per conseguire tali scopi la presente invenzione ha per oggetto un metodo per il controllo numerico di un anello ad aggancio di fase in accordo con le rivendicazioni da 1 a 13 che formano parte integrante della presente descrizione.
E' pure oggetto deila presente invenzione un dispositivo per il controllo numerico di un anello ad aggancio di fase in accordo con le rivendicazioni da 14 a 22 che formano parte integrante della presente descrizione.
Ulteriore oggetto della presente invenzione è un anello ad aggancio di fase in accordo con le rivendicazioni 23 e 24 che formano parte integrante della presente descrizione.
L'idea di soluzione alla base della presente invenzione consiste nella stima separata degli errori sia della fase che della frequenza della sorgente dati rispetto a quelli dell'oscillatore locale e nel filtraggio separato e adattivo dei due segnali.
Caratterizza l'invenzione anche un generatore numerico di comandi, che viene alimentato dai suddetti due segnali filtrati e calcola il valore della tensione di controllo del VCO.
Il generatore dei comandi inoltre effettua una simulazione in numerico del segnale analogico di controllo del VCO, ricavando cosi una stima del segnale effettivo di controllo indispensabile per il corretto funzionamento dei blocchi di stima degli errori e di filtraggio.
Le stime degli errori di fase e frequenza e il filtraggio sull' errore di frequenza e di fase vengono eseguiti in modo da eliminare le componenti aleatorie tempo varianti (jitter e rumore) senza ritardare i segnali di retroazione, in quanto la parte dei segnali che varia nel tempo per effetto della variazione dei comandi, viene detratta prima delle stime e filtraggi (fig. 1 ). Si tratta in sostanza di un anello ad aggancio numerico di fase con una parte attuatrice realizzata analogicamente e con una parte di misura e controllo realizzata con un sistema numerico a campionamento.
Il sistema oggetto dell'invenzione si applica molto vantaggiosamente per determinare con la massima precisione la frequenza di clock per comandare lo svuotamento del buffer di ingresso dati di un sistema di ricezione di flussi ATM (Asynchronous Transfer Mode). Più in particolare in un sistema di ricezione di segnale video con codifica MPEG trasmesso su rete a pacchetto, il II sistema oggetto deH'invenzione fornisce il segnale di clock video ricostruito in ricezione con estrema precisione e stabilità.
L'anello ad aggancio numerico di fase oggetto dell'Invenzione presenta il fondamentale vantaggio di avere un veloce aggancio di fase per errori elevati di frequenza e di fase e nello stesso tempo possedere una forte reiezione del jitter di bassa frequenza.
Ulteriori scopi e vantaggi della presente invenzione risulteranno chiari dalla descrizione particolareggiata che segue di un esempio di realizzazione della stessa e dai disegni annessi dati a puro titolo esplicativo e non limitativo, in cui:
in figura 1 è indicato uno schema a blocchi funzionali del circuito ad aggancio di fase oggetto della presente invenzione;
in figura 2 è mostrato uno schema di maggior dettaglio;
in figura 3 è mostrato l'andamento nel tempo di un segnale di controllo del circuito. In figura 1 il segnale di ingresso IN è un generico segnale che proviene da una linea di trasmissione, ad esempio non limitativo un segnale a pacchetto asincrono, tipo ATM (Asynchronous Transfer Mode), oppure un segnale plesiocrono, cioè quindi un segnale che a seconda dei casi, può essere di tipo continuo oppure discontinuo.
Nel caso più generale inoltre, la frequenza di trasmissione può essere sia costante che variabile.
Con SPIVI è indicato un blocco che estrae dal segnale di ingresso l'informazione di fase in base a cui si fissa la frequenza di riferimento a cui il sistema di figura 1 si deve agganciare. SPM consente di adattare il funzionamento del resto del circuito a tutti i tipi su elencati di segnali di ingresso.
La struttura di SPM, sostanzialmente di tipo noto, fornisce in uscita un segnale ps(t) consistente in una misura di fase, ad esempio costituita da una misura del numero di bit che SPM riceve nell'unità di tempo. Come esempio non limitativo il segnale di ingresso può avere una frequenza di 34 Mb/s, mentre l'unità di tempo può essere di 10 ms.
Al segnale ps(t) viene sottratto in un normale sottrattore ST1 un segnale pl(t), costituito dalla misura della fase locale, ottenendo un segnale di errore di fase pe(t), che è portato all'ingresso di due blocchi di stima dell'errore rispettivamente di fase PEE e di frequenza FEE, che forniscono in uscita rispettivi segnali spe(t) e sfe(t) di dette stime.
Con PEF e FEF sono indicati due filtri numerici adattivi che filtrano i segnali di stima degli errori rispettivamente di fase spe(t) e di frequenza sfe(t), e forniscono in uscita rispettivi segnali filtrati fpe(t) ed ffe(t).
I segnali fpe(t) ed ffe(t) sono portati ad un blocco COM di generazione di un segnale di comando com(t) per l'oscillatore locale comandato in tensione VCO e di segnali di retroazione per gli stessi filtri PEF ed FEF, per gli stimatori di fase e frequenza PEE ed FEE. I segnali di retroazione servono per detrarre dal processo di stima e filtraggio la parte dei segnali che varia nel tempo per effetto della variazione dei comandi, consentendo cosi di elaborare le sole componenti aleatorie tempo-varianti (per e rumore) velocizzando il sistema.
Con DA ed AF sono indicati rispettivamente un convertitore digitale/analogico ed un filtro analogico passa/basso di tipo comune per la trasformazione del segnale numerico di comando com(t) emesso da COM in un segnale analogico ce(t) di controllo della frequenza di oscillazione di VCO.
La frequenza di uscita di VCO viene integrata in un normale integratore VPM che fornisce in uscita il segnale pl(t) di misura della fase locale.
Gli stimatori degli errori di fase PEE e di frequenza FEE hanno come ingressi gli errori di fase nel tempo pe(t), e una simulazione delle correzioni di frequenza dell' oscillatore locale nel tempo cpe(t). Quest'ultimo segnale, pure prodotto dal blocco COM, simula la correzione di frequenza corrispondente al comando sul VCO fornito dal filtro analogico AF, ovvero è una stima in digitale di ce(t).
Ciò in quanto l'errore di fase varia nel tempo sia per effetto del jitter ( o in generale per il rumore) che per effetto del comando applicato. Per poter filtrare solamente le componenti indesiderate (jitter e rumore) e' necessario sottrarne la componente che deriva dal comando cpe(t), che è tempo-variante. In questo modo rimane funzione dei tempo solo la componente dì rumore e di jitter, velocizzando il sistema, come già detto sopra.
1 blocchi di fig. 1 racchiusi nella linea tratteggiata, blocchi SPM, ST1, AF, VCO, VPM, costituiscono una parte analogica del circuito, mentre gli altri costituiscono una parte numerica. Questi ultimi sono meglio dettagliati con riferimento alla figura 2.
Una possibile realizzazione non limitativa dei blocchi PEE ed FEE fa uso della stima ai minimi quadrati applicata ad un certo numero di misure degli errori di fase, fatte in istanti diversi, per ottenere i segnali di stima spe(t) ed sfe(t).
PEE calcola la retta dei minimi quadrati non sul solo semplice segnale pe(t), ma su pe(t) a cui si detrae l'effetto prodotto dal controllo applicato al VCO (segnale cpe(t)).
Nel considerare questi valori di errore di fase bisogna tenere conto del fatto che esiste una tensione di controllo applicata aH’oscillatore locale VCO, che ne altera la frequenza secondo la legge Fe = F„ Kvc0*V , ove V e' una tensione che varia nel tempo secondo le esigenze di controllo e quindi con valori noti, mentre Kvco e' la costante di proporzionalità tra frequenza e tensione del VCO, che è un valore fìsso ma conosciuto a priori solo con una certa approssimazione che però è sufficiente per non alterare a regime la stabilità del sistema. ;Siano t, una successione indefinita di istanti di misura e Φ, le relative misure di errore di fase all'ingresso di PEE, costituite dal segnale pe(t). Inoltre sia L la lunghezza di un buffer in cui tempi e misure vengono registrati. ;Indichiamo con C, (che ha le dimensioni di una frequenza) i valori di Kvco*V, di controllo applicati negli istanti t, che corrispondono al valori campionati del segnale cpe(t) calcolati dal blocco COM.
L’algoritmo di calcolo in PEE (ed anche in FEE) consiste nel calcolare, in ogni istante i-esimo, la retta approssimante secondo i minimi quadrati (MSR) il set di misure <X>k (con k compreso tra i e i-L+1) dopo aver tolto da esse il contributo dato dai comandi al VCO.
Per il calcolo della retta si prende lo zero dell'asse dei tempi in t, e si prende come riferimento di fase il valore misurato in quello stesso istante. Ridefiniamo dunque con T„, T1P T2, .. Tk,.. TL-1 gli istanti di tempo a partire da t, e andando indietro.
Le misure di errore di fase, depurate dei comandi agli istanti precedenti, diventano:
I valori z,, sono quelli presi in considerazione per il calcolo dei minimi quadrati.
Se indichiamo con z = a · T b la retta approssimante, i valori dei parametri a e b si ricavano dalle equazioni:
Dai parametri at b della retta, il blocco PEE calcola l'errore di fase spe(t) ricavato dall'estrapolazione della retta all'istante successivo (t^), cioè il valore della retta approssimante all'istante (t,+1).
Invece il blocco FEE calcola l'errore di frequenza sfe(t) corrispondente alla pendenza a della retta, quindi sulla base del rapporto incrementale dei valori stimati.
Facendo riferimento alla figura 2, dove con gli stessi simboli sono indicati gii stessi blocchi e segnali di fig. 1, viene descrìtto ne! seguito la struttura ed il modo di operare del filtro dell' errore di fase (blocco PEF tratteggiato).
Come si è già detto, l'errore di fase varia nel tempo per effetto del jitter e del rumore. Per poter filtrare queste componenti indesiderate supponiamo di applicare un filtraggio numerico adattivo, ad esempio costituito da un filtro trasversale tipo IIR (Infinite Impulse Response), al segnale di stima di fase spe(t+1) , preso all'istante successivo, ottenendo un segnale di stima di fase filtrato fpe(t) dato da, in accordo con una formula generalmente nota in sè di un tipo di filtri IIR:
Poiché, come verrà spiegato meglio nel seguito, ci proponiamo di recuperare l'errore di fase passo dopo passo solamente di una data percentuale, che indichiamo con D_e(t) , dell’errore stimato, allora l'errore di fase stimato al tempo t sarà nel caso generale:
Sostituendo quest'ultima espressione nella precedente si ottiene:
Per avere un filtraggio del rumore con banda molto stretta è necessario che a sia molto piccolo. Questo comporterebbe, in base alla formula precedente, che anche D_e(t) debba essere filtrato pesantemente, introducendo però un ritardo inaccettabile nella valutazione corretta di fpe(t) che porterebbe all'Instabilità del sistema. In realtà quindi ciò che si vuole ottenere istantaneamente è una valutazione corretta di fpe(t) rispetto al valore precedente, e cioè:
Per ottenere questo tipo di filtraggio è necessario detrarre D_e(t) da fpe(t-1 ) nella formula generale del filtro IIR data sopra, ottenendo quindi:
Quest'ultima formula è realizzata dal blocco PEF di fig. 2, in cui: il segnale di ingresso spe(t) è moltiplicato per a in un relativo moltiplicatore, e poi fornito tramite un sommatore SM1 ad una linea di ritardo Z'1 di un tempo di bit che fornisce in uscita il segnale fpe(t); Il segnale D_e(t) proveniente dal blocco COM viene sottratto al segnale fpe(t) in un sottrattore ST2 la cui uscita è moltiplicata per (1-a) in un relativo moltiplicatore, la cui uscita è fornita al sommatore SM1.
La struttura di PEF è quella di un filtro numerico trasversale tipo IIR modificata per l'aggiunta della sottrazione di D_e{t) da fpe(t).
Si sceglie preferibilmente un filtro tipo IIR invece di un tipo FIR (Finite Impulse Responso) poiché con un solo elemento di ritardo si può ottenere un filtraggio a banda stretta, che invece richiederebbe N prese (taps) in un filtro FIR. Ciò però non limita la possibilità di scegliere altre strutture, sia tra quelle lineari che non lineari.
La costante a all' interno del filtro IIR può' essere resa adattiva in modo che la banda del PLL si adatti nel tempo alle varie condizioni di aggancio o sgancio (cioè' errore di fase piu' o meno grande). In questo modo il sistema reagisce rapidamente per errori grandi e si mantiene stabile per errori piccoli.
Detta costante a decresce nel tempo fino a raggiungere un valore asintotico ctAS:
Il valore di a viene inizializzato all' accensione e nel corso del funzionamento viene ripristinato a valori generalmente piu' elevati che dipendono dai valori di errore di fase spe(t) e di frequenza sfe(t), secondo una legge del tipo:
in cui per spe, sfe tendenti a zero si ha che a tende a zero, mentre per spe, sfe superiori a una certa soglia, a tende a un valore finito.
Facendo ancora riferimento alla figura 2, viene descritto nel seguito la struttura ed il modo di operare del filtro dell' errore di frequenza (blocco FEF tratteggiato).
Anche l'errore di frequenza varia nel tempo, per effetto di componenti aleatorie e per effetto dei comandi precedentemente applicati, quindi lo scopo del filtraggio è di eliminare le componenti aleatorie, cioè il jitter. L'errore di frequenza stimato calcolato da FEF è dato da:
dove è la frequenza della sorgente dei dati trasportati, mentre f,oc(t) è il valore reale calcolato da COM.
La correzione di frequenza apportata calcolata dal blocco COM è data da:
ove e' la frequenza dell' oscillatore locale a comando nominale.
Il segnale all' ingresso del filtro FEF vale:
il quale dipende dal tempo solo attraverso il jitter che però può' essere pesantemente filtrato, riducendo al minimo questa componente. Si filtra quindi questo segnale tramite ad esempio un filtro IIR alla cui uscita si ha un segnale err_f(t) dato da:
Cosi' all' ingresso del blocco COM si ha il segnale:
Questo valore rappresenta la differenza tra l'obiettivo e il valore della frequenza locale, a parte una piccolissima componente residua jitterres(t) funzione del tempo.
Quindi dalla figura 2 si può vedere che i segnali sfe(t) e cfe(t) sono sommati in un sommatore SM2 e forniti ad un filtro numerico trasversale tipo IIR che filtra la componente indesiderata di jitter, fornendo in uscita il segnale err_f(t) sopra definito; da quest'ultimo si sottrae in un sottrattore ST3 il segnale cfe(t) fornendo il segnale ffe(t) al blocco COM.
Facendo ancora riferimento alla figura 2, viene descrìtto nel seguito la struttura ed il modo di operare del generatore di comandi (blocco COM tratteggiato) .
COM si compone dei seguenti sottoblocchi:
Blocco DSP1: questo blocco calcola il comando com(t) , da applicare al VCO, che si suddivide in due componenti distinte, una che recupera la frequenza e una che recupera la fase:
ove F1 è una funzione dell'errore di frequenza ed F2 dell'errore di fase. Ad esempio:
dove Kvco è la costante sopra definita, mentre ΔΤ è l'intervallo di tempo di riferimento, ad esempio un tempo di bit.
L' errore di frequenza viene recuperato tutto all' istante successivo, mentre I' errore di fase viene recuperato in parte secondo una legge non lineare KFPE funzione dell'errore di fase, la quale crea una compressione del recupero dell' errore per errori piccoli, per esempio usando una funzione quadratica come evidenziato in fig. 3.
Per errori di fase al di sotto di un valore di soglia fpeTHR il valore di KFPE varia con una legge quadratica che tende a zero per errori piccoli e tende ad un valore di saturazione per errore che tende al valore di soglia fpeTHR . La soglia e la saturazione possono essere resi adattivi in funzione del tasso di errore riscontrato.
La variazione di comando com(t) rispetto al valore precedente viene cosi limitata con una legge di saturazione che dipende dall' errore di fase e dal tempo. Questa saturazione è dovuta alle limitazioni fìsiche del VCO ed a problemi di stabilità del sistema.
Blocco SIM: esegue una simulazione digitale del filtro analogico AF a valle del convertitore DA: cioè, dato il valore di ingresso com(t), valuta numericamente il valore di ce(t) e lo trasforma in un valore di comando predetto cpe(t) fornito ai blocchi PEE, FEE (fig. 1 ).
SIM calcola inoltre il segnale cfe(t) da fornire al blocco FEF. Come sopra detto, è un valore costante dato da ad esempio da tensione nominale del VCO, mentre f,oc(t) è il valore numerico calcolato in base al valore istantaneo del segnale di comando com(t).
Blocco DSP2: ricava dallo stesso valore di ingresso com(t) una simulazione del valore di recupero di fase D_e(t) che tiene conto della saturazione, utilizzato nel filtraggio dell'errore di fase. D_e(t) è l'effettivo recupero di fase non filtrato del sistema al passo successivo: questo valore si sottrae ad fpe(t) per rendere più veloce il sistema e per far si che il filtro filtri solo il rumore (jitter), togliendo la componente relativa al comando.
Dalla descizione sopra riportata delle funzioni svolte e del modo di operare, la realizzazione effettiva del circuito oggetto dell'invenzione non costituisce problema per il tecnico del ramo, ad esemplo tramite unità a microprocessore opportunamente programmate.
Sono possibili varianti realìzzative all'esempio non limitativo descritto, come ad esempio: utilizzo di filtri liR di grado superiore o di filtri FIR oppure ancora di reti filtranti non lineari. Si può adottare un algoritmo diverso da quello dei minimi quadrati per approssimare l'insieme di misure di errori di fase ad una retta.
Claims (24)
- RIVENDICAZIONI 1. Metodo per il controllo numerico di un anello ad aggancio di fase, comprendente un oscillatore controllato in tensione (VCO), caratterizzato dal fatto che prevede i seguenti passi: calcolo di una prima differenza pe(t) tra una fase di un segnale di ingresso ps(t) ed una fase locale pl(t) del segnale prodotto da detto oscillatore controllato in tensione (VCO); calcolo di stime numeriche di un errore di fase spe(t) e di frequenza sfe(t) di detta prima differenza pe(t); filtraggio numerico adattivo separato di dette stime numeriche di errore di fase spe(t) e di frequenza sfe(t), ottenendo rispettivi segnali numerici filtrati di fase fpe(t) e di frequenza ffe(t); calcolo di un segnale di comando com(t) per detto oscillatore controllato in tensione (VCO) costituito da una combinazione dei contributi di detti segnali numerici filtrati di fase fpe(t) e di frequenza ffe(t).
- 2. Metodo secondo la rivendicazione 1, caratterizzato dal fatto che comprende inoltre il passo di calcolo di segnali di retroazione (cpe(t), cfe(t), D_e(t)) da detrarre da dette stime numeriche di errore di fase spe(t) e di frequenza sfe(t) e da detti filtraggi numerici adattivi separati, detti segnali di retroazione costituendo una componente variabile nel tempo per effetto della variazione dei comandi, consentendo mediante detta detrazione di elaborare le sole componenti aleatorie tempo-varianti.
- 3. Metodo secondo la rivendicazione 2, caratterizzato dal fatto che comprende inoltre i seguenti passi: calcolo di un segnale di simulazione numerica cpe(t) della correzione di fase apportata a detto oscillatore controllato in tensione (VCO) sulla base di detto segnale di comando com(t), detto segnale di simulazione numerica cpe(t) costituendo uno di detti segnali di retroazione; calcolo di dette stime numeriche di errore di fase spe(t) e di frequenza sfe(t) su di un segnale numerico costituito da detta prima differenza pe(t) detratta di detto segnale di simulazione numerica cpe(t).
- 4. Metodo secondo le rivendicazioni 2 o 3, caratterizzato dai fatto che comprende inoltre i seguenti passi: calcolo di una simulazione del recupero di fase D_e{t) apportato su detto oscillatore controllato in tensione (VCO) sulla base di detto segnale di comando com(t), detta simulazione del recupero di fase costituendo uno di detti segnali di retroazione; esecuzione di detto filtraggio numerico adattivo di detta stima numerica di errore di fase spe(t) detratta del contributo dato da detta simulazione del recupero di fase D_e(t).
- 5. Metodo secondo una qualsiasi delle rivendicazioni da 2 a 4, caratterizzato dal fatto che comprende inoltre i seguenti passi: calcolo di una simulazione della correzione di frequenza cfe(t) apportata su detto oscillatore controllato in tensione (VCO) sulla base di detto segnale di comando com(t), detta simulazione della correzione di frequenza costituendo uno di detti segnali di retroazione; esecuzione di detto filtraggio numerico adattivo di detta stima numerica di errore di frequenza sfe(t) detratta del contributo dato da detta simulazione della correzione di frequenza cfe(t).
- 6. Metodo secondo la rivendicazione 3, caratterizzato dal fatto che detto calcolo delle stime numeriche di errore di fase spe(t) e di frequenza sfe(t) è eseguito mediante una stima della retta dei minimi quadrati applicata ad un certa sequenza di stime in Istanti successivi
- 7. Metodo secondo la rivendicazione 6, caratterizzato dal fatto che detta stima della retta dei minimi quadrati comprende le seguenti fasi: calcolo di una prima sommatoria (zk):dove k è il numero di istanti successivi, le misure di errore di fase, Cn le variazioni del controllo applicato all'oscillatore controllato in tensione (VCO) calcolo di un primo sistema sulla base di detta prima sommatoria (zk ):ottenendo detta retta dei minimi quadrati come: z = a · T b, da cui detto errore di fase spe(t) è ricavato da una estrapolazione di detta retta all’istante successivo (t,+1), cioè il valore della retta all'istante (t<+1), mentre detto errore di frequenza sfe(t) corrisponde alla pendenza della retta (a) .
- 8. Metodo secondo le rivendicazioni 1 o 4, caratterizzato dal fatto che detto filtraggio numerico adattivo di detta stima numerica di errore di fase spe(t) è eseguito tramite un primo filtraggio adattivo tipo IIR (Infinite Impulse Response).
- 9. Metodo secondo la rivendicazione 8, caratterizzato dal fatto che detto primo filtraggio adattivo tipo IIR calcola la seguente espressione:dove a è una costante del filtro.
- 10. Metodo secondo la rivendicazione 9, caratterizzato dal fatto che detta costante a è resa adattiva secondo la seguente espressione:in base a cui a decresce nel tempo fino a raggiungere un valore asintotico aAS.
- 11. Metodo secondo le rivendicazioni 1 o 5, caratterizzato dal fatto che detto filtraggio numerico adattivo di detta stima numerica di errore di frequenza sfe(t) è eseguito tramite un secondo filtraggio adattivo tipo IIR.
- 12. Metodo secondo la rivendicazione 1, caratterizzato dal fatto che detto segnale di comando com(t) per detto oscillatore controllato in tensione (VCO) è costituito da una combinazione dei contributi di detti segnali numerici filtrati di fase fpe(t) e di frequenza ffe(t), tale che l'errore di frequenza viene recuperato tutto all' istante successivo, mentre Γ errore di fase viene recuperato solo in parte.
- 13. Metodo secondo la rivendicazione 12, caratterizzato dal fatto che detto segnale di comando com(t) è ricavato in base alla seguente relazione:dove F1 e F2 sono due costanti; KpPE è una legge non lineare funzione dell'errore di fase fpe(t), la quale crea una compressione del recupero dell' errore di fase per errori piccoli, mentre tende ad un valore di saturazione per errori superiori ad un valore di soglia.
- 14. Dispositivo per il controllo numerico di un anello ad aggancio di fase, comprendente un oscillatore controllato in tensione (VCO), caratterizzato dal fatto che comprende: primi mezzi di sottrazione (ST1) per il calcolo di una prima differenza pe(t) tra una fase di un segnale di ingresso ps(t) ed una fase locale pl(t) del segnale prodotto da detto oscillatore controllato in tensione (VCO); mezzi di calcolo di stime numeriche (PEE, FEE) di un errore di fase spe(t) e di frequenza sfe(t) di detta prima differenza pe(t); mezzi di filtraggio numerico adattivo separato (PEF, FEF) di dette stime numeriche di errore di fase spe(t) e di frequenza sfe(t), che ricavano rispettivi segnali numerici filtrati di fase fpe(t) e di frequenza ffe(t); mezzi di calcolo (COM) di un segnale di comando com(t) per detto oscillatore controllato in tensione (VCO) costituito da una combinazione dei contributi di detti segnali numerici filtrati di fase fpe(t) e di frequenza ffe(t).
- 15. Dispositivo secondo la rivendicazione 14, caratterizzato dal fatto che comprende inoltre mezzi di calcolo (SIM) di un segnale di simulazione numerica cpe(t) della correzione di fase apportata a detto oscillatore controllato in tensione (VCO) sulla base di detto segnale di comando com(t), detti mezzi di calcolo di stime numeriche (PEE, FEE) calcolando dette stime numeriche di errore di fase spe(t) e di frequenza sfe(t) su di un segnale numerico costituito da detta prima differenza pe(t) detratta di detto segnale di simulazione numerica cpe(t).
- 16. Dispositivo secondo la rivendicazione 15, caratterizzato dal fatto che detti mezzi di calcolo di stime numeriche (PEE, FEE) eseguono detto calcolo delle stime numeriche di errore di fase spe(t) e di frequenza sfe(t) mediante una stima della retta dei minimi quadrati applicata ad un certa sequenza di stime in istanti successivi.
- 17. Dispositivo secondo una qualsiasi delle rivendicazioni da 14 a 16, caratterizzato dal fatto che comprende inoltre mezzi di calcolo (DSP2) di una simulazione del recupero di fase D_e(t) apportato su detto oscillatore controllato in tensione (VCO) sulla base di detto segnale di comando com(t), detti mezzi di filtraggio numerico adattivo (PEF) di detta stima numerica dì errore di fase spe(t) eseguendo detto filtraggio numerico adattivo di detta stima numerica di errore di fase spe(t) detratta del contributo dato da detta simulazione del recupero di fase D_e(t).
- 18. Dispositivo secondo una qualsiasi delle rivendicazioni da 14 a 17, caratterizzato dal fatto che comprende inoltre mezzi di calcolo (SIM) di una simulazione del recupero di frequenza cfe(t) apportato su detto oscillatore controllato in tensione (VCO) sulla base di detto segnale di comando com(t), detti mezzi di filtraggio numerico adattivo (FEF) di detta stima numerica di errore di frequenza sfe(t) eseguendo detto filtraggio numerico adattivo di detta stima numerica di errore di frequenza sfe(t) detratta del contributo dato da detta simulazione del recupero di frequenza cfe(t).
- 19. Dispositivo secondo le rivendicazioni 14 o 17, caratterizzato dal fatto che per detto filtraggio numerico adattivo di detta stima numerica di errore di fase spe(t) comprende un primo filtro adattivo tipo IIR (PEF) che esegue la seguente espressione:dove a è una costante del filtro.
- 20. Dispositivo secondo le rivendicazioni 14 o 18, caratterizzato dal fatto che per detto filtraggio numerico adattivo di detta stima numerica di errore di frequenza sfe(t) comprende un secondo filtro adattivo tipo IIR (FEF).
- 21. Dispositivo secondo la rivendicazione 14, caratterizzato dal fatto che detti mezzi di calcolo (COM) di un segnale di comando com(t) per detto oscillatore controllato in tensione (VCO) determinano detto segnale di comando com(t) in base ad una combinazione dei contributi di detti segnali numerici filtrati di fase fpe(t) e di frequenza ffe(t), tale che l’errore di frequenza viene recuperato tutto all’ istante successivo, mentre P errore di fase viene recuperato solo in parte.
- 22. Dispositivo secondo la rivendicazione 21, caratterizzato dal fatto che detti mezzi di calcolo (COM) determinano detto segnale di comando com(t) in base alla seguente relazione:dove F1 e F2 sono due costanti: KFPE è una legge non lineare funzione dell'errore di fase fpe(t), la quale crea una compressione del recupero dell' errore di fase per errori piccoli, mentre tende ad un valore di saturazione per errori superiori ad un valore di soglia.
- 23. Anello ad aggancio di fase comprendente mezzi in accordo con una qualsiasi delle rivendicazioni da 14 a 22.
- 24. Anello ad aggancio dì fase comprendente mezzi atti a realizzare il metodo di una qualsiasi delle rivendicazioni da 1 a 13.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT97MI002772A IT1296866B1 (it) | 1997-12-16 | 1997-12-16 | Metodo e dispositivo per il controllo numerico di un anello ad aggancio di fase e relativo anello ad aggancio di fase ottenuto |
| EP98440279A EP0926835A3 (en) | 1997-12-16 | 1998-12-04 | Method and device for the digital control of a phase-locked loop and relative phase-locked loop thus obtained |
| US09/209,446 US6046645A (en) | 1997-12-16 | 1998-12-11 | Method and device for the digital control of a phase-locked loop and relative phase-locked loop thus obtained |
| CA002255232A CA2255232A1 (en) | 1997-12-16 | 1998-12-15 | Method and device for the digital control of a phase-locked loop and relative phase-locked loop thus obtained |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT97MI002772A IT1296866B1 (it) | 1997-12-16 | 1997-12-16 | Metodo e dispositivo per il controllo numerico di un anello ad aggancio di fase e relativo anello ad aggancio di fase ottenuto |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITMI972772A1 true ITMI972772A1 (it) | 1999-06-16 |
| IT1296866B1 IT1296866B1 (it) | 1999-08-02 |
Family
ID=11378371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT97MI002772A IT1296866B1 (it) | 1997-12-16 | 1997-12-16 | Metodo e dispositivo per il controllo numerico di un anello ad aggancio di fase e relativo anello ad aggancio di fase ottenuto |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6046645A (it) |
| EP (1) | EP0926835A3 (it) |
| CA (1) | CA2255232A1 (it) |
| IT (1) | IT1296866B1 (it) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3356059B2 (ja) * | 1998-06-02 | 2002-12-09 | 日本ビクター株式会社 | クロック信号生成装置 |
| GB0205350D0 (en) * | 2002-03-07 | 2002-04-24 | Zarlink Semiconductor Inc | Clock synchronisation over a packet network using SRTS without a common network clock |
| WO2006127994A2 (en) * | 2005-05-25 | 2006-11-30 | Radioframe Networks, Inc. | Pll with phase clipping and resynchronization |
| US7643602B2 (en) * | 2005-09-30 | 2010-01-05 | Freescale Semiconductor, Inc. | Method and system for estimating frequency offsets |
| US7869554B2 (en) * | 2007-06-06 | 2011-01-11 | Honeywell International Inc. | Phase/frequency estimator-based phase locked loop |
| GB0800251D0 (en) * | 2008-01-08 | 2008-02-13 | Zarlink Semiconductor Inc | Phase locked loop with adaptive filter for dco synchronization |
| US11349310B2 (en) * | 2019-11-15 | 2022-05-31 | Smart Wires Inc. | Adaptive control technique for stability of impedance injection unit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4959656A (en) * | 1989-10-31 | 1990-09-25 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Efficient detection and signal parameter estimation with application to high dynamic GPS receiver |
| US5019824A (en) * | 1990-05-01 | 1991-05-28 | The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration | Multistage estimation of received carrier signal parameters under very high dynamic conditions of the receiver |
| FR2706714B1 (fr) * | 1993-06-17 | 1995-07-21 | Alcatel Telspace | Système de réception d'un signal numérique à modulation de phase et d'amplitude. |
| AUPM972594A0 (en) * | 1994-11-28 | 1994-12-22 | Curtin University Of Technology | Steered frequency phase locked loop |
-
1997
- 1997-12-16 IT IT97MI002772A patent/IT1296866B1/it active IP Right Grant
-
1998
- 1998-12-04 EP EP98440279A patent/EP0926835A3/en not_active Withdrawn
- 1998-12-11 US US09/209,446 patent/US6046645A/en not_active Expired - Fee Related
- 1998-12-15 CA CA002255232A patent/CA2255232A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP0926835A2 (en) | 1999-06-30 |
| EP0926835A3 (en) | 2002-11-06 |
| CA2255232A1 (en) | 1999-06-16 |
| IT1296866B1 (it) | 1999-08-02 |
| US6046645A (en) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650719B1 (en) | MPEG PCR jitter, frequency offset and drift rate measurements | |
| KR100547831B1 (ko) | 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치 | |
| US9960774B2 (en) | Spread spectrum clocking phase error cancellation for analog CDR/PLL | |
| US20100090732A1 (en) | Clock and data recovery employing piece-wise estimation on the derivative of the frequency | |
| JPH021621A (ja) | デジタルフェーズロックループ用の商フェーズシフトプロセサ | |
| US7999623B2 (en) | Digital fractional-N phase lock loop and method thereof | |
| US20140097878A1 (en) | Serializer-deserializer clock and data recovery gain adjustment | |
| US9515669B2 (en) | Hybrid phase locked loop having wide locking range | |
| CN108989260B (zh) | 基于Gardner的改进型全数字定时同步方法及装置 | |
| ITMI972772A1 (it) | Metodo e dispositivo per il controllo numerico di un anello ad aggancio di fase e relativo anello ad aggancio di fase ottenuto | |
| CN101944911B (zh) | 锁相环电路 | |
| CN101483430A (zh) | 具有用于dco同步的自适应滤波器的锁相环 | |
| CN107370720B (zh) | 多协议和多数据速率通信 | |
| CN106330320A (zh) | 一种自适应均衡器及其实现自适应均衡处理的方法 | |
| CN1968020B (zh) | 用于稳定数字锁相环的传递函数的方法和设备 | |
| US10924123B2 (en) | Phase-locked loop (PLL) with direct feedforward circuit | |
| JP2674295B2 (ja) | 速度変換回路 | |
| CN114337980A (zh) | 一种面向5g智能电网的高精度时钟同步方法 | |
| Bueno et al. | Modeling and filtering double-frequency jitter in one-way master–slave chain networks | |
| WO2011114396A1 (ja) | Pll周波数シンセサイザ | |
| ITUB20156885A1 (it) | Circuito di recupero del clock, relativo circuito di recupero del clock e dei dati, ricevitore, circuito integrato e procedimento | |
| US9344098B1 (en) | Digital frequency-locked loop with reference clock error detection | |
| US11967963B2 (en) | High performance feedback loop with delay compensation | |
| EP0734135B1 (en) | Method and apparatus for fast lock time | |
| US7409020B1 (en) | Technique for filter-enhanced clock synchronization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted |