ITMI990331A1 - Didpositivo con transitore bipolare e transitore mosfet integrati in configurazione emitter switching - Google Patents

Didpositivo con transitore bipolare e transitore mosfet integrati in configurazione emitter switching

Info

Publication number
ITMI990331A1
ITMI990331A1 IT1999MI000331A ITMI990331A ITMI990331A1 IT MI990331 A1 ITMI990331 A1 IT MI990331A1 IT 1999MI000331 A IT1999MI000331 A IT 1999MI000331A IT MI990331 A ITMI990331 A IT MI990331A IT MI990331 A1 ITMI990331 A1 IT MI990331A1
Authority
IT
Italy
Prior art keywords
region
type
conductivity
transistor
regions
Prior art date
Application number
IT1999MI000331A
Other languages
English (en)
Inventor
Davide Patti
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT1999MI000331A priority Critical patent/IT1309699B1/it
Priority to US09/505,461 priority patent/US6441446B1/en
Publication of ITMI990331A1 publication Critical patent/ITMI990331A1/it
Application granted granted Critical
Publication of IT1309699B1 publication Critical patent/IT1309699B1/it

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401Combinations of FETs or IGBTs with BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/121BJTs having built-in components

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

DESCRIZIONE
La presente invenzione si riferisce alle strutture integrate monolitiche ~a semiconduttore e, più particolarmente, ad un dispositivo con un transistore bipolare e un transistore MOSFET collegati tra loro nella configurazione "emitter switching" , come è definito nel preambolo della rivendicazione 1.
Come è noto, una configurazione "emitter switching" è costituita da un transistore bipolare verticale, di solito un transistore di potenza ad alta tensione, e da un interruttore elettronico in serie all'emettitore del transistore bipolare. Convenientemente, l'interruttore elettronico è un transistore MOSFET di potenza a bassa tensione collegato, col suo terminale di drain, al terminale di emettitore del transistore bipolare. L'apertura dell 'interruttore elettronico consente uno spegnimento estremamente rapido del transistore bipolare, per cui tale configurazione viene vantaggiosamente impiegata nelle applicazioni in cui il transistore bipolare viene fatto funzionare in rapida commutazione tra i suoi stati di conduzione e di interdizione.
Una struttura integrata di un dispositivo noto comprendente un transistore bipolare di potenza e un transistore MOSFET nella configurazione suddetta, come è rappresentato nella figura 1 dei disegni allegati alla presente descrizione, è formata su un substrato 10 di materiale semiconduttore, per esempio una piastrina di silicio monocristallino, di tipo N+, cioè ad alta concentrazione di impurità di tipo N. (Si noti che nel disegno le concentrazioni delle impurità di tipo N e di tipo P sono indicate, come d'uso, aggiungendo il segno - o alle lettere N e P; le lettere N e P senza l'aggiunta di un segno - o denotano concentrazioni di valore intermedio).
Sul substrato 10 sono formati due strati epitassiali 11 e 12 di tipo, rispettivamente, N- e N. Lo strato 11, insieme al substrato 10, contiene la regione di collettore del transistore bipolare. Uno strato metallico 28 applicato sulla superficie libera del substrato costituisce l'elettrodo di collettore C.
Una regione sepolta P-, indicata con 13, formata tra gli strati epitassiali 11 e 12, costituisce la regione di base del transistore bipolare. Una regione 15 d'isolamento e di contatto profondo di base P+ si estende dalla superficie frontale della piastrina, cioè dalla superficie opposta all'elettrodo di collettore C, fino al bordo della regione di base 13, delimitando al suo interno una regione isolata N, indicata con 16. Una seconda regione sepolta 14, di tipo N ad alta concentrazione di impurità, formata sulla regione P- 13 in modo da formare una giunzione pn con essa, costituisce la regione di emettitore del transistore bipolare.
All 'interno della regione isolata 16 si estende una regione P 25 che costituisce la regione di body del transistore MOSFET e contiene il canale del transistore stesso. All'interno della regione di body 25 è formata una regione 26 che costituisce la regione di source del transistore MOSFET. Una striscia 22 in materiale elettroconduttivo, che sovrasta il canale ed è isolata dalla superficie della piastrina, costituisce l'elettrodo di gate del transistore MOSFET, che è anche un elettrodo del dispositivo, indicato con G.
Due strisce elettroconduttive di contatto superficiale 4 e 5 sono formate, rispettivamente, sulla regione di source 26 e sulla regione d'isolamento 15, per formare, rispettivamente, l'elettrodo di source S del transistore MOSFET e l'elettrodo di base B del transistore bipolare. La regione di drain del transistore MOSFET è costituita dalla parte della regione isolata N 16 compresa tra la regione sepolta di emettitore 14 e la regione di body 25 e non è collegata ad elettrodi esterni.
La struttura sopra descritta costituisce di solito un componente funzionale elementare di un dispositivo di potenza formato da una molteplicità di componenti elementari. I componenti elementari possono essere celle uguali collegate elettricamente tra loro in parallelo: in questo caso le regioni 13 e 14 hanno la forma di quadrati o di cerchi concentrici e le regioni 15 hanno ciascuna la forma di una cornice quadrata o circolare. In alternativa, i componenti elementari possono avere forma allungata e possono essere affiancati tra loro a formare una struttura a pettine, o interdigitata. In questo caso la regione sepolta di base è un'unica regione comune a tutti i componenti elementari, la regione 14 costituisce un "dente" di un pettine e la regione d'isolamento 15 delimita regioni isolate 16 adiacenti che formano anch'esse "denti di un pettine".
La figura 2 mostra il circuito elettrico equivalente della struttura sopra descritta. Si tratta di un dispositivo formato da un transistore bipolare Tl e da un transistore MOSFET a canale N T2, entrambi a conduzione verticale, nella configurazione emitter switching. Come si può facilmente riconoscere, le regioni di emettitore e di base del transistore NPN Tl sono costituite dalle regioni, rispettivamente 14 e 13, della figura 1 e la regione di collettore del transistore Tl è costituita sostanzialmente dalle zone dello strato epitassiale 11 e del substrato 10 sottostanti alla regione di base 13. La regione di source del transistore MOSFET T2 è costituita dalla regione N+ 26 che è collegata in superficie con la regione di body 25 dalla striscia metallica 4 che costituisce l'elettrodo S del dispositivo. La regione di drain di T2 è costituita dalla zona dello strato epitassiale 12 sottostante alla regione di body 25 confinante con la regione di emettitore 14. L'elettrodo di collettore di Tl, l'elettrodo di source di T2, l'elettrodo di base di Tl e l'elettrodo di gate di T2 costituiscono gli elettrodi C, S, B e G del dispositivo.
La resistenza tra i terminali di potenza del dispositivo in conduzione (R^on) è data dalla somma della resistenza tra collettore ed emettitore del transistore bipolare di potenza Tl e della resistenza tra drain e source del transistore MOSFET T2 Naturalmente, nel caso in cui il dispositivo sia costituito da una molteplicità di componenti elementari funzionali, la resistenza tra i suoi terminali di potenza è data dal parallelo delle resistenze R^on dei suoi componenti. In alcune applicazioni il contributo del transistore MOSFET verticale alla resistenza Rcson è considerato eccessivo .
Lo scopo principale della presente invenzione è di realizzare un dispositivo con transistore bipolare e transistore MOSFET integrati in configurazione emitter switching che abbia una resistenza in conduzione più bassa di quella dei dispositivi noti.
Tale scopo viene conseguito realizzando il dispositivo definito e caratterizzato nella rivendicazione 1.
L'invenzione sarà meglio compresa dalla seguente descrizione dettagliata di una sua forma d'esecuzione fatta in relazione agli uniti disegni, in cui:
la figura 1 è una vista in sezione della struttura di un dispositivo noto,
- la figura 2 rappresenta un circuito elettrico equivalente della struttura della figura 1,
- la figura 3 è una vista in sezione della struttura di un dispositivo secondo l'invenzione e - la figura 4 è una vista in sezione che mostra una variante della struttura della figura 3.
Il dispositivo secondo l'invenzione rappresentato nella figura 3, dove parti uguali o corrispondenti a quelle della figura 1 sono indicate con gli stessi numeri o simboli di riferimento, è formata su una piastrina di materiale semiconduttore di tipo N a partire da uh substrato 10 di silicio monocristallino fortemente drogato con impurità di tipo N. Sul substrato 10 viene formato uno strato dello stesso tipo di conduttività N ma con concentrazione di impurità notevolmente più bassa. Più particolarmente, viene formato dapprima, per accrescimento epitassiale un primo strato il con concentrazione d'impurità più bassa, indicata con linei disegno. Successivamente sulla superficie dello strato epitassiale 11 vengono impiantate specie droganti di tipo P in concentrazione relativamente bassa e poi specie droganti di tipo N in concentrazione relativamente alta sostanzialmente all'interno delle aree impiantate di tipo P. Un secondo strato 12 di tipo N avente una concentrazione di impurità maggiore di quella del primo strato 11 viene formato sullo strato 11 per accrescimento epitassiale. In questa fase, che si svolge ad alta temperatura, le specie droganti impiantate di tipo P e di tipo N diffondono nei due strati epitassiali dando luogo alle regioni sepolte, indicate, rispettivamente, con 13 e con 14 nel disegno. Tali regioni 13 e 14 formano tra loro una giunzione pn e sono destinate a costituire le regioni, rispettivamente, di base e di emettitore del transistore bipolare. Nel secondo strato epitassiale 12 vengono poi formate, con note tecniche di fotolitografia e di diffusione, regioni P+, indicate con 15 e 15a. Le regioni 15 attraversano tutto il secondo strato epitassiale 12, si raccordano con le regioni 13 ed hanno la funzione di contatto profondo di base del transistore bipolare e di isolamento del transistore stesso dal resto della struttura.
In pianta, nel caso di un dispositivo con struttura a celle, le regioni 13 e 14 hanno la forma di quadrati o di cerchi concentrici e le regioni 15 hanno ciascuna la forma di una cornice quadrata o circolare. Le regioni 15 delimitano, perciò, al loro interno, porzioni del secondo strato epitassiale 12 che sono chiuse sul fondo dalle regioni 13 e 14, per formare così sacche di tipo N, indicate con 16, isolate tra loro.
Nel caso di un dispositivo con struttura interdigitata, la regione 14 ha la forma di un dente di un pettine e la regione d'isolamento 15 delimita tra loro regioni isolate 16, anch'esse a forma di denti di pettine.
La regione 15a, che ha la funzione di regione di body del transistore MOSFET, attraversa anch'essa il secondo strato epitassiale 12, ma ha una dimensione laterale tale da non estendersi oltre i bordi della regione sepolta N+ 14. Vantaggiosamente, le regioni 15 e 15a vengono formate contemporaneamente con le stesse operazioni di fotolitografia e di diffusione, scegliendo i parametri di lavorazione in modo che la regione 15a non modifichi sensibilmente la resistività dello strato sepolto N+ 14.
Vengono poi formate, all'interno della regione P 15a regioni supplementari di tipo N ad alta concentrazione di impurità, indicate con 17 e 17a, che si estendono fino alla regione sepolta 14. La regione 17, nel caso di una struttura a celle, forma in pianta una cornice quadrata o circolare che ha la funzione di estendere fino alla superficie frontale della piastrina la regione di emettitore del transistore bipolare. La regione 17a si estende in posizione sostanzialmente centrale nella regione P 15a, con la funzione che sarà spiegata nel seguito.
Viene formato poi uno strato di silicio policristallino, previa formazione sulla superficie della piastrina di un sottile strato di materiale dielettrico, dal quale viene ricavato l'elettrodo di gate, indicato con 22 del transistore MOSFET elementare. Nel caso di una struttura a celle o di una struttura interdigitata, gli elettrodi di gate dei vari transistori MOSFET elementari sono elettricamente collegati tra loro e fanno capo ad un terminale di gate comune, che è anche uno dei terminali del dispositivo, indicato con G nei disegni .
Quindi viene formata una regione N+ 26 che si estende nella regione P di body 15a con un suo bordo a distanza costante dalla regione N+ 17a e costituisce la regione di source del transistore MOSFET. La regione 17a delimita con la regione 26 il canale del transistore MOSFET e costituisce la regione di drain di quest'ultimo.
Successivamente, sulla superficie frontale della piastrina, che è rivestita da uno strato di biossido di silicio, indicato con 9, con note tecniche di deposizione, mascheratura e attacco vengono formati tracciati di interconnessione elettrica. Più particolarmente, vengono formate delle strisce metalliche, indicate con 4, 5 e 6. La striscia 4 contatta zone superficiali della regione P di body 15a e di source 26 e costituisce l’elettrodo di source S del transistore MOSFET. Le strisce 5 contattano in superficie le regioni di isolamento e di contatto profondo di base 15 e costituiscono il terminale di base B del transistore bipolare. Infine, sul fondo del substrato 10 viene formato uno strato metallico 28 che costituisce il terminale di collettore C del dispositivo.
Come si può facilmente constatare, il transistore MOSFET del dispositivo secondo
l'invenzione è un transistore a conduzione laterale e perciò la sua resistenza tra source e drain in conduzione è dovuta essenzialmente alla resistività e alle dimensioni del canale, mentre quella del dispositivo noto secondo la figura 1 è dovuta anche alla resistività e allo spessore dello strato epitassiale 12 e, nel caso di una struttura con più regioni di body 25 contigue (non rappresentata nella figura 1), all'effetto di restringimento dello spazio tra regioni di body dovuto alla polarizzazione inversa della giunzione tra le regioni di body e la regione di drain 16.
Un altro vantaggio del dispositivo secondo l'invenzione è costituito dal fatto che esso può essere realizzato senza operazioni aggiuntive rispetto a quelle standard per la fabbricazione di un transistore bipolare di potenza normale, cioè privo di transistori MOSFET in configurazione emitter switching. Infatti, la regione P 15a di body del transistore MOSFET può essere formata con le stesse fasi di lavorazione necessarie per la regione 15 di contatto profondo di base e d'isolamento e la regione N 17a di drain può essere formata con le stesse fasi di lavorazione necessarie per realizzare le regioni 17 di definizione laterale di emettitore. Se il dispositivo è integrato in una piastrina insieme con un circuito di controllo, la regione di source 26 può essere formata con le stesse fasi di lavorazione necessarie per realizzare la regione di collettore dei transistori bipolari npn del circuito di controllo .
Inoltre, nella forma d'esecuzione preferita del dispositivo secondo l'invenzione rappresentata nelle figure 3 la disposizione della regione 17a centralmente sulla . regione sepolta N+ 14 e la disposizione della regione 15 di contatto di base ai bordi della regione sepolta P- 13 hanno per effetto un bilanciamento automatico della tensione Vbe tra base ed emettitore. Si noti infatti che la corrente di base provoca una caduta di tensione nella regione sepolta P- 13 che è tanto maggiore quanto maggiore è il percorso della corrente dall'elettrodo 5 alla giunzione con la regione di emettitore 14 e che la corrente di emettitore provoca un effetto di segno opposto nella regione sepolta N+ 14. Tenendo presente anche che la corrente di base è notevolmente inferiore a quella di emettitore quando il transistore è in conduzione e che la resistività della regione P- 13 è maggiore di quella della regione N+ 14, i due effetti opposti tendono a compensarsi, per cui la tensione Vbe resta sostanzialmente costante lungo tutta la giunzione base-emettitore .
Secondo una variante del dispositivo dell'invenzione, rappresentata nella figura 4, in cui elementi uguali o corrispondenti a quelli della figura 3 sono indicati con gli stessi numeri o simboli di riferimento, la regione di drain è suddivisa in due sotto-regioni, indicate con 17b, e la regione di source è suddivisa in tre sottoregioni, indicate con 26b. Anche l'elettrodo di gate è diviso in due parti, indicate con 22b. Si ottengono così quattro transistori MOSFET laterali in parallelo aventi lunghezze di canale inferiori o uguali a quelle del singolo transistore MOSFET del dispositivo rappresentato nella figura 3 e perciò una resistenza Ron del transistore in conduzione complessivamente ancora più piccola. Se necessario, naturalmente, le regioni di drain e le regioni di source possono essere divise in più di due sotto-regioni in modo da formare più di quattro transistori MOSFET laterali in parallelo .
Per quanto sia stata descritta una sola forma d'esecuzione dell'invenzione con un'unica variante, è chiaro all'esperto di tecnologia dei semiconduttori che numerose variati e modifiche sono possibili nell'ambito dello stesso concetto inventivo. Per esempio, al posto degli strati e delle regioni di tipo N possono essere utilizzati strati e regioni di tipo P e viceversa realizzando così un dispositivo di tipo complementare a quello descritto.

Claims (5)

  1. RIVENDICAZIONI 1. Dispositivo con un transistore bipolare e un transistore MOSFET collegati tra loro nella configurazione "emitter switching" e integrati in una piastrina di materiale semiconduttore comprendente un substrato (10) di un primo tipo di conduttività (N) ad alta concentrazione di impurità, uno strato (11, 12) del primo tipo di conduttività (N), sovrapposto al substrato (10), a concentrazione di impurità più bassa di quella del substrato, tali strato (11, 12) e substrato (10) comprendendo la regione di collettore del transistore bipolare (T2), un primo elemento elettroconduttivo (28) di contatto superficiale che si estende sulla superficie del substrato (10) opposta allo strato (11, 12) con funzione di elettrodo di collettore (C) del transistore bipolare (T2), una regione (13) di un secondo tipo di conduttività (P) a bassa concentrazione di impurità, sepolta nello strato (11, 12) del primo tipo di conduttività (N), che comprende la regione di base del transistore bipolare (T2), una regione (15) di contatto di base e d'isolamento del secondo tipo di conduttività (P) ad alta concentrazione d'impurità che si estende dalla superficie frontale della piastrina, cioè dalla superficie della piastrina opposta al terminale di collettore, fino al bordo della prima regione (13) del secondo tipo di conduttività (P) delimitando al suo interno una regione isolata (16) del primo tipo di conduttività (N), un secondo elemento elettroconduttivo (5) di contatto superficiale sulla suddetta regione di contatto di base e d'isolamento (15) con funzione di elettrodo di base (B) del transistore bipolare, una regione (14) del primo tipo di conduttività (N) ad alta concentrazione di impurità che è sepolta nella regione isolata (16), forma una giunzione pn con la regione di base (13) e comprende la regione di emettitore del transistore bipolare (T2), un'ulteriore regione (15a) del secondo tipo di conduttività (P) che si estende dalla superficie frontale della piastrina nella regione isolata (16) e comprende il canale del transistore MOSFET (T3), un'ulteriore regione (26) del primo tipo di conduttività (N) ad alta concentrazione di impurità che si estende dalla superficie frontale della piastrina nell'ulteriore regione (15a) del secondo tipo di conduttività (P) e comprende la regione di source del transistore MOSFET (T3), un terzo elemento elettroconduttivo (4) di contatto superficiale sull'ulteriore regione (26) del primo tipo di conduttività (N) con funzione di elettrodo di source (S) del transistore MOSFET, una striscia (22) di materiale elettroconduttivo che sovrasta il canale, isolata dalla superficie frontale della piastrina da uno strato di materiale isolante, con funzione di elettrodo di gate (G) del transistore MOSFET, caratterizzato dal fatto che l'ulteriore regione (15a) del secondo tipo di conduttività (P) si estende fino alla regione sepolta (14) del primo tipo di conduttività (N) e dal fatto che comprende una regione supplementare (17a) del primo tipo di conduttività (N) ad alta concentrazione d'impurità che si estende dalla superficie frontale della piastrina all'interno dell'ulteriore regione (15a) del secondo tipo di conduttività (P) fino alla regione sepolta (14) del primo tipo di conduttività (N), delimitando con l'ulteriore regione (26) del primo tipo di conduttività (N) il canale del transistore MOSFET e comprendendo la regione di drain del transistore MOSFET.
  2. 2. Dispositivo secondo la rivendicazione l, che comprende un'altra regione supplementare (17) del primo tipo di conduttività (N) ad alta concentrazione di impurità che si estende dalla superficie frontale della piastrina fino alla regione sepolta (14) del primo tipo di conduttività (N) e circonda l'ulteriore regione (15a) del secondo tipo di conduttività (P).
  3. 3. Dispositivo secondo la rivendicazione 1 o 2, in cui la regione supplementare (17a) del primo tipo di conduttività (N) è disposta in una zona centrale dell'ulteriore regione (15a) del secondo tipo di conduttività (P).
  4. 4. Dispositivo secondo la rivendicazione 1 o 2, in cui la regione supplementare (17a) del primo tipo di conduttività (N) è divisa in prime sotto-regioni (17b) e l'ulteriore regione (26) del primo tipo di conduttività (N) è divisa in seconde sotto-regioni (26b), le prime sotto-regioni (17b) alternandosi con le seconde sotto-regioni (26b) in modo da formare regioni di source e di drain di transistori MOSFET affiancati .
  5. 5. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui il transistore bipolare e il transistore MOSFET costituiscono insieme un componente funzionale elementare di una molteplicità di componenti funzionali elementari del dispositivo.
IT1999MI000331A 1999-02-18 1999-02-18 Dispositivo con transistore bipolare e transistore mosfet integratiin configurazione emitter switching IT1309699B1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT1999MI000331A IT1309699B1 (it) 1999-02-18 1999-02-18 Dispositivo con transistore bipolare e transistore mosfet integratiin configurazione emitter switching
US09/505,461 US6441446B1 (en) 1999-02-18 2000-02-18 Device with integrated bipolar and MOSFET transistors in an emitter switching configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT1999MI000331A IT1309699B1 (it) 1999-02-18 1999-02-18 Dispositivo con transistore bipolare e transistore mosfet integratiin configurazione emitter switching

Publications (2)

Publication Number Publication Date
ITMI990331A1 true ITMI990331A1 (it) 2000-08-18
IT1309699B1 IT1309699B1 (it) 2002-01-30

Family

ID=11381951

Family Applications (1)

Application Number Title Priority Date Filing Date
IT1999MI000331A IT1309699B1 (it) 1999-02-18 1999-02-18 Dispositivo con transistore bipolare e transistore mosfet integratiin configurazione emitter switching

Country Status (2)

Country Link
US (1) US6441446B1 (it)
IT (1) IT1309699B1 (it)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927460B1 (en) * 2002-02-15 2005-08-09 Fairchild Semiconductor Corporation Method and structure for BiCMOS isolated NMOS transistor
DE60322828D1 (de) * 2003-01-31 2008-09-25 St Microelectronics Srl Emitterschaltkonfiguration und entsprechende integrierte Struktur
US7772060B2 (en) * 2006-06-21 2010-08-10 Texas Instruments Deutschland Gmbh Integrated SiGe NMOS and PMOS transistors
DE102007024355B4 (de) * 2007-05-24 2011-04-21 Infineon Technologies Ag Verfahren zum Herstellen einer Schutzstruktur
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69320033T2 (de) * 1993-06-10 1998-12-03 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Monolitisch integrierte Struktur eines vertikalen Bipolar- und eines vertikalen MOSFET-Transistors
DE69431181D1 (de) * 1994-05-19 2002-09-19 Cons Ric Microelettronica Integrierte Leistungsschaltung ("PIC") und Verfahren zur Herstellung derselben
EP0837507B1 (en) * 1996-10-18 2004-08-18 STMicroelectronics S.r.l. A bipolar power transistor with buried base and interdigitated geometry
EP0878848A1 (en) * 1997-05-16 1998-11-18 STMicroelectronics S.r.l. Vertical bipolar semiconductor power transistor with an interdigitised geometry, with optimisation of the base-to-emitter potential difference

Also Published As

Publication number Publication date
US6441446B1 (en) 2002-08-27
IT1309699B1 (it) 2002-01-30

Similar Documents

Publication Publication Date Title
EP0809293B1 (en) Power semiconductor structure with lateral transistor driven by vertical transistor
US4779123A (en) Insulated gate transistor array
KR20010090598A (ko) 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(soi) pmos 디바이스
KR20030005385A (ko) 전계 효과 트랜지스터의 구조 및 제조 방법
ITMI20000688A1 (it) Dispositivo elettronico integrato monoliticamente e relativo processodiufabbricazione
KR970705834A (ko) 전원 반도체 장치(Power semiconductor devices)
US5525826A (en) Integrated vertical bipolar and vertical MOSFET transistors
JPH0324791B2 (it)
KR970024165A (ko) 반도체 집적 회로 및 그 제조 방법(A Semiconductor Integrated Circuit and Its Fabricating Method)
KR910014995A (ko) 낮은 콜렉터저항을 갖도록 얇고 유전체에 의해 격리된 영역으로 구성되는 트랜지스터의 구조
JP6589845B2 (ja) 半導体装置
JP3644697B2 (ja) 電力mos装置用集積構造電流感知抵抗
JPH0332234B2 (it)
US6127723A (en) Integrated device in an emitter-switching configuration
US6441446B1 (en) Device with integrated bipolar and MOSFET transistors in an emitter switching configuration
KR910008843A (ko) Mos형 집적회로
US7053463B2 (en) High-voltage integrated vertical resistor and manufacturing process thereof
US5998855A (en) Bipolar power transistor with buried base and interdigitated geometry
US6566732B1 (en) High voltage resistive structure integrated on a semiconductor substrate
JPH0888290A (ja) 半導体装置およびその使用方法
JP2001516147A (ja) 高電圧構成素子およびその製造方法
KR950034825A (ko) 반도체장치
ITMI972675A1 (it) Struttura integrata di protezione con dispositivi a soglia di conduzione inversa prestabilita di polarizzazione
EP1172848A1 (en) Integrated semiconductor structure
KR100300674B1 (ko) 리서프확산을가진반도체소자의경사농도에피텍셜기판