ITTO20010537A1 - Pompa di carica di potenza ad alto rendimento in grado di erogare elevate correnti continue di uscita. - Google Patents
Pompa di carica di potenza ad alto rendimento in grado di erogare elevate correnti continue di uscita. Download PDFInfo
- Publication number
- ITTO20010537A1 ITTO20010537A1 IT2001TO000537A ITTO20010537A ITTO20010537A1 IT TO20010537 A1 ITTO20010537 A1 IT TO20010537A1 IT 2001TO000537 A IT2001TO000537 A IT 2001TO000537A IT TO20010537 A ITTO20010537 A IT TO20010537A IT TO20010537 A1 ITTO20010537 A1 IT TO20010537A1
- Authority
- IT
- Italy
- Prior art keywords
- auxiliary
- transistor
- driving
- charge
- output
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 71
- 238000005086 pumping Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 230000015654 memory Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000003534 oscillatory effect Effects 0.000 description 3
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Superconductive Dynamoelectric Machines (AREA)
Description
D E S C R I Z I O N E
del brevetto per invenzione industriale
La presente invenzione si riferisce ad una pompa di carica di potenza per applicazioni a bassa tensione di alimentazione e in grado di erogare elevate correnti continue di uscita.
Pompe di carica di tal tipo trovano tipica applicazione nelle memorie non volatili, quali memorie EPROM e flash, in cui è prevista la scrittura parallela delle celle per la quale sono richieste correnti di uscita dell'ordine di decine di mA per rispondere a requisiti di velocità sempre più spinti.
In particolare, per questo tipo di memoria, è chiesto spesso di fornire dall'interno la tensione di scrittura da applicare ai terminali di pozzo delle celle, pari a 4,5 V, senza doverla fornire dall'esterno. Inoltre, è richiesto di evitare l'uso di grosse strutture capacitive esterne al chip o di chip ausiliari, quali un convertitore DC/DC.
Lo schema di base di una generica pompa di carica nota è mostrato in figura 1, nella quale una pompa di carica 1 è formata da un primo ed un secondo ramo 2s, 2d, fra loro paralleli e comprendenti un singolo stadio, e da uno stadio di generazione fasi 7.
I due rami 2s, 2d hanno la stessa struttura; inoltre lo stadio di generazione fase 7 è formato da due parti simmetriche che forniscono segnali di fase Φ e ΦΝ per il primo e il secondo ramo 2s, 2d; quindi i componenti corrispondenti sono stati dotati dello stesso numero di riferimento e di una lettera d o s a seconda che appartengano o siano riferiti al primo ramo 2s o al secondo ramo 2d.
In dettaglio, ciascun ramo 2s, 2d comprende un primo ed un secondo interruttore collegati in corrispondenza di un nodo intermedio 5s, risp. 5d e realizzati tramite un transistore di carica ("charging transistor") 3s, risp. 3d e un transistore di trasferimento carica ("charge transfer transistor") 4s, risp. 4d di tipo NMOS. In particolare, i terminali di pozzo dei transistori di carica 3s, 3d sono collegati ad una linea di alimentazione 10 posta ad una tensione di alimentazione VDD; il terminale di sorgente del transistore di carica 3s, risp. 3d è collegato al nodo intermedio 5s, risp. 5d; e il terminale di porta del transistore di carica 3s, risp. 3d riceve un rispettivo segnale di controllo Vis, Vld. Inoltre, il terminale di pozzo del transistore di trasferimento carica 4s, risp.
4d è collegato al nodo 5s, risp. 5d; entrambi i terminali di sorgente dei transistori di trasferimento carica 4s, 4d sono collegati ad un nodo di uscita 11; e il terminale di porta del transistore di trasferimento carica 4s, risp. 4d riceve un rispettivo segnale di controllo V2s, V2d.
Ciascun ramo 2s, 2d comprende inoltre un condensatore di innalzamento 12s, risp. I2d avente un primo morsetto collegato al nodo intermedio 5s, risp. 5d, ed un secondo morsetto collegato ad un'uscita 14s, 14d di un primo invertitore 13s, rispettivamente un secondo invertitore 13d.
Gli invertitori 13s, risp. 13d appartengono allo stadio di generazione fasi 7 e comprendono ciascuno un transistore PMOS 19s, 19d ed un transistore NMOS 20s, 20d collegati reciprocamente in serie fra la linea di alimentazione 10 la linea di massa 15. Gli invertitori 13s, risp. 13d hanno un rispettivo ingresso 16s, 16d ricevente un rispettivo segnale oscillante F, FN, generato da un oscillatore 18. I segnali oscillanti F, FN sono in opposizione di fase e oscillano fra la tensione di alimentazione VDD e 0 V. Sulle uscite 14s, risp. 14d sono quindi presenti i segnali di fase Φ e ΦΝ, in opposizione di fase fra loro.
Sui nodi intermedi 5s, 5d sono presenti tensioni survoltate Vs, risp. Vd; sul nodo di uscita 11 è presente una tensione di uscita Vout e viene fornita una corrente Iout.
Il funzionamento della pompa di carica 1 verrà ora descritto con riferimento al primo ramo 2s; il secondo ramo 2d si comporta nello stesso modo, ma sfasato di T/2, con T periodo dell'oscillatore 18.
Quando il segnale oscillatorio F proveniente dall'oscillatore 18 si porta nello stato alto (VDD), l'uscita 14s del primo invertitore 13s è a 0 V e il condensatore di innalzamento 12s si carica fino alla tensione di alimentazione VDD attraverso il transistore di carica 3s che è acceso. Quando il segnale oscillatorio F si porta a 0 V, l'uscita 14s del primo invertitore 13s è alta (VDD), il transistore di carica 3s si apre e la tensione Vs tende a portarsi a 2VDD; inoltre il transistore di trasferimento carica 4s è chiuso e trasferisce la tensione survoltata Vs all'uscita 11.
Il funzionamento sopra descritto è corretto tuttavia solo nel caso in cui la pompa di carica 1 non debba erogare corrente continua in uscita. Infatti, la tensione massima di uscita della pompa di carica 1 è differente a seconda che all'uscita 11 sia collegato un carico capacitivo o sia collegato un generatore ideale di corrente continua. Infatti, nel caso di carico capacitivo, la pompa di carica 1 deve erogare corrente solo nel transitorio di carica del condensatore di uscita, e successivamente deve solo fornire una corrente minima per compensare le perdite. In questo caso, la corrente erogabile dalla pompa di carica 1 influenza solo la rapidità del transitorio, ma non il valore della tensione Vout ottenibile a regime in uscita. Tale situazione si ha tipicamente quando la pompa di carica 1 viene utilizzata per pilotare in parallelo i terminali di porta di più celle di memoria.
Se invece il carico richiede una corrente continua, come nel caso in cui si vuole polarizzare il terminale di pozzo delle celle di memoria durante la fase di scrittura, è allora necessario tenere in considerazione le cadute di tensione ΔνΜΡ, Δvc e ΔνΜ4 presenti rispettivamente sui transistori PMOS 19s, 19d, sui condensatori di innalzamento 12s, 12d e sui transistori di trasferimento carica 4s, 4d, e dovute al passaggio di corrente negli stessi componenti.
La tensione di uscita Vout segue alternativamente l'andamento delle tensioni survoltate Vs, Vd, a meno della caduta sui transistori di trasferimento carica 4s, 4d. L'andamento complessivo della tensione di uscita Vout ottenibile, considerando le cadute di tensione indicate, è mostrata in figura 2, mostrante sia la riduzione del valore massimo dovuto alle cadute di tensione ΔνΜΡ e ΔνΜ4, sia l'ondulazione ("ripple") dovuta ai condensatori di innalzamento 12s, 12d e il cui valore dipende dal dimensionamento dei condensatori di innalzamento 12s, 12d stessi.
In particolare, qui di seguito viene valutato l'impatto dei parametri e caratteristiche circuitali della pompa di carica 1 sulle cadute di tensione ΔνΜΡ, Ave e ΔνΜ4. Anche in questo caso, si farà riferimento al transistore PMOS 19s, al transistore di trasferimento carica 4s e al condensatore di innalzamento 12s del primo ramo 2s e la descrizione presentata vale anche per il secondo ramo 2d.
Calcolo di AVMP
Quando il segnale oscillatorio F è allo stato basso (0 V), il transistore PMOS 19s è acceso. Nell'ipotesi che ai suoi capi cada una tensione ΔνΜΡ di basso valore, il transistore PMOS 19s lavora in zona ohmica. Di conseguenza, la corrente Iout fluente nel transistore PMOS 19s e quindi nel condensatore di innalzamento 12s, nel transistore di trasferimento carica 4s e quindi verso l'uscita 11 può essere espressa, in prima approssimazione, come
in cui μρ è la mobilità elettronica, Cox è la capacità dell'ossido di porta, WP/LP è il rapporto di forma e Vthp è la tensione di soglia del transistore PMOS 19s. Si ha quindi:
La mobilità elettronica e la capacità dell'ossido sono parametri di processo prefissati; il progettista può dunque intervenire solo sul dimensionamento del rapporto di forma.
Calcolo di ΔVC
La caduta di tensione Δνc sul condensatore di innalzamento 12s è legata al semiperiodo ΔΤ di oscillazione in base alla seguente relazione:
in cui = 1/AT è la frequenza di oscillazione dell'oscillatore 18 e C la capacità del condensatore di innalzamento 12s; si ha quindi:
Per ridurre tale differenza di potenziale si può solo intervenire sulla frequenza di oscillazione fosc e sulla capacità C.
Calcolo di ΔνΜ4
Analogamente a quanto descritto per il transistore PMOS 19s, la tensione sul transistore di trasferimento carica 4s è data da:
in cui μΝ è la mobilità elettronica del drogante di tipo N, Cox è la capacità dell'ossido di porta, WN/LN è il rapporto di forma e VthN è la tensione di soglia del transistore di trasferimento carica 4s.
In questo caso, oltre che sul rapporto di forma, è possibile agire anche sulla tensione V2s applicata al terminale di porta del transistore di trasferimento carica 4s.
In particolare, se i transistori di trasferimento carica 4s, 4d (così come i transistori di carica 3s, 3d) sono pilotati tramite interruttori che collegano i loro terminali di pozzo con i rispettivi terminali di porta durante la fase di conduzione, e quindi sono collegati a diodo, essi presentano un'elevata caduta per effetto body, riducendo considerevolmente il rendimento della pompa di carica 1.
Per eliminare il problema dell'effetto body, sono note pompe di carica chiamate "crosspump", che utilizzano quattro fasi diverse per il pilotaggio dei transistori di carica 3s, 3d e dei transistori di trasferimento carica 4s, 4d. Uno schema semplificato di una pompa di carica 28 di tipo "crosspump" è mostrato in figura 3 e verrà brevemente descritto di seguito.
La pompa di carica 28 ha una struttura di base simile a quella della pompa di carica 1 nota figura 1; i componenti comuni alla pompa di carica nota di figura 1 sono quindi stati indicati con gli stessi numeri di riferimento. In figura 3 non è tuttavia mostrato lo stadio generatore di fasi e sono invece mostrati i circuiti di pilotaggio.
In particolare, la pompa di carica 28 è formata da un primo ed un secondo ramo 2s, 2d e da un primo ed un secondo circuito di pilotaggio 24s, risp. 24d. Ciascun ramo 2s, 2d include un transistore di carica 3s, risp.
3d, un transistore di trasferimento carica 4s, risp.
4d, e un condensatore di innalzamento 12s, risp. 12d. Ciascun circuito di pilotaggio 24s, risp. 24d comprende un primo transistore di pilotaggio 21s, risp. 21d; un secondo transistore di pilotaggio 22s, risp. 22d; un terzo transistore di pilotaggio 27s, risp. 27d; un primo condensatore di pilotaggio 23s, risp. 23d; un secondo condensatore di pilotaggio 25s, risp. 25d; un terzo condensatore di pilotaggio 26s, risp. 26d. I transistori sono tutti di tipo NMOS.
In dettaglio, il primo transistore di pilotaggio 21s, risp. 21d ha terminale di pozzo collegato al terminale di pozzo del transistore di carica 3s, risp. 3d, terminale di porta collegato al nodo intermedio 5s, risp. 5d e terminale di sorgente collegato ad un primo morsetto del primo condensatore di pilotaggio 23s, risp. 23d, nonché al terminale di porta del transistore di carica 3s, risp. 3d. Il secondo morsetto del primo condensatore di pilotaggio 23s, risp. 23d riceve un primo segnale di fase A2, rispettivamente un secondo segnale di fase B2. Il condensatore di innalzamento 12s, risp. 12d ha un primo morsetto collegato al nodo intermedio 5s, risp. 5d (come nella pompa di carica 1 di figura 1) e un secondo morsetto ricevente un terzo segnale di fase Bl, rispettivamente un quarto segnale di fase Al.
Il secondo transistore di pilotaggio 22s, risp.
22d ha terminale di pozzo collegato al nodo intermedio 5s, risp. 5d, terminale di porta collegato ad un terminale di sorgente del terzo transistore di pilotaggio 27s, risp. 27d e ad un primo morsetto del terzo condensatore di pilotaggio 26s, risp. 26d, e terminale di sorgente collegato ad un primo morsetto del secondo condensatore di pilotaggio 25s, risp. 25d, al terminale di porta del transistore di trasferimento carica 4s, risp. 4d, nonché al terminale di porta del terzo transistore di pilotaggio 27s, risp. 27d. Un terminale di pozzo del terzo transistore di pilotaggio 27s, risp.
27d è collegato al nodo intermedio 5s, risp. 5d. Il secondo morsetto del secondo condensatore di pilotaggio 25s, risp. 25d riceve il secondo segnale di fase B2, rispettivamente il primo segnale di fase A2; il secondo morsetto del terzo condensatore di pilotaggio 26s, risp. 26d riceve il quarto segnale di fase Al, rispettivamente il terzo segnale di fase B1.
Nella pompa di carica di figura 3, come mostrato dall'andamento dei segnali di fase A1, A2, B1, B2 di figura 4, la carica del condensatore di innalzamento 12s, risp. 12d e il trasferimento di carica dal condensatore di innalzamento 12s, risp. 12d verso il nodo di uscita 11 non avvengono per tutto il rispettivo semiperiodo; ad esempio, nella fase di trasferimento di carica del primo ramo 2s, inizialmente (istante tO) il condensatore di innalzamento 12s viene portato in una condizione di "pronto-per-il-trasferimento" dalla commutazione allo stato alto del terzo segnale di fase Bl; quindi, istante t1, il quarto segnale di fase A1 commuta allo stato basso, spegnendo il secondo transistore di pilotaggio 22s e isolando il terminale di porta del transistore di trasferimento carica 4s dal nodo intermedio 5s; solo successivamente, istante t2, il secondo segnale di fase B2 commuta allo stato alto, accendendo pienamente il transistore di trasferimento di carica 4s e consentendo il collegamento del condensatore di innalzamento 12s con il nodo di uscita 11. Quindi, non appena il secondo segnale di fase B2 commuta nuovamente allo stato basso (istante t3), termina il trasferimento di carica da parte del primo ramo 2b.
Anche il trasferimento di carica dal condensatore di innalzamento 12d del secondo ramo 2d verso il nodo di uscita 11 non avviene immediatamente di seguito: infatti la commutazione allo stato alto del quarto segnale di fase Al, che porta il condensatore di innalzamento 12d nella condizione di "pronto-per-iltrasferimento" , avviene con ritardo rispetto alla commutazione allo stato basso del secondo segnale di fase B2 (istante t4) e, con una successione di fasi analoga a quella sopra descritta, il collegamento del condensatore di innalzamento 12d del secondo ramo 2d con il nodo di uscita 11 avviene solo in seguito (istante t5). In pratica, l'intervallo di tempo t0-t2 rappresenta il tempo morto esistente fra l'inizio del semiperiodo di trasferimento di carica e l'inizio del trasferimento di carica vero e proprio; l'intervallo di tempo t3-t4 rappresenta il tempo morto fra la fine del trasferimento di carica e l'inizio della fase di carica. In totale, l'uscita 11 vede un tempo morto, in cui nessuno dei due rami 2s, 2d trasferisce carica verso l'esterno, pari a t3—t5.
La pompa di carica 28 a quattro fasi è quindi poco efficiente, in particolare in caso di elevata frequenza di oscillazione, in cui il tempo di precarica diventa confrontabile con il tempo di pompaggio efficace; inoltre essa è complessa e richiede un'elevata area per accomodare i circuiti di generazione dei quattro segnali di fase.
Scopo della presente invenzione è realizzare una pompa di carica che sia priva degli inconvenienti descritti .
Secondo la presente invenzione viene realizzata una pompa di carica di potenza, come definita nella rivendicazione
Secondo un aspetto dell'invenzione, la tensione applicata ai terminali di porta dei transistori di carica e dei transistori di trasferimento carica è una tensione survoltata generata internamente e fornita in modo incrociato.
Secondo un altro aspetto dell'invenzione, in una pompa di carica, comprendente un primo ed un secondo ramo di pompaggio, collegati in parallelo fra un nodo di alimentazione ed un nodo di uscita, vengono eseguite le fasi di: generare primi e secondi segnali di pilotaggio per il primo e, rispettivamente, il secondo ramo di pompaggio tramite un primo e rispettivamente un secondo circuito di pilotaggio; prevedere una prima ed una seconda pompa di carica ausiliaria; fornire i primi e i secondi segnali di pilotaggio alla prima e, rispettivamente, alla seconda pompa di carica ausiliaria per ottenere primi e, rispettivamente, secondi segnali survoltati; e fornire i primi e secondi segnali survoltati al secondo e, rispettivamente, al primo circuito di pilotaggio.
Per una migliore comprensione dell'invenzione, ne vengono ora descritte alcune forme di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 illustra uno schema circuitale di una pompa di carica nota;
- la figura 2 mostra l'andamento di segnali utilizzati nella pompa di carica nota di figura 1;
- la figura 3 mostra uno schema circuitale di un'altra pompa di carica nota;
- la figura 4 mostra l'andamento dei segnali di fase utilizzati per la pompa di carica di figura 3;
- la figura 5 mostra uno schema circuitale semplificato di una prima forma di realizzazione della pompa di carica secondo l'invenzione;
- la figura 6 mostra l'andamento di segnali utilizzati nella .pompa di carica di figura 5;
- la figura 7 mostra uno schema circuitale semplificato di una seconda forma di realizzazione della pompa di carica secondo l'invenzione; e
- la figura 8 mostra uno schema circuitale semplificato di una terza forma di realizzazione della pompa di carica secondo l'invenzione.
Come mostrato nella figura 5, una pompa di carica 30 secondo l'invenzione ha una struttura di base simile a quella della pompa di carica 1 di figura 1. I componenti comuni alla pompa di carica nota di figura 1 sono quindi stati indicati con gli stessi numeri di riferimento.
In particolare, la pompa di carica 30 è formata da un primo ed un secondo ramo 2s, 2d, ciascuno includente un transistore di carica 3s, risp. 3d, un transistore di trasferimento carica 4s, risp. 4d, un condensatore di innalzamento 12s, risp. 12d. Un oscillatore 18 genera segnali oscillanti F e FN in opposizione di fase ed aventi periodo T forniti ad un primo invertitore 13s, risp. un secondo invertitore 13d; sulle uscite 14s, risp. 14d degli invertitori 13s, risp. 13d sono presenti i segnali di fase Φ, risp. ΦΝ, analogamente alla pompa di carica 1 di figura 1.
La pompa di carica 30 comprende inoltre una prima ed una seconda pompa ausiliaria 31s, 31d, fra loro uguali, a doppio stadio e comandate in controfase.
In dettaglio, la prima pompa ausiliaria 31s comprende un primo ed un secondo condensatore ausiliario 32s, 33s, ed un primo ed un secondo interruttore ausiliario formati da un rispettivo primo e secondo transistore ausiliario 34s, 35s.
Il primo condensatore ausiliario 32s della prima pompa ausiliaria 31s è collegato con un primo morsetto all'uscita 14s del primo invertitore 13s (da cui riceve il segnale di fase Φ) e con un secondo morsetto ad un primo nodo di innalzamento 40s fornente una prima tensione di pilotaggio A. Il secondo condensatore ausiliario 33s della prima pompa ausiliaria 31s è collegato con un primo morsetto all'uscita 14d del secondo invertitore 13d (da cui riceve il segnale di fase ΦΝ) e con un secondo morsetto ad un secondo nodo di innalzamento 41s fornente una seconda tensione di pilotaggio B.
Il primo transistore ausiliario 34s della prima pompa ausiliaria 31s ha terminale di pozzo collegato alla linea di alimentazione 10, terminale di sorgente collegato al primo nodo di innalzamento 40s, e terminale di porta collegato ad un primo nodo di pilotaggio 44s. Il secondo transistore ausiliario 35s ha terminale di pozzo collegato al primo nodo di innalzamento 40s, terminale di sorgente collegato al secondo nodo di innalzamento 41s, e terminale di porta collegato ad un secondo nodo di pilotaggio 43s.
Analogamente, la seconda pompa ausiliaria 31d comprende un terzo ed un quarto condensatore ausiliario 32d, 33d, un terzo ed un quarto interruttore ausiliario formati da un rispettivo terzo e quarto transistore ausiliario 34d, 35d.
Il terzo condensatore ausiliario 32d è collegato fra l'uscita 14d del secondo invertitore 13d ed un terzo nodo di innalzamento 40d fornente una terza tensione di pilotaggio C. Il quarto condensatore ausiliario 33d è collegato fra l'uscita 14s del primo invertitore 13s ed un quarto nodo di innalzamento 41d fornente una quarta tensione di pilotaggio D.
Il terzo transistore ausiliario 34d è collegato fra la linea di alimentazione 10 e il terzo nodo di innalzamento 40d, ed ha terminale di porta collegato ad un terzo nodo di pilotaggio 44d. Il quarto transistore ausiliario 35d è collegato fra il terzo nodo di innalzamento 40d e il quarto nodo di innalzamento 41d, ed ha terminale di porta collegato ad un quarto nodo di pilotaggio 43d.
La pompa di carica 30 comprende inoltre un primo ed un secondo circuito di pilotaggio, formati ciascuno da un circuito invertitore 45s, 45d. Il primo circuito invertitore 45s è formato da un primo transistore di pilotaggio 46s, di tipo PMOS e da un secondo transistore di pilotaggio 47s, di tipo NMOS. Il secondo circuito invertitore 45d è formato da un terzo transistore di pilotaggio 46d, di tipo PMOS, e da un quarto transistore di pilotaggio 47d, di tipo NMOS.
Il primo transistore di pilotaggio 46s ha terminale di sorgente 48s collegato al guarto nodo di innalzamento 41d e ricevente il guarto segnale di pilotaggio D; terminale di porta collegato al primo nodo di pilotaggio 44s, a sua volta collegato al nodo di innalzamento 40d e ricevente guindi il terzo segnale di pilotaggio C; e terminale di pozzo collegato al secondo nodo di pilotaggio 43s e fornente un quinto segnale di pilotaggio E.
Il secondo transistore di pilotaggio 47s ha terminale di pozzo collegato al secondo nodo di pilotaggio 43s; terminale di porta collegato al primo nodo di pilotaggio 44s; e terminale di sorgente collegato al primo nodo intermedio 5s.
Il terzo transistore di pilotaggio 46d ha terminale di sorgente 48d collegato al secondo nodo di innalzamento 41s e riceve il secondo segnale di pilotaggio B; terminale di porta collegato al terzo nodo di pilotaggio 44d, a sua volta collegato al primo nodo di innalzamento 40s e quindi riceve il primo segnale di pilotaggio A; e terminale di pozzo collegato al quarto nodo di pilotaggio 43d e fornisce un sesto segnale di pilotaggio G.
Il quarto transistore di pilotaggio 47d ha terminale di pozzo collegato al quarto nodo di pilotaggio 43d; terminale di porta collegato al terzo nodo di pilotaggio 44d; e terminale di sorgente collegato al secondo nodo intermedio 5d.
Infine, il terminale di porta del primo transistore di carica 3s è collegato al primo nodo di pilotaggio 44s e riceve il terzo segnale di pilotaggio C; il terminale di porta del secondo transistore di carica 3d è collegato al terzo nodo di pilotaggio 44d e riceve il primo segnale di pilotaggio A; il terminale di porta del primo transistore di trasferimento carica 4s è collegato al secondo nodo di pilotaggio 43s e riceve il quinto segnale di pilotaggio E; il terminale di porta del secondo transistore di trasferimento carica 4d è collegato al quarto nodo di pilotaggio 43d e riceve il sesto segnale di pilotaggio G.
I condensatori ausiliari 32s, 32d, 33s, 33d sono di dimensioni molto più piccole di uno o due ordini di grandezza rispetto ai condensatori di innalzamento 12s, 12d, che sono di potenza. Ad esempio, se si deve fornire all'esterno una corrente di uscita Iout di 2-4 mA, ad una tensione di uscita Vout = 4,5 V, con una tensione di alimentazione VDD = 2,7 V, una frequenza di oscillazione di 30 MHz, i condensatori di innalzamento 12s, 12d possono avere capacità di 70-100 pF e i condensatori ausiliari 32s, 32d, 33s, 33d possono avere capacità di 2-3 pF.
In seguito, il funzionamento della pompa di carica 30 verrà descritto in una situazione di regime, dopo che i condensatori di carica 12s, 12d si sono caricati.
Quando il segnale oscillante F e il segnale di fase ΦΝ sono alti e il segnale oscillante FN e il segnale di fase Φ sono bassi, il primo ramo 2s è in uno stato di carica e il secondo ramo 2d è in uno stato di trasferimento di carica. In questa situazione, e come in seguito chiarito, il primo segnale di pilotaggio A è VDD, il secondo segnale di pilotaggio B è a 3VDD, il terzo e il quarto segnale di pilotaggio C, D sono a 2VDD, il quinto segnale di pilotaggio E è VDD e il sesto segnale di pilotaggio G è a 3VDD.
Di conseguenza, il primo transistore ausiliario 34s è acceso, connettendo il primo nodo di innalzamento 40s alla linea di alimentazione 10 e ponendo il primo segnale di pilotaggio A a VDD, come sopra indicato. Inoltre, il primo transistore di carica 3s è pure acceso e la tensione survoltata Vs sul nodo intermedio 5s è pari a VDD. Il primo transistore di pilotaggio 46s è spento (ha terminali di porta e sorgente alla stessa tensione 2VDD) e il secondo transistore di pilotaggio 47s è acceso; di conseguenza, esso mantiene il quinto segnale di pilotaggio E a VDD e cortocircuita i terminali di sorgente e porta del primo transistore trasferimento carica 4s che quindi è spento, impedendo il passaggio di corrente dal nodo di uscita il verso il primo nodo intermedio 5s. Inoltre, anche il secondo transistore di innalzamento 35s è spento, avendo terminali di porta e sorgente alla stessa tensione, e il secondo segnale di pilotaggio B può portarsi a 3VDD.
Viceversa, il terzo transistore di innalzamento 34d e il secondo transistore di carica 3d sono spenti (hanno terminali di porta e sorgente alla stessa tensione), consentendo l'innalzamento del terzo segnale di pilotaggio C e della seconda tensione survoltata Vd a 2VDD. Il terzo transistore di pilotaggio 46d è acceso (il secondo segnale di pilotaggio B è a 3VDD e il primo segnale di pilotaggio A è a VDD) , mentre il quarto transistore di pilotaggio 47d è spento (avendo terminale di porta a tensione inferiore rispetto al suo terminale di sorgente); di conseguenza il sesto segnale di pilotaggio G è a 3VDD/ e mantiene accesi il quarto transistore di innalzamento 35d e il secondo transistore di trasferimento carica 4d.
Il quarto transistore di innalzamento 35d permette quindi il trasferimento di carica dal terzo condensatore ausiliario 32d verso il quarto condensatore ausiliario 33d, che si carica appunto a 2VDD; analogamente il secondo transistore di trasferimento carica 4d trasferisce verso il nodo di uscita 11 la carica accumulata nella fase precedente.
Nel semiperiodo successivo, il segnale oscillante F e il segnale di fase ΦΝ sono bassi; il segnale oscillante FN e il segnale di fase Φ sono alti. In questa situazione, il primo segnale di pilotaggio A è 2VDD, il secondo segnale di pilotaggio B è a 2VDD, il terzo segnale di pilotaggio C è a VDD, il quarto segnale di pilotaggio D è a 3VDD, il quinto segnale di pilotaggio E è 3VDD e il sesto segnale di pilotaggio G è a VDD. Di conseguenza, il comportamento dei componenti del primo e del secondo ramo 2s, 2d, delle pompe ausiliarie 31s, 31d e del primo e secondo circuito invertitore 45s, 45d è duale rispetto a quanto descritto sopra; il primo ramo 2s è in uno stato di trasferimento di carica e fornisce corrente al nodo di uscita 11, mentre il secondo ramo 2d è in uno stato di carica.
La pompa. di carica 30 presenta i seguenti vantaggi. In primo luogo, rispetto alle pompe di carica a diodi, essa non presenta cadute per effetto body, dato che i transistori di carica 3s, 3d e i transistori di trasferimento carica 4s, 4d vengono accesi da tensioni di pilotaggio maggiori rispetto alle tensioni presenti sui rispettivi terminali di pozzo. Grazie all'uso di due sole fasi, il circuito è semplice, richiede meno spazio rispetto alla "cross pump" e offre un risparmio anche energetico relativo agli stadi di pilotaggio. Inoltre, a parità di dimensione dei componenti e di frequenza di oscillazione, la pompa di carica descritta presenta una fase attiva di pompaggio più lunga. Infatti, non esistono tempi morti di precarica dei condensatori di innalzamento, durante i quali nessuno dei due rami 2s, 2d eroga corrente in uscita. Ciò consente di diminuire l'ondulazione sulla tensione di uscita in condizione di erogazione di corrente continua, in quanto esiste sempre una fase di spinta in uscita. Inoltre, il rendimento della pompa di carica 30 è maggiore rispetto al rendimento delle pompe di carica note.
Infatti, schematizzando la pompa di carica 30 come un blocco circuitale che assorbe una corrente Iin da un generatore di tensione Vin ed eroga in uscita la corrente Iout alla tensione Vout, il rendimento ηΡ in potenza può essere espresso come rapporto fra la potenza erogata Pout e la potenza assorbita Pin :
in cui Pout = Vout*Iout e Pin = Vin*Iin. Nel caso ideale in cui in cui il rendimento è del 100% e in cui si voglia Vout = 2Vin, segue che Iout = Iin/2. In tal caso, il rendimento in termini di corrente definito come
risulta del 50%. Un modo completo per valutare l'efficienza dell'intera pompa consiste nel sommare nel termine Iin tutti i contributi di corrente in ingresso, compresa la corrente assorbita dall'oscillatore 18.
A titolo di esempio, volendo progettare una pompa di carica di potenza alimentata da una tensione di alimentazione a bassa tensione (VDD = 2,7 V) in grado di erogare una corrente massima in uscita pari a 4 mA ad una tensione Vout = 4,5 V utilizzando un oscillatore 18 a 25 MHz, i condensatori di innalzamento devono essendo di almeno 60 pF ciascuno. Nelle ipotesi indicate, il rendimento di corrente ηI risulta prossimo al 40%. Tale elevato rendimento deriva da un lato dalla semplicità del circuito a due fasi, che non necessita di ulteriori strutture di controllo, e dall'altro dal fatto che, durante lo spegnimento degli interruttori 3s, 3d, 4s, 4d, la carica spostata dalle loro regioni di porta non si perde verso massa, ma contribuisce a ricaricare le strutture capacitive collegate.
La figura 7 mostra una pompa di carica 50, costituente una versione semplificata della pompa di carica 30 di figura 5. In pratica, la pompa di carica 50 di figura 7 differisce dalla pompa di carica 30 di figura 5 per il fatto di non comprendere il primo e il terzo condensatore ausiliario 32s, 32d e il primo e il terzo transistore ausiliario 34s, 34d. Inoltre, il terminale di pozzo del secondo e del quarto transistore ausiliario 35s, 35d è collegato al nodo intermedio 5s, risp.
5d per consentire la carica del rispettivo secondo e quarto condensatore ausiliario 33s, risp. 33d durante la fase di trasferimento di carica del rispettivo ramo 2s, 2d. Ne consegue inoltre che il primo ed il secondo circuito invertitore 45s, 45d ricevono in ingresso rispettivamente la tensione survoltata Vd, risp. Vs. Per il resto, la pompa di carica 50 di figura 7 è identica alla pompa di carica 30 di figura 5.
Il funzionamento della pompa di carica 50 è il seguente. Quando il segnale di fase Φ è basso e il segnale di fase ΦΝ è alto, il condensatore di innalzamento 12s è in fase di carica attraverso il primo transistore di carica 3s (la tensione survoltata Vd sul primo nodo di pilotaggio 44s è a 2VDD, dato che il condensatore di innalzamento 12d è in fase di trasferimento di carica). Il segnale di fase B è alto (a 3VDD) e il segnale di fase D è basso (a 2VDD). Di conseguenza, il secondo transistore di pilotaggio 47s è acceso e il transistore di trasferimento carica 4s del primo ramo 2s è spento (così come il terzo transistore ausiliario 35s). Viceversa, il transistore di carica 3d del secondo ramo 2d è spento (la tensione survoltata Vs sul terzo nodo di pilotaggio 44d è a VDD), il terzo transistore di pilotaggio 46d è acceso e il transistore di trasferimento carica 4d è acceso, consentendo il trasferimento di carica dal condensatore di innalzamento 12d verso l'uscita 11. Inoltre, il quarto transistore ausiliario 35d è acceso e consente il ripristino della carica del quarto condensatore ausiliario 33d da parte del transistore di innalzamento 12d del secondo ramo 2d. Quando i segnali di fase Φ e ΦΝ commutano, il comportamento si inverte.
La pompa di carica 50 viene utilizzata vantaggiosamente in condizioni di bassa potenza, quando non è richiesta un'elevata corrente di uscita, in quanto la carica del condensatore di innalzamento 12s, 12d viene in parte anche trasferita al secondo condensatore ausiliario 33s rispettivamente al quarto condensatore ausiliario 33d per generare il secondo e il quarto segnale di fase B, D.
La figura 8 mostra una terza forma di realizzazione della pompa di carica secondo l'invenzione, nella quale sono presenti più stadi in cascata per ottenere una tensione di uscita di valore maggiore di 2VDD.
In dettaglio, una pompa di carica 60 comprende un primo ed un secondo ramo 2s, 2d formati da cinque primi stadi 61s, collegati reciprocamente in cascata, e, rispettivamente, da cinque secondi stadi 61d, collegati reciprocamente in cascata. Ciascuno stadio 61s, 61d comprende un transistore di carica 3s, risp. 3d; un condensatore di innalzamento 12s, risp. 12d; ed un circuito invertitore 45s, risp. 45d, ad eccezione del primo stadio di ciascun ramo 2s, 2d che viene pilotato direttamente dai segnali di pilotaggio forniti dal ramo opposto, come in seguito spiegato. Il condensatore di innalzamento 12s, 12d di ciascuno stadio 61s, risp. 61d del primo ramo 2s, risp. del secondo ramo 2d è pilotato con un segnale di fase Φ, ΦΝ opposto rispetto allo stadio immediatamente precedente dello stesso ramo 2s, 2d e al corrispondente stadio 61d, risp. 61s del ramo opposto 2d, risp. 2s.
Il terminale di sorgente di ciascun transistore di carica 3s è collegato al rispettivo condensatore di innalzamento 12s e al terminale di pozzo del transistore di carica 3s dello stadio successivo in un nodo intermedio 5s fornente una tensione Nls, N2s, N5s; analogamente il terminale di sorgente di ciascun transistore di carica 3d è collegato al rispettivo condensatore di innalzamento 12d e al terminale di pozzo del transistore di carica 3d dello stadio successivo in un nodo intermedio 5d fornente una tensione di pilotaggio N1d, N2d, N5d.
La tensione di pilotaggio Nls del primo stadio 61s del primo ramo 2s è fornita al terminale di porta del transistore di carica 3d del primo stadio 61d e all'ingresso del circuito invertitore 45d del secondo stadio 61d del secondo ramo 2d. Analogamente, la tensione di pilotaggio Nld del primo stadio 61d del secondo ramo 2d è fornita al terminale di porta del transistore di carica 3s del primo stadio 61s e all'ingresso del circuito invertitore 45s del primo stadio 61s del primo ramo 2s. Le tensioni di pilotaggio N2s, ..., N5s sono fornite al terminale di sorgente del terzo transistore di pilotaggio 46d del corrispondente stadio 61d del secondo ramo 2d; analogamente, le tensioni di pilotaggio N2d, ..., N5d sono fornite al terminale di sorgente del primo transistore di pilotaggio 46s del corrispondente stadio 61s del primo ramo 2s. L'uscita di ciascun circuito invertitore 45s, 45d di ogni stadio 61s, 61d è fornita al terminale di porta del transistore di carica 3s, 3d e all'ingresso del circuito invertitore 45s, 45d dello stadio successivo dello stesso ramo 2s, risp. 3d.
Un transistore di trasferimento carica 4s, 4d ha terminale di pozzo collegato al terminale di pozzo e terminale di porta collegato al terminale di porta del transistore di carica 3s, risp. 3d dell'ultimo stadio; i transistori di trasferimento carica 4s, 4d hanno inoltre terminale di sorgente collegati al nodo di uscita 11.
Quando il segnale di fase Φ è basso e il segnale di fase ΦΝ è alto, il condensatore di innalzamento 12s del primo, terzo, quinto stadio 61s del primo ramo 2s e il condensatore di innalzamento 12d del secondo e quarto stadio del secondo ramo 2d sono in fase di carica; inoltre il condensatore di innalzamento I2d del primo, terzo, quinto stadio 61d del secondo ramo 2d e del secondo e quarto stadio 61s del primo ramo 2s sono in fase di trasferimento di carica. La tensione di pilotaggio Nls è quindi a VDD; inoltre le tensioni di pilotaggio Nld, N2d, sono 2VDD; le tensioni di pilotaggio N2s e N3s sono a 3VDD; le tensioni di pilotaggio N3d e N4d sono a 4VDD; le tensioni di pilotaggio N4s e N5s sono a 5VDD; la tensione di pilotaggio N5d è a 6VDD. Quando invece il segnale di fase Φ è alto e il segnale di fase ΦΝ è basso, la situazione si inverte e la tensione di pilotaggio Nld è a VDD; le tensioni di pilotaggio Nls, N2s, sono 2VDD; le tensioni di pilotaggio N2d e N3d sono a 3VDD; le tensioni di pilotaggio N3s e N4s sono a 4VDD; le tensioni di pilotaggio N4d e N5d sono a 5VDD; la tensione di pilotaggio N5s è a 6VDD.
In questo caso, quindi, le tensioni di pilotaggio di ciascun ramo 2s, 2d vengono generate in modo incrociato direttamente dal ramo 2d, 2s opposto; inoltre, analogamente alle pompe di carica 30 e 50 delle figure 5 e 7, non esistono tempi morti fra le fasi di pompaggio attivo. La pompa di carica 60 di figura 8 presenta inoltre il vantaggio della modularità.
Risulta infine evidente che alla pompa di carica descritta possono essere apportate modifiche e varianti, senza uscire dall'ambito della presente invenzione. Ad esempio, il numero di stadi della pompa di carica a più stadi di figura 8 può variare da un minimo di due fino ad un massimo desiderato, a seconda della tensione di uscita voluta.
Claims (11)
- R I V E N D I C A Z I O N I 1. Dispositivo a pompa di carica, comprendente un primo ed un secondo ramo di pompaggio (2s, 2d), collegati in parallelo ed aventi ingressi di comando collegati ad un rispettivo circuito di pilotaggio (45s, 45d) , caratterizzato dal fatto di comprendere una prima ed una seconda pompa di carica ausiliaria (31s, 31d) collegata a detto primo e rispettivamente detto secondo ramo di pompaggio e generante segnali di pilotaggio (A-D) per un circuito di pilotaggio opposto.
- 2. Dispositivo a pompa di carica secondo la rivendicazione 1, in cui ciascun detto circuito di pilotaggio (45s, 45d) genera rispettivi segnali di pilotaggio (A-D) per detti primo e, rispettivamente, secondo ramo di pompaggio (2s, 2d) e per detta prima e, rispettivamente, detta seconda pompa di carica ausiliaria (31s, 3ld) . 3. Dispositivo a pompa di carica secondo la rivendicazione 1 o 2, in cui ciascun detto circuito di pilotaggio (45s, 45d) comprende un rispettivo circuito invertitore avente un ingresso di comando (44s, 44d), un ingresso di alimentazione (48s, 48d) ed un'uscita di pilotaggio (43s, 43d), e ciascuna pompa ausiliaria comprende una prima ed una seconda uscita (40s, 4Od, 41s, 41d); detta prima uscita di ciascuna detta pompa ausiliaria essendo collegata a detto ingresso di comando di un opposto circuito invertitore e detta seconda uscita di ciascuna detta pompa ausiliaria essendo collegata a detto ingresso di alimentazione di un opposto circuito invertitore, detta uscita di pilotaggio di ciascun detto circuito invertitore essendo collegata ad un rispettivo ramo di pompaggio.
- 3. Dispositivo a pompa di carica secondo la rivendicazione 2, in cui ciascun detto ramo di pompaggio (2s, 2d) comprende un transistore di carica, un transistore di trasferimento carica, un condensatore di innalzamento, detto transistore di carica essendo accoppiato fra un nodo di alimentazione ed un nodo intermedio (5s, 5d), detto transistore di trasferimento carica essendo accoppiato fra detto nodo intermedio ed un nodo di uscita (11) e detto condensatore di innalzamento avendo un primo morsetto collegata a detto nodo intermedio ed un secondo morsetto ricevente un segnale oscillante e in cui detto ingresso di comando di ciascun detto circuito invertitore è collegato ad un terminale di comando di detto transistore di carica di un rispettivo ramo di pompaggio e detta uscita di pilotaggio di ciascun detto circuito invertitore è collegata ad un terminale di comando di detto transistore di trasferimento carica.
- 4. Dispositivo a pompa di carica secondo la rivendicazione 3, in cui ciascuna pompa di carica ausiliaria comprende un primo ed un secondo interruttore ausiliario (34s, 35s; 34d, 35d) ed un primo ed un secondo condensatore ausiliario, detti primo e secondo interruttore ausiliario essendo collegati fra detto nodo di alimentazione e detta seconda uscita ed essendo collegati in corrispondenza di detta prima uscita, detto primo condensatore ausiliario avendo un primo morsetto collegato a detta prima uscita ed un secondo morsetto ricevente un rispettivo primo segnale di fase, detto secondo condensatore ausiliario avendo un primo morsetto collegato a detta seconda uscita ed un secondo morsetto ricevente un rispettivo secondo segnale di fase, opposto a detto primo segnale di fase, detti secondi morsetti di detti primi condensatori ausiliari di detti circuiti-di pilotaggio ricevendo opposti primi segnali di fase.
- 5. Dispositivo a pompa di carica secondo la rivendicazione 4, in cui detti primo e secondo interruttore ausiliario (34s, 35s; 34d, 35d) comprendono un primo, rispettivamente un secondo transistore ausiliario avente un ingresso di comando, detto ingresso di comando di detto primo transistore ausiliario essendo collegato a detto ingresso di comando di detto rispettivo circuito invertitore e detto ingresso di comando di detto secondo transistore ausiliario essendo collegato a detta uscita di pilotaggio di detto rispettivo circuito invertitore.
- 6. Dispositivo a pompa di carica secondo la rivendicazione 3, in cui ciascuna pompa di carica ausiliaria comprende un interruttore ausiliario (35s, 35d) ed un condensatore ausiliario, detto transistore ausiliario essendo collegato fra detta prima e detta seconda uscita, detto condensatore ausiliario avendo un primo morsetto collegato a detta seconda uscita ed un secondo morsetto ricevente un segnale di fase, detta prima uscita di ciascuna pompa ausiliaria essendo inoltre collegata a detto nodo intermedio di un rispettivo ramo di pompaggio e detti secondi morsetti di detti condensatori ausiliari di detti circuiti di pilotaggio ricevendo opposti segnali di fase.
- 7 . Dispositivo a pompa di carica secondo la rivendicazione 6, in cui detto interruttore ausiliario (35s, 35d) comprende un transistore ausiliario avente un ingresso di comando, detto ingresso di comando di detto transistore ausiliario essendo collegato a detta uscita di pilotaggio di detto rispettivo circuito invertitore.
- 8. Dispositivo a pompa di carica secondo la rivendicazione 2, in cui detta pompa ausiliaria è formata da detto opposto ramo di pompaggio.
- 9 . Dispositivo a pompa di carica secondo la rivendicazione 8, in cui ciascun detto ramo di pompaggio comprende almeno un primo ed un secondo stadio in cascata, ciascun detto stadio comprendendo un transistore di carica e un condensatore di innalzamento, detto transistore di carica di detto primo stadio di detti primo e secondo ramo di pompaggio essendo accoppiato fra detto nodo di alimentazione ed un primo nodo intermedio, detto transistore di carica di detto secondo stadio di detti primo e secondo ramo di pompaggio essendo collegato fra detto primo nodo intermedio ed un secondo nodo intermedio ed essendo accoppiato a detto nodo di uscita, ciascun detto condensatore di innalzamento avendo un primo morsetto collegato ad un rispettivo nodo intermedio ed un secondo morsetto ricevente un segnale oscillante, e in cui detto primo ,e secondo nodo intermedio formano detta prima e detta seconda uscita di detta pompa di carica ausiliaria, detto ingresso di comando di ciascun detto circuito invertitore è collegato ad un terminale di comando di detto transistore di carica di un rispettivo primo ramo di pompaggio e detta uscita di pilotaggio di ciascun detto circuito invertitore è collegata ad un terminale di comando di detto transistore di carica di un rispettivo secondo ramo di pompaggio.
- 10. Metodo di pilotaggio di una pompa di carica (30; 50; 60), comprendente un primo ed un secondo ramo di pompaggio (2s, 2d), collegati in parallelo, comprendente la fase di: generare primi e secondi segnali di pilotaggio (C, E, G, A) per detti primo e, rispettivamente, secondo ramo di pompaggio tramite un primo e rispettivamente un secondo circuito di pilotaggio (45s, 45d), caratterizzato dal fatto di comprendere le fasi di: prevedere una prima ed una seconda pompa di carica ausiliaria (31s, 31d); fornire detti primi e secondi segnali di pilotaggio (C, E, G, A) a detta prima e, rispettivamente, detta seconda pompa di carica ausiliaria per ottenere primi e, rispettivamente, secondi segnali survoltati (A, B, C, D); fornire detti primi e secondi segnali survoltati a detto secondo e, rispettivamente, detto primo circuito di pilotaggio.
- 11. Dispositivo a pompa di carica sostanzialmente come descritto con riferimento alle figure annesse.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT2001TO000537A ITTO20010537A1 (it) | 2001-06-05 | 2001-06-05 | Pompa di carica di potenza ad alto rendimento in grado di erogare elevate correnti continue di uscita. |
| US10/162,135 US6605985B2 (en) | 2001-06-05 | 2002-06-03 | High-efficiency power charge pump supplying high DC output currents |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT2001TO000537A ITTO20010537A1 (it) | 2001-06-05 | 2001-06-05 | Pompa di carica di potenza ad alto rendimento in grado di erogare elevate correnti continue di uscita. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITTO20010537A0 ITTO20010537A0 (it) | 2001-06-05 |
| ITTO20010537A1 true ITTO20010537A1 (it) | 2002-12-05 |
Family
ID=11458930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT2001TO000537A ITTO20010537A1 (it) | 2001-06-05 | 2001-06-05 | Pompa di carica di potenza ad alto rendimento in grado di erogare elevate correnti continue di uscita. |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6605985B2 (it) |
| IT (1) | ITTO20010537A1 (it) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITTO20020821A1 (it) * | 2002-09-20 | 2004-03-21 | Atmel Corp | Pompa di carica negativa con polarizzazione di massa. |
| CA2499086A1 (en) * | 2002-09-20 | 2004-04-01 | Luca Figini | Negative charge pump with bulk biasing |
| US6738273B2 (en) * | 2002-10-09 | 2004-05-18 | Intersil Americas Inc. | Charge pump drive signal recovery circuit |
| US7855591B2 (en) * | 2006-06-07 | 2010-12-21 | Atmel Corporation | Method and system for providing a charge pump very low voltage applications |
| US7652522B2 (en) * | 2006-09-05 | 2010-01-26 | Atmel Corporation | High efficiency low cost bi-directional charge pump circuit for very low voltage applications |
| CN101821929A (zh) * | 2007-11-13 | 2010-09-01 | 夏普株式会社 | 电源电路及具备电源电路的显示装置 |
| US7592857B2 (en) * | 2007-12-21 | 2009-09-22 | G-Time Electronic Co., Ltd. | Charge pump circuit |
| CN101842969A (zh) * | 2007-12-28 | 2010-09-22 | 夏普株式会社 | 电源电路和具备该电源电路的显示装置 |
| US9267980B2 (en) | 2011-08-15 | 2016-02-23 | Micron Technology, Inc. | Capacitance evaluation apparatuses and methods |
| US10050522B2 (en) * | 2015-02-15 | 2018-08-14 | Skyworks Solutions, Inc. | Interleaved dual output charge pump |
| CN107592009B (zh) * | 2016-07-08 | 2019-08-30 | 奇景光电股份有限公司 | 电荷泵电路与显示面板 |
| US10140916B2 (en) * | 2017-02-03 | 2018-11-27 | Dazzo Technology Corporation | Charge pump and operating method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6369642B1 (en) * | 2000-12-26 | 2002-04-09 | Intel Corporation | Output switch for charge pump reconfiguration |
| US6496055B2 (en) * | 2000-12-29 | 2002-12-17 | Intel Corporation | Gate enhanced tri-channel positive charge pump |
-
2001
- 2001-06-05 IT IT2001TO000537A patent/ITTO20010537A1/it unknown
-
2002
- 2002-06-03 US US10/162,135 patent/US6605985B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6605985B2 (en) | 2003-08-12 |
| ITTO20010537A0 (it) | 2001-06-05 |
| US20030034827A1 (en) | 2003-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7586362B2 (en) | Low voltage charge pump with regulation | |
| US6861894B2 (en) | Charge pump with Fibonacci number multiplication | |
| US7098725B2 (en) | Multi stage voltage pump circuit | |
| US6515535B2 (en) | Charge pump circuit | |
| US20070159233A1 (en) | Charge pump power supply circuit | |
| EP2251965B1 (en) | A signal output apparatus, a charge pump, a voltage doubler and a method to output current | |
| US20090058507A1 (en) | Bottom Plate Regulated Charge Pump | |
| JPH10199281A (ja) | 昇圧回路及びこれを備えたicカード | |
| JP3476635B2 (ja) | 高効率の電荷ポンプ回路 | |
| ITTO20010537A1 (it) | Pompa di carica di potenza ad alto rendimento in grado di erogare elevate correnti continue di uscita. | |
| ITTO20000146A1 (it) | Dispositivo survoltore bidirezionale ad elevata efficienza. | |
| CN109274263A (zh) | 操作用于同时生成正电压和负电压的多级电荷泵电路 | |
| US6717459B2 (en) | Capacitor charge sharing charge pump | |
| KR100636508B1 (ko) | 차지펌프 회로와 이를 이용한 직류 변환장치 | |
| ITMI981930A1 (it) | Circuito a pompa di carica per dispositivi integrati di memoria | |
| Pérez-Nicoli et al. | A series–parallel switched capacitor step-up DC–DC converter and its gate-control circuits for over the supply rail switches | |
| JP2008253031A (ja) | チャージポンプ回路 | |
| Yan et al. | A high efficiency all-PMOS charge pump for low-voltage operations | |
| US20090309650A1 (en) | Booster circuit | |
| JP2004064963A (ja) | 昇圧回路 | |
| US5926059A (en) | Stacked Charge pump circuit | |
| US8369115B2 (en) | Time domain voltage step down capacitor based circuit | |
| Allasasmeh et al. | Switch bootstrapping technique for voltage doublers and double charge pumps | |
| Rothe et al. | A uW Output Power,> 100V, Single-Capacitor Switched DC-DC Up/Down Converter | |
| Saiz-Vela et al. | Low-power high-voltage non-overlapping clock generators for switched-capacitor step-up DC-DC converters |