ITTO20070325A1 - Isolatore galvanico integrato utilizzante trasmissione wireless - Google Patents

Isolatore galvanico integrato utilizzante trasmissione wireless Download PDF

Info

Publication number
ITTO20070325A1
ITTO20070325A1 IT000325A ITTO20070325A ITTO20070325A1 IT TO20070325 A1 ITTO20070325 A1 IT TO20070325A1 IT 000325 A IT000325 A IT 000325A IT TO20070325 A ITTO20070325 A IT TO20070325A IT TO20070325 A1 ITTO20070325 A1 IT TO20070325A1
Authority
IT
Italy
Prior art keywords
circuit
receiving
transmitting
antenna
signal
Prior art date
Application number
IT000325A
Other languages
English (en)
Inventor
Giovanni Girlando
Giuseppe Palmisano
Santo Alessandro Smerzi
Nunzio Spina
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000325A priority Critical patent/ITTO20070325A1/it
Priority to EP08156052.6A priority patent/EP1990914A3/en
Priority to US12/119,426 priority patent/US8364195B2/en
Publication of ITTO20070325A1 publication Critical patent/ITTO20070325A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/521—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas
    • H01Q1/525—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas between emitting and receiving antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H04L25/0268—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling with modulation and subsequent demodulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Near-Field Transmission Systems (AREA)
  • Transceivers (AREA)

Description

D E SCR IZ ION E
La presente invenzione si riferisce a un isolatore galvanico integrato, in particolare a un isolatore galvanico per il trasferimento di segnali numerici. Come noto, gli isolatori integrati sono ad oggi divisi in tre classi principali. La prima classe include gli optoaccoppiatori, i quali utilizzante una coppia LED-fototransistori per effettuare una doppia conversione elettro-ottica. I problemi principali legati a tale classe di dispositivi sono dovuti alla bassa efficienza del processo di fabbricazione e alla limitata velocità di trasmissione dati («bit rate·) raggiungibile, data dalla conversione di segnale, sopra menzionata, dal dominio ottico a quello elettrico e viceversa.
Alla seconda classe appartengono i dispositivi a interfaccia capacitiva, dove una coppia di condensatori trasferisce il segnale elettrico; tali dispositivi sono caratterizzati da un isolamento galvanico di circa una decina di kilovolt, tipicamente. I dispositivi a interfaccia capacitiva sono limitati da una ridotta immunità ai transitori di tensione di modo comune.
La terza classe comprende i dispositivi utilizzanti trasformatori.
Un dispositivo 30 di tal tipo è mostrato in figura 1. II dispositivo 30 comprende tre piastrine («dice·) di silicio distinte, 7a, 7b e 7c, alloggianti rispettivamente un circuito trasmittente 1, un circuito ricevente 2 ed un trasformatore 3 formato da uno stadio primario 3a e da uno stadio secondario 3b isolati reciprocamente, come sotto descritto in dettaglio. Il dispositivo 30 è assemblato in un unico incapsulamento («package») 6, rappresentato solo schematicamente, comprendente un composto di saldatura («molding compound») 4, avente elevata rigidità dielettrica in modo da isolare reciprocamente le piastrine 7a-7c.
Il circuito di trasmittente 1 alloggiato nella prima piastrina 7a ha lo scopo di elaborare un segnale dati fornito su piedini di ingresso e da trasmettere allo stadio primario 3a del trasformatore 3. Il circuito di trasmittente 1 è collegato allo stadio primario 3 tramite primi fili di collegamento 5a. Lo stadio secondario 3b è collegato tramite secondi fili di collegamento 5b alla terza piastrina le alloggiante il circuito ricevitore 2. Nell'esempio considerato, 10 stadio primario 3a è realizzato tramite deposizione di uno strato di oro sopra il composto di saldatura 4; lo stadio secondario 3b è formato nello strato metallico superiore previsto da un processo di fabbricazione CMOS. Il circuito trasmittente 1 ed il circuito ricevitore 2 operano tipicamente in banda base e permettono quindi la trasmissione di un solo canale dati.
11 dispositivo noto sopra descritto richiede alcune fasi di post-processamento costruttivo per la realizzazione degli stadi primario 3a e secondario 3b del trasformatore 3, il che comporta un elevato costo del dispositivo.
Inoltre, nessuno dei dispositivi sopra menzionati permette una vera e propria trasmissione senza fili a radiofrequenza, necessitando di strutture complesse o di fili di collegamento per la connessione di diverse parti del dispositivo.
Lo scopo della presente invenzione è quindi quello di fornire un isolatore integrato galvanico che risolva i problemi dei dispositivi noti, in particolare non richieda fasi di post-processamento costruttivo o di fili di collegamento per la connessione delle varie parti.
Secondo la presente invenzione, viene realizzato un dispositivo isolatore galvanico integrato, come definito nella rivendicazione 1.
Per una migliore comprensione dell'invenzione, ne vengono ora descritte forme di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra uno schema a blocchi di un dispositivo isolatore galvanico integrato noto;
- la figura 2 mostra uno schema a blocchi di principio del presente dispositivo isolatore galvanico integrato;
- la figura 3 mostra una vista dall'alto di una prima forma di realizzazione del presente dispositivo;
- la figura 4 mostra una vista in sezione del dispositivo di figura 5, dopo l'incapsulamento;
- la figura 5 mostra una vista prospettica di una seconda forma di realizzazione del presente dispositivo;
- la figura 6 mostra una vista in sezione del dispositivo di figura 5, dopo l'incapsulamento; - la figura 7 mostra una vista in sezione, ingrandita, del dispositivo di figura 5;
- la figura 8 mostra uno schema a blocchi del circuito di trasmittente e del circuito ricevente del presente dispositivo;
- la figura 9 mostra forme d'onda simulate ottenibili con i circuiti trasmittente e ricevente di figura 8; - la figura 10 mostra le forme d'onda ottenibili con il circuito 8, evidenziando i relativi ritardi;
- le figure 11 e 12 mostrano l'inviluppo di due segnali generati dai circuiti trasmittente e ricevente di figura 8;
- la figura 13 mostra l'andamento di impulsi generati dai circuiti trasmittente e ricevente di figura 8; e
- la figura 14 mostra lo schema a blocchi di una variante dei circuiti di figura 8.
- la figura 15 mostra una variante del dispositivo, in cui è incluso un circuito di riduzione dei disturbi da modo comune.
Secondo la figura 2, un isolatore galvanico 30 comprende una prima piastrina 25 ed una seconda piastrina 26. La prima piastrina 25 alloggia un circuito trasmittente 31 ed una antenna trasmittente 33a; la seconda piastrina 26 alloggia un circuito ricevitore 32 ed una antenna ricevente 33b.
Il circuito trasmittente 31 comprende un ingresso dati 34 ricevente un segnale di ingresso 100, un ingresso di riferimento 35, collegato ad un potenziale di massa, ed un'uscita 36 collegata all'antenna trasmittente 33a. Il circuito trasmittente 31 elabora il segnale di ingresso 100, lo trasla in radiofrequenza e lo fornisce all'antenna trasmittente 33a.
L'antenna ricevente 33b è accoppiata all'antenna trasmittente 33a ed è collegata ad un ingresso 37 del circuito ricevitore 32 che elabora il segnale ricevuto, lo trasla in banda base e lo fornisce ad un'uscita 38. Il circuito ricevitore 32 presenta inoltre terminale di riferimento 39, collegato ad un potenziale di massa.
Le antenne trasmittente e ricevente 33a, 33b possono essere costituite da dipoli, da dipoli ripiegati o da antenne a loop. Le antenne trasmittente e ricevente 33a, 33b generano un accoppiamento elettromagnetico in campo vicino («near field·) o in campo lontano (•far field·) a seconda della condizioni operative, cioè a seconda del rapporto tra la lunghezza d'onda e la distanza tra le due antenne trasmittente 33a e ricevente 33b. Infatti, nell'ipotesi che:
dove r è la distanza tra le due antenne, D è la dimensione maggiore delle parti radianti delle antenne 33a, 33b e λ rappresenta la lunghezza d'onda del segnale a radiofrequenza, le antenne 33a, 33b operano in condizioni di campo lontano, altrimenti operano in condizioni di campo vicino. Al proposito si rimanda: Antenna Theory, Constantine A. Balanis, 2nd Ed. John Wiley & Sons. Ine., capitoli 4 e 5.
Secondo una prima forma di realizzazione, mostrata nelle figure 3 e 4, la prima e la seconda piastrina 25, 26 sono montate pianamente su leadframe 27, 28 separate e sono incapsulate in un incapsulamento 22, costituito da un composto di stampaggio. Piedini (·pίn·) 21 sono collegati ai circuiti trasmittente 31 e ricevente 32 attraverso fili di saldatura («bonding wires·) 29.
Nella forma di realizzazione considerata, le antenne trasmittente e ricevente 33a, 33b presentano forma a loop quadrato, sono montate su uno stesso piano e circondano rispettivamente aree attive integranti rispettivamente il circuito trasmittente 31 e il circuito ricevente 32, come mostrato in figura 3.
La forma di realizzazione delle figure 3, 4 permette di ottenere una buona reiezione alle tensioni di modo comune, scapito di una certa attenuazione di tratta. Infatti, come noto, a seconda della lunghezza dei lati reciprocamente affacciati 33c delle antenne 33a e 33b, il diagramma di irradiazione delle antenne 33a, 33b stesse presenta massimo di direttività non diretto lungo l'asse x, di allineamento delle antenne 33a, 33b.
Viceversa, l'accoppiamento di modo comune è direttamente proporzionale alla capacità di accoppiamento delle antenne. Come noto, la capacità di accoppiamento è proporzionale all'area comune delle due armature di un condensatore, qui costituita dall'area dei lati reciprocamente affacciati 33c, di dimensioni molto ridotte.
Nella forma di realizzazione delle figure 3 e 4, la distanza tra le antenne 33a e 33b è pari a Imm, il che permette un isolamento galvanico dell'ordine di lOkv, molto maggiore di quello dei dispositivi attuali (tipicamente 6kV).
In simulazioni effettuate dalla richiedente in tecnologia BCD (Bipolar-CMOS-DMOS), caratterizzata da una frequenza di taglio propria pari a 22 GHz, con una frequenza di simulazione del segnale a radiofrequenza fornito all'antenna ricevente di 1 GHz, si è ottenuta una attenuazione di tratta compresa tra 43 e 45dB e un rapporto di reiezione di modo comune CMRR pari 80 kV/ps.
Le figure 5-7 mostrano una forma di realizzazione di tipo stacked. In dettaglio, la prima piastrina 25 è montata al di sopra della seconda piastrina 26, con l'antenna trasmittente 33a sovrapposta alla antenna ricevente 33b. In questa forma di realizzazione, come visibile in particolare in figura 6, un unico leadframe 40 porta entrambe le piastrine 25, 26. Inoltre, la stessa figura 6 mostra anche il collegamento delle piastrine 25, 26 con i pin esterni 21 dell'incapsulamento 22.
In dettaglio, le piastrine 25, 26 comprendono un rispettivo substrato 48, 49, di materiale semiconduttore, alloggiante regioni 50 di diverso tipo di conducibilità, formanti i circuiti trasmittente 31 e ricevente 32. Al di sopra dei substrati 48, 49 si estendono rispettive regioni di passivazione 44 e 45 alloggianti diversi livelli di metallizzazione, formanti connessioni elettriche e le antenne 33a, 33b. In figura 7, per semplicità sono mostrati solamente un livello di metallizzazione inferiore 51, 52, formante regioni di connessione elettrica, ed uno strato di metallizzazione superiore 42, 43, formante, fra l'altro, le antenne trasmittente 33a e ricevente 33b. Le due piastrine 25, 26 sono fissate («bonded») e isolate reciprocamente tramite uno strato isolante 41, interposto fra la regione di passivazione 45 della seconda piastrina 26 e il substrato 48 della prima piastrina 25. In pratica, la prima piastrina 25 sovrasta la seconda piastrina 26 e guest'ultima è fissata alla leadframe 40.
La seconda piastrina 26 presenta un maggiore spessore rispetto alla prima piastrina 25a, ad esempio la prima piastrina 25 può avere spessore di 150 μιη, la seconda piastrina 26 può avere spessore di 500 μιη e lo strato isolante 41 può avere spessore di 300 pm. Nella forma di realizzazione delle figure 5-7, il circuito ricevente 32 è realizzato in una zona della seconda piastrina 26 arretrata rispetto alla prima piastrina 25, in modo da permettere una facile realizzazione dei fili di collegamento 29 e prevenire fenomeni di surriscaldamento.
Nella forma realizzativa delle figure 5-7, le antenne 33a e 33b sono reciprocamente affacciate per cui, sebbene presentino una maggiore capacità parassita rispetto alla forma di realizzazione delle figure 34, permettono un'attenuazione di tratta molto minore, data dal ridotto spessore dello strato isolante 41. Questa forma realizzativa è soggetta quindi ad una maggiore sensitività ai transitori di tensione dì modo comune.
La disposizione mostrata consente un semplice incollaggio («bonding·) delle piastrine 25, 26 nonché una semplice accessibilità da parte dei fili di collegamento 29 ai terminali costituenti l'ingresso dati 34, il terminale di massa 35 e l'uscita 38 del circuito trasmittente 31 e del circuito ricevente 32. Come può essere notato chiaramente in figura 7, la presenza di fili di collegamento 29 è solamente necessaria per connettere l'ingresso dati 34, ed i terminali di massa 35 e di uscita 38, 39 verso l'esterno, mentre nessun filo di collegamento viene utilizzato per connettere le due piastrine 25, 26. Con circuito di figura 5-7 si ottiene un buon livello di adattamento fra il circuito trasmittente 31 e l'antenna trasmittente 33a. Infatti, rappresentando il circuito trasmittente 31 come un quadripolo avente due porte (ingressi 34, 35 e uscite 37), dette bl e b2 le onde progressive in tali porte e al e a2 le onde regressive in tali porte, la matrice scattering viene definita come:
dove SII, S12, S21 and S22 sono parametri di scattering. Come è noto, SII, definito come il rapporto tra bl e al calcolato con a2=0, cioè con carico adattato sulla seconda porta, determina il coefficiente di riflessione sulla prima porta del quadripolo. Un basso valore di SII implica che l'antenna trasmittente IOa è ben progettata e previene il circuito trasmittente 31 da possibili danni derivanti da riflessioni dì segnale a radiofrequenza trasmesso dall'antenna trasmittente 33a. Nell'esempio di realizzazione descritto, il parametro di scattering SII misurato è pari a -33dB. L'isolatore galvanico integrato 30 mostrato nelle figure 2-7 può operare in modalità mono o pluricanale a singola interfaccia, usando una particolare modulazione e demodulazione, come descritto in dettaglio qui di seguito.
In particolare, la figura 8 mostra una forma di realizzazione in cui viene utilizzata una tecnica di modulazione OOK (On-Off Keying) con diverse ampiezze del segnale trasmesso. In dettaglio, il circuito trasmittente 31 comprende una pluralità di ingressi dati 34, riceventi ciascuno un rispettivo canale di ingresso Chl-Ch4 e collegati ad un convertitore parallelo/seriale 12a, ricevente inoltre un primo segnale di orologio CKT L'uscita del convertitore parallelo/seriale 12a, fornisce un segnale dati 100 ad un oscillatore RF 13, ricevente anche il segnale di orologio CKR e generante in uscita un segnale a radiofrequenza 300 la cui ampiezza dipende sia dal valore logico del primo segnale di orologio CKT sia dal valore logico del segnale 100. In particolare, quando il primo segnale di orologio CKT è a livello logico 1, il segnale a radiofrequenza 300 ha una prima ampiezza Vh nel caso che il segnale dati 100 abbia un livello logico pari a 1 ed una seconda ampiezza Vi nel caso che il segnale dati 100 abbia un livello logico pari a 0. Quando il primo segnale di orologio CKT è a livello logico 0, l'oscillatore RF 13 è disattivato e non produce alcun segnale.
Ad esempio, il livello logico 1 del segnale dati 100 può essere associato ad un'ampiezza del segnale a radiofrequenza 300 pari a 6 Vpp mentre il livello logico 0 logico può essere associato ad un'ampiezza del segnale a radiofrequenza 300 pari a 4Vpp. La figura 9 mostra un set di forme d'onda simulate così ottenibili .
II segnale a radiofrequenza 300 viene quindi fornito ad un primo buffer 14 per adattare il segnale a radiofrequenza 300 stesso all'antenna 33a.
L'antenna ricevente 33b è collegata ad uno stadio amplificatore 16 appartenente al circuito ricevente 32 e collegato ad un stadio miscelatore 17. A sua volta, il stadio miscelatore 17 è collegato ad un filtro passa basso di tipo RC 18, che elimina le componenti a frequenza doppia generate dal stadio miscelatore 17, generando in uscita un segnale di inviluppo 400, mostrato esemplificativamente in figura 11.
Il segnale di inviluppo 400 è quindi squadrato da un primo e da un secondo circuito di trigger 19a e 19b operanti in modo da fornire in uscita rispettivi segnali il cui livello logico è 1 solamente se il segnale al loro ingresso supera una rispettiva tensione di soglia Vth, Vtl, diverse fra loro e legate ciascuna ad una rispettiva ampiezza del segnale a radiofrequenza 300.
In dettaglio, per il primo circuito di trigger 19a si ha:
Vth ≤Vh±Vn
dove Vth rappresenta la tensione di soglia del primo circuito di trigger 19a, Vh è la prima ampiezza del segnale a radiofrequenza 300 e Vn è una componente di rumore.
Il secondo circuito di trigger 19b ha una tensione di soglia Vtl che è legata alla seconda ampiezza Vi del segnale radiofrequenza 300. In tale caso:
Vtl ≥ Vl±Vn
dove Vi è la seconda ampiezza del segnale a radiofrequenza 300 e Vn la componente di rumore.
In pratica, il segnale generato dal secondo circuito di trigger 19b costituisce una replica ritardata del primo segnale di orologio CKT.
I segnali di uscita dei circuiti di trigger 19a, 19b sono forniti a un secondo buffer 15 e da questo a un flip flop di tipo D (DFF) 20 che genera in uscita un segnale ricostruito 500 alimentato ad un convertitore seriale parallelo 12b, sincronizzato con la replica del secondo segnale di orologio CKT estratta dal secondo circuito di trigger 19b. Una catena di invertitori 40 ritarda il segnale in uscita dal secondo circuito di trigger 19b di circa 2 ns rispetto al segnale in uscita dal primo circuito di trigger 19a. In questo modo si ha la certezza che durante il fronte di salita dell'ingresso di CK del flip-flop 20, l'ingresso D veda il corretto livello logico da trasferire in uscita. La figura 10 mostra i ritardi tra il segnale di orologio CKR e un segnale SI in uscita dal primo circuito di trigger 19a.
Il convertitore seriale parallelo 12b divide quindi i dati in formato seriale in modo da ottenere una pluralità di canali di uscita Chi'-Ch4' che vengono trasferiti all'esterno del circuito tramite l'uscita 38. Il formato dei canali di uscita Chi'-Ch4' è identico al formato dei canali di ingresso Chl-Ch4, a parte la traslazione temporale data dai ritardi di propagazione e di elaborazione.
La soluzione mostrata in figura 8 è particolarmente economica poiché permette di non replicare i circuiti trasmittente 31 e ricevente 32 per ogni canale, evitando un grosso dispendio di area di semiconduttore nonché di potenza elettrica dissipata. Secondo alcune simulazioni effettuate, nelle stesse condizioni operative indicate con riferimento alle figure 5-7, la soluzione di figura 8 presenta un'attenuazione di tratta di circa 26dB.
La figura 13 mostra il diagramma di distorsione dell'impulso; tale grafico mostra le differenze tra un impulso di uno dei canali di ingresso Chl-Ch4 e un impulso di uno dei canali di uscita Chi<1>-Ch4'.
Come si nota, la distorsione di impulso, definita come PD= |TLH-THL|, dove TLHrappresenta il ritardo dell'impulso del segnale ricostruito 500 rispetto a quello del segnale dati 100 durante una transizione da livello logico 0 a livello logico 1, mentre THLrappresenta il ritardo dell'impulso del segnale ricostruito 500 rispetto a quello del segnale dati 100 per passare da livello logico 1 a livello logico 0 , è compresa tra 0,5 e 1 ns.
La figura 14 mostra un esempio di realizzazione di un isolatore galvanico 30 di tipo a un solo canale trasmissivo utilizzante una modulazione OOK pura, in figura 14, l'oscillatore RF 13 è collegato direttamente all'ingresso 34 e genera un segnale di uscita 300 di tipo sinusoidale avente una prima ampiezza fissa quando il segnale di ingresso 100 è a livello logico 1 e ampiezza nulla quando il segnale di ingresso 100 è a livello logico 0. Analogamente alla figura 8, il segnale a radiofrequenza 300 viene fornito all'antenna trasmittente 33a, trasmesso all'antenna 33b e fornito al circuito ricevente 32. Qui, il segnale ricevuto viene amplificato dallo stadio amplificatore 16, rettificato dal circuito di rettificazione 16a (formante il mixer 17 di figura 8) e successivamente filtrato dal filtro passabasso di tipo RC 18, ottenendo il segnale di inviluppo 400, fornito al secondo buffer 15.
La figura 15 mostra una variante del circuito di figura 8. Nella soluzione di figura 14, un circuito di protezione 50 è disposto tra l'antenna ricevente 33b e il circuito ricevente 32 allo scopo di migliorare ulteriormente le caratteristiche di reiezione al modo comune.
La soluzione mostrata in figura 14, per quello che riguarda la parte RF, utilizza segnali differenziali al fine di rendere il dispositivo più robusto ai disturbi di natura diversa che possono presentarsi. In condizioni near-field, a causa dell'accoppiamento elettrico parassita che può crearsi tra le due antenne 33a, 33b, i transitori di tensione di modo comune che possono innescarsi sul circuito trasmittente 31 possono creare, all'ingresso del circuito ricevente 32, una corrente di modo comune che, in particolari condizioni operative, può alterare la polarizzazione dello stadio amplificatore 16.
Infatti, il transitorio di tensione di modo comune (dV/dt) presente nel circuito trasmittente 31 rispetto a quello ricevente 32 produce una corrente parassita Ip, proporzionale all'accoppiamento elettrico parassita, che risulta pari a:
dove C è la capacità parassita tra le due antenne.
Secondo quanto mostrato da figura 14, la corrente parassita Ip produce una caduta di tensione ·ν ai capi di ciascuna R e pertanto la tensione Ve non è uguale alla Vbias desiderata. Pertanto la corrente parassita Ip può causare, nel ricevitore, il fallimento della corretta demodulazione del segnale utile. Per rendere il dispositivo più robusto alla presenza di tali transitori di tensione, si propone di utilizzare un circuito aggiuntivo in configurazione retroazionata che svolge una ulteriore funzione di protezione per il circuito ricevente 32. Secondo quanto mostrato in figura 14, lpè la corrente parassita totale, mentre I ' e lp' ' sono rispettivamente la parte di corrente che fluisce sul circuito di protezione e la parte di corrente che invece scorre verso il circuito ricevente 32, alterandone la polarizzazione.
Il circuito di protezione 50 deve essere dimensionato in modo che, in presenza di transitori di modo comune molto intensi (esempio 50 kv/»s), sia verificata la seguente condizione: Ip *> Ip' mentre
Pertanto, ai capi dell'antenna ricevente 33b, la corrente parassita di modo comune non fluisce più verso il ricevitore. Tale corrente viene invece "catturata" in percentuale più o meno elevata (dipendente dal dimensionamento dei componenti del circuito mostrato in figura 14 e dall'entità dei transitori di modo comune) dal circuito di protezione. Dimensionando opportunamente la corrente di polarizzazione di tale circuito, è possibile ottenere specifiche in termini di CMRR più elevate rispetto a quelle che si avrebbero altrimenti.
La soluzione proposta in figura 14 è utile soprattutto nel caso in cui i die di silicio vengano montati in configurazione stacked.
I vantaggi ottenibili con l'isolatore descritto sono chiari dalla descrizione precedente. In particolare l'isolatore galvanico sopra descritto può essere realizzato utilizzando fasi processuali di per sé note, senza richiedere fasi apposite dopo la realizzazione della regione di passivazione 44 e 45 o la formazione del livello di metallizzazione superiore .
Inoltre, con l'isolatore galvanico 30 descritto viene realizzata una struttura a radiofrequenza per il trasferimento multicanale di dati senza fili caratterizzata da un'elevata velocità di ricetrasmissione e da un'unica interfaccia, e quindi poco costosa e molto affidabile.
Risulta infine evidente che all'isolatore galvanico 30 descritto descritto possono essere apportate modifiche e varianti, senza uscire dall'ambito della presente invenzione, come definito dalle rivendicazioni allegate. In particolare, i componenti del circuito trasmittente 31 e ricevente 32 possono variare rispetto a quanto mostrato; ad esempio il tipo di filtro utilizzato può essere diverso. Inoltre, nella soluzione delle figure 5-7, la disposizione reciproca delle piastrine 25, 26 può essere invertita. Infine, benché le configurazioni mostrate si riferiscano a soluzioni di trasmissione unidirezionale, l'isolatore galvanico può essere facilmente adattato in modo da operare anche in condizione di trasmissione bidirezionale.

Claims (17)

  1. R I V E N D I C A Z I O N I 1. Dispositivo isolatore galvanico senza fili comprendente un circuito trasmittente (31), un circuito ricevente (32), e mezzi di accoppiamento senza fili interposti fra detto circuito trasmittente a detto circuito ricevente (32), caratterizzato dal fatto che detti mezzi di accoppiamento senza fili comprendono un'antenna (33a, 33b) .
  2. 2. Dispositivo secondo la rivendicazione 1, in cui l'antenna è formata da un'antenna trasmittente (33a) e un'antenna ricevente (33b); detto circuito trasmittente (31) e detta antenna trasmittente (33a) essendo integrati in un prima piastrina (25); detto circuito ricevente (32) e detta antenna ricevente (33b) essendo integrati in una seconda piastrina (26); dette prima e seconda piastrina (25, 26) essendo incapsulate in un unico involucro (22).
  3. 3. Dispositivo secondo la rivendicazione 2, in cui la prima e la seconda piastrina (25, 26) sono reciprocamente sovrapposte e galvanicamente isolate da uno strato isolante (41) interposto fra dette prima e seconda piastrina (25, 26).
  4. 4. Dispositivo secondo la rivendicazione 3, in cui dette prima e seconda piastrina (25, 26) comprendono, ciascuna, un substrato di materiale semiconduttore (48, 49) ed una regione di passivazione (44, 45), detti corpi di materiale semiconduttore (48, 49) di dette prima e seconda piastrina (25, 26) integrando rispettivamente detto circuito trasmittente (31) e detto circuito ricevente (32), dette antenne trasmittente (33a) e ricevente (33b) essendo formate in uno strato metallico superiore (51, 52) all'interno della regione di passivazione (44, 45) di detta prima (25), rispettivamente di detta seconda piastrina (26).
  5. 5. Dispositivo secondo la rivendicazione 4, in cui uno strato isolante (41) è interposto fra detta regione di passivazione (45) di detta seconda piastrina (26) e detto substrato di materiale semiconduttore (48) di detta prima piastrina (25).
  6. 6. Dispositivo secondo la rivendicazione 2, la prima e la seconda piastrina (25, 26) sono disposte affiancate e giacenti su uno stesso piano.
  7. 7. Dispositivo secondo la rivendicazione 6, in cui dette prima e la seconda piastrina (25, 26) sono portate da strutture di supporto (27, 28) separate e comprendono ciascuna un'area attiva integrante detto circuito trasmittente (31) e, rispettivamente, detto circuito ricevente (32); dette antenna trasmittente (33a) e detta antenna ricevente (33b) circondando una rispettiva area attiva.
  8. 8. Dispositivo secondo una qualunque delle precedenti rivendicazioni, in cui detto circuito trasmittente (31) comprende un ingresso dati (34) ricevente un segnale di ingresso (100) ed uno stadio di modulazione on-off, collegato fra detto ingresso dati (34) e detta antenna trasmittente (33a); detto circuito ricevente (32) comprende un'uscita dati (38) ed uno stadio di demodulazione collegato fra detta antenna ricevente (33b) e detta uscita dati (38).
  9. 9. Dispositivo secondo la rivendicazione 8, in cui detto segnale di ingresso (100) presenta un primo ed un secondo livello logico e detto stadio di modulazione on-off genera un segnale a radiofrequenza (300) avente una prima e una seconda ampiezza ( Vh , Vi) associate rispettivamente a detto primo e secondo livello logico di detto segnale di ingresso (100).
  10. 10. Dispositivo secondo la rivendicazione 9, in cui detto segnale di ingresso comprende una pluralità di segnali di canale (Chl-Ch4), e detto stadio di modulazione on-off comprende un convertitore parallelo/seriale (12) ricevente detta pluralità di segnali di canale (Chl-Ch4) ed un primo segnale di orologio (CKT) e avente un'uscita connessa con un oscillatore RF (13); detto oscillatore RF (13) ricevendo inoltre detto primo segnale di orologio (CKT) di trasmissione (CKT) ed avendo un'uscita connessa con un primo circuito di buffer (14); detto primo circuito di buffer (14) avendo un'uscita connessa con detta antenna trasmittente (33a).
  11. 11. Dispositivo secondo la rivendicazione 10, in cui detto stadio di demodulazione comprende uno stadio miscelatore (17) connesso con detta antenna ricevente (33b) ed avente un'uscita connessa con un filtro passabasso (18); detto filtro passabasso (18) avendo un'uscita connessa con un primo ed un secondo circuito di trigger (19a) e (19b); detto primo circuito di trigger (19a) avendo una propria tensione di soglia correlata alla prima ampiezza (Vh) del segnale a radiofrequenza (300) e detto secondo circuito di trigger (19b) avendo una propria tensione di soglia correlata alla seconda ampiezza ( Vi) del segnale a radiofrequenza (300); detti primo e secondo circuito di trigger (19a, 19b) essendo connessi con detta uscita dati attraverso un convertitore seriale/parallelo (12b).
  12. 12. Dispositivo secondo la rivendicazione 11, in cui detta seconda ampiezza ( Vi) è inferiore di detta prima ampiezza (Vh) e detto secondo circuito di trigger (19b) fornisce in uscita un secondo segnale di orologio (CKR) fornito a detto convertitore seriale/parallelo (12b).
  13. 13. Dispositivo secondo la rivendicazione 11, in cui detti primo e secondo circuito di trigger (19a) e (19b) presentano rispettive uscite connesse con un ingresso dati ed un ingresso di temporizzazione di uno stadio di sincronizzazione (20) interposto fra detti primo e secondo circuito di trigger (19a) e (19b) e detto convertitore seriale parallelo (12b).
  14. 14. Dispositivo secondo una qualsiasi delle precedenti rivendicazioni, in cui detta antenna trasmittente (33a) e detta antenna ricevente (33b) operano in condizioni di campo vicino.
  15. 15. Dispositivo secondo una qualsiasi delle precedenti rivendicazioni, in cui detta antenna trasmittente (33a) e detta antenna ricevente (33b) operano in condizioni di campo lontano.
  16. 16. Dispositivo secondo una qualsiasi delle precedenti rivendicazioni, in cui dette antenne trasmittente (33a) e ricevente (33b) sono scelte fra antenne a dipolo, a dipolo ripiegato, a loop.
  17. 17. Dispositivo secondo una qualsiasi delle precedenti rivendicazioni, in cui un circuito di protezione (50) è collegato ad un nodo intermedio tra detta antenna ricevente (33b) e detto circuito ricevente (32), detto circuito di protezione avendo mezzi di sottrazione di corrente incrementanti lareiezione del circuito ricevente (32) a disturbi di modo comune.
IT000325A 2007-05-11 2007-05-11 Isolatore galvanico integrato utilizzante trasmissione wireless ITTO20070325A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT000325A ITTO20070325A1 (it) 2007-05-11 2007-05-11 Isolatore galvanico integrato utilizzante trasmissione wireless
EP08156052.6A EP1990914A3 (en) 2007-05-11 2008-05-12 Integrated galvanic isolator using wireless transmission
US12/119,426 US8364195B2 (en) 2007-05-11 2008-05-12 Integrated galvanic isolator using wireless transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000325A ITTO20070325A1 (it) 2007-05-11 2007-05-11 Isolatore galvanico integrato utilizzante trasmissione wireless

Publications (1)

Publication Number Publication Date
ITTO20070325A1 true ITTO20070325A1 (it) 2008-11-12

Family

ID=39789294

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000325A ITTO20070325A1 (it) 2007-05-11 2007-05-11 Isolatore galvanico integrato utilizzante trasmissione wireless

Country Status (3)

Country Link
US (1) US8364195B2 (it)
EP (1) EP1990914A3 (it)
IT (1) ITTO20070325A1 (it)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093983B2 (en) 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US8385043B2 (en) 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US8427844B2 (en) 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US7948067B2 (en) * 2009-06-30 2011-05-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer isolator packages
US7852186B2 (en) * 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
US9019057B2 (en) 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US7791900B2 (en) 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US8258911B2 (en) 2008-03-31 2012-09-04 Avago Technologies ECBU IP (Singapor) Pte. Ltd. Compact power transformer components, devices, systems and methods
US8193559B2 (en) 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
US7943955B2 (en) * 2009-01-27 2011-05-17 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
EP2280488A1 (en) 2009-06-30 2011-02-02 STMicroelectronics S.r.l. Transmission and reception apparatus for digital signals
EP2282435B1 (en) 2009-07-30 2014-12-31 STMicroelectronics Srl Signals communication apparatus
EP2282406B1 (en) 2009-07-31 2016-04-20 STMicroelectronics Srl Receiver for signal communications with disturbances rejection
EP2282405B1 (en) 2009-07-31 2016-09-14 STMicroelectronics Srl Signal communication apparatus and related receiver
US8478332B2 (en) * 2009-07-31 2013-07-02 Stmicroelectronics, S.R.L. Receiver for signal communication system with disturbance rejection circuit
US8525370B2 (en) * 2009-11-30 2013-09-03 Broadcom Corporation Wireless power circuit board and assembly
US8660489B2 (en) * 2010-01-29 2014-02-25 Infineon Technologies Austria Ag System and method for receiving data across an isolation barrier
WO2012037444A2 (en) * 2010-09-17 2012-03-22 Cascade Microtech, Inc. Systems and methods for non-contact power and data transfer in electronic devices
IT1404038B1 (it) * 2010-12-29 2013-11-08 St Microelectronics Srl Dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, e relativo procedimento di assemblaggio
US8614616B2 (en) 2011-01-18 2013-12-24 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
US8390093B1 (en) * 2011-09-12 2013-03-05 National Semiconductor Corporation System and method of galvanic isolation in digital signal transfer integrated circuits utilizing conductivity modulation of semiconductor substrate
US9742391B2 (en) * 2012-04-18 2017-08-22 The Silanna Group Pty Ltd Single-chip multi-domain galvanic isolation device and method
KR102048443B1 (ko) * 2012-09-24 2020-01-22 삼성전자주식회사 근거리 무선 송수신 방법 및 장치
US9948346B2 (en) * 2012-11-01 2018-04-17 Mediatek Inc. Communication system with up-converter and digital baseband processing circuit implemented in one die separated from another die having down-converter, and related communication method thereof
US9929038B2 (en) * 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
JP6045436B2 (ja) * 2013-05-02 2016-12-14 ルネサスエレクトロニクス株式会社 電子装置
US10270630B2 (en) * 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9660848B2 (en) 2014-09-15 2017-05-23 Analog Devices Global Methods and structures to generate on/off keyed carrier signals for signal isolators
US9998301B2 (en) 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
US10200073B2 (en) * 2014-12-09 2019-02-05 Northrop Grumman Systems Corporation Launchable communications device for a distributed communication system
US10591592B2 (en) 2015-06-15 2020-03-17 Humatics Corporation High-precision time of flight measurement systems
ITUB20153500A1 (it) 2015-09-09 2017-03-09 St Microelectronics Srl Procedimento per trasmettere potenza e dati attraverso una barriera di isolamento galvanico, sistema ed apparecchiatura corrispondenti
US9941565B2 (en) 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator
US10204732B2 (en) 2015-10-23 2019-02-12 Analog Devices Global Dielectric stack, an isolator device and method of forming an isolator device
ITUB20156047A1 (it) * 2015-12-01 2017-06-01 St Microelectronics Srl Sistema di isolamento galvanico, apparecchiatura e procedimento
US9768837B2 (en) 2015-12-17 2017-09-19 Humatics Corporation Radio-frequency localization techniques and associated systems, devices, and methods
US10164614B2 (en) 2016-03-31 2018-12-25 Analog Devices Global Unlimited Company Tank circuit and frequency hopping for isolators
US9948193B2 (en) 2016-06-10 2018-04-17 Stmicroelectronics S.R.L. Galvanically isolated DC-DC converter with bidirectional data transmission
US10505258B2 (en) * 2016-08-02 2019-12-10 Analog Devices Global Unlimited Company Radio frequency isolator
IT201600088207A1 (it) 2016-08-30 2018-03-02 St Microelectronics Srl Circuito di isolamento galvanico, sistema e procedimento corrispondenti
US9978696B2 (en) * 2016-09-14 2018-05-22 Analog Devices, Inc. Single lead-frame stacked die galvanic isolator
CN110063006B (zh) 2016-10-13 2021-12-03 亚德诺半导体无限责任公司 用于跨越隔离屏障传输功率的系统和方法
US10571487B2 (en) 2016-11-30 2020-02-25 Formfactor Beaverton, Inc. Contact engines, probe head assemblies, probe systems, and associated methods for on-wafer testing of the wireless operation of a device under test
US10290532B2 (en) 2017-05-19 2019-05-14 Analog Devices Global Forming an isolation barrier in an isolator
US10236221B2 (en) 2017-05-19 2019-03-19 Analog Devices Global Forming an isolation barrier in an isolator
CN109524364B (zh) 2017-09-19 2023-09-26 恩智浦美国有限公司 具有堆叠管芯的封装式集成电路和其方法
US10236932B1 (en) 2017-11-02 2019-03-19 Allegro Microsystems, Llc Signal isolator having magnetic signal latching
TWI642147B (zh) * 2018-01-29 2018-11-21 新加坡商光寶新加坡有限公司 用於電容耦合隔離器的電容耦合封裝結構
US12051536B2 (en) * 2018-06-29 2024-07-30 Shindengen Electric Manufacturing Co., Ltd. Electronic device
JP6592761B1 (ja) * 2018-07-05 2019-10-23 株式会社エム・システム技研 計装システム
US10734312B2 (en) 2018-07-18 2020-08-04 Nxp Usa, Inc. Packaged integrated circuit having stacked die and method for therefor
US11044022B2 (en) 2018-08-29 2021-06-22 Analog Devices Global Unlimited Company Back-to-back isolation circuit
US11018660B2 (en) 2018-09-07 2021-05-25 Analog Devices Global Unlimited Company Multi-mode feedback control through digital isolator
DE102019207996A1 (de) * 2019-05-31 2020-12-03 Siemens Mobility GmbH Bauelement, Vorrichtung und System zur unidirektionalen Datenübertragung
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
US11115244B2 (en) 2019-09-17 2021-09-07 Allegro Microsystems, Llc Signal isolator with three state data transmission
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
DE102020104869B3 (de) 2020-02-25 2021-05-27 Infineon Technologies Ag Schaltungsanordnung mit galvanischer trennung
JP7542338B2 (ja) * 2020-07-02 2024-08-30 株式会社東芝 電子回路、電流計測装置、電圧計測装置、電力変換器、およびインバータ
ES2973234T3 (es) * 2020-09-23 2024-06-19 Huawei Digital Power Tech Co Ltd Aislador eléctrico
US12080415B2 (en) 2020-10-09 2024-09-03 Humatics Corporation Radio-frequency systems and methods for co-localization of medical devices and patients
IT202100007844A1 (it) 2021-03-30 2022-09-30 St Microelectronics Srl Circuito rivelatore di inviluppo, circuito ricevitore e dispositivo isolatore galvanico corrispondenti
US12607117B2 (en) * 2021-09-29 2026-04-21 Halliburton Energy Services, Inc. Solid state tuning with coupled inductors for downhole systems
US11967933B2 (en) * 2022-06-24 2024-04-23 Texas Instruments Incorporated Clock matching tune circuit
IT202300005733A1 (it) 2023-03-27 2024-09-27 St Microelectronics Int Nv Circuito di comunicazione, sistema e procedimento corrispondenti
US12306243B2 (en) 2023-06-12 2025-05-20 Formfactor, Inc. Space transformers configured to be utilized in a probe system, probe systems that include the space transformers, and related methods

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183587C (zh) * 1996-04-08 2005-01-05 德克萨斯仪器股份有限公司 用于把两个集成电路直流上相互隔离的方法和设备
US5952849A (en) 1997-02-21 1999-09-14 Analog Devices, Inc. Logic isolator with high transient immunity
JPH1168033A (ja) * 1997-08-15 1999-03-09 Matsushita Electric Ind Co Ltd マルチチップモジュール
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US6226331B1 (en) * 1998-11-12 2001-05-01 C. P. Clare Corporation Data access arrangement for a digital subscriber line
JP4523223B2 (ja) * 2002-04-26 2010-08-11 株式会社日立製作所 レーダセンサ
JP2005535110A (ja) * 2002-06-25 2005-11-17 タイコ・エレクトロニクス・コーポレイション データバスインターフェースに過電流及び過電圧の保護とコモンモードフィルタリングを与える集積化デバイス
US7139528B2 (en) * 2003-06-02 2006-11-21 Intel Corporation RF coupled data access arrangement circuit for telephony customer premise equipment
US8198951B2 (en) * 2004-06-03 2012-06-12 Silicon Laboratories Inc. Capacitive isolation circuitry
US7821428B2 (en) * 2004-06-03 2010-10-26 Silicon Laboratories Inc. MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link
US8441325B2 (en) * 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
WO2005122423A2 (en) 2004-06-03 2005-12-22 Silicon Laboratories Inc. Spread spectrum isolator
US7288940B2 (en) * 2004-12-06 2007-10-30 Analog Devices, Inc. Galvanically isolated signal conditioning system
WO2006074477A2 (en) * 2005-01-10 2006-07-13 Ixys Corporation Integrated packaged device having magnetic components
JP4592542B2 (ja) * 2005-09-08 2010-12-01 三菱電機株式会社 半導体装置
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US8385043B2 (en) * 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US8139653B2 (en) * 2007-02-15 2012-03-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Multi-channel galvanic isolator utilizing a single transmission channel
US7796684B2 (en) * 2007-02-26 2010-09-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. RF transceiver adapted for signal isolators and proximity sensors
US8188814B2 (en) * 2008-02-15 2012-05-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation dual capacitor communication system
US8629714B2 (en) * 2009-06-25 2014-01-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Wake-up circuits, devices and methods for galvanic isolators
US8228238B2 (en) * 2009-10-02 2012-07-24 Laird Technologies, Inc. Low profile antenna assemblies

Also Published As

Publication number Publication date
US8364195B2 (en) 2013-01-29
EP1990914A2 (en) 2008-11-12
EP1990914A3 (en) 2014-04-23
US20080311862A1 (en) 2008-12-18

Similar Documents

Publication Publication Date Title
US8364195B2 (en) Integrated galvanic isolator using wireless transmission
JP7441269B2 (ja) 無線通信技術、装置及び方法
Yu et al. A 1.2-pJ/bit 16-Gb/s 60-GHz OOK transmitter in 65-nm CMOS for wireless network-on-chip
CN104471864B (zh) 体声波谐振器调谐器电路
JP5366932B2 (ja) 超高速信号送受信
Schmalz et al. 245 GHz SiGe transmitter with integrated antenna and external PLL
TWI864465B (zh) 毫米波隔離裝置
JP6528241B2 (ja) 共鳴結合器、及び、伝送装置
CN104935254B (zh) 新型f波段三倍频器
CN105048967A (zh) 一种340GHz八次谐波混频器
US10211528B2 (en) Fully programmable digital-to-impulse radiating array
Zhao et al. A 288-GHz lens-integrated balanced triple-push source in a 65-nm CMOS technology
Rana et al. Digitally reconfigurable transmitarray with beam-steering and polarization switching capabilities
CN107154531A (zh) 一种基片集成腔体毫米波阵列天线
Zhang et al. 95-GHz front-end receiving multichip module on multilayer LCP substrate for passive millimeter-wave imaging
CN103928761B (zh) 一种利用共振式馈电结构的宽带天线
CN218679074U (zh) 一种毫米波隔离装置
Wei et al. A 318–342-GHz Microbump-Antenna-Integrated CMOS Transmitter With Spatial Multiplexing for Short-Range OOK Communication
CN107017902B (zh) 基于MEMS工艺的220GHz接收机
Grzyb et al. Toward room-temperature all-silicon integrated THz active imaging
CN104506167A (zh) 一种基于固态电子的太赫兹电脉冲产生装置
Montero-de-Paz et al. Compact Schottky barrier diode receiver for E-Band (60–90 GHz) wireless communications
CN115172342B (zh) 太赫兹倍频器芯片、制备方法及通信装置
Wu et al. An H-Band CMOS Frequency Doubler with 6.01 dBm Single-Element P out and 1.49%-DC-to-RF-Efficiency Using Dual-Harmonic Continuous-Mode Tuning Technique
CN102761362A (zh) 光接收器装置