ITTO20081010A1 - Amplificatore con combinatore di potenza differenziale, a trasformatore attivo distribuito - Google Patents

Amplificatore con combinatore di potenza differenziale, a trasformatore attivo distribuito Download PDF

Info

Publication number
ITTO20081010A1
ITTO20081010A1 IT001010A ITTO20081010A ITTO20081010A1 IT TO20081010 A1 ITTO20081010 A1 IT TO20081010A1 IT 001010 A IT001010 A IT 001010A IT TO20081010 A ITTO20081010 A IT TO20081010A IT TO20081010 A1 ITTO20081010 A1 IT TO20081010A1
Authority
IT
Italy
Prior art keywords
input
output
power amplifier
transformer
primary
Prior art date
Application number
IT001010A
Other languages
English (en)
Inventor
Andrea Pallotta
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITTO2008A001010A priority Critical patent/IT1392575B1/it
Priority to EP09179210A priority patent/EP2204906B1/en
Priority to US12/648,163 priority patent/US8049564B2/en
Publication of ITTO20081010A1 publication Critical patent/ITTO20081010A1/it
Application granted granted Critical
Publication of IT1392575B1 publication Critical patent/IT1392575B1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
“AMPLIFICATORE CON COMBINATORE DI POTENZA DIFFERENZIALE, A TRASFORMATORE ATTIVO DISTRIBUITOâ€
La presente invenzione à ̈ relativa ad un amplificatore con combinatore di potenza completamente differenziale, a trasformatore attivo distribuito. I combinatori di potenza trovano particolare applicazione nel campo degli amplificatori di potenza a radiofrequenza , grazie alla caratteristica di sommare in fase le potenze di uscita di ogni singolo transistore, mantenendone il guadagno e riducendone la tensione ai terminali di uscita.
Come à ̈ noto, infatti, l’amplificatore di potenza a radiofrequenza per telecomunicazione mobile senza fili à ̈ sicuramente il circuito più complicato da progettare utilizzando un substrato di silicio e usando un processo CMOS compatibile. I motivi di tale difficoltà sono essenzialmente due:
1. Le tensioni di rottura dell’ossido di gate del transistore MOS consentono di raggiungere potenze d’uscita RF piuttosto basse;
2. Il fattore di qualità (Q) degli elementi passivi integrati nel substrato di silicio non à ̈ adatto ad ottenere gli elevati guadagni e le trasformazioni d’impedenza richieste dalle specifiche applicative della massima potenza d’uscita a RF.
Con l’intento di risolvere tali difficoltà, il brevetto US-B-6 816 012 e gli articoli: I. Aoki et al., “Distributed Active Transformer-A new power-combining and impedance-transformation technique†, IEEE Trans. Microwave Theory Tech, Vol. 50, No. 1, Jan. 2002; e I. Aoki et al., “Fully Integrated CMOS PA Design using DAT architecture†, IEEE J. Solid-State Circuits, Vol. 37, No. 3, March 2002 descrivono una nuova architettura di trasformatore d’impedenza ed allo stesso tempo di combinatore di potenza. La Fig. 1 mostra la struttura schematica di tale amplificatore 1, comprendente quattro coppie 2 di transistori 3, 4, di tipo NMOS; i transistori 3, 4 di ciascuna coppia 2 avendo terminali di uscita (pozzo) collegati a quattro primari 10 di un trasformatore attivo distribuito (DAT) 15, qui proposto. I transistori 3, 4 collegati alle estremità di uno stesso primario 10 formano un circuito in configurazione “push-pull†.
I primari 10 sono formati da quattro barre, qui rettangolari, disposte ciascuna ruotata di 90° rispetto alle due barre adiacenti, in modo da disporsi approssimativamente come i lati di un quadrato. Un secondario 16 del trasformatore DAT 15 à ̈ costituito da una regione estendentesi sostanzialmente lungo i lati di un quadrato, interno a quello dei primari 10, e un suo lato (a destra nel disegno) à ̈ interrotto approssimativamente a metà ed à ̈ collegato ad una coppia di uscite 18, sulle quali à ̈ fornita una tensione differenziale di uscita Vo.
Le prese intermedie dei primari 10 sono collegate ad una tensione di alimentazione VDD; i transistori 3, 4 di ciascuna coppia 2 sono collegati, tramite i terminali di pozzo, fra coppie di primari 10 adiacenti e ricevono, sui rispettivi terminali di porta (definenti rispettivi terminali di ingresso), tensioni di segno opposto. Il nodo comune fra i terminali di sorgente dei due transistori 3, 4 di ciascuna coppia à ̈ collegato a massa.
Condensatori di adattamento (″tuning″) 7 si estendono fra i terminali di pozzo di ciascuna coppia 2 di transistori 3, 4.
Nello schema noto, il secondario 16 del trasformatore combina in serie, tramite induzione magnetica, il segnale differenziale dei primari 10 e lo invia all'uscita 18. I vantaggi di questa struttura di trasformatore nota sono i seguenti:
• Le induttanze ad elevato fattore di qualità Q sono realizzate tramite delle strisce di metallo invece che tramite induttori a spirale, tipicamente a basso Q nei processi CMOS standard,
• Il rapporto di trasformazione di ogni singolo trasformatore à ̈ molto basso, in altre parole il rapporto à ̈ 1:1, e pertanto à ̈ semplice da realizzare ed presenta intrinsecamente perdite ohmiche basse;
• Il rapporto di trasformazione totale richiesto per elevare la potenza d’uscita di ogni singola coppia di MOS à ̈ ottenuto tramite la combinazione serie della tensione indotta magneticamente sul secondario 16. In figura 1, tale rapporto à ̈ pari a 1:4.
La figura 2 mostra una realizzazione pratica della struttura oggetto del brevetto US-B-6 816 012 citato sopra, in particolare nel caso di un amplificatore di potenza a 2,4 GHz con potenza d’uscita di 1,9 W a 2 V di alimentazione.
Come si nota, l'amplificatore 1 presenta una struttura a doppia stella 20 per la polarizzazione dei terminali di porta dei transistori 3, 4. La struttura a doppia stella 20 à ̈ formata all'interno del secondario 16, al fine di contenere il più possibile le perdite ohmiche e pertanto minimizzare i percorsi delle piste metalliche. In dettaglio, la struttura a doppia stella 20 à ̈ formata da una prima e da una seconda regione a stella 20a, 20b, formate su due livelli di metallizzazione separati e aventi ciascuna quattro bracci 21a, 21b. I bracci 21a della prima regione a stella 20a sono collegati ai transistori 3 e i bracci 21b della seconda regione a stella 20b sono collegati ai transistori 4. In particolare, ciascun braccio 21a, 21b à ̈ collegato ad un rispettivo transistore 3, 4 tramite connessioni a filo o ulteriori livelli di metallizzazione (rappresentati schematicamente con 22) che passano sotto o sopra al secondario 16. Ciascuna regione a stella 20a, 20b comprende inoltre un rispettivo braccio di ingresso 22a, 22b, collegato ad un trasformatore di ingresso 25 disposto esternamente all'amplificatore DAT 1 ed avente terminali di ingresso riceventi una tensione di alimentazione Vi e terminali di uscita collegati ciascuno ad un rispettivo braccio di ingresso 22a, 22b attraverso connessioni a filo o linee metalliche 26 passanti sopra o sotto il secondario 16 (ed eventualmente sopra o sotto uno dei primari 10).
I terminali di porta dei transistori 3, 4 sono polarizzati attraverso opportune regioni di polarizzazione 28 a forma sostanzialmente di L, la cui presa centrale costituisce una massa virtuale per il segnale.
Tale struttura ha consentito di ottenere finora il più alto valore di potenza utilizzando transistori NMOS realizzati con processo CMOS standard, ma non à ̈ esente da svantaggi.
La struttura circolare del secondario 16 (che combina le potenze in uscita dalle coppie di transistori 3, 4) rende infatti molto complicato il progetto della rete di connessione ai terminali di porta dei transistori 3, 4. Infatti:
· La rete di distribuzione del segnale RF attraverso la struttura a doppia stella 20 à ̈ difficilmente realizzabile in modo da minimizzare le componenti parassite di resistenza, induttanza e capacità. Ne deriva una forte limitazione alle massime frequenze di utilizzo del trasformatore DAT 15 e di conseguenza alle possibili applicazioni.
· La rete d’adattamento d’impedenza d'ingresso per il massimo trasferimento di potenza ai terminali di porta dei transistori 3, 4 à ̈ difficile da progettare in particolare su ampie larghezze di banda in frequenza.
· La rete di connessione (struttura a doppia stella 20) à ̈ formata all’interno del secondario 16 del trasformatore DAT 15, dove il flusso d’intensità magnetica à ̈ elevato. Diventa pertanto molto complicato controllare l’accoppiamento fra la potenza RF d’uscita e d’ingresso con conseguenti problemi di stabilità e di rischio d’oscillazioni. Infatti, la struttura a stella risulta accoppiata magneticamente al secondario 16 e genera un feedback che può dare origine a oscillazioni
· Estendere la struttura a doppia stella 20 ad applicazioni a frequenze elevate fino alle onde millimetriche diventa impraticabile.
Scopo della presente invenzione à ̈ quindi realizzare un amplificatore del tipo DAT che superi gli inconvenienti della tecnica nota.
Secondo la presente invenzione viene realizzato un amplificatore di potenza, come definito nella rivendicazione 1.
Per una migliore comprensione della presente invenzione ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- la figura 1 Ã ̈ una vista prospettica di principio di un amplificatore con trasformatore DAT noto;
- la figura 2 Ã ̈ una vista prospettica della implementazione dell'amplificatore di figura 1;
- la figura 3 à ̈ una vista dall’alto di un amplificatore di potenza secondo una forma di realizzazione;
- la figura 4 Ã ̈ una vista prospettica di una forma di implementazione dell'amplificatore di figura 3; e
- la figura 5 mostra i risultati di una simulazione effettuata sull'amplificatore di figura 4.
La figura 3 mostra un amplificatore 30 del tipo di potenza completamente differenziale, a doppio trasformatore attivo distribuito. In pratica, l'amplificatore 30 presenta, oltre ad un trasformatore DAT di uscita 32 analogo al trasformatore DAT 15 di figura 1, un trasformatore DAT di ingresso 31, speculare e tale da circondare o racchiudere il DAT di uscita 32. L'amplificatore 30 costituisce quindi un amplificatore differenziale a doppio trasformatore attivo distribuito o amplificatore DDDAT.
Il trasformatore DAT di ingresso 31 comprende una regione metallica, formante un primario di ingresso 35, ed una pluralità di induttori a barra (slab), formanti secondari di ingresso 36.
Nell'implementazione mostrata, il primario di ingresso 35 si estende lungo i lati di un quadrato avente un lato aperto e collegato a terminali di ingresso 37 su cui viene fornito il segnale differenziale di ingresso Vi; i secondari di ingresso 36 sono disposti affacciati al primario di ingresso 35, ciascuno disposto parallelamente e a distanza da un rispettivo lato del primario di ingresso 35. Ciascun secondario di ingresso 36 à ̈ costituito quindi da una barra avente estremità collegate ai terminali di porta di primi e secondi transistori 40, 41, analoghi ai transistori 3, 4 di figura 1 e formanti coppie 39 di transistori, in cui i transistori 40, 41 collegati ad uno stesso secondario di ingresso 36 sono in configurazione push-pull. Anche qui, i transistori 40, 41 sono di tipo NMOS, ma possono essere anche di differente tecnologia.
In dettaglio, ciascun secondario di ingresso 36 à ̈ collegato con una propria estremità al terminale di porta di un rispettivo primo transistore 40 di una coppia 39 e con una seconda estremità al terminale di porta di un rispettivo secondo transistore 41 di una coppia 39 adiacente. Ciascun secondario di ingresso 36 ha una presa intermedia polarizzata ad una tensione continua VGG, come meglio visibile in figura 4.
Il trasformatore DAT di uscita 32 Ã ̈ formato internamente al trasformatore DAT di ingresso 31 e comprende un secondario di uscita 45 analogo al secondario 16 di figura 1 e quattro primari di uscita 46 analoghi ai primari 10 di figura 1. I primari di uscita 46 sono collegati ai primi e secondi transistori 40, 41, analogamente a quanto mostrato in figura 1 per i transistori 3, 4.
Il trasformatore DAT di ingresso 31 e il trasformatore DAT di uscita 32 hanno lo stesso centro e le stesse diagonali del quadrato formato dal secondario di uscita 16; inoltre il lato aperto del secondario di uscita 45 à ̈ collegato a terminali di uscita 48 ed à ̈ opposto al lato del primario di ingresso 35 collegato ai terminali di ingresso 37.
La figura 4 mostra la disposizione spaziale dell'amplificatore 30. Come si nota, i trasformatori DAT di ingresso 31 e di uscita 32 sono formati qui in uno stesso livello di metallizzazione; le prese intermedie dei secondari di uscita 46 sono collegate con una struttura di polarizzazione di uscita 50 formata in un livello di metallizzazione inferiore rispetto ai trasformatori 31, 32 e le prese intermedie dei secondari di ingresso 36 sono collegate con una struttura di polarizzazione di ingresso 51 formata in un livello di metallizzazione inferiore rispetto alla struttura di polarizzazione di uscita 50.
In dettaglio, la struttura di polarizzazione di uscita 50 Ã ̈ formata da una croce avente un primo braccio 50a estendentesi in una prima direzione (parallela all'asse Y), perpendicolare ai lati dei quadrati su cui si trovano i terminali di ingresso 37 e i terminali di uscita 48, ed un secondo braccio 50b, perpendicolare al primo braccio 50a ed estendentesi in direzione parallela all'asse X. Il secondo braccio 50b della struttura di polarizzazione di uscita 50 riceve una tensione di alimentazione continua VDD, come rappresentato schematicamente dai generatori di tensione 58.
La struttura di polarizzazione di ingresso 51 à ̈ formata da una croce avente un primo braccio 51a estendentesi parallelamente alla direzione X, verticalmente allineato ed estendentesi di sotto del primo braccio 50a della struttura di polarizzazione di uscita 50, ed un secondo braccio 51b, perpendicolare al primo braccio 51a e verticalmente allineato al secondo braccio 50b della struttura di polarizzazione di uscita 50. Il secondo braccio 51b della struttura di polarizzazione di ingresso 51 riceve una tensione di alimentazione continua VGG, come rappresentato schematicamente dai generatori di tensione 56. Il primo braccio 50a della struttura di polarizzazione di uscita 50 à ̈ più corto del primo braccio della struttura di polarizzazione di ingresso 51, che si prolunga al di sotto del braccio 50a in modo da realizzare il collegamento elettrico fra il primo braccio 51a della struttura di polarizzazione di ingresso 51 stessa e il secondario di ingresso 36, come mostrato nel dettaglio A.
In particolare, il collegamento fra i primi bracci 50a e 51a della struttura di polarizzazione di uscita 50, rispettivamente di ingresso 51 e le prese intermedie dei secondari di uscita 46 (estendentisi in direzione Y), rispettivamente di due secondari di ingresso 36 può avvenire tramite una semplice via, riempita di materiale metallico 55, come mostrato nel dettaglio ingrandito A. Viceversa, il collegamento fra il secondo braccio 51b della struttura di polarizzazione di ingresso 51 e le prese intermedie di due secondari di ingresso 36, che si estendono in direzione X, della struttura di polarizzazione di uscita 50 richiede l'attraversamento del secondo braccio 50b, come mostrato nel dettaglio ingrandito B. A tale scopo, il secondo braccio 50b presenta due aperture (una per ogni estremità) attraverso cui passa un plug 60; una regione isolante 61 circonda il plug 60 almeno all'altezza del secondo braccio 50b della struttura di polarizzazione di uscita 50, per impedire il corto-circuito fra di essi.
L'amplificatore 30 ha funzionamento analogo a quello del trasformatore noto, ma si caratterizza per il fatto che la distribuzione del segnale RF agli ingressi dei transistori 40, 41 avviene tramite induzione magnetica e non per connessione diretta.
L'amplificatore 30 qui descritto presenta numerosi vantaggi, fra i quali:
· Notevole semplificazione del progetto della rete di distribuzione del segnale RF ai terminali di porta dei transistori 40, 41. I parametri parassiti di resistenza, induttanza e capacità possono essere tenuti sotto controllo durante la fase di progetto in modo da non introdurre alcuna limitazione alle frequenze di lavoro e pertanto alle potenziali applicazioni dell'amplificatore 30.
· Notevole semplificazione del progetto della rete di polarizzazione in continua (DC) dei terminali di porta e di pozzo dei transistori 40, 41, grazie alle strutture di polarizzazione 50, 51, come evidenziato in fig. 4, sfruttando la “massa virtuale†per il segnale in alternata nelle prese intermedie dei secondari di ingresso 36 e dei primari di uscita 46.
· Struttura differenziale pura di ingresso e di uscita dell’amplificatore, con conseguente immunità ai disturbi, raddoppio del guadagno, presenza di masse virtuali, e adattamento al circuito di preamplificazione che pilota in ingresso l'amplificatore DDDAT e che generalmente ha uscita differenziale.
· Il parametro elettrico dominante visto dai terminali di ingresso 37 à ̈ l’induttanza del primario di ingresso 35, che pertanto à ̈ facilmente compensata tramite l’inserimento di una capacità in parallelo (non mostrata). Per la stessa ragione à ̈ notevolmente semplificato l’eventuale progetto di una rete d’adattamento di ingresso a larga banda.
· Le piste metalliche di connessione agli ingressi dei transistori 40, 41 dei secondari di ingresso 36 non si estendono all’interno del trasformatore di uscita 32, riducendo di conseguenza l’accoppiamento magnetico di ritorno fra uscita e ingresso e quindi riducendo il rischio di oscillazioni.
· Possibilità di controllo, durante la fase di progetto, dei parametri di stabilità dell’amplificatore 30 eliminando il rischio di oscillazioni. In particolare la distanza fra i secondari di ingresso 36 ed i primari di uscita 46 può essere facilmente scelta in modo tale da realizzare un buon compromesso tra la stabilità dell’amplificatore 30 ed il suo massimo guadagno.
· Compattezza nelle dimensioni complessive del trasformatore DAT di ingresso 31 e quindi dell'intero amplificatore 30, in quanto il trasformatore DAT di ingresso 31 racchiude i transistori 40, 41, i condensatori di adattamento (non mostrati) e il trasformatore DAT di uscita 32.
· Possibilità di ottenere fattori di forma diversi dalla forma quadrata mostrata, ovvero di realizzare strutture ad esagono, ottagono e così via, sempre con coppie di transistori 40, 41 in configurazione “pushpull†connesse ai vertici della figura geometrica. In questo modo si ottiene il triplice effetto di combinare maggiore potenza RF in uscita, di ridurre la massima tensione ai capi dei transistori 40, 41, aumentandone l’affidabilità, e di mantenere efficienza e semplicità nelle connessioni.
· Mantenimento di tutti i vantaggi della struttura DAT nota.
· Semplicità di progetto e di fabbricazione, che non richiede fasi implementative complesse o critiche.
La Fig. 5 mostra, ad esempio, la simulazione delle prestazioni in termini di potenza RF di un amplificatore di potenza RF con struttura DDDAT realizzato nel modo illustrato nelle figure 3 e 4 con un processo CMOS standard a 65nm della richiedente ad una frequenza di lavoro di 64GHz. In particolare, la linea continua indica la potenza di uscita PO, la linea tratteggiata indica il guadagno G e la linea a tratto e punto indica l'efficienza PAE in funzione della potenza di ingresso. Come si nota, l'amplificatore 30 presenta prestazioni elevate anche ad elevatissima frequenza (da confrontare con la frequenza di 2.4 GHz raggiunta con la soluzione nota sopra descritta).
La presente invenzione consente il progetto e la realizzazione fisica di amplificatori di potenza a radiofrequenza in tecnologia CMOS in silicio, rendendoli competitivi in termini di prestazioni ed affidabilità rispetto a tecnologie più costose o soluzioni che richiedono l’incremento del numero di maschere per implementare strutture complesse o l’utilizzo di sofisticati substrati in GaAs (Arseniuro di Gallio). Viceversa, con il presente amplificatore, non ci sono limitazioni alle massime frequenze di utilizzo e quindi alle potenziali applicazioni.
Risulta infine chiaro che all'amplificatore qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.
In particolare, come sopra indicato, si sottolinea il fatto che la forma quadrata rappresentata non à ̈ limitativa ed à ̈ possibile utilizzare una varietà di forme geometriche. Inoltre, i secondari di ingresso 36 e i primari di uscita 46 potrebbero essere realizzati su un livello di metallizzazione diverso, inferiore o superiore, rispetto al primario di ingresso 35, rispettivamente al secondario di uscita 45. Essi potrebbero essere realizzati anche su livelli di metallizzazione diversi fra loro.

Claims (12)

  1. RIVENDICAZIONI 1. Amplificatore di potenza (30) comprendente una pluralità di coppie (39) di transistori (40, 41), ciascuna coppia comprendendo un primo e un secondo transistore aventi ciascuno un rispettivo terminale di ingresso e un rispettivo terminale di uscita; i terminali di uscita del primo e del secondo transistore di ciascuna coppia essendo collegati ad un trasformatore attivo distribuito di uscita (32) collegato ad un'uscita differenziale (48) dell'amplificatore di potenza, caratterizzato dal fatto che i terminali di ingresso del primo e del secondo transistore di ciascuna coppia sono collegati ad un trasformatore attivo distribuito di ingresso (31) collegato ad un ingresso (37) dell'amplificatore di potenza.
  2. 2. Amplificatore di potenza secondo la rivendicazione 1, in cui detto trasformatore attivo distribuito di ingresso (31) comprende un primario di ingresso (35) ed una pluralità di secondari di ingresso (36) includente almeno un primo ed un secondo secondario di ingresso, fra loro adiacenti, e il terminale di ingresso del primo transistore (40) di una coppia (39) à ̈ collegato ad una estremità del primo secondario di ingresso (36) e il terminale di ingresso del secondo transistore (40) di detta coppia à ̈ collegato ad una estremità del secondo secondario di ingresso e il primario di ingresso (35) à ̈ affacciato a detta pluralità di secondari di ingresso (36).
  3. 3. Amplificatore di potenza secondo la rivendicazione 2, in cui detto trasformatore attivo distribuito di uscita (32) comprende una pluralità di primari di uscita (46) includente almeno un primo ed un secondo primario di uscita ed e il terminale di uscita del primo transistore (40) di una coppia (39) à ̈ collegato ad una estremità del primo primario di uscita (46) e il terminale di uscita del secondo transistore (41) di detta coppia à ̈ collegato ad una estremità del secondo primario di uscita (46) e il secondario di uscita (45) à ̈ affacciato a detta pluralità di primari di uscita (46).
  4. 4. Amplificatore di potenza secondo la rivendicazione 3, in cui il primario di ingresso (35) circonda detta pluralità di secondari di ingresso (36) e la pluralità di primari di uscita (46) circonda il secondario di uscita (45).
  5. 5. Amplificatore di potenza secondo una qualsiasi delle rivendicazioni 1-4, in cui detti trasformatore attivo distribuito di ingresso e di uscita (31, 32) si estendono lungo lati di una prima ed una seconda figura geometrica piana fra loro concentriche, e dette coppie (39) di transistori (40, 41) sono collegate in prossimità di spigoli di dette figure geometriche.
  6. 6. Amplificatore di potenza secondo la rivendicazione 4, in cui detto primario di ingresso (35) Ã ̈ formato da una singola regione metallica estendentesi lungo il perimetro di una prima figura geometrica piana avente un lato interrotto in corrispondenza dell'ingresso (37) dell'amplificatore di potenza (30), detti secondari di ingresso (46) sono formati da regioni metalliche distinte estendentisi parallelamente e affacciate ciascuna ad un rispettivo lato della prima figura geometria piana.
  7. 7. Amplificatore di potenza secondo la rivendicazione 5, in cui detto primario di ingresso (35) e detto secondario di uscita (45) sono formati da regioni metalliche estendentisi in un livello metallico, l'amplificatore di potenza (30) comprendendo inoltre una prima struttura di distribuzione alimentazioni (50) estendentesi in un ulteriore livello metallico e collegata al trasformatore attivo distribuito di uscita (32) ed una seconda struttura di distribuzione alimentazioni (51) estendentesi in un successivo livello metallico, diverso dall'ulteriore livello metallico, e collegata al trasformatore attivo distribuito di ingresso (31).
  8. 8. Amplificatore di potenza secondo la rivendicazione 7, in cui la prima struttura di distribuzione alimentazioni (50) Ã ̈ collegata al trasformatore attivo distribuito di uscita (32) attraverso prime vie metalliche (55) e la seconda struttura di distribuzione alimentazioni (51) Ã ̈ collegata al trasformatore attivo distribuito di ingresso (31) attraverso seconde vie metalliche (55, 60).
  9. 9. Amplificatore di potenza secondo la rivendicazione 8, in cui detta seconda struttura di distribuzione alimentazioni (51) si estende al di sotto della prima struttura di distribuzione alimentazioni (50).
  10. 10. Amplificatore di potenza secondo la rivendicazione 9, in cui almeno alcune vie metalliche (60) di dette seconde vie metalliche si estendono attraverso detta prima struttura di distribuzione alimentazioni (50), regioni isolanti (61) essendo interposte fra dette alcune seconde vie metalliche (60) e detta prima struttura di distribuzione alimentazioni (50).
  11. 11. Amplificatore di potenza secondo una qualsiasi delle rivendicazioni 8-10, in cui detta prima e seconda struttura di distribuzione alimentazioni (50, 51) presentano una pluralità di bracci (50a, 50b, 51a, 51b) estendentisi trasversalmente ai lati di dette prima e seconda figura geometrica.
  12. 12. Amplificatore di potenza secondo una qualsiasi delle rivendicazioni 7-11, in cui i trasformatori attivi distribuiti di ingresso e uscita (31, 32) sono formati in un singolo livello metallico.
ITTO2008A001010A 2008-12-30 2008-12-30 Amplificatore con combinatore di potenza differenziale, a trasformatore attivo distribuito IT1392575B1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
ITTO2008A001010A IT1392575B1 (it) 2008-12-30 2008-12-30 Amplificatore con combinatore di potenza differenziale, a trasformatore attivo distribuito
EP09179210A EP2204906B1 (en) 2008-12-30 2009-12-15 Distributed active transformer amplifier with differential power combiner
US12/648,163 US8049564B2 (en) 2008-12-30 2009-12-28 Distributed active transformer amplifier with differential power combiner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITTO2008A001010A IT1392575B1 (it) 2008-12-30 2008-12-30 Amplificatore con combinatore di potenza differenziale, a trasformatore attivo distribuito

Publications (2)

Publication Number Publication Date
ITTO20081010A1 true ITTO20081010A1 (it) 2010-06-30
IT1392575B1 IT1392575B1 (it) 2012-03-09

Family

ID=40852531

Family Applications (1)

Application Number Title Priority Date Filing Date
ITTO2008A001010A IT1392575B1 (it) 2008-12-30 2008-12-30 Amplificatore con combinatore di potenza differenziale, a trasformatore attivo distribuito

Country Status (3)

Country Link
US (1) US8049564B2 (it)
EP (1) EP2204906B1 (it)
IT (1) IT1392575B1 (it)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319556B2 (en) * 2010-11-09 2012-11-27 Raytheon Company Transformer coupled distributed amplifier
US8502598B2 (en) * 2011-09-30 2013-08-06 Intel Corporation Digitally-scalable transformer combining power amplifier
EP2770634B1 (en) 2013-02-25 2018-09-19 Telefonaktiebolaget LM Ericsson (publ) Distributed power amplifier circuit
US9515062B2 (en) * 2014-12-18 2016-12-06 Intel Corporation Electronic devices and methods having a compact multi-way transformer combiner
US10148233B2 (en) 2014-12-30 2018-12-04 Skyworks Solutions, Inc. Transmit-receive isolation in a transformer-based radio frequency power amplifier
ITUB20155245A1 (it) 2015-10-23 2017-04-23 St Microelectronics Srl Amplificatore push-pull, apparecchiatura e procedimento corrispondenti
ITUA20163549A1 (it) 2016-05-18 2017-11-18 St Microelectronics Srl Trasformatore attivo, apparecchiatura e procedimento corrispondenti
US10181828B2 (en) 2016-06-29 2019-01-15 Skyworks Solutions, Inc. Active cross-band isolation for a transformer-based power amplifier
CN110350877A (zh) * 2019-07-26 2019-10-18 成都理工大学 一种高增益分布式变压器合成的功率放大器
FR3099667A1 (fr) * 2019-07-29 2021-02-05 Stmicroelectronics S.R.L. Oscillateur commandé en tension à transformateur actif distribué
US11716056B2 (en) 2020-12-02 2023-08-01 Texas Instruments Incorporated Power amplifier with series transformer combiners and harmonic tuning

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002224368A1 (en) * 2000-10-10 2002-04-22 California Institute Of Technology Distributed circular geometry power amplifier architecture
US7675365B2 (en) * 2007-01-10 2010-03-09 Samsung Electro-Mechanics Systems and methods for power amplifiers with voltage boosting multi-primary transformers
US7746174B2 (en) * 2008-06-12 2010-06-29 Samsung Electro-Mechanics Company, Ltd. Systems and methods for power amplifier with integrated passive device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ICHIRO AOKI ET AL: "A Fully-Integrated Quad-Band GSM/GPRS CMOS Power Amplifier", IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 43, no. 12, 1 December 2008 (2008-12-01), pages 2747 - 2758, XP011238643, ISSN: 0018-9200 *
OCKGOO LEE ET AL: "A 1.8-GHz 2-Watt Fully Integrated CMOS Push-Pull Parallel-Combined Power Amplifier Design", RADIO FREQUENCY INTEGRATED CIRCUITS (RFIC) SYMPOSIUM, 2007 IEEE, IEEE, PISCATAWAY, NJ, USA, 1 June 2007 (2007-06-01), pages 435 - 438, XP031113065, ISBN: 978-1-4244-0530-5 *
SANGGEUN JEON ET AL: "A 2.7-kW, 29-MHz class-E/Fodd amplifier with a distributed active transformer", 2005 IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM, PISCATAWAY, NJ, USA,IEEE, 12 June 2005 (2005-06-12), pages 1927 - 1930, XP010844934, ISBN: 978-0-7803-8846-8 *

Also Published As

Publication number Publication date
IT1392575B1 (it) 2012-03-09
EP2204906A1 (en) 2010-07-07
US8049564B2 (en) 2011-11-01
US20100164628A1 (en) 2010-07-01
EP2204906B1 (en) 2012-09-05

Similar Documents

Publication Publication Date Title
ITTO20081010A1 (it) Amplificatore con combinatore di potenza differenziale, a trasformatore attivo distribuito
US7675365B2 (en) Systems and methods for power amplifiers with voltage boosting multi-primary transformers
US9035713B2 (en) Conductor winding and inductors arranged to form a balun having a figure eight shape
US8093950B2 (en) Power amplifier having transformer
US9082543B2 (en) Inductor
US9071198B2 (en) Amplifier circuit
KR101924639B1 (ko) 고주파를 이용하여 무선 신호를 증폭하기 위한 회로
TWI404085B (zh) 變壓器及其結構與功率放大裝置
US10236841B2 (en) Differential amplifier
US20240106396A1 (en) Push-Pull Amplifying Unit and Doherty Amplifier Comprising the Same
Zhao et al. A 15 GHz-bandwidth 20dBm P SAT power amplifier with 22% PAE in 65nm CMOS
TWI382655B (zh) 用於類比及混合信號應用之折疊串接拓樸結構
JP4948683B2 (ja) 高周波増幅回路
CN108696259A (zh) 射频功率放大器
Guo et al. 54 GHz CMOS LNAs with 3.6 dB NF and 28.2 dB gain using transformer feedback Gm-boosting technique
KR101003810B1 (ko) 전력 증폭기
US11121676B1 (en) Methods and circuits for harmonic suppression
US8723601B2 (en) Amplifier
US9356564B1 (en) Broadband linear amplifier architecture by combining two distributed amplifiers
JP2008263432A (ja) 分布型電力増幅器
Chou et al. A 60-GHz 20.6-dBm symmetric radial-combining wideband power amplifier with 20.3% peak PAE and 20-dB gain in 90-nm CMOS
TWI666872B (zh) 可配置的射頻功率放大器
Khorshidian et al. A fully-integrated 2.6 GHz stacked switching power amplifier in 45nm SOI CMOS with> 2W output power and 43.5% efficiency
Jeon et al. A 2.7-kW, 29-MHz class-E/F/sub odd/amplifier with a distributed active transformer
JP2023133674A (ja) 帰還増幅回路