ITTO20100668A1 - Fabbricazione di transistori ad alta mobilita' elettronica con elettrodo di controllo a lunghezza scalabile - Google Patents

Fabbricazione di transistori ad alta mobilita' elettronica con elettrodo di controllo a lunghezza scalabile Download PDF

Info

Publication number
ITTO20100668A1
ITTO20100668A1 IT000668A ITTO20100668A ITTO20100668A1 IT TO20100668 A1 ITTO20100668 A1 IT TO20100668A1 IT 000668 A IT000668 A IT 000668A IT TO20100668 A ITTO20100668 A IT TO20100668A IT TO20100668 A1 ITTO20100668 A1 IT TO20100668A1
Authority
IT
Italy
Prior art keywords
control electrode
electrode
barrier layer
field plate
layer
Prior art date
Application number
IT000668A
Other languages
English (en)
Inventor
Marco Peroni
Paolo Romanini
Original Assignee
Selex Sistemi Integrati Spa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Selex Sistemi Integrati Spa filed Critical Selex Sistemi Integrati Spa
Priority to ITTO2010A000668A priority Critical patent/IT1401747B1/it
Priority to US13/813,383 priority patent/US20130189817A1/en
Priority to PCT/IB2011/053438 priority patent/WO2012017389A1/en
Priority to KR1020137005270A priority patent/KR101874468B1/ko
Priority to EP11760848.9A priority patent/EP2601678B1/en
Publication of ITTO20100668A1 publication Critical patent/ITTO20100668A1/it
Application granted granted Critical
Publication of IT1401747B1 publication Critical patent/IT1401747B1/it

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

“FABBRICAZIONE DI TRANSISTORI AD ALTA MOBILITA' ELETTRONICA CON ELETTRODO DI CONTROLLO A LUNGHEZZA SCALABILEâ€
SETTORE TECNICO DELL’INVENZIONE
La presente invenzione à ̈ relativa in generale a transistori ad alta mobilità elettronica (“High Electron Mobility Transistors†– HEMTs), ed in particolare alla fabbricazione di HEMT con elettrodo di controllo a lunghezza scalabile (“scalable gate lenght†), area fissa della sezione dell’elettrodo di controllo (“fixed gate section area†) e ridotte correnti di perdita fra gli elettrodi di controllo e di sorgente e di pozzo e di sorgente (“low gate-source and drain-source current leakage†).
STATO DELL’ARTE
Com’à ̈ noto, i circuiti integrati a microonde monolitici (“Monolithic Microwave Integrated Circuits†- MMIC) utilizzati in applicazioni di alta potenza e/o alta frequenza sono chiamati a svolgere diverse funzionalità a radio frequenza (RF), quali la commutazione, l’amplificazione a basso rumore, e l’amplificazione di potenza, come ad esempio richiesto ai front-end dei moduli di trasmissione e ricezione operanti nelle bande di frequenza a microonde, sia a banda stretta che larga.
Le crescente richiesta del mercato per MMIC con caratteristiche prestazionali sempre più spinte ha portato l’industria elettronica verso gli HEMT, le cui caratteristiche elettriche sono tali da permettere a tale crescente richiesta di essere soddisfatta. Tuttavia, le diverse funzionalità RF richieste ai MMIC comportano esigenze implementative che possono essere anche molto differenti fra loro, il soddisfacimento delle quali richiede l’impiego di HEMT con prestazioni altrettanto differenti.
Fra le caratteristiche che hanno maggiore incidenza sulle prestazioni di un HEMT, rivestono senza dubbio un ruolo di primaria importanza le caratteristiche elettriche del materiale semiconduttore con cui l’HEMT à ̈ realizzato. Pertanto, le diverse funzionalità RF che i circuiti integrati possono essere chiamati a svolgere, così come lo sviluppo di nuove funzionalità RF, comportano inevitabilmente l’utilizzo di strati di materiale semiconduttore con differenti caratteristiche di spessore, composizione e drogaggio, realizzate in modo tale da ottenere le caratteristiche elettriche dell’HEMT volute. Visto che il processo di fabbricazione degli HEMT à ̈ legato alle caratteristiche del materiale semiconduttore di partenza, le differenti caratteristiche sopra menzionate comportano conseguentemente l’adozione o lo sviluppo di differenti processi di fabbricazione degli HEMT.
Inoltre, alcune applicazioni possono richiedere che uno stesso MMIC implementi differenti funzionalità RF. In queste applicazioni, gli HEMT necessari per le funzionalità richieste al circuito integrato RF sono tutti realizzati su uno stesso substrato, le cui caratteristiche elettriche non possono quindi che essere il frutto di un compromesso fra le diverse richieste prestazionali degli HEMT, il quale può dare, e frequentemente dà, origine a criticità sulle prestazioni globali del MMIC.
Va inoltre rilevato che per la realizzazione di dispositivi multifunzionali su materiale semiconduttore del III-V gruppo a base Arsenico epitassiale, sovente si realizza per ciascun dispositivo nell’MMIC degli attacchi chimici o chimico/fisici a basso danneggiamento, in modo tale che i contatti elettrici degli elettrodi di tali dispositivi siano deposti sulla superficie sullo strato semiconduttore della struttura epitassiale per avere la funzionalità desiderata ottimale. Questo approccio, però, à ̈ difficilmente utilizzato in Nitruri di un elemento del III gruppo (“Group-III Nitrides†) quale quelli utilizzati per la fabbricazione dei GaNHEMT, per l’ulteriore difficoltà di realizzare attacchi a basso danneggiamento, ad esempio per la realizzazione del recesso del Gate, a causa della maggiore energia necessaria per erodere tali strati semiconduttori.
Tali criticità sono acuite quando si debbono realizzare gli HEMT presenti nei circuiti amplificatori MMIC operanti nello spettro di frequenza più alta delle microonde fino alle onde millimetriche, ed in particolare quando si richiede uno spettro di funzionamento particolarmente largo (quali i circuiti integrati amplificatori multi-banda). In tal caso, si richiede un aumento delle frequenze di taglio degli HEMT, intese come la frequenza associata al guadagno unitario in corrente (fT) e quella associata al guadagno unitario in potenza (fMAX), che comporta una diminuzione della lunghezza dell’elettrodo di controllo per diminuirne la capacità parassita. Sebbene la variazione geometrica della giunzione dell’elettrodo di controllo consenta di raggiungere tale vantaggio, essa può essere associata alla variazione di altri parametri caratteristici degli HEMT, che hanno un’influenza negativa allo stesso aumento delle frequenze di taglio fTed fMAX. Una variazione à ̈ legata alla diminuzione dell’area della sezione della metallizzazione dell’elettrodo di controllo, che comporta un aumento della resistenza parassita dell’elettrodo di controllo, che va a discapito dell’aumento della frequenza di taglio fMAX. Tale problema viene parzialmente superato dalla realizzazione di una geometria a “T†, “Γ†o “Y†della sezione della metallizzazione dell’elettrodo di controllo, che consente di realizzare una giunzione (piede dell’elettrodo di controllo) con lunghezza di contatto di piccole dimensioni, unita, verso la sua parte superiore, ad un estensione della stessa metallizzazione (testa dell’elettrodo di controllo), di dimensioni maggiori e sollevata rispetto al piede. La differenza fra le dimensioni laterali della testa e del piede dell’elettrodo di controllo, così come l’altezza della testa rispetto alla base del piede, non possono però superare certi limiti senza aumentare sensibilmente la fragilità meccanica della metallizzazione stessa, con conseguenze negative sulla resa di fabbricazione dei dispositivi HEMT stessi, limitando così di fatto la diminuzione della lunghezza della giunzione dell’elettrodo di controllo per una fissata area della sezione e capacità parassita associata all’estensione della testa. L’area della sezione della metallizzazione dell’elettrodo di controllo per un fissato requisito sulla sua resistenza parassita, à ̈ poi funzionale alle diverse dimensioni degli HEMT, dovendo essere maggiore quanto più à ̈ estesa la larghezza, come tipicamente realizzato per dispositivi dalle dimensioni maggiori, in particolare quando à ̈ richiesto il suo utilizzo per le applicazioni di potenza, mentre può essere minore per dispositivi più piccoli, come generalmente implementato nei dispositivi utilizzati nei circuiti amplificatori a basso rumore.
La diminuzione della lunghezza della giunzione dell’elettrodo di controllo comporta inoltre generalmente un calo della transconduttanza dell’HEMT, frequentemente descritto come “effetto di canale corto†, effetto che anch’esso ha conseguenze negative sull’aumento della frequenze di taglio fTed fMAX. Tale effetto à ̈ più marcato quando si polarizza l’HEMT per basse correnti ed alte tensioni di pozzo, condizioni tipicamente raggiunte nelle applicazioni ad elevata potenza. Anche questo risvolto comporta una maggiore criticità per la riduzione della lunghezza dell’elettrodo di controllo quando bisogna realizzare HEMT ottimizzati per applicazioni di amplificatori ad elevata potenza rispetto a quelli a basso rumore, dove per migliorare le prestazioni di rumore RF si tende ad ottimizzare le caratteristiche dell’HEMT affinché la sua polarizzazione ottima sia per tensioni di polarizzazione dell’elettrodo di pozzo più basse possibili.
L’effetto di canale corto, generalmente attribuito ad un mancato confinamento degli elettroni del canale in presenza di elevati campi elettrici, può essere mitigato dal drogaggio con l’incorporazione di impurezze accettrici (generalmente atomi di Ferro o Carbonio) all’interno dello strato semiconduttore buffer situato al di sotto del canale di elettroni, realizzato uniformemente su tutta l’area del wafer in fase di crescita epitassiale, poiché tale strato così drogato agisce come una barriera alla diffusione degli elettroni dal canale. La concentrazione ed il profilo di tale drogaggio vanno però ottimizzati anche per ottenere il miglior compromesso fra il controllo dell’effetto di canale corto e la compensazione di impurezze donatrici nello strato buffer, non di rado introdotte non intenzionalmente durante la crescita epitassiale, e l’aumento della resistenza del gas bidimensionale di elettroni causato dalla presenza delle impurezze accettrici, conseguentemente al loro effetto sulla diminuzione sia della concentrazione di carica che della mobilità degli elettroni del canale. Dal punto di vista delle caratteristiche elettriche degli HEMT ed il guadagno nell’amplificazione RF, se da un lato l’effetto di tale drogaggio permette di aumentare sia la transconduttanza e l’impedenza d’uscita del dispositivo (a vantaggio dell’aumento di fTed fMAX), la distribuzione uniforme di impurezze accettrici nel buffer su tutta la superficie del wafer conduce ad un aumento di resistenza e diminuzione della carica anche nelle porzioni del canale presenti nel canale attivo ai lati dell’elettrodo di Gate, procurando un aumento delle resistenze parassite di accesso al dispositivo intrinseco ed una diminuzione della massima corrente di pozzo che hanno la conseguenza negativa di produrre un calo del guadagno RF, un aumento della figura di rumore ed una minore potenza d’uscita a parità di tensione di polarizzazione.
Lo strato buffer drogato con impurezze accettrici ha anche l’effetto di ridurre i campi elettrici in prossimità della giunzione dell’elettrodo di controllo, contribuendo a limitare la corrente parassita del elettrodo di controllo a parità di polarizzazione, e quindi mitigare il degrado delle caratteristiche del semiconduttore e delle giunzioni elettriche dei dispositivi con esso realizzato ed ad aumentare la tensione di rottura (“break down†) consentendo così di incrementare i limiti con cui si può polarizzare l’elettrodo di pozzo, a vantaggio della massima potenza RF dell’HEMT. Proprio per tale scopo, la tecnica che consiste nell’ applicare un drogaggio di impurezze accettrici, viene ad esempio implementata nei dispositivi di potenza MOSFET a basso drogaggio dell’elettrodo di pozzo (“Low Doping Drain†- LDD) realizzati in silicio (Si), ma in questo caso il profilo di drogaggio à ̈ confinato solo al di sotto del canale in corrispondenza dell’elettrodo di controllo ed a lato verso l’elettrodo di pozzo, affinché sia ottimale per il miglior compromesso per ottenere basse resistenze parassite e bassi campi elettrici.
Altre soluzioni tecniche, tipo quella descritta da R. Vetury, J.B. Shealy, D. S. Green, J. McKenna, J. D. Brown, K. Leverich, P. M. Garber e M. J. Poulton nell’articolo (“conference paper†) “Performance and RF Reliability of GaN-on-SiC HEMTs using Dual-Gate Architectures†, presentato alla riunione del simposio internazionale di microelettronica del 2006 (“submitted to the Proceedings of the 2006 International Microelectronics Symposium†) e pubblicato (“appearing†) in Microwave Symposium Digest, 2006, IEEE MTT-S International, 11-16 Giugno 2006, pagine 714–717, sono generalmente utilizzate per proteggere l’HEMT da elevati campi elettrici, ma possono andare a discapito di alcune prestazioni, e pertanto vanno ottimizzate a seconda della funzionalità prescelta. Ciò viene frequentemente realizzato, in particolare nella fabbricazione dei GaN HEMT, con l’introduzione di ulteriori metallizzazioni sopra il canale dell’HEMT, tra l’elettrodo di controllo e quello di pozzo, generalmente chiamate Field Plate, sia singole che multiple, connesse ad un potenziale elettrico di massa, che realizzano una giunzione Schottky o Metallo Isolante Semiconduttore (MIS) con gli elettroni del canale tra l’elettrodo di controllo e l’elettrodo di pozzo, il cui effetto à ̈ di ridurre la massima intensità del picco del campo elettrico all’interno del materiale semiconduttore, per una fissata polarizzazione del dispositivo. Alla presenza di tali metallizzazioni, sono però associate delle capacità parassite che hanno l’effetto di ridurre il guadagno ad alta frequenza e/o la loro ampiezza di banda. Inoltre, l’uso di una doppia giunzione Schottky, connessa direttamente ad un potenziale elettrico di massa, se da una parte permette di ridurre drasticamente il campo elettrico, ha anche l’effetto negativo di limitare la corrente di elettrodo di pozzo quando la tensione dell’elettrodo di controllo assume valori positivi, riducendo così la dinamica dell’ampiezza del segnale d’uscita e quindi la linearità e la massima potenza del segnale RF amplificato. C’à ̈ da considerare inoltre che, riducendo il campo elettrico nel canale, a parità della tensione di pozzo, aumenta corrispondentemente anche la tensione di ginocchio VDS<K>, ovvero la tensione per cui le caratteristiche della corrente di pozzo IDin funzione della tensione fra elettrodo di pozzo ed elettrodo di Sorgente (“Drain-Source voltage†) arrivano ad un valore di saturazione. Tale aumento della tensione di ginocchio VDS<K>, rende necessario l’uso di tensioni più alte, e quindi dissipazioni maggiori che generalmente non vanno a beneficio delle prestazioni di basso rumore ad alta frequenza. Pertanto tali soluzioni “Field Plate†, specie quando introdotte negli HEMT ad alta frequenza, mentre sono preferibili per applicazioni di alta potenza, potrebbero essere controproducenti per l’amplificazione a basso rumore.
OGGETTO E RIASSUNTO DELL’INVENZIONE
Scopo della presente invenzione à ̈ pertanto quello di mettere a disposizione una tecnologia di fabbricazione di HEMT che consenta di superare gli inconvenienti delle tecnologie di fabbricazione note sopra descritti, in particolare che consenta l’ottimizzazione delle prestazioni degli HEMT per diverse funzionalità RF senza che sia necessario dover modificare le caratteristiche, in termini di composizione e/o drogaggio, del materiale semiconduttore con cui gli HEMT sono fabbricati e, conseguentemente, i processi di fabbricazione degli stessi.
Tale scopo à ̈ raggiunto dalla presente invenzione, la quale à ̈ relativa ad un processo di fabbricazione di un HEMT ed a un HEMT così ottenuto, come definiti nelle rivendicazioni allegate.
In particolare, l’ottimizzazione delle prestazioni degli HEMT per diverse funzionalità RF viene raggiunta agendo, anziché sulle caratteristiche elettriche del materiale semiconduttore con cui l’HEMT à ̈ realizzato, su quelle dell’elettrodo di controllo. Ciò permette di variare, a partire da un medesimo substrato semi-isolante, le caratteristiche elettriche di ogni singolo HEMT realizzato su tale substrato semi-isolante, se à ̈ il caso anche localmente, rispetto a quelle disponibili in una singola tipologia di transistori che assolve alle diverse funzionalità RF. Ciò consente anche la realizzazione di un circuito integrato RF ottimizzato per molteplici funzionalità RF, con vantaggi economici, soprattutto in fase di assemblaggio, rispetto all’attuale realizzazione di moduli in cui siano presenti molteplici MMIC ognuno ottimizzato per una rispettiva funzionalità RF, mitigando così le criticità sulle prestazioni globali del MMIC derivanti dal compromesso sulla scelta di caratteristiche elettriche dell’HEMT comuni a tutte le funzionalità.
In dettaglio, le caratteristiche elettriche dell’elettrodo di controllo vengono ottimizzate effettuando una doppia metallizzazione, fra le quali viene realizzato un trattamento termico di stabilizzazione e ricottura (“annealing†) per rimuovere il danneggiamento introdotto dai precedenti passi del processo di fabbricazione, quali gli attacchi chimici, di deposizione od altri eventuali.
Durante la prima metallizzazione, viene depositata solo la parte inferiore dell’elettrodo di controllo in maniera tale da realizzare sia una giunzione Schottky con lo strato semiconduttore sottostante delle dimensioni minime di poche decine di nm, e che, assieme allo strato di passivazione circostante, realizza un incapsulamento della superficie durante il successivo trattamento termico. Durante la seconda metallizzazione, viene invece depositata la restante parte superiore dell’elettrodo di controllo, in maniera tale da realizzare, indipendentemente dalla geometria del parte inferiore dello stesso, un compromesso fra capacità e resistenza parassita, mitigando le criticità di maggiore fragilità meccanica associata alla minore lunghezza di contatto della base del Gate, non essendo più equivalente alla lunghezza della giunzione Schottky che, invece, à ̈ equivalente a quella della apertura del piede realizzata durante la prima metallizzazione. Oltre a ciò, si consente così di utilizzare, in questa seconda fase, metalli che non sono necessariamente compatibili con cicli termici ad alta temperatura utilizzati nella fase di formazione della parte inferiore dell’elettrodo di controllo. Inoltre, à ̈ poi possibile realizzare, individualmente o in combinazione, un’impiantazione di impurezze accettrici allineata all’elettrodo di controllo per migliorare l’effetto canale corto, un secondo elettrodo con giunzione Schottky per realizzare un field plate Schottky che consenta di aumentare il guadagno RF dell’HEMT, specialmente quando vengono raggiunte elevate tensioni di Drain, e un HEMT con giunzione Metallo Isolante Semiconduttore (MIS) integrato con l’HEMT con giunzione Schottky.
BREVE DESCRIZIONE DEI DISEGNI
• le Figure 1-3 sono viste schematiche in sezione di un HEMT secondo una preferita forma di realizzazione dell’invenzione;
• le Figure 4-6 sono viste schematiche in sezione di un HEMT secondo una differente forma di realizzazione dell’invenzione;
• la Figura 7 à ̈ una vista in pianta dell’HEMT di Figura 6; e
• la Figura 8 à ̈ una vista schematica in sezione di un HEMT con elettrodo di controllo Metallo-Isolante-Semiconduttore.
DESCRIZIONE DETTAGLIATA DI PREFERITE FORME DI REALIZZAZIONE DELL’INVENZIONE
La presente invenzione verrà ora descritta in dettaglio con riferimento alle figure allegate per permettere ad una persona esperta di realizzarla ed utilizzarla. Varie modifiche alle forme di realizzazione descritte saranno immediatamente evidenti alle persone esperte ed i generici principi descritti possono essere applicati ad altre forme di realizzazione ed applicazioni senza per questo uscire dall’ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate. Pertanto, la presente invenzione non deve essere considerata limitata alle forme di realizzazione descritte ed illustrate, ma gli si deve accordare il più ampio ambito protettivo conforme i principi e le caratteristiche qui descritte e rivendicate.
Le Figure 1-3 illustrano schematicamente in sezione un HEMT secondo una preferita forma di realizzazione della presente invenzione e durante differenti fasi del suo processo di fabbricazione.
In particolare, nella Figura 3 Ã ̈ indicato nel suo insieme con 1 un HEMT comprendente:
• un substrato epitassiale comprendente:
- un substrato semi-isolante 2, generalmente di materiale semiconduttore, ad esempio di Silicio (Si), Carburo di Silicio (SiC), Nitruro di Gallio (GaN) o Zaffiro (Al2O3);
- uno strato buffer 3, preferibilmente comprendente Nitruro di un elemento del III gruppo quale Nitruro di Gallio o Gallio Alluminio e/o Indio (GaN/AlGaN/InGaN/AlInGaN), convenientemente Nitruro di Gallio (GaN), formato sul substrato semi-isolante 2, eventualmente tramite l’interposizione di altri strati; ed
- uno strato barriera 4, preferibilmente comprendente anch’esso un Nitruro di un elemento del III gruppo, in particolare Nitruro di Gallio, Indio e Alluminio (InAlGaN), formato sullo strato buffer 3, eventualmente a sua volta formato da strati con variazione nella composizione e drogaggio; e
- uno strato di protezione meccanica e/o di passivazione 5, preferibilmente di materiale dielettrico quale Nitruro di Silicio (SiN) o Biossido di Silicio (SiO2), formato sullo strato barriera 4 ed in cui sono lasciate esposte porzioni dello strato barriera 4 definenti una prima ed una seconda regione di contatto ohmico; • un elettrodo di sorgente 6 ed un elettrodo di pozzo 7 formati rispettivamente su, ed in contatto ohmico con, le porzioni esposte dello strato barriera 4, nelle prima e, rispettivamente, nella seconda regione di contatto ohmico; ed • un elettrodo di controllo (“control gate†) 13 formato su, ed in contatto Schottky con, lo strato barriera 4, fra gli elettrodi di sorgente 6 e di pozzo 7, dai quali à ̈ lateralmente separato.
Sullo strato di protezione meccanica e/o di passivazione 5 e sui contatti ohmici 6 e 7 possono poi essere depositati uno o più ulteriori strati di passivazione.
Gli elettrodi di sorgente 6 e di pozzo 7 sono convenientemente realizzati formando, al di sopra dello strato di protezione meccanica e/o di passivazione 5, una maschera formata convenientemente da uno strato di resist fotolitografico che viene modellato (“patterned†) in maniera tale da formare una prima ed una seconda finestra in corrispondenza della prima e della seconda regione di contatto ohmico. Lo strato di protezione meccanica e/o di passivazione 5 viene quindi attaccato chimicamente (“etching†) in corrispondenza della prima e della seconda finestra fino all’interfaccia con lo strato barriera 4 e viene quindi effettuata una deposizione metallica in corrispondenza delle porzioni esposte dello strato barriera 4, la quale porta alla formazione degli elettrodi di sorgente 6 e di pozzo 7. Si sottopone quindi l’HEMT 1 ad un ciclo termico di lega degli elettrodi di sorgente 6 e di pozzo 7 con lo strato barriera 4 sottostante, in modo da formare un contatto non rettificante (ohmico) tra metallo ed elettroni presenti nel canale.
In una forma di realizzazione alternativa, gli elettrodi di sorgente 6 e di pozzo 7 possono essere formati sullo strato barriera 4 prima dello strato di protezione meccanica e/o di passivazione 5, e quest’ultimo essere poi successivamente depositato fra gli elettrodi di sorgente 6 e di pozzo 7.
Gli elettrodi di sorgente 6 e di pozzo 7 possono essere convenientemente formati in maniera tale da risultare più piccoli delle rispettive finestre nello strato di protezione meccanica e/o di passivazione 5, così da risultare distanziati da quest’ultimo. Preferibilmente, questa differenza tra le dimensioni delle finestre nello strato di protezione meccanica e/o di passivazione 5 e quelle degli elettrodi di sorgente 6 e di pozzo 7, viene ottenuta utilizzando un attacco chimico isotropico, o parzialmente tale, per la rimozione dello strato di protezione meccanica e/o passivazione 5, dopo aver applicato la maschera per la definizione degli elettrodi di sorgente 6 e di pozzo 7, e prima della deposizione del metallo. Preferibilmente, quando lo strato di protezione meccanica e/o passivazione 5 à ̈ realizzato mediante strati di Nitruro di Silicio (SiN) e/o Biossido di Silicio (SiO2), l’attacco chimico isotropico può essere ottenuto mediante immersione in una soluzione liquida basata sulla miscela di NH4F, HF ed H2O.
Per definire le aree di semiconduttore elettricamente conduttive della superficie dell’MMIC dove vengono realizzati i dispositivi attivi, rispetto alle aree di semiconduttore elettricamente non conduttive, dove vengono generalmente realizzati i componenti passivi, si rende lo strato barriera 4 elettricamente isolato all’esterno dell’area attiva dell’HEMT 1. Ciò si può realizzare avendo protetto prima la superficie che si desidera lasciare elettricamente conduttiva con una maschera formata convenientemente da uno strato di resist fotolitografico opportunamente modellato, e successivamente rendendo elettricamente non conduttiva l’area non coperta da tale maschera tramite un processo di bombardamento della superficie, ad esempio mediante impiantazione di ioni Fluoro ad energia compresa fra 50KeV e 300KeV e dose compresa fra 5x10<13>cm<-2>e 2x10<14>cm<-2>, od in alternativa rimuovendo le parti conduttive del materiale semiconduttore presenti all’esterno della maschera, operando un attacco chimico-fisico del materiale non protetto da essa fino ad eliminare completamente lo strato barriera 4 all’esterno ed esporre lo stato buffer 3 sottostante. Per entrambe le procedure, il processo di isolamento viene realizzato precedentemente alla definizione dell’elettrodo di controllo 13, come descritto di seguito.
L’elettrodo di controllo 13 à ̈ utilizzato per modulare il segnale di ingresso ed à ̈ realizzato nel modo qui di seguito descritto con riferimento alle Figure 1 e 2. Come illustrato, sullo strato di protezione meccanica e/o di passivazione 5 e sul primo e secondo contatto ohmico 6, 7 (e su eventuali ulteriori strati di passivazione su di questi deposti) viene formato uno strato di mascheratura 8 provvisto di un’apertura 9 passante che espone una porzione dello strato di protezione meccanica e/o di passivazione 5 fra i contatti ohmici 6 e 7. Preferibilmente, lo strato di mascheratura 8 à ̈ uno strato di resist fotolitografico, il quale viene fotolitograficamente modellato (“patterned†) per formare l’apertura 9, la quale può convenientemente avere dimensioni minime dell’ordine di alcune decine di nm.
Una finestra 10 passante viene quindi formata nello strato di protezione meccanica e/o di passivazione 5, in corrispondenza dell’apertura 9 nello strato di mascheratura 8, in maniera tale da esporre una superficie dello strato barriera 4 definente una regione di contatto Schottky nella quale verrà successivamente realizzato l’elettrodo di controllo 13. In particolare, la finestra 10 viene realizzata mediante un attacco chimico selettivo a basso danneggiamento (“low damage†) che erode lo strato di protezione meccanica e/o di passivazione 5 fino all’interfaccia con lo strato barriera 4.
Una porzione inferiore 11 dell’elettrodo di controllo 13, nel seguito indicata con il termine “piede†(“gate foot†), viene quindi formata sulla porzione esposta dello strato barriera 4, nella finestra 10, ad esempio per deposizione di Nichel (Ni) o Platino (Pt) oppure di un metallo refrattario quale molibdeno (Mo) o tungsteno (W), ovvero una deposizione di molteplici strati composti da metalli con tali caratteristiche. In particolare, il piede 11 viene formato in maniera tale da estendersi attraverso lo strato di protezione meccanica e/o di passivazione 5 per un’altezza non superiore, convenientemente inferiore, a quella dello spessore complessivo dello strato di protezione meccanica e/o di passivazione 5 e di eventuali ulteriori strati di passivazione, così da non fuoriuscire dalla finestra 10. Ciò consente di facilitare la separazione fisica fra il metallo deposto sullo strato barriera 4 e quello deposto sopra lo strato di mascheratura 8, e quindi la successiva rimozione di quest’ultimo metallo, utilizzando l’esposizione in solventi (come ad esempio acetone o N-Methyl-2-pyrrolidone/NMP) dello strato di mascheratura nel caso esso sia composto da resist fotolitografico, come nella forma di realizzazione precedentemente descritta.
L’HEMT 1 viene quindi sottoposto ad un trattamento termico di stabilizzazione e ricottura al fine di rimuovere il danneggiamento al reticolo cristallino della superficie del semiconduttore introdotto dai passi di processo precedenti, quali l’attacco chimico, la deposizione ed altri eventuali, e stabilizzare l’interfaccia metallosemiconduttore della giunzione Schottky. Per una rimozione efficace del danneggiamento in un Nitruro di un elemento del III gruppo, le temperature raggiunte durante tale trattamento termico superano 450°C, e quindi possono essere superiori a quelle di diffusione dell’Oro (Au) p e/o dell’Alluminio (Al) nei metalli precedentemente citati, e che formano la barriera Schottky durante la definizione del piede 11.
Con riferimento nuovamente alla Figura 3, una porzione superiore 12 dell’elettrodo di controllo 13, nel seguito indicata con il termine “testa†(“gate head†), viene quindi formata sul piede 11, ad esempio per deposizione di un metallo a bassa resistività quale oro (Au) o alluminio (Al) con elevato spessore, eventualmente tramite l’interposizione di altri strati metallici di barriera quali nichel (Ni) o titanio (Ti) al fine di limitare la possibilità di una reazione chimica con il piede 11.
In particolare, la testa 12 viene formata in maniera tale da fuoriuscire dalla finestra 10 e da presentare, preferibilmente, una prima porzione 12a che si estende lateralmente sulla superficie dello strato di protezione meccanica e/o di passivazione 5, all’esterno della finestra 10, in maniera tale da appoggiarsi su e risultare meccanicamente supportata da quest’ultimo, migliorando così l’aderenza meccanica dell’elettrodo di controllo 13 alle porzioni con cui risulta a contatto, ma senza aumentare significativamente la capacità parassita globale dell’elettrodo di controllo 13. In altri termini, la testa 12 à ̈ modellata in maniera tale da definire in sezione, congiuntamente al piede 11, un profilo a gradino (“stairstep profile†) in corrispondenza della prima porzione 12a.
La testa 12 viene inoltre formata in maniera tale da presentare una seconda porzione 12b verticalmente distanziata dalla ed estendentisi lateralmente da uno o da entrambi i lati della prima porzione 12a, cosi da fornire alla testa 12 una sezione a profilo ottimizzato, ad esempio la cui geometria assuma un aspetto assimilabile a quella delle lettere “T†, “Y†o “Γ†, per minimizzare la resistenza e capacità parassite dell’elettrodo di controllo 13, consentendo di utilizzare metalli che non sono necessariamente compatibili con cicli termici ad alta temperatura utilizzati nella prima fase di formazione del piede 11.
Nella sua forma di realizzazione preferita, per ottenere la geometria a “T†“Y†o “Γ†della testa 12, ci si avvale di un processo che utilizza la litografia a fascio elettronico il quale, impressionando strati multipli di resist, deposti con diversi spessori e sensibilità sulla superficie del wafer, le aree dove deve essere realizzata la maschera formata da tali resist, consentano di ottenere delle aperture, dopo la successiva fase di sviluppo, il cui profilo sia ottimizzato per fornire alla metallizzazione della testa la geometria voluta, oltre che facilitare la separazione fisica fra il metallo deposto in coincidenza di quello del piede e quello deposto sopra la maschera del multistrato di resist.
La formazione in due fasi dell’elettrodo di controllo 13, con trattamento termico dopo la formazione del piede 11, consente di superare i limiti fisici imposti alla temperatura di rinvenimento in presenza delle metallizzazioni a bassa resistività (Au o Al) della testa 12: queste ultime, infatti, se sottoposte a temperature prossime a quelle di fusione (660°C per l’Al e 1064°C per l’Au), o di lega con la metallizzazione del piede 11, possono deformarsi non mantenendo la geometria originaria ottenuta dopo la deposizione, possono ridurre la resistività complessiva della metallizzazione dell’elettrodo di controllo 13, essendo le leghe di tali metalli più resistive, ed anche possono diffondere nello strato barriera 4, peggiorando le caratteristiche rettificanti del contatto Schottky. Tali limitazioni possono essere invece superate utilizzando il trattamento termico di annealing dopo la deposizione della metallizzazione del piede 11 in assenza di quella della testa 12, consentendo così di utilizzare metalli che non sono necessariamente compatibili con cicli termici ad alta temperatura utilizzati nella fase di formazione del piede 11.
Un altro vantaggio della formazione in due fasi dell’elettrodo di controllo 13 consiste nella possibilità di utilizzare, nelle fasi litografiche, uno strato di resist fotolitografico più sottile per la deposizione del piede 11, che rende meno critica la realizzazione di giunzioni di qualche decina di nanometri, di quello per la deposizione della testa 12, dove le esigenze di deposizione di elevati spessori metallici (centinaia di nm) per abbattere la resistenza parassita dell’elettrodo di controllo 13 rendono necessario l’utilizzo di uno spessore di resist più elevato.
Inoltre, il processo costruttivo in due fasi dell’elettrodo di controllo 13 consente di variare le proprietà di quest’ultimo affinché le caratteristiche elettriche degli HEMT nel MMIC abbiano caratteristiche ottimizzate per ogni funzionalità RF, ad esempio adattando differenti dimensioni del piede 11 a seconda della applicazione richiesta, a partire dallo stesso materiale semiconduttore, rispetto a quelle disponibili da una singola tipologia di transistore che assolve alle diverse funzionalità RF. Ciò porta ad una tecnologia modulare adatta a diverse applicazioni, senza che sia necessario cambiare le caratteristiche del materiale semiconduttore con cui l’HEMT 1 à ̈ realizzato, evitando così di modificare conseguentemente i processi di fabbricazione richiesti per lo sviluppo di nuove funzioni. Diventa inoltre accessibile anche realizzare in un unico MMIC transistori ottimizzati per molteplici funzioni RF, con vantaggi economici, soprattutto in fase di assemblaggio, rispetto alla attuale realizzazione di moduli in cui siano presenti molteplici MMIC, ognuno ottimizzato per ogni funzionalità RF. Inoltre, un MMIC multifunzionale basato sul processo costruttivo oggetto dell’invenzione consente di ottimizzare le caratteristiche di ciascun HEMT utilizzato nel MMIC, migliorando le sue prestazioni globali rispetto ad un MMIC in cui le caratteristiche elettriche degli HEMT fossero comuni a tutte le funzionalità RF.
Le Figure 4-6 illustrano schematicamente in sezione un HEMT secondo una differente forma di realizzazione dell’invenzione, il quale à ̈ realizzabile sullo stesso substrato semiconduttore contemporaneamente alla forma di realizzazione precedentemente descritta, e pertanto integrabile nello stesso circuito integrato monolitico MMIC. In particolare, l’HEMT illustrato nelle Figure 4 e 5, indicato nel suo complesso con 1’, differisce dall’HEMT 1 illustrato nelle Figure 1-3 per il fatto di essere provvisto di un elettrodo di field plate, indicato con 13’, formato su, ed in contatto Schottky con, lo strato barriera 4, fra gli elettrodi di controllo 13 e di pozzo 7, dai quali à ̈ lateralmente separato.
In particolare, l’elettrodo di controllo 13, che à ̈ utilizzato per modulare il segnale di ingresso, à ̈ realizzato prossimo all’elettrodo di sorgente 6, mentre l’elettrodo di field plate 13’, che svolge appunto la funzione di “field plate†Schottky per mitigare il campo elettrico all’interno dell’HEMT 1’, aumentandone l’affidabilità e la robustezza, e ridurre gli effetti di canale corto a vantaggio del guadagno RF dell’HEMT 1’, à ̈ realizzato prossimo all’elettrodo di pozzo 7. In questa forma di realizzazione, il trattamento termico di stabilizzazione e ricottura finalizzato a rimuovere il danneggiamento introdotto dai passi di processo precedenti coinvolge entrambi i piedi 11 e 11’.
Per realizzare l’elettrodo di field plate 13’, un’ulteriore finestra passante, indicata con 10’, à ̈ realizzata nello strato di protezione meccanica e/o di passivazione 5, contestualmente alla finestra passante 10. La seconda finestra 10’ può avere anch’essa dimensioni dell’ordine di poche decine di nm ed à ̈ interposta fra la finestra 10 e l’elettrodo di pozzo 7, dai quali à ̈ lateralmente separata, ed espone un’ulteriore superficie dello strato barriera 4 definente una regione di contatto Schottky nella quale, contemporaneamente alla formazione del piede 11 dell’elettrodo di controllo 13, viene realizzato il solo piede, indicato con 11’, dell’elettrodo di field plate 13’, che svolge la funzione di “field plate†Schottky per mitigare il campo elettrico all’interno dell’HEMT 1’, aumentandone l’affidabilità e la robustezza, e ridurre gli effetti di canale corto a vantaggio del guadagno RF dell’HEMT 1’.
Opzionalmente, prima della deposizione della metallizzazione dei piedi 11 e 11’ dell’elettrodo di controllo 13 e dell’elettrodo di field plate 13’ potrebbe essere realizzato un attacco chimico dello strato barriera 4 in corrispondenza delle finestre 10 e 10’ in maniera tale da realizzare recessi nello strato barriera 4, illustrati in Figura 6 con linea tratteggiata, facendo così sì che le metallizzazioni dei piedi 11 e 11’ dell’elettrodo di controllo 13 e dell’elettrodo di field plate 13’ penetrino parzialmente nello strato barriera 4. In una variante non illustrata, utilizzando mascherature differenti, potrebbe essere realizzato anche uno solo dei due recessi, convenientemente solo quello in corrispondenza del piede 11 dell’elettrodo di controllo 13, configurazione, quest’ultima, che permette di limitare l’effetto di strozzamento causato dalla presenza dell’elettrodo di field plate 13’.
L’elettrodo di field plate 13’ à ̈ connesso ad un potenziale elettrico di massa, o più in generale ad un potenziale elettrico di riferimento che potrebbe anche essere differente dal potenziale elettrico di massa, attraverso un collegamento esterno alla regione di canale dell’HEMT 1’. Il motivo di tale soluzione consiste nel fatto che l’elettrodo di field plate 13’ ha la funzione di diminuire il campo elettrico nel canale grazie alla modulazione degli elettroni del canale fornito dalla giunzione Schottky, altrimenti indicato come effetto “Field Plate†, e di migliorare così l’affidabilità dell’HEMT 1’. Siccome l’elettrodo di field plate 13’ non deve trasportare un segnale RF ma applicare un campo elettrico statico, non à ̈ necessario ridurre la sua resistenza sovrapponendoci una metallizzazione di testa come nell’elettrodo di controllo 13, e così la realizzazione di una giunzione Schottky con effetto Field Plate realizzata con la sola metallizzazione del piede 11’ facilita la sua collocazione in prossimità dell’elettrodo di controllo 13, in modo tale da modulare la caduta di tensione nel canale dell’HEMT 1’ tra l’elettrodo di controllo 13 e l’elettrodo di pozzo 7, permettendo così di controllare il campo elettrico in tale zona diminuendone il suo valore di picco, e mitigando conseguentemente gli associati rischi per l’affidabilità dell’HEMT 1’, quale la piezoelettricità inversa o la generazione di carica per ionizzazione da impatto.
L’elettrodo di field plate 13’ ha anche l’ulteriore funzione protettiva di limitare sia la corrente che fluisce attraverso l’elettrodo di controllo 13, schermando e raccogliendo la carica in eccesso generata dai fenomeni di ionizzazione da impatto, sia limitando la massima corrente di pozzo nel caso l’elettrodo di controllo 13 superi la tensione di accensione del diodo Schottky. Infatti l’elettrodo di field plate 13’, essendo connesso ad una tensione fissata, limita la corrente del canale in quanto tale giunzione polarizzata ha l’effetto di svuotare gli elettroni presenti sotto tale giunzione, limitando così la corrente che fluisce nel canale a seconda del suo potenziale elettrico. Per evitare però che tale potenziale elettrico abbia un effetto di limitazione eccessiva sulla massima corrente di pozzo, comprimendo perciò la dinamica dell’ampiezza del segnale RF in ai capi dell’elettrodo di pozzo, la connessione elettrica dell’elettrodo di field plate 13’ si può realizzare attraverso un’appropriata circuitazione elettrica comprendente un contatto rettificante ed eventualmente una resistenza elettrica aggiuntiva in serie al contatto rettificante, in modo tale che, nelle condizioni di polarizzazione elettriche operative dell’HEMT 1’, l’elettrodo di field plate 13’ si auto-polarizzi portando il potenziale elettrico della giunzione Schottky a valori positivi prossimi alla tensione di accensione della giunzione. Ciò à ̈ realizzabile, ad esempio, contattando il secondo elettrodo di field plate 13’ con l’anodo di un diodo, il quale a sua volta ha il catodo collegato a massa attraverso un elemento resistivo, così come raffigurato schematicamente in Figura 6.
Grazie ad una siffatta connessione, l’elettrodo di field plate 13’ si autopolarizza alla tensione di ginocchio di un diodo (tipicamente 1 V, se si realizza il diodo con un contatto Schottky con gli elettroni nel GaN), evitando in tal modo che il canale dell’HEMT 1’ possa rimanere strozzato dall’elettrodo di field plate 13’ quando il segnale RF applicato all’elettrodo di controllo 13 raggiunge valori di tensione positivi. Inoltre, la presenza di una rete resistiva tra l’elettrodo di field plate 13’ e la massa consente di limitare le perdite del segnale RF in uscita, poiché la capacità parassita del secondo elettrodo di field plate così non à ̈ connessa direttamente a massa attraverso un corto-circuito, ma attraverso un filtro RC serie.
La connessione ad un potenziale elettrico di massa dell’elettrodo di field plate 13’ con le caratteristiche sopra descritte può essere convenientemente realizzata in modo tale da essere integrata nello stesso MMIC, come illustrato schematicamente nella Figura 7. In particolare, durante la fase di isolamento elettrico dell’area, indicata in Figura 7 con 4’, dello strato barriera 4 all’esterno dell’area attiva dell’HEMT 1, formando in quest’area, attraverso una opportuna modellizzazione della maschera di protezione, una linea resistiva 14 di materiale semiconduttore, avente una prima estremità elettricamente connessa all’elettrodo di field plate 13’, formando così con quest’ultimo una giunzione Schottky, ed una seconda estremità elettricamente connessa a massa mediante un contatto ohmico.
Nell’esempio illustrato nella Figura 7, il collegamento della striscia resistiva 14 ad un potenziale elettrico di massa viene preferibilmente realizzato sovrapponendo la seconda estremità della linea resistiva 14 all’elettrodo di sorgente 6, che generalmente à ̈ collegato a massa. La sovrapposizione di un’estremità della linea resistiva 14 con l’elettrodo di field plate 13’ realizza il contatto rettificante con le caratteristiche volute sopra descritte, la cui capacità à ̈ controllabile in base all’area della sovrapposizione fra la linea resistiva 14 e l’elettrodo di field plate 13’. Inoltre, tale sovrapposizione permette di realizzare, in combinazione con la geometria della linea resistiva 14, che regola la sua resistenza R, la combinazione dei valori di resistenza e capacità (RC) serie per ottenere l’isolamento RF voluto dell’elettrodo di field plate 13’.
Gli stessi vantaggi che la forma di realizzazione precedentemente descritta ed illustrata nella Figura 7 potrebbero essere ottenuti omettendo il contatto rettificante e collegando l’elettrodo di field plate 13’ ad un potenziale elettrico di riferimento positivo, di valore tale da non causare lo strozzamento del canale, attraverso una resistenza elettrica.
L’approccio costruttivo in due fasi sopra descritto consente quindi di realizzare sia HEMT a singolo elettrodo di controllo, che sono più appropriati alla funzione di amplificazione a basso rumore, che HEMT in cui all’elettrodo di controllo à ̈ abbinato un elettrodo di field plate, che hanno vantaggi nella funzione di amplificazione di potenza, con un unico processo costruttivo, con potenzialità di realizzare sullo stesso circuito monolitico dispositivi integrati a semiconduttore con caratteristiche ottimizzate per funzioni diverse, specialmente per quelle destinate ad applicazioni ad alta frequenza.
Un altro potenziale vantaggio dell’approccio costruttivo in due fasi dell’elettrodo di controllo 13 consiste nella possibilità di depositare la metallizzazione della testa 12 anche senza aver realizzato precedentemente la metallizzazione del piede 11. In tal modo, à ̈ possibile realizzare dispositivi elettronici integrati comprendenti, oltre a HEMT a singolo elettrodo di controllo e/o a HEMT con elettrodo di controllo ed elettrodo di field plate, anche HEMT con giunzione di controllo (“gate junction†) del tipo Metallo-Isolante-Semiconduttore (MIS), come mostrato a titolo di esempio nella Figura 8 ed indicato con 1†, i quali offrono vantaggi nelle applicazioni di commutazione (“switching†) grazie alla loro minore perdita d’inserzione (“insertion loss†) e maggiore robustezza a largo segnale nello stato chiuso (“on†), oltre che maggiore isolamento e robustezza alle alte tensioni quando operanti nello stato aperto (“off†). In una forma di realizzazione preferita, la realizzazione di HEMT con giunzione di controllo di tipo MIS per applicazioni di commutazione con ulteriori vantaggi di prestazioni RF, si ottiene realizzando una o più giunzioni MIS, che si appoggiano sopra lo strato di protezione meccanica e/o passivazione 5 tra gli elettrodi di sorgente 6 e di pozzo 7, e dove ciascuna metallizzazione della giunzione MIS à ̈ connessa all’elettrodo di controllo 13 attraverso degli elementi resistivi che, come à ̈ noto, hanno la funzione di diminuire le perdite del segnale RF verso l’esterno del dispositivo. Nella sua forma preferenziale, la realizzazione di tali elementi resistivi possono convenientemente venire realizzati in forma integrata all’interno dell’MMIC definendo delle aree di semiconduttore elettricamente conduttive esterne al canale dell’HEMT, durante la fase di isolamento elettrico, così come descritto in precedenza per la realizzazione dell’elemento resistivo per la connessione a massa dell’elettrodo di field plate 13’.
La scelta delle dimensioni della giunzione di controllo può essere fatta in base alla funzione di ciascun dispositivo del MMIC, al fine di trovare per ciascuno di essi il compromesso ottimale fra guadagno RF, controllo della modulazione, robustezza, ecc.
Risulta infine chiaro che al processo di fabbricazione descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.
In particolare, sia nell’HEMT 1 che nell’HEMT 1’ à ̈ possibile impiantare ioni di impurezze accettrici in modo allineato all’elettrodo di controllo 13, ad esempio Carbonio(C) o Ferro (Fe), al di sotto del o sovrapposte alla regione di canale che si forma al di sotto dell’elettrodo di controllo 13, fra lo strato buffer 3 e lo strato barriera 4, in prossimità della giunzione di controllo, per migliorare l’effetto canale corto. Lo scopo di tale impiantazione ionica à ̈ quello di favorire l’aumento del guadagno dell’HEMT 1 e 1’ in condizioni di polarizzazione con bassa corrente di controllo e/o alta tensione di pozzo, da applicare sopratutto nel caso in cui la lunghezza dell’elettrodo di controllo sia troppo piccola per controllare i fenomeni di canale corto. Infatti, l’impiantazione selettiva sotto il canale in corrispondenza dell’elettrodo di controllo 13, consente di confinare gli elettroni del canale poiché il drogaggio con impurezze impiantate agisce come barriera alla diffusione degli elettroni del canale. Questa impiantazione ha anche l’effetto di ridurre i campi elettrici in prossimità della giunzione, contribuendo a limitare la corrente parassita di controllo a parità di polarizzazione. Rispetto ad altre soluzioni in cui tale drogaggio à ̈ realizzato uniformemente sulla superficie del wafer in fase di crescita epitassiale, l’impiantazione fornisce lo stesso effetto senza diminuire la carica del canale ovunque, consentendo di non aumentare le resistenze parassite di accesso al dispositivo intrinseco, con le limitazioni nelle prestazioni dei GaNHEMT dello stato dell’arte, quali quelle descritte nella parte introduttiva ed originate dall’uso di materiale semiconduttore il cui buffer à ̈ drogato ovunque con impurezze accettrici.
In una forma di realizzazione preferita, l’impiantazione ionica di impurezze accettrici può essere effettuata attraverso lo strato dielettrico precedentemente alla realizzazione del piede 11, affinché la presenza di tale strato dielettrico utilizzato possa fungere come incapsulante durante il ciclo termico di annealing dopo l’impiantazione ionica stessa, necessario per rimuovere il danno al reticolo cristallino conseguente all’impatto degli ioni impiantati. Tale ciclo termico di annealing, potrebbe essere accorpato a quello di lega degli elettrodi di sorgente 6 e di pozzo 7, e/o durante il ciclo termico realizzato dopo la deposizione della metallizzazione del piede 11.
L’impiantazione ionica di impurezze accettrici può essere quindi effettuata mediante una maschera applicata precedentemente alla definizione del piede 11, oppure utilizzando lo stesso strato di mascheratura 8 utilizzato per la di definizione del piede 11. Quest’ultimo caso consente di avere due ulteriori vantaggi:
• il primo vantaggio riguarda le prestazioni dell’HEMT, perché le impurezze accettrici impiantate risultano confinate in un area molto stretta sotto la giunzione Schottky, limitando l’aumento delle resistenze d’accesso, anche aumentando la compensazione della carica fino ad annullare la concentrazione del gas elettronico bidimensionale (“two dimensional electron gas†2DEG) con elettrodo di controllo polarizzato a 0 V (HEMT enhanched);
• il secondo vantaggio riguarda la semplicità di realizzazione, perché l’impiantazione ionica di impurezze accettrici à ̈ auto-allineata all’elettrodo di controllo 13, annullando la criticità dell’allineamento con la formazione del piede 11, e non à ̈ necessario effettuare altri passaggi tecnologici per la mascheratura ed il rinvenimento per l’impiantazione.
Realizzando l’impiantazione ionica selettiva di impurezze accettrici, in particolare per i dispositivi di potenza, facendo si che il loro drogaggio sia realizzato in prossimità dell’elettrodo di controllo 13 con una maggiore estensione verso l’elettrodo di pozzo 7, attraverso un’opportuna apertura della maschera per l’impiantazione se realizzata in precedenza alla definizione del piede 11, si ottiene l’effetto di diminuire la concentrazione di elettroni nel canale sul lato rivolto verso l’elettrodo di pozzo 7 rispetto all’elettrodo di controllo 13, consentendo così di realizzare un profilo di drogaggio analogo a quello implementato nei dispositivi di potenza MOSFET a basso drogaggio di pozzo (“Low Doping Drain†- LDD) realizzati in silicio (Si), ottenendo benefici analoghi a quelli descritti nella parte introduttiva con riferimento allo stato dell’arte. Una simile distribuzione di impurezze accettrici, ottenuta mediante l’impiantazione ionica selettiva, può essere abbinata anche alla realizzazione di un elettrodo di field plate 13’ (Figure 4-6), ed in particolare effettuata attraverso le due aperture 9 sullo strato di mascheratura 8.

Claims (11)

  1. RIVENDICAZIONI 1. Processo di fabbricazione di un transistore ad alta mobilità elettronica (1; 1’), comprendente: • predisporre un substrato epitassiale comprendente un substrato semi-isolante (2), uno strato buffer (3) ed uno strato barriera (4) sequenzialmente impilati; • formare un primo ed un secondo elettrodo di conduzione di corrente (6, 7) sul, ed in contatto ohmico con, lo strato barriera (4); e • formare un elettrodo di controllo (13) sul, ed in contatto Schottky con, lo strato barriera (4), fra il primo ed il secondo elettrodo di conduzione di corrente (6, 7); caratterizzato dal fatto che formare un elettrodo di controllo (13) sullo strato barriera (4) comprende: • formare una porzione inferiore (11) dell’elettrodo di controllo (13); • effettuare un trattamento termico di stabilizzazione e ricottura per rimuovere il danneggiamento al reticolo cristallino della superficie del semiconduttore introdotto dai passi di processo precedenti e stabilizzare l’interfaccia metallo-semiconduttore della giunzione Schottky; e • formare una porzione superiore (12) dell’elettrodo di controllo (13) sul, ed in contatto elettrico con, la porzione inferiore (11) dell’elettrodo di controllo (13).
  2. 2. Metodo di fabbricazione secondo la rivendicazione 1, in cui una porzione inferiore (11) dell’elettrodo di controllo (13) comprende: • formare uno strato di protezione meccanica e/o di passivazione (5) sullo strato barriera (4), fra il primo ed il secondo elettrodo di conduzione di corrente (6, 7); • formare una prima finestra (10) nello strato di protezione meccanica e/o di passivazione (5), in maniera tale da esporre una superficie dello strato barriera (4); • formare la porzione inferiore (11) del primo elettrodo di controllo (13) sulla superficie esposta dello strato barriera (4), in maniera tale da non fuoriuscire dallo strato di protezione meccanica e/o passivazione (5); in cui formare una porzione superiore (12) dell’elettrodo di controllo (13) comprende: • formare la porzione superiore (12) del primo elettrodo di controllo (13) sulla porzione inferiore (11) del primo elettrodo di controllo (13), in maniera tale da fuoriuscire dallo strato di protezione meccanica e/o passivazione (5); ed in cui formare la porzione superiore (12) del primo elettrodo di controllo (13) comprende: • formare una prima porzione (12a) che si estende lateralmente sullo strato di protezione meccanica e/o di passivazione (5), così da appoggiarsi su e risultare meccanicamente supportate da quest’ultimo; e • formare una seconda porzione (12b) verticalmente distanziata dalla ed estendentisi lateralmente da uno o entrambi i lati della prima porzione (12a).
  3. 3. Metodo di fabbricazione secondo la rivendicazione 1 o 2, in cui almeno uno degli strati del substrato epitassiale comprendente un Nitruro di un elemento del III gruppo, in particolare Nitruro di Gallio (GaN), ed in cui le temperature raggiunte durante il trattamento termico di stabilizzazione e ricottura superiore a 450°C.
  4. 4. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre: • formare un elettrodo di field plate (13’) sul, ed in contatto Schottky con, lo strato barriera (4), fra il primo ed il secondo elettrodo di conduzione di corrente (6, 7); in cui formare un elettrodo di field plate (13’) sullo strato barriera (4) comprende: • formare solo una porzione inferiore (11’) dell’elettrodo di field plate (13’) contemporaneamente alla porzione inferiore (11) dell’elettrodo di controllo (13), e tale da non fuoriuscire dallo strato di protezione meccanica e/o passivazione (5).
  5. 5. Metodo di fabbricazione secondo la rivendicazione 4, in cui il primo ed il secondo elettrodo di conduzione di corrente (6, 7) sono destinati ad operare come elettrodi di sorgente e, rispettivamente, di pozzo, ed in cui l’elettrodo di controllo (13) à ̈ formato adiacente all’elettrodo di sorgente (6) ed à ̈ destinato a ricevere un segnale di ingresso ad alta frequenza, mentre l’elettrodo di field plate (13’) à ̈ formato adiacente all’elettrodo di pozzo (7) ed à ̈ polarizzato ad un potenziale elettrico di riferimento.
  6. 6. Metodo di fabbricazione secondo la rivendicazione 4 o 5, comprendente inoltre: • collegare elettricamente l’elettrodo di field plate (13’) ad un potenziale elettrico di riferimento attraverso un contatto rettificante e/o una resistenza elettrica.
  7. 7. Metodo di fabbricazione secondo la rivendicazione 6, in cui collegare elettricamente l’elettrodo di field plate (13’) ad un potenziale elettrico di riferimento attraverso un contatto rettificante e/o una resistenza elettrica comprende: • formare un’area elettricamente non conduttiva (4’) nello strato barriera (4), all’esterno dell’area elettricamente conduttiva dove à ̈ realizzato il transistore ad alta mobilità elettronica (1; 1’); • formare nell’area elettricamente non conduttiva (4’) una striscia (14) di materiale semiconduttore avente una resistenza elettrica dipendente dalle dimensioni geometriche e dalla resistività del materiale semiconduttore; la striscia (14) avendo una prima estremità elettricamente connessa all’elettrodo di field plate (13’), formando così con questo il detto contatto rettificante, ed una seconda estremità elettricamente connessa ad un potenziale elettrico di riferimento mediante un contatto ohmico.
  8. 8. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre: • impiantare ionicamente impurezze accettrici al di sotto dell’elettrodo di controllo (13), in corrispondenza della regione di canale del transistore ad alta mobilità elettronica (1; 1’).
  9. 9. Transistore ad alta mobilità elettronica (1’) comprendente: • un substrato epitassiale includente un substrato semi-isolante (2), uno strato buffer (3) ed uno strato barriera (4) sequenzialmente impilati; • un primo ed un secondo elettrodo di conduzione di corrente (6, 7) formati sul, ed in contatto elettrico con, lo strato barriera (4); • un elettrodo di controllo (13) ed un elettrodo di field plate (13’) formati sul, ed in contatto Schottky con, lo strato barriera (4), fra il primo ed il secondo elettrodo di conduzione di corrente (6, 7); ed • un circuito elettrico comprendente un contatto rettificante e/o una resistenza elettrica e formato per collegare elettricamente l’elettrodo di field plate (13’) ad un potenziale elettrico di riferimento.
  10. 10. Transistore ad alta mobilità elettronica (1’) secondo la rivendicazione 9, in cui l’elettrodo di controllo (13) à ̈ realizzato secondo una qualsiasi delle rivendicazioni da 1 a 8.
  11. 11. Dispositivo integrato a semiconduttore comprendente almeno uno fra un transistore ad alta mobilità elettronica (1) realizzato secondo una qualsiasi delle rivendicazioni da 1 a 8 ed un transistore ad alta mobilità elettronica (1’) secondo la rivendicazione 9, ed un transistore ad alta mobilità elettronica (1†) con giunzione di controllo Metallo-Isolante-Semiconduttore.
ITTO2010A000668A 2010-08-02 2010-08-02 Fabbricazione di transistori ad alta mobilita' elettronica con elettrodo di controllo a lunghezza scalabile IT1401747B1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
ITTO2010A000668A IT1401747B1 (it) 2010-08-02 2010-08-02 Fabbricazione di transistori ad alta mobilita' elettronica con elettrodo di controllo a lunghezza scalabile
US13/813,383 US20130189817A1 (en) 2010-08-02 2011-08-02 Manufacturing of scalable gate length high electron mobility transistors
PCT/IB2011/053438 WO2012017389A1 (en) 2010-08-02 2011-08-02 Manufacturing of scalable gate length high electron mobility transistors
KR1020137005270A KR101874468B1 (ko) 2010-08-02 2011-08-02 스케일링이 가능한 게이트 길이를 갖는 고전자이동도 트랜지스터의 제조 방법
EP11760848.9A EP2601678B1 (en) 2010-08-02 2011-08-02 Manufacturing of scalable gate length high electron mobility transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITTO2010A000668A IT1401747B1 (it) 2010-08-02 2010-08-02 Fabbricazione di transistori ad alta mobilita' elettronica con elettrodo di controllo a lunghezza scalabile

Publications (2)

Publication Number Publication Date
ITTO20100668A1 true ITTO20100668A1 (it) 2012-02-03
IT1401747B1 IT1401747B1 (it) 2013-08-02

Family

ID=43589497

Family Applications (1)

Application Number Title Priority Date Filing Date
ITTO2010A000668A IT1401747B1 (it) 2010-08-02 2010-08-02 Fabbricazione di transistori ad alta mobilita' elettronica con elettrodo di controllo a lunghezza scalabile

Country Status (5)

Country Link
US (1) US20130189817A1 (it)
EP (1) EP2601678B1 (it)
KR (1) KR101874468B1 (it)
IT (1) IT1401747B1 (it)
WO (1) WO2012017389A1 (it)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482036B2 (en) 2011-04-20 2013-07-09 Infineon Technologies Austria Ag Lateral high electron mobility transistor
JP6229501B2 (ja) * 2014-01-08 2017-11-15 富士通株式会社 半導体装置
JP2015167220A (ja) * 2014-02-12 2015-09-24 三菱電機株式会社 半導体装置及びその製造方法
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
KR102332330B1 (ko) * 2016-01-25 2021-11-30 한국전자통신연구원 반도체 소자 및 그 제조 방법
CN107611107A (zh) * 2017-08-30 2018-01-19 广东省半导体产业技术研究院 一种背面场板结构hemt器件及其制备方法
US11302786B2 (en) * 2019-04-04 2022-04-12 Hrl Laboratories Llc Miniature field plate T-gate and method of fabricating the same
WO2020248098A1 (zh) * 2019-06-10 2020-12-17 苏州晶湛半导体有限公司 半导体结构和半导体结构的制备方法
CN110571265A (zh) * 2019-07-30 2019-12-13 西安电子科技大学 一种基于GaN的鳍式场效应晶体管器件及其制造方法
US11569182B2 (en) 2019-10-22 2023-01-31 Analog Devices, Inc. Aluminum-based gallium nitride integrated circuits
CN110943127B (zh) * 2019-12-30 2024-11-29 无锡硅动力微电子股份有限公司 带有肖特基结型场板的高电子迁移率晶体管及其制造方法
CN113505504B (zh) * 2021-06-16 2023-11-03 西安理工大学 一种提取GaN HEMT器件热源模型的方法
CN113838930B (zh) * 2021-08-19 2025-07-15 宁波铼微半导体有限公司 具有混合栅电极结构的氮化镓常关型器件及其制备方法
CN115274825A (zh) * 2022-08-09 2022-11-01 深圳市时代速信科技有限公司 一种半导体器件及其制备方法
US20240072130A1 (en) * 2022-08-29 2024-02-29 Raytheon Company T-gate transistor with mini field plate and angled gate stem
US12610601B2 (en) * 2023-02-22 2026-04-21 Infineon Technologies Canada Inc. Field plate biasing of high electron mobility transistor
CN118588750A (zh) * 2024-05-31 2024-09-03 深圳平湖实验室 晶体管、其制备方法及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0592064A2 (en) * 1992-08-19 1994-04-13 Mitsubishi Denki Kabushiki Kaisha Field effect transistor and method of production
US20070215899A1 (en) * 2006-03-20 2007-09-20 Thomas Herman Merged gate cascode transistor
US20080211052A1 (en) * 2007-02-07 2008-09-04 Eudyna Devices Inc. Field effect transistor and method for fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399911B2 (en) * 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
US8154079B2 (en) * 2006-12-07 2012-04-10 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
JP2010067692A (ja) 2008-09-09 2010-03-25 Toshiba Corp 半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0592064A2 (en) * 1992-08-19 1994-04-13 Mitsubishi Denki Kabushiki Kaisha Field effect transistor and method of production
US20070215899A1 (en) * 2006-03-20 2007-09-20 Thomas Herman Merged gate cascode transistor
US20080211052A1 (en) * 2007-02-07 2008-09-04 Eudyna Devices Inc. Field effect transistor and method for fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VETURY R ET AL: "Performance and RF Reliability of GaN-on-SiC HEMT's using Dual-Gate Architectures", MICROWAVE SYMPOSIUM DIGEST, 2006. IEEE MTT-S INTERNATIONAL, IEEE, PI, 1 June 2006 (2006-06-01), pages 714 - 717, XP031018573, ISBN: 978-0-7803-9541-1, DOI: DOI:10.1109/MWSYM.2006.249733 *

Also Published As

Publication number Publication date
US20130189817A1 (en) 2013-07-25
IT1401747B1 (it) 2013-08-02
WO2012017389A1 (en) 2012-02-09
KR20140083919A (ko) 2014-07-04
EP2601678A1 (en) 2013-06-12
KR101874468B1 (ko) 2018-08-02
EP2601678B1 (en) 2015-10-07

Similar Documents

Publication Publication Date Title
ITTO20100668A1 (it) Fabbricazione di transistori ad alta mobilita&#39; elettronica con elettrodo di controllo a lunghezza scalabile
ITTO20100670A1 (it) Transistori ad alta mobilita&#39; elettronica con elettrodo di field plate
US20240030337A1 (en) Protective insulator for hfet devices
US10541324B2 (en) Semiconductor device with a recessed ohmic contact and methods of fabrication
KR101991036B1 (ko) 갈륨 나이트라이드 트랜지스터에 대한 이온주입 및 자기정합형 게이트 구조
CN102386222B (zh) 化合物半导体器件、其制造方法、电源器件和高频放大器
TWI555209B (zh) 具有降低的輸出電容之氮化鎵裝置及其製法
CN101238560A (zh) 场效应晶体管
TW201401373A (zh) 原位障壁氧化技術與架構
TW201511264A (zh) 半導體裝置及其製造方法
TWI543368B (zh) 氮化鎵裝置及積體電路中之隔離結構
CN103928324A (zh) 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法
JP2014222724A (ja) 窒化物半導体を用いたトランジスタおよびその製造方法
US10283598B2 (en) III-V heterojunction field effect transistor
JP2012204503A (ja) 化合物半導体装置及びその製造方法
TWI521641B (zh) 製作氮化鎵裝置及積體電路中之自我對準隔離部的方法
KR101334164B1 (ko) 고-전자 이동도 트랜지스터 소자 및 그 제조 방법
TWI538208B (zh) 用於氮化鎵電晶體之離子植入及自行對準閘極結構
US10424659B1 (en) High electron mobility transistor
IT202300005811A1 (it) Dispositivo hemt avente una struttura di porta migliorata e relativo procedimento di fabbricazione