ITTO20110310A1

ITTO20110310A1 - Metodo di elaborazione di segnali digitali e relativi sistemi di trasmissione e ricezione

Info

Publication number: ITTO20110310A1
Application number: IT000310A
Authority: IT
Inventors: Vittoria Mignone; Giovanni Vitale
Original assignee: Rai Radiotelevisione Italiana
Priority date: 2011-04-05
Filing date: 2011-04-05
Publication date: 2012-10-06

Description

DESCRIZIONE dell'Invenzione Industriale avente per titolo:

"METODO DI ELABORAZIONE DI SEGNALI DIGITALI E RELATIVI SISTEMI DI TRASMISSIONE E RICEZIONE"

DESCRIZIONE

La presente invenzione riguarda un metodo di elaborazione di segnali digitali e relativi sistemi di trasmissione e ricezione.

L'invenzione è destinata ad essere applicata soprattutto, benché non esclusivamente, alla ricezione e trasmissione di segnali audio e video digitali, e in particolare a quelli relativi alla diffusione su terminali mobili e/o portatili di segnali televisivi digitali di seconda generazione.

Il sistema di seconda generazione per trasmissioni satellitari a larga banda (DVB-S2) utilizza per la protezione dei segnali dalle distorsioni del canale di trasmissione la codifica LDPC (Low Density Parity Check) associata alle modulazioni QPSK, 8PSK, 16APSK e 32APSK, illustrate in Figura 1, le quali sono adatte alla trasmissione su un canale non lineare, come quello satellitare. Un'esposizione dello standard DVB-S2 e dei codici LDPC si trova per esempio in A. Morello, V. Mignone, "DVB-S2: The Second Generation Standard for Satellite Broad-band Services", Proceedings of thè IEEE, Volume 94, Issue 1, Gennaio 2006, pagg. 210 - 227.

Per un migliore sfruttamento delle potenzialità dei codici, lo standard DVB-S2 prevede che tra il codificatore LDPC e il mappatore sulle costellazioni 8PSK, 16APSK e 32APSK sia interposto un interallacciatore che permette una migliore associazione tra i bit della parola codificata e i bit trasportati dai punti della costellazione.

L' interallacciatore definito nello standard DVB-S2 prevede che il pacchetto codificato all'uscita del codificatore LDPC (formato da un numero di bit pari a 16200 o 64800, numero indicato generalmente con il simbolo "NFRAME") sia scritto per colonne in una matrice con N colonne, dove N è il numero di bit trasportati dalla costellazione (N è 3 per l'8PSK, 4 per il 16APSK, 5 per il 32APSK), e NFRAME/ N righe, come illustrato in Figura 2, e sia letta per righe; la lettura avviene da sinistra a destra per tutti i tassi di codifica previsti dallo standard tranne che per il tasso 3/5, dove la lettura avviene da destra verso sinistra. L'associazione ai punti o coordinate delle costellazioni avviene secondo quanto illustrato in Figura 1.

Il sistema di seconda generazione per la trasmissione di segnali audio/ video digitali terrestri (DVB-T2) utilizza lo stesso sistema di codifica LDPC utilizzato nel DVB-S2, associato a un tasso d'errore compreso fra 1/2 e 5/6 e alle modulazioni QPSK, 16QAM, 64QAM e 256QAM.

Attualmente si sta pensando di utilizzare per la ricezione e trasmissione di segnali audio e video numerici relativi alla diffusione su terminali mobili e/o portatili di segnali televisivi digitali di seconda generazione lo stesso schema di codifica dello standard DVB-T2, ossia gli stessi codici LDPC, associati a modulazioni QAM ("Quadrature Amplitude Modulation"); in particolare, sono previste le modulazioni QPSK, 16QAM e 64QAM, illustrate in Figura 3. Nel caso di tassi d'errore inferiori a 1/2, lo schema di codifica dello standard DVB-T2 viene integrato dai codici LDPC del sistema DVB-S2 per tassi d'errore inferiori a 1/2.

La Richiedente si è resa conto che, con le modulazioni QAM, i codici LDPC forniscono prestazioni buone, ma non totalmente soddisfacenti in termini di rapporto segnale rumore (SNR) necessario per raggiungere la condizione di QEF ("Quasi Error Free"); come noto, tale condizione corrisponde al caso in cui si riceve meno di un errore per ogni ora di programma ricevuto.

La presente invenzione ha lo scopo generale di superare la problematica menzionata sopra e, in particolare, di associare in modo migliore i bit airuscita del codificatore LDPC alle coordinate delle costellazioni delle modulazioni QAM; più in particolare, la presente invenzione si occupa della codifica LDPC con tasso di codifica 1/3 oppure 2/5, e della modulazione 16QAM.

I suddetti scopi sono raggiunti attraverso il metodo di elaborazione di segnali digitali ed i relativi sistemi di trasmissione e ricezione aventi le caratteristiche esposte nelle rivendicazioni qui annesse che formano parte integrante della presente descrizione.

L'invenzione verrà ora descritta nel dettaglio in alcune sue realizzazioni preferite, date a titolo d'esempio non restrittivo, con riferimento ai disegni allegati, in cui:

- la Figura 1 è una rappresentazione schematica delle costellazioni QPSK, 8PSK, 16APSK e 32APSK previste ad esempio dallo standard DVB-S2;

- la Figura 2 rappresenta uno schema esplicativo di un interallacciatore previsto dallo standard DVB-S2, nello specifico della modulazione 8PSK;

- la Figura 3 è una rappresentazione schematica delle costellazioni QPSK, 16QAM e 64QAM applicabili alla ricezione e trasmissione di segnali audio e video relativi alla diffusione di segnali televisivi digitali di seconda generazione; - la Figura 4 rappresenta uno schema a blocchi molto semplificato di un sistema di elaborazione del segnale digitale modulante secondo la presente invenzione; - la Figura 5 rappresenta uno schema generale esplicativo dell' interallacciatore, o interleaver, di Figura 4;

- la Figura 6 rappresenta schematicamente la funzione svolta da un blocco "Demux" di Figura 5 secondo un primo esempio di realizzazione della presente invenzione relativa alla modulazione 16QAM e codifica LDPC con tasso di codifica 1/3;

- la Figura 7 rappresenta schematicamente la funzione svolta da un blocco "Demux" di Figura 5 secondo un secondo esempio di realizzazione della presente invenzione relativa alla modulazione 16QAM e codifica LDPC con tasso di codifica 2/5.

Con riferimento alla Figura 4, viene rappresentato schematicamente il procedimento per associare i bit del flusso informativo modulante ai punti o coordinate della costellazione della modulazione QAM.

Un blocco "Encoder" riceve in ingresso il flusso informativo modulante e genera in uscita un flusso informativo codificato organizzato in pacchetti costituiti da NFRAME bit, pari a 64800 o 16200; il codice usato è il codice LDPC, in particolare quello dello standard DVB-S2, con tasso di codifica 1/3 oppure 2/5. All'interno di un blocco "Interleaver", tali pacchetti vengono scritti in una matrice di interallacciamento, di dimensione totale NFRAME; tale matrice è costituita da mxN colonne e NFRAME/ (mxN) righe.

Un blocco "Demux" effettua una permutazione dei bit ricevuti ingresso dal blocco "Interleaver"; tali bit sono ricevuti dalla matrice di interallacciamento in gruppi di mxN alla volta, dove N è il numero di bit trasportati dalla costellazione (N=2 per il QPSK, N=4 per il 16QAM, N=6 per il 64QAM), ed "m" è un numero intero maggiore od uguale ad 1. Il blocco "Demux" li associa in m gruppi di N bit, li permuta secondo schemi prestabiliti tenendo conto del tipo di modulazione (ossia del livello QAM), del codice e del tipo di canale di trasmissione e li fornisce in uscita.

Un blocco "Mapper" associa le N-ple di bit all'uscita del blocco "Demux" ai punti o coordinate della costellazione, ad esempio secondo quanto indicato in Figura 3 per le modulazioni QAM.

Vale la pena di evidenziare che i blocchi rappresentati nella Figura 4 sono solo quelli essenziali alla comprensione della presente invenzione; non si deve quindi escludere la presenza di blocchi intermedi, ad esempio tra il blocco "Demux" ed il blocco "Mapper", atti a realizzare specifiche funzioni di elaborazione dei segnali.

La presente invenzione propone particolari schemi di permutazione adottabili per le modulazioni QAM ed i codici LDPC con tassi di codifica diversi così come previsti, ad esempio, dallo standard DVB-S2/T2 in associazione a diversi tipi di interallacciamento .

Le forme di realizzazione preferite della presente invenzione si riferiscono alla modulazione 16QAM ed al codice LDPC dello standard DVB-S2 con tasso di codifica 1/3 oppure 2/5.

La realizzazione preferita della presente invenzione prevede che si utilizzi un interallacciatore uguale o simile a quello dello standard DVB-S2 illustrato in Figura 2, oppure uguale o simile a quello dello standard DVB-T2 con un numero di bit/colonne dipendente dal tipo di livelli di modulazione QAM. Preferibilmente, poi, tale realizzazione preferita prevede che le N-ple di bit in uscita dal blocco "Demux" vengano associate ai punti delle costellazioni QAM tramite il blocco "Mapper" secondo il labeling utilizzato nello standard DVB-S2 (si veda la Figura 3), oppure DVB-T2.

Nel caso di modulazioni 16QAM, la presente invenzione prevede che si utilizzi un interallacciatore "Interleaver" matriciale, realizzato come una matrice con 2xN colonne e NFRAME/(2xN) righe, scritta per colonne dall'alto in basso, e letta per righe, da sinistra verso destra. In questo caso, il blocco "Demux" di Figura 4 può operare ad esempio con m uguale a 2.

Nel caso di modulazione 16QAM e tasso di codifica 1/3, i 2xN bit in ingresso al blocco "Demux" possono essere permutati ad esempio secondo quanto specificato in Figura 6 ed associati a due simboli consecutivi della modulazione 16QAM.

Ossia, dati i 2xN bit da bO a b7, i 2xN bit trasportati dalla costellazione 16QAM da yO a y 7 risultano così determinati, in cui i bit yO e bO sono rispettivamente i bit più significativi delle parole Y e B ed i bit y7 e b7 sono rispettivamente i bit meno significativi delle parole Y e B:

y0=b2, yl=bl, y2=b0, y3=b3, y4=b7, y5=b5, y6=b6, y7=b4.

Nel caso di modulazione 16QAM e tasso di codifica 2/5, i 2xN bit in ingresso al blocco "Demux" possono essere permutati ad esempio secondo quanto specificato in Figura 7 ed associati a due simboli consecutivi della modulazione 16QAM.

y0=b3, yl=b2, y2=b0/y3=bl, y4=b7, y5=b5/y6=b6/y7=b4.

Come è evidente per l'esperto del ramo, se si applicano i metodi descritti in precedenza in fase di trasmissione, occorre applicare metodi inversi in fase di ricezione.

Dalla descrizione effettuata risultano pertanto chiare le caratteristiche della presente invenzione, così come chiari risultano i suoi vantaggi.

I metodi descritti in precedenza possono vantaggiosamente essere utilizzati in un sistema di trasmissione di segnali digitali basato su modulatore 16QAM, in particolare in un trasmettitore di segnali digitali audio e video per diffusione di segnali televisivi digitali su terminali mobili e/o portatili.

Come noto, la trasmissione dei segnali televisivi viene effettuata da trasmettitori a radio frequenza, mentre la ricezione dei segnali televisivi viene effettuata da ricevitori televisivi tipicamente installati nelle case degli utenti del servizio televisivo oppure tramite ricevitori installati su dispositivi mobili o portatili. Numerose sono le varianti possibili al metodo di elaborazione di segnali digitali e relativi sistemi di trasmissione e ricezione descritti come esempio, senza per questo uscire dai principi di novità insiti nell'idea inventiva, così come è chiaro che nella sua attuazione pratica le forme dei dettagli illustrati potranno essere diverse, e gli stessi potranno essere sostituiti con degli elementi tecnicamente equivalenti.

Dunque è facilmente comprensibile che la presente invenzione non è limitata ad un metodo di elaborazione di segnali digitali e relativi sistemi di trasmissione e ricezione, ma è passibile di varie modificazioni, perfezionamenti, sostituzioni di parti ed elementi equivalenti senza però allontanarsi dall'idea dell'invenzione, così come è precisato meglio nelle seguenti rivendicazioni.

Claims

RIVENDICAZIONI 1. Metodo di elaborazione di segnali digitali, in particolare audio e video, da inviare ad un modulatore di tipo 16QAM, detti segnali digitali essendo codificati secondo un codice LDPC, in cui prima della funzione di mappaggio di costellazione viene effettuata una permutazione di bit, caratterizzato dal fatto che detta permutazione di bit viene effettuata su parole aventi lunghezza di 8 bit oppure multipli ulteriori di 4 bit.
2. Metodo secondo la rivendicazione 1, in cui detto codice LDPC presenta un tasso di codifica pari a 1/3 e detta permutazione viene effettuata su parole di 8 bit e consiste nel generare una parola Y comprendente nell'ordine i bit yO yl y2 y3 y4 y5 y6 y 7, a partire da una parola B comprendente nell'ordine i bit bO bl b2 b3 b4 b5 b6 b7, i bit yO e bO essendo rispettivamente i bit più significativi delle parole Y e B ed i bit y7 e b7 essendo rispettivamente i bit meno significativi delle parole Y e B, ed in cui: y0=b2, yl=bl, y2=b0, y3=b3, y4=b7, y5=b5, y6=b6, y7=b4.
3. Metodo secondo la rivendicazione 1, in cui detto codice LDPC presenta un tasso di codifica pari a 2/5 e detta permutazione viene effettuata su parole di 8 bit e consiste nel generare una parola Y comprendente nell'ordine i bit yO yl y2 y3 y4 y5 y6 y 7, a partire da una parola B comprendente nell'ordine i bit bO bl b2 b3 b4 b5 b6 b7, i bit yO e bO essendo rispettivamente i bit più significativi delle parole Y e B ed i bit y7 e b7 essendo rispettivamente i bit meno significativi delle parole Y e B, ed in cui: y0=b3, yl=b2, y2=b0, y3=bl, y4=b7, y5=b5, y6=b6, y7=b4.
4. Sistema di trasmissione di segnali digitali comprendente un modulatore di tipo QAM, caratterizzato dal fatto di comprendere mezzi per implementare il metodo secondo una qualsiasi delle rivendicazioni da 1 a 3.
5. Metodo di elaborazione di segnali digitali, in particolare audio e video, ricevuti da un demodulatore di tipo 16QAM, detti segnali essendo codificati secondo un codice LDPC, in cui dopo la funzione di demappaggio di costellazione viene effettuata una permutazione di bit, caratterizzato dal fatto che detta permutazione di bit viene effettuata su parole aventi lunghezza di 8 bit oppure multipli ulteriori di 4 bit.
6. Metodo secondo la rivendicazione 5, in cui detto codice LDPC presenta un tasso di codifica pari a 1/3 e detta permutazione viene effettuata su parole di 8 bit e consiste nel generare una parola B comprendente nell' ordine i bit bO bl b2 b3 b4 b5 b6 b 7, a partire da una parola Y comprendente nell'ordine i bit yO yl y2 y3 y4 y5 y6 y 7, i bit yO e bO essendo rispettivamente i bit più significativi delle parole Y e B ed i bit y7 e b7 essendo rispettivamente i bit meno significativi delle parole Y e B, in cui: y0=b2, yl=bl, y2=b0, y3=b3, y4=b7/y5=b5, y6=b6/y7=b4.
7. Metodo secondo la rivendicazione 5, in cui detto codice LDPC presenta un tasso di codifica pari a 2/5 e detta permutazione viene effettuata su parole di 8 bit e consiste nel generare una parola B comprendente nell' ordine i bit bO bl b2 b3 b4 b5 b6 b7, a partire da una parola Y comprendente nell'ordine i bit yO yl y2 y3 y4 y5 y6 y 7, i bit yO e bO essendo rispettivamente i bit più significativi delle parole Y e B ed i bit y7 e b7 essendo rispettivamente i bit meno significativi delle parole Y e B, in cui: y0=b3, yl=b2, y2=b0, y3=bl, y4=b7, y5=b5, y6=b6, y7=b4.
8. Sistema di ricezione di segnali digitali comprendente un demodulatore di tipo QAM, caratterizzato dal fatto di realizzare il metodo secondo una qualsiasi delle rivendicazioni da 5 a 7.