ITTO20120827A1

ITTO20120827A1 - Incapsulamento a livello di fetta di un dispositivo integrato mems e relativo procedimento di fabbricazione

Info

Publication number: ITTO20120827A1
Application number: IT000827A
Authority: IT
Inventors: Federico Giovanni Ziglioli
Original assignee: St Microelectronics Srl
Priority date: 2012-09-24
Filing date: 2012-09-24
Publication date: 2014-03-25
Also published as: CN103663351B; US20140084397A1; CN103663351A; US9187310B2; CN203741034U

Description

DESCRIZIONE

del brevetto per invenzione industriale dal titolo:

"INCAPSULAMENTO A LIVELLO DI FETTA DI UN DISPOSITIVO INTEGRATO MEMS E RELATIVO PROCEDIMENTO DI FABBRICAZIONE"

La presente invenzione è relativa ad un incapsulamento a livello di fetta, cosiddetto "wafer level packaging", di un dispositivo integrato di tipo microelettromeccanico, nel seguito "dispositivo integrato MEMS" (Micro-Electro-Mechanical System).

Nel campo dei dispostivi integrati è sicuramente sentita l'esigenza di ridurre le dimensioni, per soddisfare requisiti sempre più stringenti di miniaturizzazione, in particolar modo nel campo degli apparecchi portatili, quali ad esempio smartphone, tablet o PDA.

In modo noto, un dispositivo integrato MEMS comprende generalmente un primo corpo (solitamente definito "piastrina" o "die") includente materiale semiconduttore (in particolare silicio), integrante una struttura micromeccanica, operante ad esempio come sensore per una o più grandezze da rilevare (ad esempio per la realizzazione di un sensore di pressione o un microfono) e generante una grandezza elettrica funzione della stessa grandezza da rilevare (ad esempio una variazione capacitiva, una variazione di resistenza elettrica, ecc.). In modo altrettanto noto, la piastrina è il risultato di una operazione di taglio, "sawing", o singolazione, "singulation", di una fetta, "wafer", in cui sono contemporaneamente realizzati, durante il procedimento di fabbricazione, una pluralità di dispositivi elementari.

Un dispositivo integrato MEMS comprende inoltre almeno una seconda piastrina includente materiale semiconduttore (in particolare silicio), integrante almeno un componente o circuito elettronico, atto ad essere accoppiato elettricamente alla struttura micromeccanica in modo da cooperare funzionalmente con essa. Tipicamente, la seconda piastrina integra un circuito elettronico ASIC (Application Specific Integrated Circuit) , accoppiato elettricamente alla struttura micromeccanica, avente ad esempio la funzione di circuito di lettura della grandezza elettrica rilevata dalla struttura micromeccanica, nel caso in cui la stessa operi come sensore (ad esempio per realizzare operazioni di amplificazione e filtraggio della stessa grandezza elettrica rilevata) . Lo stesso circuito elettronico ASIC può inoltre avere ulteriori funzioni di elaborazione e valutazione delle grandezze rilevate, per la realizzazione di più o meno complessi sistemi integrati, cosiddetti "SIP - System In Package".

Un dispositivo integrato MEMS include generalmente anche un "package", ovvero un contenitore o involucro che circonda, in tutto o in parte, le piastrine del dispositivo stesso, assicurandone la protezione da agenti esterni e consentendone il collegamento elettrico vero l'ambiente esterno; l'assemblaggio del dispositivo integrato MEMS, all'interno del relativo package, viene solitamente definito complessivamente come "chip", e può ad esempio essere collegato elettricamente ad un circuito stampato di un apparecchio elettronico in cui lo stesso dispositivo integrato MEMS deve essere utilizzato.

In particolare, nel caso in cui la struttura micromeccanica presenti elementi deformabili, ad esempio una trave, una membrana, atti a deformarsi in funzione della grandezza da rilevare, il package include una struttura di copertura, o cappuccio (cap), definente almeno una cavità, realizzata in corrispondenza di tali elementi deformabili, in modo tale da fornire uno spazio vuoto che ne assicuri la libertà di movimento e non ne alteri la deformazione. Inoltre, un'apertura di accesso è eventualmente prevista attraverso la struttura di copertura, nel caso in cui si richieda un collegamento fluidico con l'esterno (ad esempio per l'ingresso di onde di pressione, o acustiche).

Una struttura nota di package, definito come package a livello di fetta, "wafer-level package", risulta particolarmente vantaggioso nel caso di applicazioni portatili, in quanto consente di ottenere dimensioni risultanti che non si discostano in maniera significativa da quelle delle piastrine che vengono incapsulate. In breve, la relativa tecnica di incapsulamento prevede di utilizzare i processi standard di microfabbricazione delle piastrine anche per la realizzazione del relativo package, realizzando a livello di wafer, ovvero prima della relativa operazione di singolazione, anche le strutture di copertura e protezione delle stesse piastrine ed i relativi collegamenti elettrici e/o fluidici verso l'esterno, in tal modo semplificando e uniformando il processo complessivo di fabbricazione.

Nel caso di strutture micromeccaniche a membrana o simili (ovvero includenti ulteriori o diversi elementi deformabili), la necessaria presenza di una cavità fa sì che una desiderata riduzione delle dimensioni risultanti del package sia tuttavia difficile da ottenere, a causa ad esempio dei requisiti di spessore delle pareti della cavità (spesso realizzata in un substrato composito di tipo BT -Bismaleimide Triazina avente funzione di struttura di copertura). Inoltre, una spinta riduzione delle dimensioni comporta una maggiore difficoltà nelle fasi di lavorazione della struttura di copertura che chiude superiormente la cavità, e maggiori problemi legati ai disaccoppiamenti (mismatch) nei coefficienti di espansione termica dei materiali impiegati.

In generale, si verificano quindi problemi di affidabilità e di stabilità delle prestazioni, al diminuire delle dimensioni del package, che possono compromettere 1'utilizzabilità dei risultanti dispositivi integrati.

È dunque avvertita nel settore l'esigenza di perfezionare e semplificare ulteriormente le tecniche di incapsulamento dei dispositivi integrati MEMS, in particolare ai fini del contenimento delle dimensioni nel caso siano presenti strutture micromeccaniche a membrana (o simili).

Scopo della presente invenzione è quello di soddisfare, almeno in parte, tale esigenza.

Secondo la presente invenzione vengono pertanto forniti un incapsulamento a livello di fetta di un dispositivo integrato MEMS ed un relativo procedimento di fabbricazione, come definiti nelle rivendicazioni allegate.

Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:

- le figure la-lk mostrano sezioni di un incapsulamento a livello di fetta in fasi successive di un processo di fabbricazione di un dispositivo integrato MEMS, secondo una forma di realizzazione della presente invenzione ;

- le figure 2-5 mostrano varianti realizzative relative al dispositivo integrato MEMS delle figure la-lk;

- le figure 6a-6c mostrano sezioni di un incapsulamento a livello di fetta in fasi successive di un processo di fabbricazione, secondo una differente forma di realizzazione della presente invenzione;

- le figure 7-8 mostrano varianti realizzative relative al dispositivo integrato MEMS delle figure 6a-6c;

- la figura 9 mostra uno schema a blocchi di massima di un apparecchio elettronico incorporante il dispositivo integrato MEMS.

In dettaglio, e facendo riferimento alla figura la, una fase iniziale del processo di fabbricazione prevede la predisposizione di una fetta ASIC 2 includente materiale semiconduttore, in particolare silicio, integrante un circuito elettronico ASIC 3' (mostrato schematicamente soltanto in tale figura la, e formato, in modo noto, da una pluralità di componenti elettronici, attivi e/o passivi, quali transistori, condensatori, induttori, resistenze, amplificatori, ecc., realizzati con tecniche note di micro fabbricazione dei semiconduttori) .

La fetta ASIC 2 presenta una superficie anteriore 2a, in corrispondenza della quale è alloggiata una regione attiva 3 in cui viene realizzato il suddetto circuito elettronico ASIC 3', ed una superficie posteriore 2b, opposta alla superficie anteriore 2a, in una direzione verticale z rappresentante lo spessore della fetta ASIC 2, ortogonale ad un piano orizzontale di estensione principale della stessa fetta ASIC 2, definito da un primo e da un secondo asse orizzontale x, y.

In particolare, la fetta ASIC 2 presenta, in corrispondenza della superficie anteriore 2a, uno strato di metallizzazione superiore 4, mostrato schematicamente, cosiddetto "top metal layer", in cui vengono realizzati i contatti elettrici, o piazzole (pad), per il collegamento dei relativi componenti elettronici (in maniera non illustrata, ma di per sé nota, sono inoltre presenti regioni dielettriche per separare tra loro i contatti elettrici) .

Secondo un aspetto della presente forma di realizzazione, al di sopra dello strato di metallizzazione superiore 4 viene formato uno strato di ridistribuzione, o inst radamento , 6, cosiddetto RdL (Redistribution Layer), mostrato schematicamente, avente una rispettiva superficie anteriore 6a destinata ad essere in contatto con l'ambiente esterno, ed una superficie posteriore 6b, quest'ultima a contatto della fetta ASIC 2, ed all'interno del quale vengono definiti (in maniera di per sé nota, qui non descritta in dettaglio) piste e contatti elettrici tali da ridistribuire ed instradare (cosiddetto "routing") i segnali elettrici provenienti dal circuito elettronico ASIC 3', e dai relativi contatti elettrici nello strato di metallizzazione superiore 4, verso la superficie anteriore 6a, su cui sono destinati ad essere formati elementi di contatto elettrico, cosiddetti "bump" o "land", come descritto in seguito. I percorsi di connessione elettrica nello strato di ridistribuzione 6, ciascuno collegato ad almeno un contatto elettrico definito dallo strato di metallizzazione superiore 4, sono tra loro isolati elettricamente da regioni di materiale isolante; in altre parole, come del resto evidente ad un tecnico del ramo, lo strato di ridistribuzione 6 comprende regioni di materiale conduttivo e regioni di materiale isolante.

In una successiva fase del processo di fabbricazione, illustrata in figura lb, la fetta ASIC 2 viene sottoposta ad un attacco dal retro, che porta alla formazione, a partire dalla superficie posteriore 2b, di una cavità 8, avente uno spessore nella direzione verticale z compreso ad esempio tra 300 e 700 μπι (e ad esempio avente forma rettangolare nel piano orizzontale xy). La cavità 8, aperta inferiormente, è racchiusa lateralmente tra pareti, definite da porzioni di parete della fetta ASIC 2 e presenta, in corrispondenza della superficie posteriore 2b della fetta ASIC 2, una base 8a, che risulta separata dalla superficie anteriore 2a della fetta ASIC 2 dalla regione attiva 3 in cui è realizzato il circuito elettronico ASIC 3' (qui non illustrato nuovamente).

Quindi, figura le, vengono realizzate connessioni elettriche passanti, cosiddette vie elettriche, 9 attraverso lo spessore della regione attiva 3 e lo strato di metallizzazione superiore 4, a partire dalla base 8a della cavità 8 e terminanti in corrispondenza dello strato di metallizzazione superiore 4, collegati a rispettivi contatti elettrici nello stesso strato di metallizzazione superiore 4.

Come mostrato in figura ld, viene a questo punto formato e definito uno strato di metallizzazione di contatto 10 al di sopra della base 8a della cavità 8, con relative porzioni disposte a contatto delle vie elettriche 9; in maniera qui non illustrata in dettaglio ma che sarà evidente al tecnico del ramo, lo strato di metallizzazione di contatto 10 viene opportunamente definito e sagomato, per la realizzazione di piste elettriche, tracce e piazzole di contatto o bonding elettrico (tra loro isolate elettricamente mediante opportuno materiale isolante).

In seguito al test elettrico della fetta ASIC 2 e del relativo circuito elettronico ASIC 3', nel caso in cui lo stesso test elettrico dia esito positivo, la fetta ASIC 2 viene capovolta, figura le, ed all'interno della cavità 8 viene alloggiata una piastrina MEMS 12, mostrata in maniera schematica, integrante una struttura micromeccanica 12' (illustrata schematicamente soltanto in tale figura le), includente ad esempio una membrana o un altro elemento meccanico deformabile (non illustrati in dettaglio).

In particolare, la piastrina MEMS 12 presenta una superficie anteriore 12a, in corrispondenza della quale viene realizzata la struttura micromeccanica 12', ed una superficie posteriore 12b, che viene accoppiata meccanicamente alla base 8a della cavità 8, mediante una regione adesiva 13.

Nella forma di realizzazione illustrata in figura le, i contatti elettrici tra la struttura micromeccanica MEMS 12' nella piastrina MEMS 12 ed il circuito elettronico ASIC 3' nella fetta ASIC 2 sono realizzati mediante fili elettrici 14 con la tecnica cosiddetta del "wire bonding". In particolare, i fili elettrici 14 collegano piazzole elettriche 15 portate dalla superficie anteriore 12a della piastrina MEMS 12 a corrispondenti piazzole elettriche 16 definite mediante attacco e rimozione selettiva, a partire dallo strato di metallizzazione di contatto 10 precedentemente formato sulla base 8a della cavità 8.

Inoltre, il collegamento elettrico tra il circuito elettronico ASIC 3' nella fetta ASIC 2 verso l'ambiente esterno avviene mediante piazzole di contatto elettrico 18 formate sulla superficie anteriore 6a dello strato di ridistribuzione 6, attraverso corrispondenti vie o piste elettriche, qui mostrate schematicamente ed indicate con 19, realizzate nello stesso strato di ridistribuzione 6.

Nella forma di realizzazione illustrata in figura le, lo spessore della piastrina MEMS 12 risulta maggiore dello spessore della cavità 8 nella direzione verticale z.

La fase successiva del procedimento di fabbricazione, mostrata in figura lf, prevede l'accoppiamento di una fetta di copertura 20 alla fetta ASIC 2, in modo da definire una struttura di copertura 20' per la piastrina MEMS 12 e la relativa struttura micromeccanica MEMS 12' (qui non illustrata nuovamente).

In particolare, la fetta di copertura 20 presenta una cavità 21, sostanzialmente corrispondente, per quanto riguarda l'estensione nel piano orizzontale xy, alla cavità 8 e destinata a formare un risultante spazio di alloggiamento 22 per la piastrina MEMS 12 all'interno dell'incapsulamento .

La cavità 21 è delimitata lateralmente da porzioni di parete della fetta di copertura 20 che si accoppiano a corrispondenti porzioni di parete della fetta ASIC 2 mediante regioni di bonding 23, con la tecnica cosiddetta del "wafer to wafer bonding", ovvero con un accoppiamento diretto tra fette (ad esempio con "glass frit" o "metallic bonding", qualora la temperatura di processo sia compatibile, oppure con incollaggio mediante colle o polimeri).

La cavità 21 è inoltre delimitata superiormente da una porzione di copertura della stessa fetta di copertura 20, che presenta, nella forma di realizzazione illustrata, un'apertura passante 24 per la comunicazione fluidica dall'esterno verso lo spazio di alloggiamento 22. In alternativa, in maniera non illustrata, possono essere previste più aperture passanti, ad esempio disposte a matrice o a formare un reticolato; come ulteriore alternativa, l'apertura passante 24 può non essere presente.

La fetta di copertura 20 presenta quindi una superficie esterna 20a, destinata ad essere a contatto con l'ambiente esterno, ed una superficie interna 20b, affacciata alla cavità 21.

La fetta di copertura 20 è ad esempio costituita di materiale semiconduttore, in particolare silicio, o, in alternativa, di materiale metallico o plastico, e presenta eventualmente uno strato di metallizzazione (non illustrato) a rivestimento della superficie interna 20b, al fine di realizzare uno schermo elettromagnetico.

Come illustrato in figura lg, possono quindi essere formati sulle piazzole di contatto elettrico 18 disposte sulla superficie anteriore 6a dello strato di ridistribuzione 6, rivolti verso l'ambiente esterno all'incapsulamento, opportuni elementi di connessione elettrica, indicati in generale con 25, ad esempio sotto forma di una schiera di "sfere" o "protuberanze" (nel caso, illustrato in figura lg, di package cosiddetto BGA - Ball Grid Array) o "piazzole" o "land" (nel caso di package cosiddetto LGA - Land Grid Array).

Si ottiene così, al termine di tale fase del procedimento di fabbricazione, un assemblaggio elementare 26.

La figura Ih mostra una visione allargata dell'assemblaggio delle suddette fette di materiale semiconduttore e del relativo incapsulamento, in cui si evidenzia la presenza di una pluralità di assemblaggi elementari 26, che si ripetono, tra loro adiacenti, nel piano orizzontale xy.

In particolare, la superficie esterna 20a della fetta di copertura 20 viene disposta a contatto di un nastro o film adesivo 28 (cosiddetto "stick foil") , e viene quindi eseguita un'operazione di taglio mediante un apposito strumento di taglio, quale ad esempio una sega diamantata, lungo linee di taglio LT, disposte tra assemblaggi elementari 26 adiacenti, a partire dalla superficie anteriore 6a dello strato di ridistribuzione 6.

I singoli assemblaggi elementari 26 possono quindi essere collegati elettricamente a circuiti esterni ed utilizzati per svariate applicazioni.

In alternativa, il processo di fabbricazione può proseguire con fasi finali di rivestimento e stampaggio, per la realizzazione di un rivestimento di protezione per ciascun assemblaggio elementare 26.

In tal caso, come mostrato in figura li, gli assemblaggi elementari 26, che sono stati precedentemente separati, vengono nuovamente disposti affiancati nel piano orizzontale xy, al di sopra di un ulteriore nastro adesivo, qui indicato con 29, con la superficie esterna 20a della fetta di copertura 20 a contatto dello stesso nastro adesivo 29. In particolare, due assemblaggi elementari 26, tra loro adiacenti, risultano separati da una distanza di separazione d nel piano orizzontale xy (eventualmente, può essere prevista una differente distanza di separazione lungo la prima e la seconda direzione orizzontale x, y).

In alternativa, in tale fase del procedimento, gli assemblaggi elementari 26 possono essere disposti affiancati su un generico substrato di appoggio.

Viene quindi eseguita una operazione di stampaggio (cosiddetta fase di "molding"), come mostrato in figura lj, per la formazione di un rivestimento 31, cosiddetto "mold compound", ad esempio di resina, che circonda lateralmente ciascun assemblaggio elementare 26 e ricopre inoltre la superficie anteriore 6a dello strato di ridistribuzione 6, lasciando scoperti ed accessibili dall'esterno gli elementi di connessione elettrica 25. Ad esempio, può essere utilizzata la tecnologia cosiddetta FAM (Film Assisted Molding). In ogni caso, il rivestimento 31 non ricopre la superficie esterna 20a della fetta di copertura 20 e la relativa apertura passante 24, disposta infatti a contatto del nastro adesivo 29 durante l'operazione di stampaggio.

La figura lk mostra il risultato di una successiva fase finale di singolazione, in cui viene eseguita una ulteriore operazione di taglio, per la separazione finale dei vari dispositivi integrati MEMS incapsulati, che vengono inoltre rimossi dal nastro adesivo 29 o dal substrato di appoggio. Il dispositivo integrato MEMS al termine del procedimento di fabbricazione viene indicato in generale con 32.

Nella variante realizzativa illustrata in figura 2, che corrisponde alla fase di procedimento mostrata in figura lj, il rivestimento 31 viene realizzato in modo da ricoprire anche gli elementi di connessione elettrica 25. In tal caso, il procedimento di fabbricazione prevede, prima della fase di singolazione, un'operazione di assottigliamento, cosiddetta operazione di "backgrinding", per la rimozione di una porzione superficiale dello stesso rivestimento 31 e l'esposizione degli elementi di connessione elettrica 25 (di cui viene eventualmente rimossa una rispettiva porzione superficiale, non a contatto dello strato di ridistribuzione 6).

La figura 3 mostra il dispositivo integrato MEMS al termine del procedimento di fabbricazione, in questa variante di realizzazione, indicato nuovamente con 32.

Una ulteriore variante di realizzazione, mostrata in figura 4, prevede un differente accoppiamento meccanico ed elettrico tra la piastrina MEMS 12 e la fetta ASIC 2, in particolare mediante la tecnica cosiddetta "flip-chip".

In tal caso, la piastrina MEMS 12 viene alloggiata capovolta all'interno della cavità 8, con la superficie anteriore 12a affacciata alla base 8a della stessa cavità 8. Rigonfiamenti conduttivi 34 collegano elettricamente le piazzole elettriche 15 portate dalla superficie anteriore 12a della piastrina MEMS 12 alle piazzole elettriche 16, che sono state definite mediante attacco e rimozione selettiva dello strato di metallizzazione di contatto 10 precedentemente formato sulla base 8a della cavità 8. Una regione adesiva 35, di materiale isolante, può inoltre essere disposta tra la superficie anteriore 12a della piastrina MEMS 12 e la base 8a della cavità 8.

Ancora una ulteriore variante realizzativa, mostrata in figura 5, riferita a titolo di esempio alla struttura mostrata in figura 4 (ma è evidente che considerazioni analoghe possono essere applicate per le altre varianti realizzative), prevede che la fetta di copertura 20 non presenti la cavità 21, essendo quindi costituita da un corpo di materiale semiconduttore, plastico o metallico, di spessore uniforme nella direzione verticale z e privo di scavi, eccetto che per l'eventuale presenza dell'apertura passante 24.

In tale variante, lo spessore della cavità 8 nella direzione verticale z è sufficiente per alloggiare interamente lo spessore della piastrina MEMS 12, essendo quindi superiore allo spessore complessivo della piastrina MEMS 12 e, nel caso illustrato, dei relativi rigonfiamenti conduttivi 34. La cavità 8 definisce in tal caso interamente lo spazio di alloggiamento 22.

Viene ora descritta, con riferimento dapprima alla figura 6a, una seconda forma di realizzazione della presente invenzione, che sostanzialmente differisce da quanto precedentemente illustrato per il fatto che la fetta ASIC 2 non viene sottoposta all'attacco dal retro che porta alla formazione della cavità 8 (in questo caso non prevista infatti nell'assemblaggio risultante).

Come illustrato in figura 6a, le vie elettriche 9 attraversano in tal caso l'intero spessore della fetta ASIC 2, in modo da collegare elettricamente lo strato di metallizzazione superiore 4 allo strato di metallizzazione di contatto 10, disposto a contatto della superficie posteriore 2b della fetta 2 (in tal caso, priva di rientranze o recessi, data l'assenza della cavità 8).

Il procedimento di fabbricazione prosegue quindi in maniera analoga a quanto precedentemente illustrato, con l'accoppiamento della piastrina MEMS 12 al di sopra della superficie posteriore 2b della fetta ASIC 2; in particolare, nella variante illustrata, viene utilizzata la tecnica del "wire bonding" per l'accoppiamento elettrico della piastrina MEMS 12.

Come mostrato in figura 6c, la fetta di copertura 20 viene quindi accoppiata al di sopra della fetta ASIC 2, mediante la tecnica del "wafer to wafer" bonding, definendo la cavità 21 destinata in tal caso ad alloggiare interamente, ovvero per il suo intero spessore nella direzione verticale z, la piastrina MEMS 12 e la relativa struttura micromeccanica MEMS 12<1>(qui non illustrata); in altre parole, in tal caso, la cavità 21 definisce interamente lo spazio di alloggiamento 22 per la piastrina MEMS 12 all'interno dell'incapsulamento.

Il procedimento di fabbricazione procede quindi con fasi del tutto analoghe a quelle precedentemente illustrate, che non vengono nuovamente descritte in dettaglio, fino ad arrivare alla formazione dell'assemblaggio elementare 26 e del dispositivo integrato MEMS 32.

Come mostrato nelle figure 7 e 8, varianti realizzative, del tutto analoghe a quanto descritto in precedenza (e pertanto non descritte nuovamente in dettaglio), possono essere previste anche nel caso della seconda forma di realizzazione del procedimento di fabbricazione.

I vantaggi dell'incapsulamento a livello di fetta per il dispositivo integrato MEMS e del relativo procedimento di fabbricazione emergono in maniera evidente dalla descrizione precedente.

In generale, si sottolinea nuovamente il fatto che l'assemblaggio descritto consente di ridurre le dimensioni richieste per l'incapsulamento di un dispositivo integrato MEMS, pur consentendo la realizzazione di un sistema completo, dotato di molteplici funzionalità (cosiddetto SIP - System In Package), all'interno di un singolo package.

In particolare, l'utilizzo della fetta ASIC 2, con l'associato strato di instradamento 6 come base del risultante incapsulamento per il collegamento elettrico verso l'esterno consente di evitare l'utilizzo di substrati di base ed ulteriori strutture di collegamento intermedie.

Inoltre, risulta vantaggioso l'accoppiamento wafer-towafer tra la fetta ASIC 2 e la fetta di copertura 20, ovvero l'accoppiamento diretto tra la struttura di copertura 20' e la fetta ASIC 2 integrante il circuito elettronico ASIC 3.

In particolare, oltre a semplificare e rendere più produttivo il procedimento di fabbricazione, risulta così possibile ridurre i problemi legati ai disaccoppiamenti nei coefficienti di espansione termica dei materiali e dunque incrementare le prestazioni elettriche dei dispositivi integrati risultanti.

Tali caratteristiche rendono quindi l'assemblaggio descritto particolarmente adatto per applicazioni portatili.

A questo riguardo, la figura 9 mostra un apparecchio elettronico 40 che utilizza il dispositivo integrato MEMS 32, realizzato come precedentemente illustrato in modo da realizzare un SIP (System in Package); l'apparecchio portatile 40 è preferibilmente un dispositivo di comunicazione mobile, come ad esempio un telefono cellulare, uno smartphone, un PDA, un tablet, un notebook, ma anche un registratore vocale un riproduttore di file audio con capacità di registrazione vocale una consolle per videogiochi, una foto-camera o video-camera, essendo generalmente in grado di elaborare, memorizzare, trasmettere e ricevere segnali ed informazioni.

L'apparecchio elettronico 40 comprende, oltre al dispositivo integrato MEMS 32, un microprocessore (CPU) 41, un blocco di memoria 42, collegato al microprocessore 41, ed un'interfaccia di ingresso/uscita 43, ad esempio una tastiera e/o un video, anch'essa collegata con il microprocessore 41.

Il dispositivo integrato MEMS 32 comunica con il microprocessore 41, ed in particolare trasmette i segnali elettrici elaborati dal circuito elettronico ASIC 3' associato alla struttura micromeccanica 12'.

Inoltre, può essere presente un altoparlante 46, per generare suoni su un'uscita audio (non mostrata) dell'apparecchio elettronico 40, eventualmente in funzione dei segnali elettrici provenienti dal dispositivo integrato MEMS 32 (ad esempio, nel caso in cui lo stesso dispositivo integrato MEMS 32 realizzi un microfono).

Come mostrato schematicamente, l'apparecchio elettronico 40 presenta un circuito stampato (PCB - Printed Circuit Board) 40', a cui sono accoppiati elettricamente gli elementi dello stesso apparecchio elettronico 40, ed in particolare il dispositivo integrato MEMS 32 per i1 tramite degli elementi di connessione elettrica 25.

Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall'ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate .

In particolare, l'incapsulamento descritto, ed il relativo procedimento di fabbricazione, può trovare applicazione qualsiasi sia la struttura micromeccanica integrata nella piastrina MEMS 12 (ad esempio per qualsiasi struttura di rilevamento MEMS).

Inoltre, la soluzione descritta può trovare vantaggiosa applicazione anche nel caso in cui il dispositivo integrato MEMS 32 includa un numero maggiore di piastrine o corpi di materiale semiconduttore, per incapsularne 1'impilamento in direzione verticale, con ridotta occupazione di spazio. In particolare, nello spazio di alloggiamento 22, possono eventualmente essere presenti la piastrina MEMS 12 ed inoltre ulteriori piastrine integranti ulteriori strutture microelettromeccaniche e/o componenti elettronici, nuovamente sfruttando, per i collegamenti elettrici, le tecniche di "wirebonding" e/o "flip chip".

Claims

RIVENDICAZIONI 1. Incapsulamento (26) a livello di fetta di un dispositivo integrato MEMS (32), comprendente: un primo corpo (12) includente materiale semiconduttore ed integrante una struttura micromeccanica (12'); un secondo corpo (2) includente materiale semiconduttore ed avente una regione attiva (3) integrante un circuito elettronico (3'), atto ad essere funzionalmente accoppiato a detta struttura micromeccanica (12'); ed un terzo corpo (20) definente una struttura di copertura (20') per detto primo corpo (12), caratterizzato dal fatto che detto secondo corpo (2) definisce una porzione di base di detto incapsulamento (26) e presenta una superficie interna (2b, 8a), a cui è accoppiato detto primo corpo (12), ed una superficie esterna (2a), in corrispondenza della quale sono previsti contatti elettrici (4) verso detto circuito elettronico (3'), a cui è accoppiato uno strato di instradamento (6), avente una rispettiva superficie interna (6b) disposta a contatto della superficie esterna (2a) di detto secondo corpo (2) ed una rispettiva superficie esterna (6a) che porta elementi di contatto elettrico (18, 25) verso l'ambiente esterno a detto incapsulamento (26), detto strato di instradamento (6) realizzando percorsi di connessione elettrica tra detti contatti elettrici (4) e detti elementi di contatto elettrico (18, 25); ed in cui detto terzo corpo (20) definisce una porzione di copertura di detto incapsulamento (26) ed è direttamente accoppiato a detto secondo corpo (2) per chiudere uno spazio di alloggiamento (22) per detto primo corpo (12).
2. Incapsulamento secondo la rivendicazione 1, in cui detto secondo corpo (2) presenta una cavità (8) avente una base (8a) in corrispondenza di detta superficie interna (2b) a cui detto primo corpo (12) è accoppiato; detta cavità (8) definendo almeno in parte detto spazio di alloggiamento (22).
3. Incapsulamento secondo la rivendicazione 2, in cui detta cavità (8) in detto secondo corpo (2) presenta una profondità in una direzione verticale (z) tale da accomodare uno spessore di detto primo corpo (12).
4. Incapsulamento secondo la rivendicazione 2, in cui detto terzo corpo (20) presenta una rispettiva cavità (21), comunicante con la cavità (8) in detto secondo corpo (2) per definire congiuntamente detto spazio di alloggiamento (22).
5. Incapsulamento secondo una qualsiasi delle rivendicazioni precedenti, in cui detto secondo corpo (2) comprende vie elettriche passanti (9) che attraversano detta regione attiva (3) e collegano detti contatti elettrici (4) a rispettivi contatti elettrici (10, 16) realizzati su detta superficie interna (8a, 2b), destinati al collegamento elettrico con detta struttura micromeccanica (12') in detto primo corpo (12).
6. Incapsulamento secondo la rivendicazione 5, in cui detto primo corpo (12) è collegato elettricamente a detto secondo corpo (2) mediante la tecnica "wire bonding", ovvero mediante fili elettrici (14) collegati a detti rispettivi contatti elettrici (10, 16) realizzati su detta superficie interna (8a, 2b).
7. Incapsulamento secondo la rivendicazione 5, in cui detto primo corpo (12) è collegato elettricamente a detto secondo corpo (2) mediante la tecnica "flip-chip", ovvero mediante regioni conduttive (34) interposte tra detti rispettivi contatti elettrici (10, 16) realizzati su detta superficie interna (8a, 2b) ed una superficie attiva (12a) di detto primo corpo (12), in corrispondenza della quale è realizzata detta struttura micromeccanica (12').
8. Incapsulamento secondo una qualsiasi delle rivendicazioni precedenti, in cui detto terzo corpo (20) presenta una rispettiva superficie esterna (20a) affacciata a detto ambiente esterno ed una rispettiva superficie interna (20b) affacciata a detto spazio di alloggiamento (22); ed in cui almeno una apertura di accesso (24) è realizzata attraverso detto terzo corpo (20) per l'accesso fluidico a detto spazio di alloggiamento (22).
9. Incapsulamento secondo la rivendicazione 8, in cui detto terzo corpo (20) include materiale semiconduttore.
10. Incapsulamento secondo una qualsiasi delle rivendicazioni precedenti, in cui detto terzo corpo (20) presenta porzioni laterali direttamente accoppiate a rispettive porzioni laterali di detto secondo corpo (2) mediante una regione di bonding (23); dette porzioni laterali delimitando detto spazio di alloggiamento (22).
11. Incapsulamento secondo una qualsiasi delle rivendicazioni precedenti, in cui detto terzo corpo (20) presenta una rispettiva cavità (21), avente una profondità in una direzione verticale (z) tale da accomodare uno spessore di detto primo corpo (12).
12. Incapsulamento secondo una qualsiasi delle rivendicazioni precedenti, in cui detti elementi di contatto elettrico (25) includono una schiera di rigonfiamenti, cosiddetti "bump", o di piazzole conduttive, cosiddette "land".
13. Incapsulamento secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre un rivestimento (31) che ricopre lateralmente l'accoppiamento di detti secondo (2) e terzo (20) corpo, ed inferiormente detta rispettiva superficie esterna (6a) di detto strato di inst radamento (6), lasciando accessibili dall'esterno detti elementi di contatto elettrico (18, 25).
14. Apparecchio elettronico (40), includente un circuito stampato (40') ed un incapsulamento (26) secondo una qualsiasi delle rivendicazioni precedenti; in cui detto incapsulamento (26) è collegato elettricamente a detto circuito stampato (40') mediante detti elementi di contatto elettrico (25).
15. Procedimento di fabbricazione di un incapsulamento (26) a livello di fetta di un dispositivo integrato MEMS (32), comprendente le fasi di: integrare una struttura micromeccanica (12') in un primo corpo (12) includente materiale semiconduttore; integrare almeno un circuito elettronico (3') in una regione attiva (3) di un secondo corpo (2) includente materiale semiconduttore, avente una superficie esterna (2a), in corrispondenza della quale sono realizzati contatti elettrici (4) verso detto circuito elettronico (3'); accoppiare detta struttura micromeccanica (12') a detto almeno un circuito elettronico (3'); e predisporre un terzo corpo (20) definente almeno una struttura di copertura (20') per detto primo corpo (12), caratterizzato dal fatto di comprendere inoltre le fasi di: formare uno strato di inst radament o (6) avente una rispettiva superficie interna (6b) disposta a contatto della superficie esterna (2a) di detto secondo corpo (2) ed una rispettiva superficie esterna (6a) che porta elementi di contatto elettrico (18, 25) verso l'ambiente esterno a detto incapsulamento (26), detto strato di instradamento (6) realizzando percorsi di connessione elettrica tra detti contatti elettrici (4) e detti elementi di contatto elettrico (18, 25); ed accoppiare direttamente detto terzo corpo (20) a detto secondo corpo (2), per chiudere uno spazio di alloggiamento (22) per detto primo corpo (12), e dal fatto che detta fase di accoppiare detta struttura micromeccanica (12<1>) a detto almeno un circuito elettronico (3<1>) comprende accoppiare detto primo corpo (12) ad una superficie interna (2b, 8a) di detto secondo corpo (2), opposta a detta superficie esterna (2a).
16. Procedimento secondo la rivendicazione 15, comprendente inoltre le fasi di: formare vie elettriche passanti (9) in detto secondo corpo (2), che attraversano detta regione attiva (3) e collegano detti contatti elettrici (4) a detta superficie interna (8a, 2b); e formare rispettivi contatti elettrici (10, 16) su detta superficie interna (8a, 2b) a contatto di dette vie elettriche passanti (9), per il collegamento elettrico con detta struttura micromeccanica (12<1>) in detto primo corpo (12) nella successiva fase di accoppiare detto circuito elettronico (3') a detta struttura micromeccanica (12').
17. Procedimento secondo la rivendicazione 15 o 16, in cui detta fase di accoppiare direttamente detto terzo corpo (20) a detto secondo corpo (2) comprende utilizzare la tecnica del "wafer to wafer bonding", ovvero mediante regioni di bonding (23) interposte tra rispettive porzioni laterali di detto secondo corpo (2) e di detto terzo corpo (20).
18. Procedimento secondo una qualsiasi delle rivendicazioni 15-17, comprendente inoltre la fase di eseguire un attacco di detto secondo corpo (2), per formare una cavità (8) avente una base (8a) in corrispondenza di detta superficie interna (2b, 8a) a cui è accoppiato detto primo corpo (12); detta cavità (8) definendo almeno in parte detto spazio di alloggiamento (22).
19. Procedimento secondo una qualsiasi delle rivendicazioni 15-18, in cui detta fase di integrare almeno un circuito elettronico (3') in detta regione attiva (3) di detto secondo corpo (2) comprende integrare ulteriori circuiti elettronici (3') in rispettive ulteriori regioni attive (3) di detto secondo corpo (2); comprendente inoltre la fase di accoppiare rispettive ulteriori strutture micromeccaniche (12'), ciascuna integrata in un rispettivo corpo, a rispettivi di detti ulteriori circuiti elettronici (3'); ed in cui detta fase di predisporre un terzo corpo (20) comprende predisporre ulteriori strutture di copertura (20') per rispettive di dette ulteriori strutture micromeccaniche (12').
20. Procedimento secondo la rivendicazione 19, comprendente inoltre le fasi di: eseguire una operazione di taglio di detti secondo (2) e terzo (20) corpo per definire assemblaggi elementari, ciascuno comprendente un rispettivo circuito elettronico (3'), una rispettiva struttura micromeccanica (12') ed una rispettiva struttura di copertura (20'); e ricoprire, al termine di detta operazione di taglio, ciascuno di detti assemblaggi elementari con un rivestimento (31), che ricopre lateralmente l'accoppiamento di detti secondo (2) e terzo (20) corpo, ed inferiormente detta rispettiva superficie esterna (6a) di detto strato di instradamento (6), lasciando accessibili dall'esterno detti elementi di contatto elettrico (18, 25).