ITTO20130541A1 - Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore - Google Patents

Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore

Info

Publication number
ITTO20130541A1
ITTO20130541A1 IT000541A ITTO20130541A ITTO20130541A1 IT TO20130541 A1 ITTO20130541 A1 IT TO20130541A1 IT 000541 A IT000541 A IT 000541A IT TO20130541 A ITTO20130541 A IT TO20130541A IT TO20130541 A1 ITTO20130541 A1 IT TO20130541A1
Authority
IT
Italy
Prior art keywords
resistive structure
shielding
resistive
dielectric layer
forming
Prior art date
Application number
IT000541A
Other languages
English (en)
Inventor
Vincenzo Palumbo
Mirko Venturato
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000541A priority Critical patent/ITTO20130541A1/it
Priority to US14/309,357 priority patent/US9461104B2/en
Publication of ITTO20130541A1 publication Critical patent/ITTO20130541A1/it

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/115—Resistive field plates, e.g. semi-insulating field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/151—LDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/817—Combinations of field-effect devices and resistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/423—Shielding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/498—Resistive arrangements or effects of, or between, wiring layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04—Voltage dividers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo: “DISPOSITIVO A SEMICONDUTTORE INTEGRANTE UN PARTITORE RESISTIVO E PROCEDIMENTO DI FABBRICAZIONE DI UN DISPOSITIVO A SEMICONDUTTOREâ€
La presente invenzione à ̈ relativa a un dispositivo a semiconduttore integrante un partitore resistivo e a un procedimento di fabbricazione di un dispositivo a semiconduttore.
Sono noti particolari tipi di dispositivi a semiconduttore integranti resistori per applicazioni di media-alta tensione, i quali sono capaci di sopportare tensioni dell’ordine di alcune centinaia di Volt o anche superiori.
Ad esempio, negli alimentatori e/o caricabatterie di molti dispositivi elettronici portatili vengono utilizzati partitori resistivi a semiconduttore per il rilevamento della tensione di rete, oltre che per l’esecuzione di ulteriori funzioni. I resistori in questi casi devono sopportare tensioni di 500-800 V.
Alcuni tipi di resistore adatti alle medie e alte tensioni comprendono strisce di polisilicio che si estendono lungo un percorso a spirale e sono realizzate su substrati semiconduttori, con l’interposizione di uno strato dielettrico. Il terminale radialmente interno del resistore a spirale à ̈ generalmente collegato a una linea ad alta tensione, mentre il terminale radialmente esterno à ̈ collegato a una linea a bassa tensione. All’occorrenza, per realizzare un partitore di tensione viene formata una presa con un contatto verso l’esterno in un punto intermedio della spirale resistiva.
Resistori di questo tipo sfruttano molto bene l’area disponibile e sono privi di angoli, che potrebbero facilmente portare a condizioni di rottura, viste le tensioni in gioco. Tuttavia, i resistori di alta tensione noti soffrono di alcune limitazioni.
In primo luogo, i resistori sono realizzati in polisilicio drogato e sono soggetti a differenze di potenziale rispetto alle regioni circostanti, sia verso il substrato, sia, all’opposto, verso il package o alcune strutture di protezione, oppure possono essere esposti a interfacce e/o dielettrici con carica elettrica intrappolata. Le differenze di potenziale che si creano producono regioni di svuotamento all’interfaccia del polisilicio che forma i resistori e riducono la sezione conduzione, incrementando la resistività. Inoltre, l’ampiezza delle regioni di svuotamento e la corrispondente influenza sulla resistenza dipendono dalla tensione applicata e dalle condizioni locali di polarizzazione e quindi gli effetti sono variabili, tra l’altro in modo non lineare, lungo il resistore. Secondo le condizioni di polarizzazione, non solo il valore resistenza complessivo può variare, ma anche il rapporto di partizione di un partitore di tensione non à ̈ costante. Ad esempio, il rapporto di partizione può variare di diversi punti percentuali quando la tensione ai capi del partitore varia fra 0 V e 500 V, mentre sarebbe auspicabile una variazione più contenuta.
Per limitare gli effetti della differenza di tensione verso il substrato, à ̈ stato proposto di integrare un componente di potenza, ad esempio un MOSFET, con simmetria cilindrica concentrico al resistore a spirale. Il componente di potenza ha una regione di diffusione a conduzione radiale in cui la distribuzione di linee equipotenziali sostanzialmente eguaglia la caduta di tensione lungo il resistore ed evita lo svuotamento del polisilicio. Questa soluzione si à ̈ rivelata efficace nel limitare gli effetti dovuti al substrato, ma non ha alcun effetto per quanto riguarda il package e le strutture di protezione sovrastanti.
Altre limitazioni dipendono dalla presenza di regioni di metallizzazione in prossimità di parti del resistore (in particolare, ai contatti di alta e bassa tensione e alla presa intermedia di un partitore di tensione). Durante la fabbricazione, infatti, vengono eseguite fasi di annealing in forming gas, durante le quali la resistività del polisilicio si modifica. Le regioni di metallizzazione svolgono una funzione di schermo per le regioni di polisilicio sottostanti, per cui l’azione del forming gas durante l’annealing risultano attenuate. Gli effetti dell’annealing in queste condizioni non sono uniformi e sono scarsamente predicibili.
Scopo della presente invenzione à ̈ fornire un dispositivo a semiconduttore e un procedimento di fabbricazione di un dispositivo a semiconduttore che permettano di attenuare le limitazioni descritte.
Secondo la presente invenzione vengono forniti un dispositivo a semiconduttore e un procedimento di fabbricazione di un dispositivo a semiconduttore come definiti rispettivamente nelle rivendicazioni 1 e 15.
Per una migliore comprensione dell’invenzione, ne verranno ora descritte alcune forme di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra un schema elettrico di un’apparecchiatura elettronica;
- la figura 2 à ̈ una vista in pianta dall’alto con parti rimosse di un chip integrante un dispositivo a semiconduttore in accordo a una forma di realizzazione della presente invenzione e incorporato nell’apparecchiatura elettronica di figura 1;
- la figura 3 Ã ̈ una sezione trasversale attraverso il dispositivo a semiconduttore di figura 2, presa lungo la linea III-III di figura 2;
- la figura 4 à ̈ una vista in pianta dall’alto ingrandita di un dettaglio del dispositivo a semiconduttore di figura 2;
- le figure 5 e 6 sono sezioni trasversali attraverso il chip di figura 2, in fasi successive di un processo per la fabbricazione del dispositivo a semiconduttore di figura 2;
- la figura 7 Ã ̈ una sezione trasversale attraverso un dispositivo a semiconduttore in accordo a una diversa forma di realizzazione della presente invenzione;
- la figura 8 à ̈ una sezione trasversale attraverso un dispositivo a semiconduttore in accordo a un’altra forma di realizzazione della presente invenzione;
- la figura 9 mostra un schema elettrico di un’ulteriore apparecchiatura elettronica;
- la figura 10 à ̈ una vista in pianta dall’alto con parti rimosse di un chip integrante un dispositivo a semiconduttore in accordo a un’ulteriore forma di realizzazione della presente invenzione e incorporato nell’apparecchiatura elettronica di figura 9; e
- la figura 11 Ã ̈ una sezione trasversale attraverso il dispositivo a semiconduttore di figura 10, presa lungo la linea XI-XI di figura 10.
In figura 1, con il numero di riferimento 1 à ̈ indicato un dispositivo a semiconduttore realizzato in un chip 2. In una forma di realizzazione, il dispositivo a semiconduttore 1 può comprendere o essere incorporato in un alimentatore o un caricabatterie per un dispositivo elettronico portatile, come un telefono cellulare, un calcolatore tablet, un calcolatore portatile, una videocamera, una fotocamera, una consolle per videogiochi e via dicendo. In figura 1, in particolare, sono rappresentati anche una linea elettrica di alimentazione 50, ad esempio fornente una tensione alternata di 220 V a 50 Hz o di 110 V a 60 Hz, e un apparecchio elettronico 51 alimentato attraverso il dispositivo a semiconduttore 1. Si intende comunque che l’invenzione può essere vantaggiosamente utilizzata anche per applicazioni e in ambiti diversi da quanto appena indicato, in tutti i casi in cui sia necessario sfruttare un componente resistivo di potenza.
Il dispositivo a semiconduttore 1 comprende un componente attivo di potenza, in particolare un transistore MOS 3, e una struttura resistiva 5 di alta tensione, incorporati nel chip 2. La struttura resistiva 5 ha un primo terminale 5a e un secondo terminale 5b rispettivamente collegati a un terminale di pozzo (di alta tensione) e a un terminale di sorgente (di bassa tensione) del transistore MOS 3, i quali sono a loro volta collegati alla linea elettrica di alimentazione 50. In circuito di controllo 52 à ̈ configurato per determinare l’accensione e lo spegnimento del transistore MOS 3 e a questo scopo à ̈ collegato al terminale di porta di quest’ultimo.
La struttura resistiva include inoltre un primo resistore 5c e un secondo resistore 5d che hanno un nodo di presa 5e comune e formano un partitore di tensione. In una forma di realizzazione non limitativa, il nodo di presa 5e à ̈ collegato a un modulo di rilevamento 53 che fornisce una misura della tensione presente sul nodo di presa 5e stesso.
La figura 1 mostra inoltre un circuito 54 integrato nel chip 2 e collegato al transistore MOS 3 e alla struttura resistiva 5 di alta tensione. Il circuito 54 può includere, ad esempio, un convertitore, in particolare un convertitore AC/DC, sensori, moduli di controllo e può essere completamente analogico o comprendere moduli logici incorporanti porzioni di codice. Il circuito 54 può essere realizzato anche in un chip distinto dal chip 2.
Come mostrato più in dettaglio nelle figure 2 e 3, il chip 2 comprende un substrato 7 di materiale semiconduttore avente un primo tipo di conducibilità, ad esempio silicio monocristallino di tipo P-, nel quale à ̈ realizzata una sacca 8 di conducibilità opposta, ad esempio N-.
Il transistore MOS 3 (figura 2) ha forma circolare ed à ̈ alloggiato nella sacca 8, che funge da regione di deriva. Il transistore MOS 3 comprende una regione di pozzo 9 centrale, di tipo N, una regione anulare sepolta 10 e una regione di body 11, che si estende in profondità fino a contattare la regione anulare sepolta 10. Una regione di sorgente 12 à ̈ realizzata nella regione di body 11. I terminali di pozzo e di sorgente sono definiti da rispettive spine (“plugs†) 13, 14, che contattano la regione di pozzo 9 e la regione di sorgente 12, e da rispettive piazzole 15, 16 ricavate da uno stesso strato di metallizzazione. Il nodo di presa 5e à ̈ disposto lungo il percorso della struttura resistiva 5 in modo da ottenere il rapporto di partizione desiderato fra il primo resistore 5c (definito fra il primo terminale 5a e il nodo di presa 5e) e il secondo resistore 5d (definito fra il nodo di presa 5e e il secondo terminale 5b).
La struttura resistiva 5 comprende una striscia continua di polisilicio drogato che si estende lungo un percorso a spire su una regione anulare sovrastante la sacca 8 e radialmente compresa sostanzialmente fra la regione di pozzo 9 e la regione di body 11. Uno strato dielettrico 18, ad esempio di ossido di silicio, isola elettricamente la struttura resistiva 5 dalla sacca 8. In una forma di realizzazione, la striscia di polisilicio che forma la struttura resistiva 5 ha sezione trasversale costante e livello di drogaggio uniforme e, inoltre, si estende lungo un percorso a spirale di passo costante. In altre forme di realizzazione non illustrate, tuttavia, sezione trasversale, livello di drogaggio e passo della spirale possono essere variabili. Anche la forma della spirale può essere differente (ad esempio a spire ovali o quadrangolari con vertici arrotondati).
Un’estremità radialmente interna della struttura resistiva 5, definente il primo terminale 5a, à ̈ collegata, tramite una linea di connessione 55, alla piazzola 15 formante il terminale di pozzo del transistore MOS 3. Un’estremità radialmente esterna della struttura resistiva 5, definente il secondo terminale 5b, à ̈ collegata, tramite una linea 56, alla piazzola 16 formante il terminale di sorgente del transistore MOS 3.
Le linee 55, 56 sono entrambe ricavate da un ulteriore strato di metallizzazione.
In una forma di realizzazione, la struttura isolante 5 à ̈ circondata da almeno una spira “dummy†19 esterna, che ha il solo scopo di evitare disomogeneità nella struttura resistiva 5 per effetti di bordo durante processi litografici con cui la struttura resistiva 5 stessa viene definita.
Con riferimento alle figure 3 e 4, la struttura resistiva 5 à ̈ sovrastata da una struttura schermante 20. Fra la struttura resistiva 5 e la struttura schermante 20 à ̈ interposto uno strato dielettrico 21. In dettaglio, la struttura schermante 20 comprende una pluralità di strisce schermanti 22 metalliche complanari, che si estendono lungo rispettivi tratti della struttura resistiva 5. Le strisce schermanti 22 sono parallele alla struttura resistiva 5 e sono ricavate da un singolo strato di metallizzazione, che, in una forma di realizzazione à ̈ lo stesso strato da cui sono ricavate le piazzole 15, 16 dei contatti di pozzo e di sorgente del transistore MOS 3. Ad esempio, le strisce schermanti 22 possono essere in rame o alluminio.
Le strisce schermanti 22 hanno larghezza sostanzialmente uguale alla larghezza della striscia di polisilicio che definisce la struttura resistiva 5 o leggermente superiore, ma comunque tale da evitare il contatto fra strisce schermanti 22 adiacenti in direzione radiale. Inoltre, la lunghezza di ciascuna striscia schermante 22 à ̈ tale che la massima differenza di tensione fra le estremità della corrispondente porzione della struttura resistiva 5 sia inferiore a una soglia selezionata in modo da non provocare svuotamento significativo nel polisilicio sottostante. Ad esempio, ciascuna striscia si estende su un arco inferiore a circa 10° e preferibilmente inferiore a circa 6°. In una forma di realizzazione, a ogni spira della struttura resistiva 5 corrispondono 64 strisce schermanti 22. In una forma di realizzazione non illustrata, le strisce schermanti 22 hanno uguale lunghezza.
Le strisce schermanti 22 possono seguire fedelmente il percorso a spirale della struttura resistiva 5 oppure possono essere approssimazioni, dato che si estendono in ogni caso per un breve tratto. Nella forma di realizzazione di figura 4, ad esempio, le strisce schermanti 22 sono rettilinee.
Le strisce schermanti 22 sono disposte in successione lungo tutto il percorso della struttura resistiva 5. Strisce schermanti 22 consecutive sono separate da regioni di discontinuità 24 e non sono direttamente in contatto le une con le altre.
Le strisce schermanti 22 sono elettricamente collegate alle porzioni sottostanti della struttura resistiva 5 mediante rispettive spine 25 attraversanti lo strato dielettrico 21. Di conseguenza, ogni striscia schermante 22 in uso à ̈ posta a un rispettivo potenziale determinato dal punto di contatto con la struttura resistiva 5. In una forma di realizzazione, le spine 25 sono disposte centralmente alle rispettive strisce schermanti 22.
Il nodo di presa 5e à ̈ definito da una piazzola 27 e da una spina 28 che contatta la striscia schermante 22 collegata al punto della struttura resistiva 5 che fornisce il rapporto di partizione desiderato fra il primo resistore 5a (fra il primo terminale 5a e il nodo di presa 5e) e il secondo resistore 5b (fra il nodo di presa 5e e il secondo terminale 5b). In una forma di realizzazione, la piazzola 27 à ̈ ricavata dallo stesso strato di metallizzazione da cui sono realizzate anche le linee 55, 56.
Uno strato dielettrico 27 ingloba la struttura schermante 20 ed à ̈ ricoperto da uno strato di passivazione 28, che presenta aperture per contatti, in particolare dove sono realizzati il primo terminale 5a e il secondo terminale 5b della struttura resistiva 5.
La presenza della struttura schermante 20 comporta molteplici vantaggi. Un primo vantaggio si manifesta durante la fabbricazione del dispositivo, quando viene eseguita una fase di annealing in forming gas. Brevemente, con riferimento alla figura 5, la fabbricazione del dispositivo 1 prevede inizialmente di realizzare il transistore MOS 3 nel substrato 2. Dopo avere formato lo strato dielettrico 18, uno strato di polisilicio drogato viene deposto e sagomato mediante un processo fotolitografico per formare la struttura resistiva 5.
Quindi (figura 6), lo strato dielettrico 21 viene deposto sullo strato dielettrico 18, in modo da incorporare la struttura resistiva 5.
Lo strato dielettrico 18 viene poi selettivamente attaccato per realizzare aperture 58 che scoprono rispettive porzioni della struttura resistiva 5.
Dopo aver riempito le aperture 58 con un materiale conduttivo, formando così le spine 25, uno strato metallico 59 viene deposto in contatto con le spine 25 e sagomato mediante un processo fotolitografico per realizzare le strisce schermanti 22 della struttura schermante 20.
Viene quindi eseguito un procedimento di annealing in forming gas. In questa fase, la struttura schermante 20 evita che si producano effetti disomogenei sulla struttura resistiva. Questa azione protettiva uniforme comporta un generale miglioramento nella risposta della struttura resistiva 5, con particolare riguardo al rapporto di partizione fra il primo resistore 5c e il secondo resistore 5d, rispetto al caso in cui metallizzazioni siano presenti solo ai contatti.
Il processo di fabbricazione viene poi completato con ulteriori fasi di lavorazione, fino a ottenere la struttura delle figure 3 e 4.
Un ulteriore importante vantaggio si ottiene dal collegamento delle strisce schermanti 22 con rispettive regioni della struttura resistiva 5. Le strisce protettive 22 rimangono infatti uniformemente polarizzate al potenziale imposto dal rispettivo contatto con la struttura resistiva 5. La massima tensione a cui à ̈ sottoposta l’interfaccia della struttura resistiva 5 à ̈ quindi determinata ai bordi delle strisce schermanti 22 ed à ̈ comunque debole anche in presenza di elevate differenze di potenziale fra i terminali 5a, 5b, poiché le strisce schermanti 22 si estendono in lunghezza solo per un breve tratto. Di conseguenza, l’effetto di svuotamento della struttura resistiva 5 sul lato della struttura schermante 20 à ̈ fortemente ridimensionato, con grande beneficio sia della linearità nella risposta della struttura resistiva 5 in funzione della tensione applicata, sia della stabilità del rapporto di partizione.
Nella forma di realizzazione illustrata in figura 7, la struttura resistiva 5 Ã ̈ provvista di regioni di contatto ohmico 30 con elevato drogaggio, ad esempio di tipo N+, in posizioni corrispondenti a rispettive spine 25 per la connessione alla struttura schermante 20.
Nella forma di realizzazione illustrata in figura 8, le strisce schermanti 22 della struttura schermante 20 sono isolate dalla struttura resistiva 5 prive di connessione elettrica, ad eccezione delle strisce schermanti 22 in posizioni corrispondenti ai terminali di pozzo e di sorgente del transistore MOS 3 e al nodo di presa 5e. In questo caso si ha solo il beneficio legato alla protezione uniforme della struttura schermante 20 durante la fase di annealing.
La figura 9 mostra uno schema elettrico relativo a un dispositivo a semiconduttore 100 in accordo a una diversa forma di realizzazione della presente invenzione.
Il dispositivo 100 Ã ̈ integrato in un chip 102 e comprende un componente attivo di potenza, in particolare un transistore MOS 103, una prima struttura resistiva 105 e una seconda struttura resistiva 106 incorporati nel chip 102. La struttura resistiva 105 ha un primo terminale 105a e un secondo terminale 105b rispettivamente collegati a un terminale di pozzo (di alta tensione) e a un terminale di sorgente (di bassa tensione) del transistore MOS 103.
La struttura resistiva include inoltre un primo resistore 105c e un secondo resistore 105d che hanno un nodo di presa 105e comune e formano un partitore di tensione. Il nodo di presa 105e à ̈ collegato a un blocco di rilevamento 153 che fornisce una misura della tensione presente sul nodo di presa 105e stesso.
La seconda struttura resistiva 106 ha terminali collegati rispettivamente ai terminali di pozzo e di porta del transistore MOS 103 e viene utilizzata come field plate. Il terminale di porta à ̈ inoltre collegato a un circuito di controllo 152, configurato per determinare l’accensione e lo spegnimento del transistore MOS 103.
La figura 9 mostra anche una linea di alimentazione elettrica 104, un circuito 154 integrato sul chip 102 e collegato al transistore MOS 103 e un apparecchio elettronico 151 alimentato attraverso il dispositivo a semiconduttore 100.
Con riferimento alle figure 10 e 11, il transistore MOS 103 e la prima struttura resistiva 105 sono realizzati sostanzialmente come il transistore MOS 3 e la struttura resistiva 5 già descritte con riferimento alle figure 2 e 3. In particolare, il transistore MOS 103 à ̈ realizzato su un substrato 107 del chip 102 e comprende regione di pozzo 109 centrale, una regione anulare sepolta 110, una regione di body 111, che si estende in profondità fino a contattare la regione anulare sepolta 110, e una regione di sorgente 112 realizzata nella regione di body 111.
La struttura resistiva 105 comprende una striscia continua di polisilicio drogato che si estende lungo un percorso a spire su una regione anulare sovrastante la sacca 108 e radialmente compresa sostanzialmente fra la regione di pozzo 109 e la regione di body 111. Uno strato dielettrico 118 isola elettricamente la struttura resistiva 105 dalla sacca 108. Un’estremità radialmente interna della struttura resistiva 105 à ̈ collegata a un contatto formante il primo terminale 105a e, tramite una linea di connessione 155, a una piazzola 115 formante il terminale di pozzo del transistore MOS 103. Un’estremità radialmente esterna della struttura resistiva 105 à ̈ collegata a un contatto formante il secondo terminale 105b e, tramite una linea 156, a una piazzola 116 formante il terminale di sorgente del transistore MOS 103.
La seconda struttura resistiva 106 si estende anch’essa lungo un percorso a spire sulla regione anulare sovrastante la sacca 108 e radialmente compresa fra la regione di pozzo 109 e la regione di body 111. La prima struttura resistiva 105 e la seconda regione resistiva 106 sono concentriche e le loro spire sono intercalate in direzione radiale. In pratica quindi, ciascuna spira della prima regione resistiva 105 à ̈ adiacente, su lati opposti lungo il suo sviluppo, a due rispettive spire della seconda regione resistiva 106 e, viceversa, ciascuna spira della seconda regione resistiva 106 à ̈ adiacente, su lati opposti lungo il suo sviluppo, a due rispettive spire della prima regione resistiva 105.
In una forma di realizzazione, la prima struttura resistiva 105 e la seconda struttura resistiva 106 hanno sostanzialmente uguale lunghezza e sezione trasversale selezionata in modo da ottenere valori di resistenza desiderati. In altre forme di realizzazione, tuttavia, la lunghezza della seconda struttura resistiva 106 potrebbe essere differente, in particolare minore, rispetto alla lunghezza della prima struttura resistiva 105, secondo la convenienza.
In una forma di realizzazione, la prima struttura isolante 105 e la seconda struttura resistiva 106 sono circondate da almeno una struttura “dummy†esterna, per semplicità non mostrata, che comprende una prima spira, avente le caratteristiche della prima struttura isolante 105, e una seconda spira, avente le caratteristiche della seconda struttura isolante 106.
La prima struttura resistiva 105 e la seconda struttura resistiva 106 sono sovrastate da una struttura schermante 120, con l’interposizione di uno strato dielettrico 121. La struttura schermante 120 comprende prime strisce schermanti 122 e seconde strisce schermanti 123, ricavate da un singolo strato di metallizzazione e fra loro complanari.
Le prime strisce schermanti 122 si estendono lungo rispettivi tratti della prima struttura resistiva 105, mentre le seconde strisce schermanti 123 si estendono lungo rispettivi tratti della seconda struttura resistiva 106. Le prime strisce schermanti 122 e le seconde strisce schermanti 123 sono disposte in successione rispettivamente lungo tutto il percorso della prima struttura resistiva 105 e lungo tutto il percorso della seconda struttura resistiva 106. Prime strisce schermanti 122 e seconde strisce schermanti 123 consecutive sono separate da regioni di discontinuità e non sono direttamente in contatto le une con le altre. Pertanto, anche le prime strisce schermanti 122 e le seconde strisce schermanti 123 sono disposte lungo percorsi a spire e sono intercalate le une alle altre in direzione radiale.
Le prime strisce schermanti 122 e le seconde strisce schermanti 123 hanno larghezza sostanzialmente uguale alla larghezza della striscia di polisilicio che definiscono rispettivamente la prima struttura resistiva 105 e la seconda struttura resistiva 106 o leggermente superiore. In ogni caso, prime strisce schermanti 122 e seconde strisce schermanti 123 adiacenti non sono direttamente in contatto fra loro.
Inoltre, la lunghezza di ciascuna prima striscia schermante 122 e di ciascuna seconda striscia schermante 123 à ̈ tale che la massima differenza di tensione fra le estremità delle corrispondente porzioni rispettivamente della prima struttura resistiva 105 e della seconda struttura resistiva sia inferiore a una soglia.
Le prime strisce schermanti 122 e le seconde strisce schermanti 123 sono elettricamente collegate a porzioni sottostanti rispettivamente della prima struttura resistiva 105 mediante rispettive prime spine 125 e seconde spine 126. Di conseguenza, ogni prima striscia schermante 122 e seconda striscia schermante 123 in uso à ̈ posta a un rispettivo potenziale determinato dal punto di contatto rispettivamente con la prima struttura resistiva 105 e con la seconda struttura resistiva 106.
Risulta infine evidente che al dispositivo a semiconduttore e al procedimento descritti possono essere apportate modifiche e varianti, senza uscire dall’ambito della presente invenzione, come definito nelle rivendicazioni allegate.
In primo luogo, forma, lunghezza, sezione trasversale e numero di spire degli elementi resistivi possono essere determinati in funzione delle specifiche necessità del dispositivo.
Nel substrato può essere integrato un componente di potenza diverso da un transistore MOS, ad esempio un JFET o un diodo.

Claims (18)

  1. RIVENDICAZIONI 1. Dispositivo a semiconduttore comprendente: un substrato (7; 107) semiconduttore; una prima struttura resistiva (5; 105) di alta tensione estendentesi lungo un percorso a spire sul substrato (7; 107) e separata dal substrato (7; 107) mediante un primo strato dielettrico (18; 118); e una struttura schermante (20; 120) conduttiva, comprendente una pluralità di prime strisce schermanti (22, 122) disposte in successione lungo rispettivi tratti della prima struttura resistiva (5; 105) e separate dalla prima struttura resistiva (5; 105) mediante un secondo strato dielettrico (21; 121).
  2. 2. Dispositivo secondo la rivendicazione 1, in cui le prime strisce schermanti (22, 122) sono elettricamente collegate a rispettive porzioni della prima struttura resistiva (5; 105) mediante spine (25; 125) attraversanti il secondo strato dielettrico (21; 121).
  3. 3. Dispositivo secondo la rivendicazione 2, comprendente regioni di contatto ohmico (30) in posizioni corrispondenti a rispettive spine (25).
  4. 4. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui le prime strisce schermanti (22, 122) non sono direttamente in contatto fra loro.
  5. 5. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui le prime strisce schermanti (22, 122) sono complanari fra loro e parallele alla prima struttura resistiva (5; 105).
  6. 6. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui la prima struttura resistiva (5; 105) comprende una striscia semiconduttrice estendentesi lungo il percorso a spire.
  7. 7. Dispositivo secondo la rivendicazione 4, in cui le prime strisce schermanti (22, 122) hanno larghezza sostanzialmente uguale a una larghezza della striscia semiconduttrice formante la prima struttura resistiva (5; 105).
  8. 8. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui ciascuna prima striscia schermante (22, 122) si estende un arco non superiore a 10°, ad esempio inferiore a 6°.
  9. 9. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, comprendente una seconda struttura resistiva (106) estendentesi lungo un percorso a spire sul substrato (107), separata dal substrato (107) mediante il primo strato dielettrico (118) e concentrica alla prima struttura resistiva (105); e in cui la struttura schermante (120), comprende una pluralità di seconde strisce schermanti (123) disposte in successione lungo rispettivi tratti della seconda struttura resistiva (106) e separate dalla seconda struttura resistiva (106) mediante il secondo strato dielettrico (121).
  10. 10. Dispositivo secondo la rivendicazione 9, in cui le seconde strisce schermanti (123) sono elettricamente collegate a rispettive porzioni della seconda struttura resistiva (106) mediante ulteriori spine (125) attraversanti il secondo strato dielettrico (121).
  11. 11. Dispositivo secondo la rivendicazione 9 o 10, in cui le seconde strisce schermanti (123) non sono direttamente in contatto fra loro e con le prime strisce schermanti (122).
  12. 12. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui la prima struttura resistiva (5; 105) ha un primo terminale (5a; 105a), un secondo terminale (5b; 105b) e un nodo di presa (5e; 105e) e comprende un primo resistore (5c; 105c), fra il primo terminale (5a; 105a) e il nodo di presa (5e; 105e), e un secondo resistore (5d; 105d), fra il secondo terminale (5b; 105b) e il nodo di presa (5e; 105e), il primo resistore (5c; 105c) e il secondo resistore (5d; 105d) formando un partitore di tensione.
  13. 13. Dispositivo secondo la rivendicazione 12, comprendente una linea di alimentazione (50), la prima struttura resistiva (5; 105) essendo collegata fra terminali della linea di alimentazione (50).
  14. 14. Dispositivo secondo la rivendicazione 13 dipendente dalla rivendicazione 12, comprendente un componente di potenza (3; 103) nel substrato (7; 107) in una regione corrispondente alla prima struttura resistiva (5; 105), il componente di potenza (3; 103) avendo terminali di conduzione collegati alla prima struttura resistiva (5; 105).
  15. 15. Procedimento per la fabbricazione di un dispositivo a semiconduttore comprendente: formare un primo strato dielettrico (18) su un substrato (7) semiconduttore; formare, sul primo strato dielettrico (18), una struttura resistiva (5) estendentesi lungo un percorso a spire; formare un secondo strato dielettrico (21) sul primo strato dielettrico (18), in modo da incorporare la struttura resistiva (5); e formare una struttura schermante (20) conduttiva, comprendente una pluralità di strisce schermanti (22) disposte in successione lungo rispettivi tratti della struttura resistiva (5).
  16. 16. Procedimento secondo la rivendicazione 15, comprendente eseguire una fase di annealing dopo aver formato la struttura schermante (20).
  17. 17. Procedimento secondo la rivendicazione 16, in cui eseguire una fase di annealing comprende utilizzare forming gas.
  18. 18. Procedimento secondo una qualsiasi delle rivendicazioni da 15 a 17, in cui formare la struttura schermante (20) comprende: formare, nel secondo strato dielettrico (21), aperture scoprenti rispettive porzioni della struttura resistiva (5); riempire le aperture con materiale conduttivo; depositare uno strato metallico in contatto con il materiale conduttivo nelle aperture; e sagomare lo strato metallico, in modo da ricavare le strisce schermanti (22).
IT000541A 2013-06-28 2013-06-28 Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore ITTO20130541A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT000541A ITTO20130541A1 (it) 2013-06-28 2013-06-28 Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore
US14/309,357 US9461104B2 (en) 2013-06-28 2014-06-19 Semiconductor device integrating a voltage divider and process for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000541A ITTO20130541A1 (it) 2013-06-28 2013-06-28 Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore

Publications (1)

Publication Number Publication Date
ITTO20130541A1 true ITTO20130541A1 (it) 2014-12-29

Family

ID=49035871

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000541A ITTO20130541A1 (it) 2013-06-28 2013-06-28 Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore

Country Status (2)

Country Link
US (1) US9461104B2 (it)
IT (1) ITTO20130541A1 (it)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0522968D0 (en) 2005-11-11 2005-12-21 Popovich Milan M Holographic illumination device
GB0718706D0 (en) 2007-09-25 2007-11-07 Creative Physics Ltd Method and apparatus for reducing laser speckle
US11726332B2 (en) 2009-04-27 2023-08-15 Digilens Inc. Diffractive projection apparatus
US9335604B2 (en) 2013-12-11 2016-05-10 Milan Momcilo Popovich Holographic waveguide display
US9274349B2 (en) 2011-04-07 2016-03-01 Digilens Inc. Laser despeckler based on angular diversity
US20140204455A1 (en) 2011-08-24 2014-07-24 Milan Momcilo Popovich Wearable data display
WO2016020630A2 (en) 2014-08-08 2016-02-11 Milan Momcilo Popovich Waveguide laser illuminator incorporating a despeckler
US10670876B2 (en) 2011-08-24 2020-06-02 Digilens Inc. Waveguide laser illuminator incorporating a despeckler
US20150010265A1 (en) 2012-01-06 2015-01-08 Milan, Momcilo POPOVICH Contact image sensor using switchable bragg gratings
CN106125308B (zh) 2012-04-25 2019-10-25 罗克韦尔柯林斯公司 用于显示图像的装置和方法
US9456744B2 (en) 2012-05-11 2016-10-04 Digilens, Inc. Apparatus for eye tracking
US9933684B2 (en) 2012-11-16 2018-04-03 Rockwell Collins, Inc. Transparent waveguide display providing upper and lower fields of view having a specific light output aperture configuration
US10209517B2 (en) 2013-05-20 2019-02-19 Digilens, Inc. Holographic waveguide eye tracker
WO2015015138A1 (en) 2013-07-31 2015-02-05 Milan Momcilo Popovich Method and apparatus for contact image sensing
US10359736B2 (en) 2014-08-08 2019-07-23 Digilens Inc. Method for holographic mastering and replication
US10241330B2 (en) 2014-09-19 2019-03-26 Digilens, Inc. Method and apparatus for generating input images for holographic waveguide displays
WO2016046514A1 (en) 2014-09-26 2016-03-31 LOKOVIC, Kimberly, Sun Holographic waveguide opticaltracker
EP3245444B1 (en) 2015-01-12 2021-09-08 DigiLens Inc. Environmentally isolated waveguide display
US20180275402A1 (en) 2015-01-12 2018-09-27 Digilens, Inc. Holographic waveguide light field displays
JP6867947B2 (ja) 2015-01-20 2021-05-12 ディジレンズ インコーポレイテッド ホログラフィック導波路ライダー
US9632226B2 (en) 2015-02-12 2017-04-25 Digilens Inc. Waveguide grating device
US10459145B2 (en) 2015-03-16 2019-10-29 Digilens Inc. Waveguide device incorporating a light pipe
US10591756B2 (en) 2015-03-31 2020-03-17 Digilens Inc. Method and apparatus for contact image sensing
EP3298443B1 (en) * 2015-05-19 2021-10-06 Magic Leap, Inc. Dual composite light field device
CN108027654B (zh) * 2015-09-28 2021-01-12 日本电气株式会社 输入设备、输入方法和程序
CN108474945B (zh) 2015-10-05 2021-10-01 迪吉伦斯公司 波导显示器
JP6657982B2 (ja) * 2016-01-18 2020-03-04 富士電機株式会社 半導体装置
EP3398007B1 (en) 2016-02-04 2024-09-11 DigiLens, Inc. Waveguide optical tracker
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
WO2017151670A1 (en) 2016-03-01 2017-09-08 Magic, Inc. Reflective switching device for inputting diifferent wavelengths of light into waveguides
WO2017162999A1 (en) 2016-03-24 2017-09-28 Popovich Milan Momcilo Method and apparatus for providing a polarization selective holographic waveguide device
US10890707B2 (en) 2016-04-11 2021-01-12 Digilens Inc. Holographic waveguide apparatus for structured light projection
WO2018102834A2 (en) 2016-12-02 2018-06-07 Digilens, Inc. Waveguide device with uniform output illumination
US10545346B2 (en) 2017-01-05 2020-01-28 Digilens Inc. Wearable heads up displays
WO2019079350A2 (en) 2017-10-16 2019-04-25 Digilens, Inc. SYSTEMS AND METHODS FOR MULTIPLYING THE IMAGE RESOLUTION OF A PIXÉLISÉ DISPLAY
CN107731795B (zh) * 2017-11-20 2019-10-25 清华四川能源互联网研究院 一种esd器件串联电阻的电阻结构
KR102819207B1 (ko) 2018-01-08 2025-06-11 디지렌즈 인코포레이티드. 도파관 셀을 제조하기 위한 시스템 및 방법
JP7250799B2 (ja) 2018-01-08 2023-04-03 ディジレンズ インコーポレイテッド 光学導波管を加工するための方法
US10914950B2 (en) 2018-01-08 2021-02-09 Digilens Inc. Waveguide architectures and related methods of manufacturing
WO2019135796A1 (en) 2018-01-08 2019-07-11 Digilens, Inc. Systems and methods for high-throughput recording of holographic gratings in waveguide cells
CN112088332B (zh) 2018-03-16 2024-11-29 迪吉伦斯公司 包含双折射控制的全息波导及用于它们的制造的方法
JP7139673B2 (ja) * 2018-04-26 2022-09-21 富士電機株式会社 半導体装置
US11067808B2 (en) 2018-07-24 2021-07-20 Magic Leap, Inc. Diffractive optical elements with mitigation of rebounce-induced light loss and related systems and methods
US11402801B2 (en) 2018-07-25 2022-08-02 Digilens Inc. Systems and methods for fabricating a multilayer optical structure
JP7180359B2 (ja) * 2018-12-19 2022-11-30 富士電機株式会社 抵抗素子
US20200225471A1 (en) 2019-01-14 2020-07-16 Digilens Inc. Holographic Waveguide Display with Light Control Layer
WO2020163524A1 (en) 2019-02-05 2020-08-13 Digilens Inc. Methods for compensating for optical surface nonuniformity
US20220283377A1 (en) 2019-02-15 2022-09-08 Digilens Inc. Wide Angle Waveguide Display
KR102866596B1 (ko) 2019-02-15 2025-09-29 디지렌즈 인코포레이티드. 일체형 격자를 이용하여 홀로그래픽 도파관 디스플레이를 제공하기 위한 방법 및 장치
KR20210134763A (ko) 2019-03-12 2021-11-10 디지렌즈 인코포레이티드. 홀로그래픽 도파관 백라이트 및 관련된 제조 방법
WO2020247930A1 (en) 2019-06-07 2020-12-10 Digilens Inc. Waveguides incorporating transmissive and reflective gratings and related methods of manufacturing
US11681143B2 (en) 2019-07-29 2023-06-20 Digilens Inc. Methods and apparatus for multiplying the image resolution and field-of-view of a pixelated display
CN114450608A (zh) 2019-08-29 2022-05-06 迪吉伦斯公司 真空布拉格光栅和制造方法
US11506687B2 (en) 2020-07-01 2022-11-22 Semiconductor Components Industries, Llc Method of forming a semiconductor device
EP4252048A4 (en) 2020-12-21 2024-10-16 Digilens Inc. EYE LUMINESCENCE SUPPRESSION IN WAVEGUIDE-BASED DISPLAYS
US12399326B2 (en) 2021-01-07 2025-08-26 Digilens Inc. Grating structures for color waveguides
JP2024508926A (ja) 2021-03-05 2024-02-28 ディジレンズ インコーポレイテッド 真空周期的構造体および製造の方法
JP7753853B2 (ja) * 2021-12-14 2025-10-15 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100022064A1 (en) * 2005-01-25 2010-01-28 Hall Jefferson W High voltage sensor device and method therefor
US20120154026A1 (en) * 2007-12-14 2012-06-21 Fuji Electric Systems Co. Ltd. Integrated circuit and semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4210465A (en) * 1978-11-20 1980-07-01 Ncr Corporation CISFET Processing including simultaneous implantation of spaced polycrystalline silicon regions and non-memory FET channel
US5530418A (en) * 1995-07-26 1996-06-25 Taiwan Semiconductor Manufacturing Company Method for shielding polysilicon resistors from hydrogen intrusion
US6165861A (en) * 1998-09-14 2000-12-26 Taiwan Semiconductor Manufacturing Company Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion
KR100487563B1 (ko) * 2003-04-30 2005-05-03 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
US8786050B2 (en) 2011-05-04 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor with biased-well
US20120313692A1 (en) 2011-06-08 2012-12-13 Sehat Sutardja Super-high-voltage resistor on silicon
US8664741B2 (en) 2011-06-14 2014-03-04 Taiwan Semiconductor Manufacturing Company Ltd. High voltage resistor with pin diode isolation
US8878330B2 (en) 2011-08-04 2014-11-04 Texas Instruments Incorporated Integrated high voltage divider
ITVI20110247A1 (it) 2011-09-15 2013-03-16 St Microelectronics Srl Partitore di tensione integrato

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100022064A1 (en) * 2005-01-25 2010-01-28 Hall Jefferson W High voltage sensor device and method therefor
US20120154026A1 (en) * 2007-12-14 2012-06-21 Fuji Electric Systems Co. Ltd. Integrated circuit and semiconductor device

Also Published As

Publication number Publication date
US9461104B2 (en) 2016-10-04
US20150001677A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
ITTO20130541A1 (it) Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore
US10809318B2 (en) Semiconductor-based hall sensor
CN105701440B (zh) 具静电防护的指纹感测器
CN105281730B (zh) 电子开关元件和集成传感器
CN103633083B (zh) 形成超高耐压电阻的版图结构
US9293535B2 (en) Power MOSFET current sense structure and method
US8776274B2 (en) Methods and integrated circuit package for sensing fluid properties
TW201640641A (zh) 針對在高電阻絕緣體覆矽的基板上之射頻積體電路中的漏泄、耗損和非線性緩解的隔離方法
WO2007133612A3 (en) High voltage semiconductor device with lateral series capacitive structure
US9082739B2 (en) Semiconductor device having test structure
US9484525B2 (en) Hall effect device
CN105226044A (zh) 集成电路及形成集成电路的方法
US9671474B2 (en) Three 3-contact vertical hall sensor elements connected in a ring and related devices, systems, and methods
US20170309770A1 (en) An apparatus and method for sensing
US10488392B2 (en) Electrical stimulation and monitoring device
KR20130128456A (ko) 전기적 차폐부를 포함한 전기적 세라믹 소자
TWI514448B (zh) 金屬－絕緣體－金屬電容器及其形成之方法
DE102008023216A1 (de) Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
US8497505B2 (en) Thin film charged body sensor
US20180144984A1 (en) Semiconductor chip having on-chip noise protection circuit
CN110349936A (zh) 基于tsv垂直开关的惠斯通电桥可变电感器
US8648425B2 (en) Resistors formed based on metal-oxide-semiconductor structures
CN104979343B (zh) 半导体隔离结构
KR102074994B1 (ko) 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치
CN102956637B (zh) 具有电阻或电容的电路结构及其操作方法