ITTO20150229A1 - Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti - Google Patents

Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti Download PDF

Info

Publication number
ITTO20150229A1
ITTO20150229A1 ITTO2015A000229A ITTO20150229A ITTO20150229A1 IT TO20150229 A1 ITTO20150229 A1 IT TO20150229A1 IT TO2015A000229 A ITTO2015A000229 A IT TO2015A000229A IT TO20150229 A ITTO20150229 A IT TO20150229A IT TO20150229 A1 ITTO20150229 A1 IT TO20150229A1
Authority
IT
Italy
Prior art keywords
bump
producing
printing
circuit
longitudinal direction
Prior art date
Application number
ITTO2015A000229A
Other languages
English (en)
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITTO2015A000229A priority Critical patent/ITTO20150229A1/it
Priority to US14/980,616 priority patent/US20160315059A1/en
Publication of ITTO20150229A1 publication Critical patent/ITTO20150229A1/it

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Program-control systems
    • G05B19/02—Program-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/273—Interconnections for measuring or testing, e.g. probe pads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/35—Nc in input of data, input till input file format
    • G05B2219/35134—3-D cad-cam
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/49—Nc machine tool, till multiple
    • G05B2219/49007—Making, forming 3-D object, model, surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01223—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01236—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in solid form, e.g. by using a powder or by laminating a foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01261—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01921—Manufacture or treatment of bond pads using local deposition
    • H10W72/01923—Manufacture or treatment of bond pads using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/232—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti?
TESTO DELLA DESCRIZIONE
Campo tecnico
La presente descrizione si riferisce ai componenti elettronici.
Una o pi? forme di attuazione possono applicarsi alla produzione di ?bump? in componenti elettronici, quali per es. i circuiti integrati (IC, ?Integrated Circuit?).
Sfondo tecnologico
I cosiddetti bump possono essere usati per realizzare una collegamento elettrico e/o meccanico con un package e/o una scheda in componenti elettronici come i circuiti integrati (IC). Sono anche noti bump termici utilizzabili per realizzare di package nell?elettronica e nella optoelettronica in modo da aggiungere funzionalit? di gestione termica sulla superfice di un chip o a un altro componente elettrico.
Bump/colonne (?pillar?) possono essere prodotti con vari di processi.
Per esempio, si possono produrre bump per saldatura depositando un materiale (per es. una pasta o sferette per saldatura) e si possono produrre bump a colonna o pillar bump tramite crescita elettrolitica.
Processi come per es. l?elettroplaccatura o i processi di tipo electroless (E-less) possono comportare una mascheratura e una crescita elettrolitica. Questi possono dimostrare una limitazione intrinseca riguardo ai pillar ?verticali?, vale a dire quei bump che si estendono in una direzione longitudinale, generalmente rettilinea.
Una crescita diretta geometricamente risulta difficile da realizzare, cosicch? rilassare un passo (?pitch?) troppo ravvicinato dei bump comporta quasi inevitabilmente un?azione di redistribuzione, per es. attraverso una pluralit? di fasi litografiche e fasi di elettroplaccatura o di E-less.
I pillar bump possono comprendere sulla punta uno strato di saldatura per la saldatura a una scheda. Durante l?effettuazione delle prove termiche dei wafer, tale strato pu? rammollirsi ed essere danneggiato dalle sonde. Il danneggiamento pu? comprendere la formazione di cavit?. in In tali cavit? pu? essere intrappolata dell?aria in contatto con la scheda, il che pu? influenzare negativamente la vita utile del componente.
Scopo e sintesi
Lo scopo di una o pi? forme di attuazione ? di fornire perfezionamenti nella produzione di bump per componenti elettronici atti a superare gli inconvenienti delineati in precedenza.
Una o pi? forme di attuazione raggiungono tale scopo grazie a un procedimento avente le caratteristiche elencate nelle rivendicazioni seguenti.
Una o pi? forme di attuazione possono riferirsi a un corrispondente componente (per es. un componente microelettronico, come un circuito integrato).
Inoltre, una o pi? forme di attuazione possono riferirsi a un prodotto informatico caricabile nella memoria di almeno un elaboratore atto a pilotare un?apparecchiatura di stampa in 3D e comprendente porzioni di codice software per eseguire le fasi di stampa in 3D del procedimento di una o pi? forme di attuazione quando il prodotto ? eseguito su almeno un elaboratore. Cos? come qui utilizzato, un riferimento a un tale prodotto informatico intende essere equivalente a un riferimento a un mezzo leggibile da elaboratore contenente istruzioni per controllare un?apparecchiatura di stampa in 3D al fine di coordinare l?implementazione del procedimento secondo una o pi? forme di attuazione. Un riferimento ad ?almeno un elaboratore? intende evidenziare la possibilit? che una o pi? forme di attuazione siano implementate sotto forma modulare e/o distribuita.
Le rivendicazioni sono parte integrante della descrizione di uno o pi? esempi di forme di attuazione come qui forniti.
Una o pi? forme di attuazione possono basarsi sul riconoscimento che la stampa in 3D (fabbricazione additiva o AM (?Additive Manufacturing?)) sta diventando una tecnologia comune, con le dimensioni, la risoluzione, il passo disponibili che diventano sempre pi? accurati e con piccole dimensioni.
Una o pi? forme di attuazione rendono possibile formare in un singolo passo dei bump/pillar (per es. di metallo) comprendenti una o pi? strutture ?laterali? che sporgono di traverso alla direzione longitudinale del bump, e che possono essere usati per es. per trasportare segnali da due lati di un chip a un?area pi? ampia.
In una o pi? forme di attuazione, la struttura sporgente laterale pu? essere prodotta in un solo pezzo con il corpo del bump, vale a dire come un singolo pezzo di materiale, privo di qualsiasi giunzione (per es. saldatura), eliminando cos? qualsiasi resistenza (ohmica) eventualmente associata a tali giunzioni.
Breve descrizione delle figure
Una o pi? forme di attuazione saranno ora descritte, a puro titolo di esempio non limitativo, con riferimento alle figure annesse, nelle quali:
- la Figura 1 ? una rappresentazione schematica di un componente elettronico;
- la Figura 2 ? una rappresentazione schematica di un processo utilizzabile in una o pi? forme di attuazione; e - le Figure da 3 a 5 sono rappresentazioni schematiche dei risultati ottenibili in una o pi? forme di attuazione.
Si apprezzer? che, al fine di facilitare la comprensione delle forme di attuazione, le varie figure possono non essere state disegnate con una stessa scala.
Descrizione dettagliata
Nella descrizione che segue sono illustrati uno o pi? dettagli specifici, allo scopo di fornire una comprensione approfondita degli esempi delle forme di attuazione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Per cui, le frasi come ?in una forma di attuazione? che possono essere presenti in uno o pi? punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione. Vale a dire, una o pi? caratteristiche esemplificate in relazione a una certa figura possono essere applicate a una forma di attuazione qualsiasi come esemplificato in un?altra figura qualsiasi.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l?ambito di protezione o la portata delle forme di attuazione.
In tutte le figure, forme di attuazione di un componente elettronico sono indicate in generale come 10.
Tali forme di attuazione possono comprendere un circuito elettronico 12 quale un chip (o un ?die?), che pu? essere disposto su un substrato di supporto 14.
In una o pi? forme di attuazione, il substrato 14 pu? essere una scheda circuitale, come per es. una scheda a circuito stampato (PCB, ?Printed Circuit Board?).
In una o pi? forme di attuazione, il substrato pu? essere un die pad. In una o pi? forme di attuazione pu? non essere fornito un die pad.
In una o pi? forme di attuazione, il die 12 pu? essere disposto all?interno di un package o situato sulla superficie (per es. sul fondo) del package.
Quali che siano i dettagli delle forme di attuazione, il circuito elettronico 12 pu? comprendere dei die pad 16 che possono fornire un collegamento elettrico del circuito con il package e/o la scheda.
Per realizzare un percorso elettrico e/o un collegamento meccanico con il package e/o la scheda si possono realizzare dei cosiddetti bump (talvolta indicati come ?pillar?) 18 per es. facendoli crescere sui pad 16.
Nella Figura 3, e come ulteriormente discusso in seguito, ? rappresentato un cablaggio 20 esemplificativo di tali percorsi elettrici (per es. a un lead frame che comprende i pin del package - non visibile nella figura) saldato in una o pi? posizioni di collegamento elettrico 20a a un bump 18.
Nella Figura 4, e come discusso ulteriormente in seguito, ? rappresentato un bump 18 simile a una molla atto a fornire un accoppiamento meccanico con smorzamento delle sollecitazioni per es. a un package o a una scheda (non visibile nella Figura).
Nella Figura 5, e come discusso ulteriormente in seguito, ? rappresentato un bump 18 avente una sporgenza simile a una trave a sbalzo 18a atta a fare contatto con una sonda di test TP.
I bump 18 nelle Figure 3 a 5 sono pertanto genericamente esemplificativi di una o pi? forme di attuazione comprendenti almeno un bump 18 che si estende in una direzione longitudinale del bump 18, il bump 18 essendo realizzato, eventualmente come un singolo pezzo di materiale (per es. senza alcuna giunzione) con almeno una sporgenza (per es. i lati della testa allargata del bump 18 a forma di fungo o a forma di T della Figura 3, la porzione intermedia a forma di V del bump 18 della Figura 4, o la sporgenza simile a una trave a sbalzo 18a del bump 18 della Figura 5) che si estende dalla direzione longitudinale del bump 18.
La designazione stampa in 3D (o fabbricazione additiva, AM) si applica a vari processi che possono essere usati per produrre oggetti tridimensionali per mezzo di un processo additivo. In un tale processo, strati di materiale possono essere stesi successivamente per mezzo di una ?stampante 3D? che pu? essere considerata come una sorta di robot industriale.
Un processo di stampa in 3D pu? essere controllato da elaboratore, in modo tale che un oggetto con una certa sagoma/geometria possa essere prodotto partendo per es. da una sorgente di dati, vale a dire per mezzo di un prodotto informatico per pilotare un?apparecchiatura di stampa in 3D e comprendente porzioni di codice software per eseguire le fasi di un procedimento di stampa in 3D quando il prodotto ? eseguito su un tale elaboratore.
Il termine stampa in 3D ? stato usato originariamente per indicare quei processi che comportano una deposizione sequenziale di materiale per es. su un letto di polvere per mezzo di una testina di una stampante che somiglia sostanzialmente a una stampante a getto d?inchiostro. Il termine stampa in 3D ? ora usato correntemente per indicare una variet? di processi compresi per es. processi di estrusione o di sinterizzazione. Sebbene il termine fabbricazione additiva (AM) possa essere in effetti usato in questo senso pi? ampio, le due designazioni, stampa in 3D e fabbricazione additiva (AM) saranno usate qui sostanzialmente come sinonimi.
Come qui utilizzata, una formulazione come per es. ?stampa in 3D? e ?stampato in 3D? indicher? perci? un processo di fabbricazione additiva e un articolo prodotto tramite una fabbricazione additiva.
In una o pi? forme di attuazione, la tecnologia di stampa in 3D pu? essere basata sulla deposizione ripetuta di micro-strati di polveri di metallo che sono fusi o disciolti localmente, in modo tale da poter far crescere strutture di metallo.
Una o pi? forme di attuazione possono basarsi sul riconoscimento che, sebbene considerato come un processo intrinsecamente ?lento?, i recenti sviluppi della stampa in 3D/AM possono presentare - in relazione a materiali quali il rame (Cu), il nichel (Ni), lo stagno (Sn), varie leghe di metalli ? parametri che sono compatibili con la produzione di bump/colonne di componenti elettronici, come gli IC, per es. tramite micro-fusione di polveri metalliche per mezzo di un fascio laser.
La Figura 2 ? schematicamente esemplificativa della possibilit? di usare per es. una testina 3DH per stampa in 3D a getto di polvere/laser controllata da elaboratore per fare crescere strutture di metallo (Cu, Ni, Sn e cos? via) di bump/pillar 18.
In modo diverso rispetto ai bump/pillar tradizionali, che possono essere puramente lineari, per es. colonne verticali, i bump di una o pi? forme di attuazione possono comprendere forme pi? complesse, come curve, biforcazioni, disegni a zig-zag e cos? via, ovverosia bump di metallo che possono essere realizzati, per es. come un singolo pezzo di materiale (per es. senza alcuna giunzione), con almeno una sporgenza che si estende dalla direzione longitudinale del bump 18.
Queste strutture di bump possono estendere la capacit? di intercollegamento di un circuito (per es. un chip) 12 all?ambiente circostante, come un package o una scheda a circuito stampato (PCB).
Per esempio, in una o pi? forme di attuazione, la crescita dei bump di metallo 18 pu? iniziare dai pad 16 del circuito (per es. in Al) formando una giunzione tra il metallo di base del pad e le polveri di metallo fuse fatte crescere su di esso attraverso il processo di stampa in 3D.
In una o pi? forme di attuazione, l?estensione e la direzione di crescita possono essere selezionate in funzione del layout che si desidera ottenere.
In una o pi? forme di attuazione, la collegamento finale pu? avere luogo per es. tramite fusione o saldatura, eventualmente dopo avere girato (capovolto) e posizionato il chip 12 sul substrato 14.
Una o pi? forme di attuazione possono cos? comportare la produzione di un insieme di bump elettricamente conduttivi (per es. di metallo) per un componente elettronico 10 per es. per mezzo di una stampa in 3D (fabbricazione additiva).
Produrre i bump 18 tramite una stampa in 3D apre la strada a una variet? di nuove applicazioni possibili.
Per esempio, fondere polveri di metallo con un fascio laser nella stampa in 3D rende possibile far crescere bump di metallo su wafer a semiconduttore.
In una o pi? forme di attuazione, i bump o pillar possono essere fatte crescere con una geometria che comprende sagome complesse, per es. sagome non lineari, compresi per es. cambiamenti di direzione, eventualmente come un singolo pezzo di materiale con almeno una sporgenza che si estende dalla direzione longitudinale del bump 18.
Una o pi? forme di attuazione possono facilitare molto per es. un rilassamento di un passo troppo ravvicinato dei bump ridistribuendo il layout associato di un?area pi? ampia.
Le Figure da 3 a 5 sono esempi di rappresentazioni schematiche di una o pi? forme di attuazione.
Per esempio, la Figura 3 ? un esempio di un bump 18 a forma di fungo o a T con una porzione di testa allargata che si estende trasversalmente, per es. in entrambe le direzioni, rispetto alla porzione del ?gambo? del fungo o della forma a T, vale a dire nella direzione longitudinale (verticale nella figura) del bump 18, formando cos? pi? posizioni 20a per connettere il cablaggio elettrico 20.
La Figura 4 ? un esempio della possibilit? di produrre un bump 18 simile a una molla, per es. con la forma di una molla a balestra atta a fornire un accoppiamento meccanico per es. a un package o una scheda (non visibile nella Figura) con smorzamento delle sollecitazioni. Un tale dispositivo pu? essere efficace nel ridurre la sollecitazione sulle strutture di semiconduttore (per es. silicio) durante l?assemblaggio del circuito. Questo ? di nuovo un esempio di un bump 18 che comprende una porzione (intermedia) flessibile, per es. a forma di V, che sporge almeno marginalmente rispetto alla direzione longitudinale (di nuovo verticale nella figura) del bump 18.
La Figura 5 esemplifica la possibilit? di produrre un bump 18 avente una sporgenza laterale 18a, simile a una trave a sbalzo, che si estende a partire dalla direzione longitudinale del bump 18 (ancora una volta verticale nella figura) in modo da poter fare contatto con una sonda di test TP evitando cos? un contatto (e un possibile danneggiamento) della porzione superiore (?cap?) del bump 18, eventualmente da saldare. In effetti, in una struttura ?a cactus? come esemplificata nella Figura 5, uno strato di saldatura (per es. di stagno) fornito nella punta del bump 18 pu? essere lasciato intatto dalla sonda TP, mentre la sporgenza laterale 18a pu? presentare una superficie regolare di un materiale duro, come per es. il rame.
Una forma di attuazione come esemplificata nella Figura 5 pu? essere vantaggiosa rispetto ai dispositivi di test tradizionali che comprendono pad ?gemelli?, vale a dire coppie di pad adiacenti (uno per fornire una collegamento elettrico, l?altro a fini di test) alla superficie del chip, limitando cos? la possibilit? di integrare una circuiteria del chip sotto i pad.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? illustrato qui puramente a titolo di esempio non limitativo, senza uscire con ci? dall?ambito di protezione.
L?ambito di protezione ? determinato dalle rivendicazioni che seguono.

Claims (10)

  1. RIVENDICAZIONI 1. Procedimento per produrre componenti elettronici (10) comprendenti almeno un circuito (12) con almeno un bump (18) per fornire un collegamento (20) per il circuito (12), detto bump (18) estendendosi in una direzione longitudinale del bump (18), il procedimento comprendendo produrre detto almeno un bump (18) con almeno una sporgenza che si estende in allontanamento da detta direzione longitudinale.
  2. 2. Procedimento secondo la rivendicazione 1, comprendente produrre detta almeno una sporgenza in un solo pezzo con detto almeno un bump (18).
  3. 3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, comprendente produrre detto almeno un bump (18) con una forma simile a fungo o a T, con una testa allargata che sporge trasversalmente rispetto a detta direzione longitudinale per fornire una pluralit? di posizioni di collegamento (20a).
  4. 4. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, comprendente produrre detto almeno un bump (18) con una forma non lineare comprendente una porzione flessibile incurvata, preferibilmente a forma di V, che sporge almeno marginalmente in allontanamento da detta direzione longitudinale.
  5. 5. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, comprendente produrre detto almeno un bump (18) con una sporgenza (18a) laterale, preferibilmente a sbalzo, configurata per fare contatto con una sonda di test (TP).
  6. 6. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente produrre detto almeno un bump (18) tramite stampa in 3D.
  7. 7. Procedimento secondo la rivendicazione 6, comprendente provvedere detto circuito (12) di almeno un pad di circuito elettricamente conduttivo (12) e far crescere detto almeno un bump (18) tramite stampa in 3D su almeno un pad del circuito (12).
  8. 8. Procedimento secondo la rivendicazione 6 o la rivendicazione 7, comprendente produrre detto almeno un bump (18) stampando in 3D almeno un materiale scelto tra rame, nichel e stagno.
  9. 9. Componente elettronico (10), preferibilmente circuito integrato, comprendente almeno un bump (18) prodotto con il procedimento secondo una qualsiasi delle rivendicazioni da 1 a 8.
  10. 10. Prodotto informatico caricabile nella memoria di un elaboratore per pilotare un?apparecchiatura di stampa in 3D e comprendente porzioni di codice software per eseguire le fasi del procedimento secondo una qualsiasi delle rivendicazioni da 6 a 8 quando il prodotto ? eseguito su un tale elaboratore.
ITTO2015A000229A 2015-04-24 2015-04-24 Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti ITTO20150229A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
ITTO2015A000229A ITTO20150229A1 (it) 2015-04-24 2015-04-24 Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti
US14/980,616 US20160315059A1 (en) 2015-04-24 2015-12-28 Method of producing bumps in electronic components, corresponding component and computer program product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITTO2015A000229A ITTO20150229A1 (it) 2015-04-24 2015-04-24 Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti

Publications (1)

Publication Number Publication Date
ITTO20150229A1 true ITTO20150229A1 (it) 2016-10-24

Family

ID=53385785

Family Applications (1)

Application Number Title Priority Date Filing Date
ITTO2015A000229A ITTO20150229A1 (it) 2015-04-24 2015-04-24 Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti

Country Status (2)

Country Link
US (1) US20160315059A1 (it)
IT (1) ITTO20150229A1 (it)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636758B2 (en) * 2017-10-05 2020-04-28 Texas Instruments Incorporated Expanded head pillar for bump bonds
US11052462B2 (en) 2018-04-24 2021-07-06 Hamilton Sunstrand Corporation Embedded electronics in metal additive manufacturing builds enabled by low-melting temperature transition zone using material gradients
US20220320016A1 (en) * 2021-04-06 2022-10-06 Qualcomm Incorporated Inkjet printing dedicated test pins
US20230005870A1 (en) * 2021-07-01 2023-01-05 Macom Technology Solutions Holdings, Inc. 3d printed interconnects and resonators for semiconductor devices
DE102021209486A1 (de) * 2021-08-30 2023-03-02 Robert Bosch Gesellschaft mit beschränkter Haftung Elektronikanordnung und Verfahren zu deren Herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2622741A1 (fr) * 1987-11-04 1989-05-05 Nec Corp Structure pour connexion de substrats a coefficients de dilatation thermique differents
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US6207549B1 (en) * 1996-10-01 2001-03-27 Matsushita Electric Industrial Co., Ltd. Method of forming a ball bond using a bonding capillary
US20020171133A1 (en) * 2000-06-20 2002-11-21 Sammy Mok Systems for testing and packaging integrated circuits

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506756A (en) * 1994-01-25 1996-04-09 Intel Corporation Tape BGA package die-up/die down
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
US6610591B1 (en) * 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
US6703069B1 (en) * 2002-09-30 2004-03-09 Intel Corporation Under bump metallurgy for lead-tin bump over copper pad
JP4050732B2 (ja) * 2004-08-30 2008-02-20 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7517787B2 (en) * 2005-03-22 2009-04-14 Intel Corporation C4 joint reliability
US7371673B2 (en) * 2005-05-17 2008-05-13 Texas Instruments Incorporated Method and apparatus for attaching an IC package to a PCB assembly
US20070085220A1 (en) * 2005-10-19 2007-04-19 Hortaleza Edgardo R Re-enforced ball-grid array packages for semiconductor products
JP5366674B2 (ja) * 2008-06-27 2013-12-11 パナソニック株式会社 実装構造体および実装方法
US7909621B1 (en) * 2010-01-05 2011-03-22 Hon Hai Precision Ind. Co., Ltd. Socket connector having contact terminal tail with split solder ball retained thereon and method fabricating the same
US8237274B1 (en) * 2010-05-13 2012-08-07 Xilinx, Inc. Integrated circuit package with redundant micro-bumps
JP2012191123A (ja) * 2011-03-14 2012-10-04 Renesas Electronics Corp 半導体集積回路装置およびその製造方法ならびにそれを用いた電子システム
KR20130044050A (ko) * 2011-10-21 2013-05-02 에스케이하이닉스 주식회사 반도체 패키지 및 적층 반도체 패키지
US9935028B2 (en) * 2013-03-05 2018-04-03 Global Circuit Innovations Incorporated Method and apparatus for printing integrated circuit bond connections
US9401338B2 (en) * 2012-11-29 2016-07-26 Freescale Semiconductor, Inc. Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
US8937009B2 (en) * 2013-04-25 2015-01-20 International Business Machines Corporation Far back end of the line metallization method and structures
US9786633B2 (en) * 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
US20170333941A1 (en) * 2014-10-28 2017-11-23 President And Fellows Of Harvard College High energy efficiency phase change device using convex surface features

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2622741A1 (fr) * 1987-11-04 1989-05-05 Nec Corp Structure pour connexion de substrats a coefficients de dilatation thermique differents
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US6207549B1 (en) * 1996-10-01 2001-03-27 Matsushita Electric Industrial Co., Ltd. Method of forming a ball bond using a bonding capillary
US20020171133A1 (en) * 2000-06-20 2002-11-21 Sammy Mok Systems for testing and packaging integrated circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JACOB A. SADIE ET AL: "Three-Dimensional Inkjet-Printed Interconnects using Functional Metallic Nanoparticle Inks", ADVANCED FUNCTIONAL MATERIALS, vol. 24, no. 43, 11 November 2014 (2014-11-11), DE, pages 6834 - 6842, XP055245039, ISSN: 1616-301X, DOI: 10.1002/adfm.201401312 *

Also Published As

Publication number Publication date
US20160315059A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
ITTO20150229A1 (it) Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti
TWI429032B (zh) 封裝基板
US9184119B2 (en) Lead frame with abutment surface
IT201800020998A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
TW200826270A (en) Semiconductor package and a manufacturing method thereof
US20180047700A1 (en) Method for Remapping a Packaged Extracted Die with 3D Printed Bond Connections
JP6261354B2 (ja) チップ実装構造体およびその製造方法
KR19990006293A (ko) 플립칩과 볼 그리드 어레이 (bga)를 상호 접속시키는 방법
US20220270894A1 (en) Package structure with underfill
CN109863594A (zh) 具有颗粒粗糙化表面的封装半导体装置
KR20140106878A (ko) 플립 칩 패키징 방법, 그리고 상기 플립 칩 패키징 방법에 적용되는 플럭스 헤드 및 그 제조 방법
ITTO20150230A1 (it) Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti
ITTO20150231A1 (it) Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
US9899339B2 (en) Discrete device mounted on substrate
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
Kaestle et al. Prospects of wire bonding as an approach for contacting additive manufactured Aerosol Jet printed structures
US11817374B2 (en) Electronic device with exposed tie bar
CN109841588A (zh) 半导体装置封装
DE102014019902B3 (de) Elektronikmodul und Verfahren zu dessen Herstellung
TW201626500A (zh) 電子封裝結構之製法
KR101846303B1 (ko) 양방향 도전성 모듈, 반도체 테스트 소켓, 그리고 그 제조방법
CN105990288B (zh) 半导体衬底及其制造方法
CN108346640A (zh) 半导体结构及其制作方法
CN110600382B (zh) 一种芯片封装工艺及产品
TWI582859B (zh) 連接第一電子封裝體至第二電子封裝體之方法