ITTO970796A1 - Circuito di interconnessione per moduli elettronici. - Google Patents

Circuito di interconnessione per moduli elettronici. Download PDF

Info

Publication number
ITTO970796A1
ITTO970796A1 IT97TO000796A ITTO970796A ITTO970796A1 IT TO970796 A1 ITTO970796 A1 IT TO970796A1 IT 97TO000796 A IT97TO000796 A IT 97TO000796A IT TO970796 A ITTO970796 A IT TO970796A IT TO970796 A1 ITTO970796 A1 IT TO970796A1
Authority
IT
Italy
Prior art keywords
signals
slot
interconnection
bus
electronic
Prior art date
Application number
IT97TO000796A
Other languages
English (en)
Inventor
Alessandro Dondolini
Original Assignee
Unitel S R L
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unitel S R L filed Critical Unitel S R L
Priority to IT97TO000796A priority Critical patent/IT1294849B1/it
Priority to AT98944205T priority patent/ATE207634T1/de
Priority to CA002302151A priority patent/CA2302151A1/en
Priority to AU91838/98A priority patent/AU753341B2/en
Priority to ES98944205T priority patent/ES2166616T3/es
Priority to DE69802206T priority patent/DE69802206T2/de
Priority to PCT/IT1998/000238 priority patent/WO1999013407A1/en
Priority to EP98944205A priority patent/EP1015990B1/en
Publication of ITTO970796A1 publication Critical patent/ITTO970796A1/it
Application granted granted Critical
Publication of IT1294849B1 publication Critical patent/IT1294849B1/it

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/409Mechanical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Bus Control (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Electronic Switches (AREA)
  • Communication Control (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

Descrizione dell'invenzione industriale avente per titolo: "CIRCUITO DI INTERCONNESSIONE PER MODULI ELETTRONICI"
TESTO DELLA DESCRIZIONE
La presente invenzione si riferisce ad un circuito di interconnessione per moduli elettronici comprendente un supporto avente una pluralità" di punti di connessione elettrica ed atto a realizzare un segmento di canale dati e/o comandi (bus), una pluralità" di connettori collegati ai punti di connessione ed atti ad alloggiare ognuno un corrispondente modulo elettronico, e mezzi di interconnessione per collegare fra loro detti i di connessione .
In particolare la presente invenzione si riferisce ad un circuito di interconnessione realizzato in accordo con le specifiche per canale dati e comandi PCI (Peripheral Component Interconnect bus) dette CompactPCI™, cosi" come definite dal comitato costruttori PICMG (PCI Industriai Computers Manufacturing Group).
Sono noti circuiti di interconnessione, in particolare circuiti di cablaggio per interconnettere fra loro moduli elettronici in sistemi aventi un'architettura a canali dati e comandi o architettura a bus.
I sistemi con architettura a bus comprendono in genere una piastra di cablaggio e una pluralità' di connettori o slot, saldati sulla piastra stessa, su cui inserire i vari moduli elettronici .
Sono note, in particolare, dalle specifiche CompactPCI™ PICMG 2.0 R2.0, le dimensioni e l'architettura dei circuiti di cablaggio per interconnettere fra loro piu' moduli elettronici CompactPCI™.
In accordo con tali specifiche, i cui criteri generali sono pero' estendibili, salvo dettagli, a tutti i sistemi con architettura a bus, un sistema CompactPCI™ e' composto da uno o piu' segmenti per il trasferimento di dati e comandi (bus segments) ciascuno dei quali comprende una piastra di cablaggio in grado di ospitare fino ad un massimo di 8 slot per alloggiare altrettanti moduli elettronici.
In particolare in ciascuno di tali segmenti, uno slot in posizione predefinita, il cosiddetto System Slot, e' dedicato ad alloggiare un modulo sistema o System Slot board mentre gli altri slot {Peripheral Slots) sono dedicati ad alloggiare moduli periferici.
Pertanto un segmento di bus, in genere, e CompactPCI™, in particolare, ad esempio con 8 Slots, può' alloggiare un modulo sistema in una posizione predefinita e fino ad un massimo di 7 moduli periferici in altrettanti Peripheral Slots .
In un sistema con architettura a bus, in genere, o in un segmento CompactPCI™, in particolare, il modulo sistema ed il relativo slot, in posizione fissa, sono preposti a scambiare per mezzo della piastra di cablaggio, tutti i segnali di riferimento, detti anche segnali punto-punto, quali ad esempio il segnale di clock, quelli di interrupt, etc., con i moduli periferici. Pertanto la piastra di cablaggio di un sistema con architettura a bus conterrà' non solo connessioni a bus, ma anche cosiddette connessioni punto-punto, per interconnettere il "System Slot" ai "Peripheral Slots".
Un primo problema tecnico comune a tutti i sistemi con architettura a bus e' che una volta definito un segmento di bus comprendente un determinato numero di slot non e' possibile riconfigurare il segmento cosi' realizzato in piu' segmenti aventi ciascuno un sottoinsieme degli slot del segmento di partenza.
Pertanto può' avvenire che, se un singolo modulo periferico satura il bus da e verso il modulo sistema, gli ulteriori "Peripheral Slots" presenti nel segmento di bus risultano inutilizzabili .
Un ulteriore problema che può' evidenziarsi in un sistema avente un'architettura a bus ed in particolare in un segmento CompactPCI1” e' che, in caso di guasto del modulo sistema, solo la sostituzione di tale modulo nel "System Slot" permette di ripristinare la funzionalità' del sistema, in quanto nessuno dei "Peripheral Slots" può' essere utilizzato per alloggiare un modulo sistema.
Scopo della presente invenzione e' di realizzare un circuito di interconnessione
un'architettura a bus che non presenti problemi Δ-sovraesposti .
In particolare, scopo della presente invenzione e' di realizzare un segmento di bus riconfigurabile dinamicamente in piu' segmenti o sotto-segmenti di bus ciascuno comprendente un sottoinsieme del numero complessivo di slot compresi nel segmento di bus stesso.
Risolve tale problema tecnico il circuito di interconnessione per moduli elettronici caratterizzato da ciò' che mezzi elettronici di commutazione sono previsti per selettivamente interrompere il collegamento realizzato dai mezzi di interconnessione e ricavare selettivamente, dal segmento di bus, una pluralità' di sotto-segmenti comprendenti ciascuno un sottoinsieme dei connettori.
In accordo con un'ulteriore caratteristica della presente invenzione il circuito di interconnessione o cablaggio secondo la presente invenzione permette di alloggiare il modulo sistema ed i moduli periferici in un qualsiasi slot, per cui viene eliminato il vincolo di avere un'unica posizione disponibile per il modulo sistema.
Questa ed altre caratteristiche della presente invenzione risulteranno chiare dalla seguente descrizione di una forma preferita di esecuzione, fatta a titolo esemplificativo e non limitativo con l'ausilio degli annessi disegni, in cui: Fig. 1 Rappresenta una piastra di cablaggio secondo le specifiche CompactPCI™;
Fig. 2 rappresenta uno schema logico dei collegamenti per segnali di clock (CLK#) secondo 1'invenzione;
Fig. 3 rappresenta uno schema logico dei collegamenti per segnali di interrupt (INTA÷D) secondo l'invenzione; e Fig. 4 rappresenta uno schema logico dei collegamenti per segnali di richiesta collegamento (REQ#) e riconoscimento della richiesta (GNT#) secondo l'invenzione.
Con riferimento alla Fig. 1 un circuito di interconnessione per moduli elettronici o segmento di bus 10 comprende una piastra di cablaggio 12, ad esempio realizzata in accordo con le specifiche CompactPCI™, e una pluralità' di slot, ad esempio da 11-1 a 11-8, posizionati a distanze predefinite fra loro ed atti a ospitare ciascuno un modulo elettronico.
Il primo slot 11-1 e' dedicato, per esempio, ad alloggiare un modulo sistema ed e' contrassegnato con un primo tipo di riferimento Ila, mentre gli altri slot, da 11-2 a 11-8 sono atti ad alloggiare moduli periferici e sono contrassegnati con un secondo tipo riferimento llb.
La piastra di cablaggio 12 comprende inoltre, associati a ciascuno slot, da 11-1 a 11-8, una pluralità' di punti di connessione o PIN 14, atti a scambiare segnali elettrici fra la piastra di cablaggio 12 ed i moduli elettronici e una pluralità' di connessioni elettriche atte ad interconnettere fra loro i PIN 14 degli slot ll-l÷ll-8. Allo scopo di poter posizionare il modulo sistema in un qualsiasi slot ll-l÷ll-8 del segmento di bus 10 occorre che le connessioni elettriche fra i PIN relativi ai segnali di orologio (CLK#), interrupt (INTA÷D), richiesta collegamento (REQ#), riconoscimento richiesta (GNT#) e IDSEL, cosi' come definiti nelle specifiche CompactPCI™, vengano realizzate sulla piastra di cablaggio 12 in modo opportuno.
In particolare, in una piastra di cablaggio 12 realizzata in accordo con la presente invenzione e avente 5 slot (Fig.2), da 11-1 a 11-5, le connessioni 21 relative ai segnali CLK# vengono realizzate nel modo seguente.
Il PIN relativo al segnale CLK1 del primo slot 11-1 viene collegato al PIN relativo al segnale CLK1 dello slot 11-2 e cosi' via fino all'ultimo slot 11-5.
Connessioni 21 a bus, analoghe, vengono realizzate per i PIN relativi ai segnali CLK2, CLK3 e CLK4.
Inoltre, nel primo slot 11-1 il PIN relativo al segnale CLK1 viene collegato al PIN relativo al segnale CLK con una prima connessione 21a; nel secondo slot 11-2 il PIN relativo al segnale CLK2 viene collegato al PIN relativo al segnale CLK con una seconda connessione 21b; nel terzo slot 11-3 il PIN relativo al segnale CLK3 viene collegato al PIN relativo al segnale CLK con una terza connessione 21c; nel quarto slot 11-4 il PIN relativo al segnale CLK4 viene collegato al PIN relativo al segnale CLK con una quarta connessione 21d; nel quinto slot 11-5 viene fatta unav quinta connessione 21e, ad esempio equivalente a quella realizzata nel primo slot 11-1 e cosi' via nel caso siano presenti piu' di 5 slot.
Naturalmente l'alternarsi di quest'ultimo tipo di connessioni, da 21a a 21e può' essere effettuato con qualsiasi ordine senza cambiare lo spirito dell'invenzione. Le connessioni 22 (Fig.3) relative ai segnali INTA÷D vengono realizzate nel modo seguente.
Il PIN relativo al segnale INTD del primo slot 11-1 viene collegato al PIN relativo al segnale INTC dello slot 11-2 e cosi' via a rotazione in modo che il PIN relativo al segnale INTA del quarto slot 11-4 venga collegato al PIN relativo al segnale INTD dell'ultimo slot 11-5.
Il PIN relativo al segnale INTC del primo slot 11-1 viene collegato al PIN relativo al segnale INTB dello slot 11-2 e cosi' via a rotazione in modo che il PIN relativo al segnale INTD del quarto slot 11-4 venga collegato al PIN relativo al segnale INTC dell'ultimo slot 11-5.
Il PIN relativo al segnale INTB del primo slot 11-1 viene collegato al PIN relativo al segnale INTA dello slot 11-2 e cosi' via a rotazione in modo analogo a quanto già' descritto per i segnali INTA ed INTB.
Il PIN relativo al segnale INTA del primo slot 11-1 viene collegato al PIN relativo al segnale INTD dello slot 11-2 e cosi' via a rotazione in modo analogo a quanto già' descritto per i segnali INTA ed INTB.
Le connessioni 23 (Fig.4) relative ai segnali REQ# e GNT#, qui descritte per semplicità' congiuntamente e limitatamente ai segnali REQO-4 e GNTO-4, vengono realizzate nel modo seguente.
I PIN relativi ai segnali REQO e GNTO del primo slot 11-1 vengono collegati ai PIN relativi ai segnali REQ4 e GNT4 dello slot 11-2 questi ai PIN relativi ai segnali REQ3 e GNT3 dello slot 11-3 e cosi' via a rotazione in modo che i PIN relativi ai segnali REQ2 e GNT2 dello slot 11-4 siano collegati ai PIN REQ1 e GNT1 dell'ultimo slot 11-5.
In modo analogo i PIN relativi ai segnali REQ1 e GNT1 del primo slot 11-1 vengono collegati ai PIN relativi ai segnali REQO e GNTO dello slot 11-2, questi ai PIN relativi ai segnali REQ4 e GNT4 dello slot 11-3 e cosi' via a rotazione in modo che i PIN relativi ai segnali REQ3 e GNT3 dello slot 11-4 siano collegati ai PIN REQ2 e GNT2 dell'ultimo slot 11-5.
In modo equivalente vengono realizzate le connessioni dei PIN relativi ai segnali REQ2 e GNT2, REQ3 e GNT3, REQ4 e GNT4 dello slot 11-1 verso gli altri slot ll-2÷ll-5.
Infine il PIN relativo al segnale IDSEL del primo slot 11-1 viene collegato, analogamente a quanto definito nelle specifiche CompactPCr<114 >relativamente ai Peripheral Slots, al PIN relativo al segnale AD25 a ciò' che nel primo slot 11-1 sia possibile alloggiare anche un modulo periferico. Allo scopo di poter riconfigurare dinamicamente il segmento di bus 10 in piu' segmenti o sotto-segmenti di bus, in accordo con la presente invenzione, occorre che tutte le connessioni, sia le connessioni a bus, non evidenziate nelle figure, che le connessioni punto-punto 21, 22, 23 (Fig.2, Fig.3 e Fig.4) fra i PIN relativi ai segnali CLK#, INTA÷D e REQ# GNT# possano essere controllate in modo opportuno.
In particolare il segmento di bus 10, in accordo con la presente invenzione, comprende, interposti fra gli slot 12-1 e 12-2, 12-2 e 12-3, 12-3 e 12-4 e 12-4 e 12-5, rispettivamente, una pluralità' di commutatori elettronici 24-1, 24-2, 24-3 e 24-4 atti ad interrompere simultaneamente tutte le connessioni, sia quelle a bus che quelle punto-punto fra uno slot ed un altro.
Il circuito di interconnessione 10 comprende inoltre un'unita' di controllo 25 collegato ai commutatori 24-l÷24-4 ed atta sia memorizzare informazioni e programmi sviluppati nella fase di progetto del circuito 10 stesso che a comandare selettivamente uno o alcuni di tali commutatori 24-l÷24-4 a interrompere o riattivare i collegamenti fra gli slot.
Il circuito di interconnessione 10 comprende infine u dispositivo di interfaccia 27, di tipo noto, collegato all'unita' di controllo 25, per ricevere dati e comandi da dispositivi esterni.
I commutatori elettronici 24-l÷24-4 possono essere costituiti ad esempio dai componenti ad alta velocita' modello QS32384 della Società' Quality Semiconductor.
L'unita' di controllo 25 può' essere ad esempio costituita dal microprocessore modello 80C51 della Società' INTEL.
II funzionamento del circuito di interconnessione 10 fin qui descritto e' il seguente.
Nel caso in cui il System Slot corrisponda allo slot 11-1, i segnali CLK#, INTA÷D e REQ# GNT#, sono gestiti in modo equivalente a quanto previsto nelle specifiche CompactPCI™.
Nel caso in cui il System Slot debba essere assegnato ad uno slot diverso, ad esempio allo slot 11-3, ancora una volta i segnali CLK#, INTA÷D, REQ# GNT# e IDSEL sono gestiti in modo equivalente a quanto previsto nelle specifiche CompactPCI<IM>.
Infatti il segnale CLK#, in accordo alle specifiche, viene generato dal modulo sistema sui PIN relativi ai segnali CLKl, CLK2, CLK3 e CLK4 e viene trasmesso ai Peripheral Slots 11-1, 11-2, 11-4 e 11-5 per essere inviato al PIN relativo al segnale CLK di ciascuno di tali slot mediante le connessioni 21a÷21e.
In modo analogo il segnale INTA che in accordo con le specifiche CompactPCI™, e' generato da ciascun modulo periferico e trasmesso verso il modulo sistema, verrà' ricevuto nel System Slot 11-3 sui PIN relativi a INTD e INTC per ciò' che riguarda rispettivamente gli slot 11-4 e 11-5 e sui PIN relativi a INTD e INTC rispettivamente per ciò' che riguarda gli slot 11-2 e 11-1.
Analogamente i segnali di richiesta collegamento REQ# generati da ciascun modulo periferico sul PIN relativo al segnale REQO verrà' ricevuto dal modulo sistema sul PIN relativo a REQ1 per lo slot 11-4, sul PIN relativo a REQ2 per lo slot 11-5, sul PIN relativo a REQ3 per lo slot 11-2 e sul PIN relativo a REQ4 per lo slot 11-1, mantenendo la corrispondenza con i segnali INT# già' descritti.
Inoltre nel primo ^lot 11-1 il segnale IDSEL e' gestito in modo che vi possa essere inserito un modulo periferico. Pertanto tutti i segnali punto-punto descritti, qualunque sia la posizione del modulo sistema, saranno gestiti e la posizione relativa di ciascun modulo periferico rispetto al modulo sistema potrà' essere ricostruita facilmente mediante tabelle opportune memorizzate ad esempio nel circuito di controllo 25.
Inoltre, in accordo con una delle caratteristiche della presente invenzione, alloggiando un modulo sistema nello slot 11-1 ed uno nello slot 11-3 e comandando, per mezzo dell'unita' di controllo 25, l'apertura ad esempio del commutatore elettronico 24-2, ed e' possibile ricavare da un segmento di bus 10 avente 5 slot, due segmenti di bus aventi il primo due slot, 11-1 e 11-2, ed il secondo tre slot, 11-3-11-4 e 11-5.
Naturalmente mediante il controllo e l'attivazione dei commutatori elettronici e' possibile ricavare da un unico segmento di bus una pluralità' di segmenti.
E' anche chiaro che il circuito di interconnessione 10 secondo la presente invenzione può' essere utilizzato per realizzare sistemi ridondanti.
Infatti, posizionando ad esempio un primo modulo sistema nello slot 11-1 ed un secondo modulo sistema nello slot 11-5 e' possibile far funzionare l'intero segmento di bus o sotto il controllo del primo modulo sistema o sotto il controllo del secondo, alternativamente, azionando opportunamente i commutatori elettronici 24-1 e 24-4.
In accordo con un secondo esempio di realizzazione, non evidenziato in Fig.2, i commutatori elettronici 24-l÷24-4 relativi ai segnali di clock, CLK1÷CLK4, vengono controllati selettivamente ed indipendentemente , allo scopo di evitare problemi di attenuazione sulle connessioni 21a-21e a causa di riflessioni sulle connessioni a bus 21. In accordo con un terzo esempio di realizzazione non evidenziato in Fig.2 ed in alternativa all'esempio di cui sopra, i commutatori elettronici 24-l÷24-4 relativi ai' segnali di clock, CLK1÷CLK4, vengono commutati su carichi aventi un'impedenza corrispondente all'impedenza caratteristica delle connessioni a bus 21.
In accordo con un quarto esempio di realizzazione, non evidenziato in Fig.2 ed in alternativa agli esempio di cui sopra, il segnale CLK viene generato, invece che dalle connessioni 21a÷21e, da connessioni indipendenti provenienti dal circuito di controllo 25 e controllate dal modulo sistema di ciascun segmento di bus.
In accordo con un'ulteriore variante, l'unita' di controllo 25 del circuito di interconnessione 10 (Fig.2, Fig.3 e Fig.4) può' essere ricavata utilizzando la circuiteria logica presente su un modulo sistema e programmandolo opportunamente. In tale caso non e' necessaria la presenza di un'unita' di controllo ne' di un dispositivo di interfaccia sul circuito di interconnessione 10 Naturalmente, in tale tipo di realizzazione, il modulo di sistema cosi' predisposto agira' come supervisore del circuito di interconnessione 10 nel suo complesso.
Per quanto la descrizione faccia riferimento alle specifiche CompactPCI<1M>, e' chiaro che l'esempio di realizzazione descritto può' essere facilmente esteso a circuiti di interconnessione di qualsiasi tipo, con un qualsiasi numero di slot, con uno o piu' slot assegnati per moduli sistema.
Eventuali cambiamenti nelle dimensioni, forme, materiali componenti, elementi circuitali, collegamenti e contatti, cosi' come nei dettagli della circuiteria e della costruzione illustrata e del metodo di operare possono essere apportati senza allontanarsi dallo spirito dell<1>invenzione

Claims (1)

  1. RIVENDICAZIONI 1. Circuito di interconnessione per moduli elettronici comprendente un supporto avente una pluralità' di punti di connessione elettrica ed atto a realizzare un segmento di canale dati e/o comandi (bus), una pluralità' di connettori collegati a detti punti di connessione ed atti ad alloggiare ognuno un corrispondente modulo elettronico, e mezzi di interconnessione per collegare fra loro detti punti di connessione; caratterizzato da ciò' che mezzi elettronici di commutazione sono previsti per selettivamente interrompere il collegamento realizzato da detti mezzi di interconnessione e ricavare selettivamente, da detto segmento di bus, una pluralità' di sotto-segmenti comprendenti ciascuno un sottoinsieme di detti connettori. 2.Circuito di interconnessione secondo la rivendicazione 1 caratterizzato da ciò' che mezzi di controllo sono previsti per controllare selettivamente detti mezzi elettronici di commutazione . 3. Circuito di interconnessione per moduli elettronici sia di sistema che periferici, atti a scambiarsi fra loro segnali di tipo punto-punto, comprendente un supporto avente una pluralità' di punti di connessione elettrica, una pluralità' di connettori collegati a detti punti di connessione ed atti ad alloggiare almeno un modulo elettronico di sistema ed una pluralità' di moduli elettronici periferici e mezzi di interconnessione che collegano fra loro determinati punti di connessione per permettere l'interscambio di detti segnali punto-punto; caratterizzato da ciò' che detti mezzi di interconnessione sono disposti in modo che detto modulo di sistema sia collegato a tutti i moduli periferici per permettere l'interscambio di detti segnali punto-punto fra detto modulo di sistema e ciascuno di detti moduli periferici indipendentemente dalla posizione del connettore in cui e' alloggiato detto modulo di sistema. 4. Circuito di interconnessione secondo la rivendicazione 3 caratterizzato da ciò' che detti segnali punto-punto comprendono segnali di temporizzazione o clock, segnali di interrupt, segnali di richiesta colloquio e segnali di riconoscimento di detta richiesta di colloquio. 5. Circuito di interconnessione secondo la rivendicazione 3 in cui detto supporto con detta pluralità' di punti di connessione e' atto a realizzare un segmento di canale dati e/o comandi (bus), caratterizzato da ciò' che mezzi elettronici di commutazione sono previsti per selettivamente interrompere il collegamento realizzato da detti mezzi di interconnessione e ricavare selettivamente, da detto segmento di bus, una pluralità' di sotto-segmenti comprendenti ciascuno un sottoinsieme di detti connettori. 6. Circuito dì interconnessione secondo la rivendicazione 5 caratterizzato da ciò' che mezzi di controllo sono previsti per controllare selettivamente detti mezzi elettronici di commutazione .
IT97TO000796A 1997-09-08 1997-09-08 Circuito di interconnessione per moduli elettronici. IT1294849B1 (it)

Priority Applications (8)

Application Number Priority Date Filing Date Title
IT97TO000796A IT1294849B1 (it) 1997-09-08 1997-09-08 Circuito di interconnessione per moduli elettronici.
AT98944205T ATE207634T1 (de) 1997-09-08 1998-08-28 Verbindungsschaltung für elektronische module
CA002302151A CA2302151A1 (en) 1997-09-08 1998-08-28 Interconnection circuit for electronic modules
AU91838/98A AU753341B2 (en) 1997-09-08 1998-08-28 Interconnection circuit for electronic modules
ES98944205T ES2166616T3 (es) 1997-09-08 1998-08-28 Circuito de interconexion para modulos electronicos.
DE69802206T DE69802206T2 (de) 1997-09-08 1998-08-28 Verbindungsschaltung für elektronische module
PCT/IT1998/000238 WO1999013407A1 (en) 1997-09-08 1998-08-28 Interconnection circuit for electronic modules
EP98944205A EP1015990B1 (en) 1997-09-08 1998-08-28 Interconnection circuit for electronic modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT97TO000796A IT1294849B1 (it) 1997-09-08 1997-09-08 Circuito di interconnessione per moduli elettronici.

Publications (2)

Publication Number Publication Date
ITTO970796A1 true ITTO970796A1 (it) 1999-03-08
IT1294849B1 IT1294849B1 (it) 1999-04-23

Family

ID=11415986

Family Applications (1)

Application Number Title Priority Date Filing Date
IT97TO000796A IT1294849B1 (it) 1997-09-08 1997-09-08 Circuito di interconnessione per moduli elettronici.

Country Status (8)

Country Link
EP (1) EP1015990B1 (it)
AT (1) ATE207634T1 (it)
AU (1) AU753341B2 (it)
CA (1) CA2302151A1 (it)
DE (1) DE69802206T2 (it)
ES (1) ES2166616T3 (it)
IT (1) IT1294849B1 (it)
WO (1) WO1999013407A1 (it)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002368402A1 (en) * 2002-12-05 2004-06-23 Nokia Corporation Device and method for operating memory components

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122691A (en) * 1990-11-21 1992-06-16 Balu Balakrishnan Integrated backplane interconnection architecture
US5583998A (en) * 1991-12-20 1996-12-10 Bull Hn Information Systems Inc. Method and apparatus for increasing the speed of data exchange among the subsystems of a data processing system
AU3456093A (en) * 1992-01-30 1993-09-01 Ralph Harold Kelly Computer backplane having line switches

Also Published As

Publication number Publication date
EP1015990A1 (en) 2000-07-05
ATE207634T1 (de) 2001-11-15
AU9183898A (en) 1999-03-29
DE69802206T2 (de) 2002-07-11
DE69802206D1 (de) 2001-11-29
CA2302151A1 (en) 1999-03-18
IT1294849B1 (it) 1999-04-23
AU753341B2 (en) 2002-10-17
EP1015990B1 (en) 2001-10-24
WO1999013407A1 (en) 1999-03-18
ES2166616T3 (es) 2002-04-16

Similar Documents

Publication Publication Date Title
CN108255755B (zh) 基于fpga的pcie通用多功能通信接口模块
US10467170B2 (en) Storage array including a bridge module interconnect to provide bridge connections to different protocol bridge protocol modules
EP0726528B1 (en) Interconnection network for a multi-nodal data processing system
US20070081308A1 (en) Computer system
CN110321313A (zh) 可配置接口卡
TWI603202B (zh) 具有通道資源重定向的設備及系統
US20090245135A1 (en) Flexible network switch fabric for clustering system
CN102841638A (zh) 一种多功能vpx背板的设计方法
CN105607694A (zh) 基于vpx总线的自适应可变冗余3u信号处理背板
CN106713184A (zh) 一种双冗余数据交换装置
CN102724093A (zh) 一种atca机框及其ipmb连接方法
CN101068369B (zh) 一种测试背板和单板测试方法
CN104899179A (zh) 一种基于融合架构的多路服务器qpi扣卡的设计方法
CN201926952U (zh) 一种基于多核网络处理器的高可扩展性atca板
CN101924682A (zh) 一种高级电信计算架构交换系统、方法及通信设备
CA2271905C (en) Digital signal processing apparatus
CN102043447B (zh) 先进电信计算架构atca扩展背板和系统
RU2313200C2 (ru) Технологическая плата с модульным интегрированием программируемого контроллера и расширением
ITTO970796A1 (it) Circuito di interconnessione per moduli elettronici.
CN101217380B (zh) 一种atca机框及机框系统
CN108733610B (zh) 一种交换板及刀片服务器
KR100772188B1 (ko) Atca 백플레인 장치 및 이를 이용한 atca 스위치시스템
CN120929410B (zh) 一种多卡互联系统
CN120321874B (zh) 电路板和交换机
CN120406676B (zh) 服务器和服务器系统

Legal Events

Date Code Title Description
0001 Granted