ITTO971073A1 - Struttura e metodo per la valutazione di un dispositivo elettronico integrato. - Google Patents

Description

D E S C R I Z I O N E

La presente invenzione è relativa ad una struttura e ad un metodo per la valutazione di un dispositivo elettronico integrato. In particolare, la presente invenzione si riferisce alla misura in linea dello spessore di uno strato di ossido estendentesi in posizione adiacente ad una regione policristallina.

Come è noto, nei dispositivi microelettronici attuali in tecnologia MOS esistono strati di ossido il cui spessore non è noto con precisione. In particolare, lo spessore dello strato di ossido di porta (ossido HV per componenti ad alta tensione e ossido LV per componenti a bassa tensione) che, formatosi sulla superficie della fetta, subisce la fase di definizione della porta può essere indeterminato per diversi motivi. Innanzitutto il livello di drogaggio della regione superficiale della fetta non è noto con precisione e può variare leggermente, a parità delle condizioni di fabbricazione, da lotto a lotto; dato che tale livello di drogaggio influisce sullo spessore dello strato di ossido che viene cresciuto al di sopra di tale regione superficiale (tanto più tale regione superficiale è drogata quanto maggiore è lo spessore dello strato dì ossido), ne deriva una incertezza iniziale sul valore di tale spessore. Inoltre, durante la fase di definizione della regione di porta, quando viene attaccato lo strato di silicio policristallino per rimuovere le porzioni di silicio non utili, 'può verificarsi un sovrat-tacco che causa una leggera asportazione dello strato di ossido, nonostante la selettività dell’attacco stesso. Tale eventuale rimozione può a sua volta incrementare l'incertezza sul valore dello spessore. La successiva fase di riossidazione della regione di porta, eseguita al fine di sigillare la regione di porta stessa, può accrescere ulteriormente tale incertezza.

La mancata conoscenza dello spessore dello strato di ossido che copre la superficie della fetta durante la fabbricazione è svantaggiosa in quanto attraverso tale strato vengono eseguite fasi di impiantazione ionica (tipicamente per la realizzazione delle regioni di pozzo e sorgente del componente MOS) la cui efficacia (livello di drogaggio ottenibile, profondità di impianto) dipende dallo spessore dell'ossido. D’altra parte, le caratteristiche elettriche finali del dispositivo e quindi la sua capacità di superare il test finale dipendono proprio dalle condizioni di tale impianto. Di conseguenza la conoscenza esatta dello spessore dello strato di ossido attraverso cui viene eseguito l'impianto delle regioni conduttive dei componenti consente di valutare, in una fase precoce del processo di fabbricazione, se il dispositivo finito sarà con buona probabilità in grado di superare l'esame finale o meno, eliminando eventuali fette difettose in una fase precoce della fabbricazione, e quindi riducendo i costi legati agli scarti di fabbricazione e all'esecuzione di complesse fasi di test finale. In alternativa, tale conoscenza consente eventualmente di modificare i parametri di processo in modo da adeguarli allo spessore di ossido determinato e garantire, almeno per quanto riguarda le caratteristiche legate allo spessore dello strato di ossido, il superamento dei test finali.

In considerazione di quanto sopra, è attualmente sentita la necessità di trovare un metodo di misura di tale ossido.

Attualmente, tale necessità non è stata ancora soddisfatta e non esistono metodi di misura adatti. Infatti, le attuali misure effettuate sui test chip, aventi per scopo la verifica del corretto funzionamento delle macchine per la fabbricazione di dispositivi microelettronici, non forniscono risultati significativi, dato che esse utilizzano substrati non drogati o comunque presentanti caratteristiche diverse da quelle dei dispositivi destinati al commercio di cui si vuole conoscere lo spessore dell'ossido.

Altri metodi di misura dello spessore di ossido attualmente noti non sono utilizzabili in linea in quanto richiedono di sezionare la fetta ed esaminare la sezione ottenuta con il microscopio elettronico a scansione SEM oppure, come nel caso della misura dei condensatori, richiedono uno spessore minimo prefissato (maggiore di quello dello strato di ossido da esaminare) e/o un'area elevata di esame, maggiore di quella della zona in cui è presente l'ossido da misurare (tipicamente coincidente con le regioni di sorgente e pozzo).

Scopo dell'invenzione è quindi mettere a disposizione una struttura ed un metodo che consentano la misura in linea dello spessore di uno strato di ossido estendentesi al di sopra di una fetta di materiale semiconduttore, specificamente dello strato di ossido che si estende lateralmente alle regioni policristalline destinate a formare le regioni di porta di componenti MOS.

Secondo la presente invenzione vengono realizzati una struttura ed un metodo per la valutazione di un dispositivo elettronico integrato, come definiti nelle rivendicazioni 1 e, rispettivamente, 6.

L'invenzione verrà ora descritta con riferimento ai disegni annessi, che ne illustrano un esempio di realizzazione non limitativo, in cui:

la fig. 1 mostra una sezione trasversale attraverso una fetta di materiale semiconduttore relativa ad una forma di realizzazione dell'invenzione;

la fig. 2 mostra una vista dall'alto su una porzione della fetta di fig. 1;

la fig. 3 mostra una sezione trasversale simile alla fig. 1, relativa ad una seconda forma di realizzazione dell'invenzione,· e

la fig. 4 presenta uno schema di flusso relativo al presente metodo.

Secondo l'invenzione, in un punto opportuno della fetta viene realizzata una struttura di test formata da uno strato di ossido sovrastante una regione monocristallina drogata e da una regione policristallina formata al di sopra dello strato di ossido. Lo spessore delle diverse regioni e il loro drogaggio sono tali da garantire la massima similitudine fra le caratteristiche elettriche della struttura e quelle della porzione del dispositivo includente lo strato di ossido di cui si vuole misurare lo spessore, ma l'area della struttura di test è tale da consentirne la misura con le attuali macchine. Preferibilmente, l'area della struttura di test presenta dimensioni pari a quelle minime esaminabili dallo strumento di misura utilizzato. In particolare, la regione superficiale della fetta su cui viene realizzata tale struttura, lo strato di ossido della struttura di test e la regione policristallìna vengono formate insieme e nelle stesse condizioni della regione del dispositivo includente lo strato di ossido di cui si vuole conoscere lo spessore.

In dettaglio, con riferimento alla fig. 1, è mostrata una sezione trasversale attraverso una fetta 1 di materiale semiconduttore comprendente una prima zona la in cui deve essere realizzato un componente MOS ed una seconda zona lb in cui deve essere realizzata una struttura di test. Le due zone la, lb possono essere fra loro adiacenti o remote; in particolare come zona lb può essere utilizzata un'area della fetta 1 non altrimenti sfruttata. Nell'esempio mostrato, la fetta 1 è formata da un substrato 2 di tipo N alloggiente sacche 3, 4 di tipo P rispettivamente nella zona la e nella zona lb. A cavallo della superficie 5 della fetta si estendono inoltre regioni di ossido di campo 7.

Sulla superficie 5 della fetta si estende uno strato di ossido di porta che, nella zona la, è indicato con 6a e, nella zona lb, è indicato con 6b. Al di sopra dello strato di ossido di porta 6a, nella zona la, è presente una regione di porta 9 di silicio policristallino e al di sopra dello strato di ossido di porta 6b, nella zona lb, è presente una regione policristallina 10, estendentesi lungo il perimetro di un quadrato e la cui forma è visibile nella vista dall'alto di fig. 2. In particolare, la regione policristallina 10 delimita internamente un quadrato di area elevata, ad esempio compresa fra 50x50 μιη2 e 100x100 μιη2, preferibilmente di 70x70 μπι2.

La regione di porta 9 e la regione policristallina 10 sono sigillate esternamente da uno strato di sigillatura indicato con Ila nella zona la e con llb nella zona lb. Lo strato di sigillatura Ila, llb, di ossido di silicio viene realizzato tramite una fase di riossidazione, in modo di per sé noto, e si estende anche al di sopra delle porzioni esposte dello strato di ossido di porta 6a, 6b in modo da formare in queste zone, complessivamente, prime regioni di ossido indicate con 15a ed una seconda regione di ossido indicata con 15b.

In particolare, le prime regioni di ossido 15a costituiscono lo strato di cui si desidera conoscere lo spessore non noto, a causa delle incertezze sullo spessore iniziale dello strato di ossido di porta 6a, 6b e dell'eventuale sovrattacco durante la fase di definizione delle regioni di porta 9 e policristallina 10, nonché eventualmente dell'incertezza sullo spessore dello strato di sigillatura Ila, llb. La seconda regione di ossido 15b, delimitata lateralmente dalla regione policristallina 10 e quindi avente l'elevata area sopra indicata, rappresenta lo strato su cui viene effettuata la misura e la zona lb definisce una struttura di test, indicata complessivamente con 16. Dato che le sacche 3, 4 sono realizzate contemporaneamente, che le porzioni 6a, 6b appartengono ad uno stesso strato di ossido di porta, così come le porzioni Ila, llb dello strato di sigillatura, e che le regioni di porta 9 e policristallina 10 sono formate in fasi di processo contemporanee, le regioni di ossido 15a, 15b presentano spessore uguale. D'altra parte, dato che l'area della seconda regione di ossido 15b è molto maggiore di quella delle prime regioni di ossido (dell'ordine di 1 μιη2), il suo spessore può essere misurato in linea in modo non distruttivo ad esempio tramite un ellissometro (ad esempio la macchina identificata come TENCOR).

La fig. 3 mostra una variante nella quale le regioni di materiale semiconduttore presentano tipo di drogaggio opposto (substrato 2 di tipo P, sacche 3 e 4 di tipo N) e in cui è stato già eseguito l'impianto di sorgente/pozzo. Di conseguenza, ai lati della regione di porta 9 sono presenti due regioni 18, definenti le regioni di sorgente e pozzo del transistore finito, e all'interno dell'area delimitata dalla regione policristallina 10 è presente una regione drogata 19 di tipo P. La struttura complessiva definita dalla zona lb, indicata con 20, rappresenta quindi la struttura di test e consente, rispetto alla struttura 16 di fig. 1, di correlare il livello di drogaggio della regione drogata 19 (e quindi delle regioni di sorgente e pozzo 18) con lo spessore della seconda regione di ossido 15b {e quindi delle prime regioni di ossido 15a).

In particolare, dato che lo spessore delle regioni di ossido 15a, 15b influisce sull'impianto e diffusione delle regioni di sorgente/pozzo 18, 19 e quindi sulla resistenza superficiale di tali regioni, durante la fase di sviluppo del dispositivo è possibile effettuare una serie di misure che consentano di conoscere esattamente, per lo specifico processo sotto studio, la correlazione esistente fra i due parametri (spessore e resistenza superficiale). In particolare, esiste un forte sospetto che tale correlazione sia lineare. In ogni caso, una volta determinata sperimentalmente, per il procedimento di fabbricazione considerato, la correlazione fra i due parametri, tale correlazione può essere utilizzata durante la produzione in serie dei dispositivi per valutare fetta per fetta (o almeno su una fetta del lotto) la qualità delle fasi di processo eseguite ed in particolare se la fetta può proseguire il processo difabbricazione o deve essere scartata.

Tenendo conto di quanto sopra, il metodo di verifica del dispositivo integrato viene descritto qui di seguito con riferimento allo schema di flusso di fig.

4, nel quale le fasi del procedimento per la fabbricazione di componenti integrati che non influiscono sulla verifica sono state tralasciate.

In dettaglio, inizialmente e tramite tecniche di per sé note vengono impiantate contemporaneamente le sacche 3 e 4 (fase 20); viene eseguita la fase di ossidazione di porta (fase 22) durante la quale sulla superficie 7 della fetta 1 cresce o viene deposto lo strato di ossido 6a, 6b; quindi vengono formate le regioni di porta 9 e policristallina 10 tramite deposizione, eventuale impianto di drogaggio e successiva sagomatura di uno strato di silicio policristallino (fase 23); quindi, in modo di per sé noto, viene eseguita la riossidazione della fetta (fase 24) in seguito alla quale un sottile strato di ossido ricopre e sigilla le regioni 9 e 10 e si formano contemporaneamente le porzioni di ossido Ila e llb. Quindi la fetta 1 viene rimossa dal forno di ossidazione e viene sottoposta a misura tramite ellissometro per valutare lo spessore della regione di ossido 15b all'interno della struttura di test 16 o 20 (fase 26). Quindi viene verificato se lo spessore misurato T sia compreso in una finestra accettabile, ovvero se sia maggiore o uguale ad un valore minimo prefissato TI e sia minore o uguale ad un valore massimo prefissato T2, tali da garantire che l'impianto di sorgente/pozzo effettuato attraverso lo strato di ossido misurato abbia le caratteristiche elettriche desiderate.

Nel caso che l'esito della verifica sia positivo (uscita SI dal blocco 30), la fetta viene sottoposta alle ulteriori fasi di fabbricazione previste in base al progetto (fase 31) e al termine delle fasi di fabbricazione, dopo il taglio della fetta e la separazione dei singoli "dices", la struttura di test viene eliminata; in caso negativo (uscita NO) la fetta viene scartata subito (fase 32).

Durante lo studio di progetto, quando viene ricercata la correlazione esistente per il processo considerato fra lo spessore delle regioni di ossido 15a, 15b e le caratteristiche elettriche delle regioni di sorgente/pozzo 18, viene eseguito un processo identico a quello descritto con riferimento alla fig. 4, ad eccezione del fatto che, al termine della fase di policristallino (fase 24), viene eseguito l'impianto delle regioni 18 e 19 e, oltre alla misura dello spessore (fase 26), viene effettuata anche la misura della resistività superficiale delle regioni 18, 19.

La struttura e il metodo di verifica descritti presentano i seguenti vantaggi. In primo luogo, essi consentono la misura in linea dello spessore di ossido senza utilizzare tecniche distruttive e con risultati affidabili; inoltre essi forniscono l'informazione ricercata in una fase precoce del procedimento di fabbricazione (subito dopo la formazione dello strato di ossi do da misurare) e quindi consentono l'eventuale scarto dei pezzi difettosi prima del completamento del processo di fabbricazione e dell'esecuzione dei costosi test finali sul dispositivo, evitando quindi costi inutili o, se possibile, consentono la modifica dei parametri di processo in modo da compensare valori di spessore non adatti.

Risulta infine chiaro che alla struttura e al metodo di verifica qui descritti ed illustrati possono essere apportate modifiche e varianti senza per questo uscire dall'ambito protettivo della presente invenzione. In particolare, l'invenzione è applicabile a dispositivi di tipo differente, con drogaggi di tipo P o di tipo N, e ad dispositivi per alta tensione o a bassa tensione; in particolare nei dispositivi ad alta tensione, la struttura di test può essere realizzata e sottoposta a misura prima dell'impianto LDD (tecnica Low Doped Drain), nel qual caso l'invenzione consente di evidenziare la correlazione fra lo spessore dell'ossido e le regioni di estensione di pozzo ("drain extension") a basso drogaggio realizzate prima dell'impianto di sorgente/pozzo, oppure dopo l'attacco degli spaziatori e l'impianto di sorgente/pozzo vero e proprio, per evidenziare problemi legati alla realizzazione degli spaziatori.

Claims (8)

1. R IV EN D ICA Z ION I 1. Struttura (16, 20) per la verifica di un dispositivo elettronico integrato comprendente uno strato di ossido da misurare (15a) sovrastante un corpo (1) di materiale semiconduttore drogato e disposto in posizione adiacente ad una regione di porta (9) di materiale semiconduttore policristallino, detto strato di ossido da misurare (15a) avendo una prima area, caratterizzato dal fatto di comprendere una regione di ossido di test (15b) dello stesso materiale ed avente lo stesso spessore e le stesse caratteristiche elettriche di detto strato di ossido da misurare (15a) ed una regione policristallina (10) dello stesso materiale ed avente lo stesso spessore e le stesse caratteristiche elettriche di detta regione di porta (9), detta regione di ossido dì test (15b) avendo una seconda area maggiore di detta prima area.
2. 2. Struttura secondo la rivendicazione 1, caratterizzato dal fatto che detta regione policristallina (10) si estende lungo una linea chiusa.
3. 3. Struttura secondo la rivendicazione 1 o 2, caratterizzato dal fatto che detta regione policristallina (10) si estende lungo il perimetro di un quadrilatero regolare .
4. 4. Struttura secondo la rivendicazione 3, caratterizzato dal fatto che detto quadrilatero regolare è un quadrato .
5. 5. Struttura secondo una qualsiasi delle rivendicazioni 2-4, caratterizzato dal fatto che detta linea chiusa delimita un'area di dimensioni maggiori di 50x50 μπι2.
6. 6. Metodo per la verifica di un dispositivo elettronico integrato, comprendente le fasi di: - formare una prima regione drogata (3) in una prima porzione (la) di un corpo (1) di materiale semiconduttore; - formare una prima regione di ossido (6a) avente una prima area al di sopra di detto corpo; - formare una regione di porta (9) di materiale policristallino al di sopra di detto corpo (1) ed estendentesi almeno lateralmente a detta prima regione di ossido (6a), caratterizzato dal fatto di comprendere le fasi di: - contemporaneamente a detta fase di formare una prima regione drogata (3), formare una seconda regione drogata (4) in una seconda porzione (lb) di detto corpo (1), detta seconda regione drogata avendo uguale tipo e livello di conducibilità di detta prima regione drogata (3); - contemporaneamente a detta fase di formare una prima regione di ossido (6a), formare una seconda regione di ossido (6b) al di sopra di detta seconda regione drogata (4), detta seconda regione di ossido (6b) avendo uguale spessore e maggiore area di detta prima regione di ossido (6a); - contemporaneamente a detta fase di formare una regione di porta (9), formare una regione policristallina (10) al di sopra di detto corpo (1) ed estendentesi almeno lateralmente a detta seconda regione di ossido (6b); - misurare lo spessore di ossido lateralmente a detta regione policristallina (10).
7. 7. Metodo secondo la rivendicazione 6, caratterizzato dal fatto che dopo dette fasi di formare una regione di porta (9) e contemporaneamente una regione policristallina (10), viene eseguita la fase di formare una prima ed una seconda regione di riossidazione (Ila, llb), detta prima regione di riossidazione (Ila) estendendosi al di sopra e lateralmente a detta regione di porta (9) e detta seconda regione di riossidazione (llb) estendendosi al di sopra e lateralmente a detta regione policristallina (10), in modo da formare, lateralmente a detta regione di porta (9), una regione di ossido da misurare (15a) includente detta prima regione di ossido (6a) e detta prima regione di riossidazione (Ila) e, lateralmente a detta regione policristallina (10), una regione di ossido di test (15b) includente detta seconda regione di ossido (6b) e detta seconda regione di riossidazione (llb) e dal fatto che detta fase di misurare comprende misurare lo spessore di detta regione di ossido di test (15b).
8. 8. Struttura e metodo per la verifica di un dispositivo elettronico integrato, sostanzialmente come descritto con riferimento alle figure annesse.