ITTO980416A1 - Circuito di inseguimento e mantenimento del valore di una forma d'onda - Google Patents

Description

RIASSUNTO

Un circuito di inseguimento e mantenimento del valore di una forma d’onda del tipo che riceve un segnale d’ingresso analogico, produce un segnale d’uscita analogico e prevede un segnale di logico di controllo per comandare delle fasi di funzionamento di inseguimento, e delle fasi di funzionamento di mantenimento, comprendente inoltre uno stadio di separazione d’ingresso differenziale, uno stadio di separazione d’uscita differenziale, primi e secondi mezzi di immagazzinamento di carica connessi fra detto stadio di separazione d’ingresso differenziale e detto stadio di separazione d’uscita differenziale, mezzi interruttori, comandati dal segnale logico di controllo, posti a monte di detti primi e secondi mezzi di immagazzinamento di carica per comandare la fase di funzionamento di mantenimento isolando detti primi e secondi mezzi di immagazzinamento di carica dal segnale analogico d’ingresso. Secondo l’invenzione si ha che lo stadio di separazione d’ingresso differenziale (IBP, IBN) comprende uno stadio d’ingresso (Q3, QlO, Q4, Ql l) a simmetria complementare, nel quale il segnale analogico d’ingresso (INP. ΓΝΝ) viene iniettato e al quale i mezzi interruttori (SPi,SP2. SNl, SN2) sono connessi.

DESCRIZIONE

La presente invenzione si riferisce ad un circuito di inseguimento e mantenimento del valore di una forma d’onda del tipo che riceve un segnale d’ingresso analogico, produce un segnai; d’uscita analogico e prevede un segnale di logico di controllo per comandare delle fasi di funzionamento di inseguimento e delle fasi di funzionamento di mantenimento, comprendente inoltre uno stadio di separazione d’ingresso differenziale, uno stadio di separazione d’uscita differenziale, primi e secondi mezzi di immagazzinamento di carica connessi fra detto stadio di separazione d’ingresso differenziale e detto stadio di separazione d’uscita differenziale, mezzi interruttori, comandati dal segnale logico di controllo, posti a monte di detti primi e secondi mezzi di immagazzinamento di carica per comandare la fase di funzionamento di mantenimento isolando detti primi e secondi mezzi di immagazzinamento di carica dal segnale analogico d’ingresso.

I circuiti di inseguimento e mantenimento del valore di una forma d'onda, i cosiddetti circuiti di "track and hold” o “sample and hold”, svolgono su forme d’onda continue un’operazione di campionamento, seguito dalla memorizzazione del valore prelevato. II loro impiego più diffuso si ha in associazione ai convertitori analogico-digìtali.

I circuiti di inseguimento e mantenimento del valore di una forma d’onda eseguono le operazioni di inseguimento della tensione di ingresso e memorizzare il valore corrispondente all’istante temporale dell’applicazione di un segnale di comando. In generale i circuiti di inseguimento e mantenimento del valore di una forma d’onda presentano un ingresso analogico, per la forma d’onda da elaborare, un uscita analogica e un ingresso di comando logico, cui viene applicato un segnale di controllo, proveniente, ad esempio, da un multiplexer.

Quando il segnale di controllo è in un determinato stato logico, ad esempio lo stato logico alto, il circuito di inseguimento e mantenimento del valore di una forma d’onda si comporta come un amplificatore lineare a guadagno unitario, oppure, se necessario, a guadagno determinato: la forma d’onda in uscita riproduce l’andamento della forma d’onda all’ingresso analogico. La transizione da livello logico alto a livello logico basso del segnale di controllo, abilita la fase di “mantenimento” ovvero di memorizzazione.

In figura 1 è rappresentato un circuito di inseguimento e mantenimento del valore di una forma d’onda. 1 secondo l’arte nota.

Detto circuito di inseguimento e mantenimento del valore di una forma d’onda 1 è costituito da un buffer d’ingresso IB, il quale riceve in ingresso la tensione d’ingresso VIN, che è il segnale da elaborare. Il buffer d’ingresso IB, così come anche un buffer d’uscita OB che verrà descritto più avanti, sono solitamente realizzati tramite amplificatori in configurazione inseguitore d’emettitore. In uscita il buffer d’ingresso IB è connesso ad un interruttore S, per lo più realizzato attraverso un transistore MOSFET, comandato da un segnale logico di controllo VCK. Una capacità di immagazzinamento CH è quindi prevista, seguita dal buffer di uscita OB, alla cui uscita si presenta una tensione di uscita VOUT, che è la forma d’onda di uscita elaborata dal cir;uito di inseguimento e mantenimento del valore di una forma d’onda 1.

In figura 1 sono mostrati sotto forma di componenti equivalenti alcuni effetti indesiderati presenti nel circuito di inseguimento e mantenimento del valore di una forma d’onda 1.

Una capacità CS, posta fra l’ingresso del segnale logico di controllo VCK e l’ingresso del buffer d’uscita OB rappresenta l’effetto cosiddetto di <">charge dump”, cioè di sopraelevazione del livello di tensione memorizzato durante la transizione da segnale logico alto a segnale logico basso, cioè il passaggio dalla fase di inseguimento alla fase di mantenimento Un generatore di corrente IDR modella invece il fenomeno del “droop rate”, ovvero la diminuzione durante la fase di mantenimento del valore di tensione immagazzinato nel condensatore d’immagazzinamento CH a causa della piccola corrente d’ingresso richiesto dal buffer di uscita OB, che scarica lentamente detto condensatore d'immagazzinamento.

Un condensatore CFT rappresenta invece il fenomeno del feed-through, ovvero l’iniezione di carica in fase di mantenimento, dovuta alla presenza di capacità parassite nel transistore che funge da interruttore S, che modifica anch’esso il valore di tensione immagazzinato nel condensatore di immagazzinamento CH. I! fenomeno del feedthrough si riflette direttamente sulla precisione di un convertitore basato sul circuito di inseguimento e mantenimento del valore di una forma d’onda.

Per ovviare a questi inconvenienti è noto utilizzare delle strutture differenziali quali quelle del circuito di inseguimento e mantenimento del valore di una forma d’onda 2 di figura 2.

D’ora in poi nella presente descrizione si intenderà per circuito differenziale, un circuito che fornisce un segnale d’uscita dipendente dalla differenza dei segnali d’ingresso attraverso una funzione di trasferimento, ad esempio un rapporto di amplificazione.

Detto circuito di inseguimento e mantenimento de! valore di una forma d’onda 2 comprende un buffer d’ingresso differenziale DIB, sul quale entrano il segnale d’ingresso positivo IΝΡ e il segnale d’ingresso negativo, due interruttori SP e SN sono disposti per ricevere i segnali di uscita OUTP’ e OUTN’ del buffer d’ingresso differenziale DIB, seguito da rispettivi primo condensatore di immagazzinamento C l e secondo condensatore d immagazzinamento C2. A valle è disposto quindi un buffer d’uscita differenzi ile DOB dal quale escono i segnali d’uscita differenziali OUTP e OUTN.

L’effetto di “charge dump” viene eliminato dal circuito di inseguimento e mantenimento del valore di una forma d’onda 2 in virtù del fatto, che entrambi gli interruttori SP e SN introducono il medesimo ammontare di carica, e quindi viene eliminato facendo uso dei segnali di uscita differenziali. Allo stesso modo il “droop rate”, almeno in prima approssimazione è eguale per ambedue i segnali d’uscita differenziali OUTP e OUTN e viene quindi compensato.

Rimane infine il problema del “feed-through”, che viene spesso risolto connettendo dei condensatori fra il collettore dei transistori che costituiscono lo stadio differenziale del buffer d’ingresso differenziale DIB e il condensatore sull’uscita opposta del buffer d’ingresso differenziale DIB. Ad esempio, per il circuito di inseguimento e mantenimento del valore di una forma d’onda 2 di figura 2, il condensatore è connesso fra il collettore del transistore sulla cui base entra il segnale di ingresso OUTP e il secondo condensatore di immagazzinamento C2. Per ulteriori particolari si fa riferimento, ad esempio, alla pubblicazione di P. Vorenkamp e J.P.M. Verdaasdonk Fi tifo Bipoìar, 120-Msampìe's 10-h Track-and-Hoìd Circuit" IEEE Journal of So/id State Circmtry, voi. 27, No. 7, Jidy 1992.

Γ circuiti di tipo differenziale del tipo sopra descritto peraltro presentano alcuni inconvenienti. Sono poco flessibili rispetto alla tipologia di segnale di controllo, che si può inviare. Ri sciita perciò difficoltoso pilotare gli interruttori con segnali CMOS, senza fare uso di un convertitore dei segnali da CMOS a ECL. Ciò può essere particolarmente fastidioso nelle realizzazioni ibride.

Inoltre, sono richieste delle capacità aggiuntive per abbassare il feed-through durame la fase di mantenimento. Infine lo stadio differenziale d’ingresso è particolarmente sensibile alle derive termiche dei transistori d’ingresso e questo può portare a degli errori di acquisizione, particolarmente nocivi se il circuito di inseguimento e mantenimento del valore di una forma d’onda viene utilizzato per un convertitore analogico-digitale.

La presente invenzione si propone di risolvere gli inconvenienti sopra citati e di indicare un circuito di inseguimento e mantenimento del valore di una forma d’onda di realizzazione migliorata e più efficiente rispetto alle soluzioni note.

In tale ambito, scopo principale della presente invenzione è quello di indicare un circuito di inseguimento e mantenimento del valore di una forma d’onda dotato di un ridotto feed-through durante la fase di mantenimento.

Un ulteriore scopo della presente invenzione è quello di indicare un circuito di inseguimento e mantenimento del valore di una forma d’onda che permetta di compensare le derive termiche dei transistori.

Un ulteriore scopo della presente invenzione è quello di indicare un circuito di inseguimento e mantenimento del valore di una forma d’onda di bassa complessità circuitale e conseguente elevata frequenza di funzionamento.

Un ulteriore scopo della presente invenzione è quello di indicare un circuito di inseguimento e mantenimento del valore di una forma d'onda che possa impiegare un segnale di controllo in logica ECL cosi’ come un segnale di controllo per tecnologie CMOS.

Per raggiungere tali scopi, forma oggetto della presente invenzione un circuito di inseguimento e mantenimento del valore di una forma d’onda incorporante le caratteristiche delle rivendicazioni allegate che fanno parte integrante della presente descrizione.

Ulteriori scopi, caratteristiche e vantaggi della presente invenzione risulteranno chiari dalla descrizione particolareggiata che segue e dai disegni annessi, forniti a puro titolo di esempio esplicativo e non limitativo, in cui:

- la figura 1 rappresenta uno schema di principio di un primo circuito di inseguimento e mantenimento del valore di una forma d’onda secondo l’arte nota;

- la figura 2 rappresenta uno schema circuitale di un secondo circuito di inseguimento e mantenimento del valore di una forma d’onda secondo l’arte nota;

- la figura 3 rappresenta uno schema circuitale del circuito di inseguimento e mantenimento del valore di una forma d’onda secondo l'invenzione;

- la figura 4a rappresenta un diagramma di forme d’onda generate dal circuito di inseguimento e mantenimento del valore di una forma d’onda di figura 3;

- la figura 4b rappresenta un diagramma di segnali di controllo impiegati dal circuito di inseguimento e mantenimento del valore di una forma d’onda di figura 3.

in figura 3 è rappresentato uno schema circuitale di un circuito di inseguimento e mantenimento de! valore di una forma d’onda 3 secondo l’invenzione.

Detto circuito di inseguimento e mantenimento del valore di una forma d’onda 3 é contraddistinto da un’architettura di tipo quasi differenziale, che, nel caso di figura 3 è rappresentata in un’implementazione tramite transistori bipolari. Per circuito dotato di architettura quasi -differenziale si intende un circuito che realizza una funzione di trasferimento differenziale nel rapporto fra gli ingressi e le uscite, ma non è dotato di un accoppiamento fra i rami differenziali che definisce un nodo di modo comune.

Il circuito di inseguimento e mantenimento del valore di una forma d’onda indicato con il numero di riferimento 3 pertanto prevede il segnale analogico di ingresso positivo INP che perviene ad un circuito di buffer d’ingresso IBP. Detto circuito di buffer d'ingresso (BP ha un suo nodo di immagazzinamento NP, che è connesso ad un primo condensatore di immagazzinamento Cl. Un circuito di buffer di uscita OBP è quindi connesso a detto nodo di immagazzinamento NP e fornisce in uscita un segnale analogico positivo di uscita OUTP.

E’ prevista quindi, essendo un’architettura quasi-differenziale, una struttura simmetrica nella quale un segnale analogico di ingresso negativo INN, perviene ad un circuito di buffer d’ingresso IBN. Detto circuito di buffer d’ingresso IBN ha un suo nodo di immagazzinamento NN, che è connesso ad un secondo condensatore di immagazzinamento C.2. Un circuito di buffer di uscita OBN è quindi connesso al nodo di immagazzinamento NN e fornisce in uscita un segnale analogico negativo di uscita OUTN.

Un segnale logico di controllo VCK è inviato in ingresso a una prima coppia di interruttori SPI e SP2, che controlla il circuito di buffer d’ingresso IΝΡ e il circuito di buffer d’ingresso IΝΝ. Parimenti, un segnale logico di controllo complementare VCKN è inviato in ingresso a una seconda coppia di interruttori SN1 e SN2 che controlla in maniera speculare il circuito di buffer d’ingresso ΓΝΡ e il circuito di buffer d’ingresso INN.

Il circuito di buffer IBP d’ingresso è realizzato attraverso un amplificatore in classe AB, costituito da transistori bipolari Q3, Q 10, Q2 e Q9 e da generatori di corrente 15 e 12. Sostanzialmente quindi il circuito di buffer d’ingresso IBP è costituito da due specchi di corrente, l’uno costituito dai transistori Q3 e Q2, l’altro costituito dai transistori Q10 e Q9, i quali appaiono essere connessi in configurazione a simmetria complementare, o anche detta 'push-pull’. I transistori Q3 e Q10 fungono da transistori di iniezione nello specchio di corrente, ricevono cioè le correnti forzate dai generatori di corrente 15 e 12: detti transistori Q3 e Q2 hanno perciò il collettore cortocircuitato con la base. 11 segnale d’ingresso INP è iniettato perciò sull’emettitore dei transistori Q3 Ì: Q10.

La fase di inseguimento è contraddistinta dal segnale logico di controllo VCK al livello logico basso, e, conseguentemente, il segnale logico di controllo complementare VCKN al livello logico alto. In tale caso, la prima coppia di interruttori SPI e SP2 e la seconda coppia di interruttori SN1 e SN2 sono dei circuiti aperti lasciano funzionare i buffer d’ingresso IBN e IBP secondo il loro modo di funzionamento normale, sicché il segnale di uscita positivo OUTP e il segnale di uscita negativo OUTN inseguono i rispettivi segnali di ingresso INP e ΓΝΝ.

Quando il segnale logico di controllo VCK si porta al livello logico alto, per comandare una fase di mantenimento, dei transistori Q7 e QI3, che costituiscono la prima coppia di interruttori SPI e SP2, vengono portati a configurazione diodo e quindi la corrente fornita dai generatori di corrente 12 e 15 passa attraverso di essi, invece che attraverso i transistori Q3 e QlO. Detti transistori Q3 e Q10, poiché il modo comune dei segnale di ingresso INP è posto all’incirca alla metà della tensione di alimentazione, risultano interdetti. Conseguentemente risultano interdetti anche i transistori Q2 e Q9, che completano il circuito di buffer d’ingresso IBP. Nel primo condensatore d’immagazzinamento CI rimane perciò immagazzinato il valore del segnale d’ingresso positivo INP all’istante di campionamento, cioè quando il segnale logico di controllo VCK si porta a livello logico alto.

Durante la fase di mantenimento, osserviamo che il segnale analogico di ingresso positivo IΝΡ ha minore possibilità di dare luogo ad un fenomeno di feedthrough attraverso le capacità parassite del transistore QlO o Q3. Prendendo come esempio il transistore Q3, il segnale analogico di ingresso positivo INP trova, durante la fase di mantenimento, un percorso a bassa impedenza, in quanto viene iniettato attraverso la capacità base-emettitore del transistore Q3, la quale ha in parallelo l’emettitore del transistore Q13 che costituisce l interrttore SNl. Le variazioni del segnale analogico d’ingresso positivo INP non possono quindi modificare apprezzabilmente il valore immagazzinato nel primo condensatore d’immagazzinamento Cl.

In figura 4a è rappresentato l’andamento del segnale analogico d’ingresso positivo INP, insieme alla curva rappresentativa del segnale analogico di uscita OUTP, in corrispondenza di un segnale logico di controllo VCK quale quello rappresentato in figura 4b. Come si può osservare il segnale analogico d’ingresso INP è un segnale sinusoidale alla frequenza di 50 MHz, e viene campionato tramite un segnale logico di controllo VCK alla frequenza di 100 MHz. Il segnale logico di controllo VCK è un segnale logico ECL (Emitter Coupled Logic), per cui il livello logico alto, che comanda la fase c-i mantenimento, corrisponde alla tensione di 1 volt, e il livello logico basso, che comanda la fase di inseguimento, corrisponde alla tensione di -1 volt.

E’ peraltro possibile applicare anche i segnali CMOS agli interruttori SI e S2, ottenendo egualmente un efficiente funzionamento anche se i transistori Q7, Q8, Q13 e Q14 che li compongono sono transistori bipolari.

Dalla descrizione effettuata risultano pertanto chiare le caratteristiche della presente invenzione, cosi come chiari risultano i suoi vantaggi.

Il circuito di inseguimento e mantenimento de! valore di una forma d’onda secondo l’invenzione presenta vantaggiosamente un basso feed-through durante la fase di mantenimento: intatti durante la fase di mantenimento si realizza un percorso a bassa impedenza attraverso gli interruttori stessi, che impedisce al segnale in ingresso di modificare il valore immagazzinato nel condensatore.

L’elevata simmetria della struttura circuitale determina un’ottima compensazione degli effetti dovuti alfe variazioni in temperatura.

Inoltre, vantaggiosamente il circuito di inseguimento e mantenimento del valore di una forma d’onda secondo l’invenzione può impiegare quali segnali di controllo degli interruttori, sia segnali logici di tipo ECL, sia segnali logici della famiglia MOS. senza necessità di provvedere convertitori da una famiglia logica all’altra.

Infine, il circuito di inseguimento e mantenimento del valore di una forma d’onda presenta una bassa complessità circuitale, che permette un’elevata frequenza di funzionamento.

E’ chiaro che numerose varianti sono possibili per l'uomo del ramo al circuito di inseguimento e mantenimento del valore di una forma d’onda descritto come esempio, senza per questo uscire dai principi di novità insiti nell'idea inventiva, così come è chiaro che nella sua pratica attuazione le forme dei dettagli illustrati potranno essere diverse, e gli stessi potranno essere sostituiti con degli elementi tecnicamente equivalenti.

Ad esempio, il circuito di inseguimento e mantenimento del valore di una forma d’onda secondo l’invenzione, data la sua semplicità circuitale, può essere facilmente realizzato in tecnologia CMOS, invece che in tecnologia bipolare, semplicemente sostituendo i transistori npn con transistori MOS a canale n e i transistori pnp con transistori MOS a canale p.

Claims (9)

1. RIVENDICAZIONI 1. Circuito di inseguimento e mantenimento del valore di una forma d’onda del tipo che riceve un segnale d’ingresso analogico, produce un segnale d’uscita analogico e prevede un segnale di logico di controllo per comandare delle fasi di funzionamento di inseguimento e delle fasi di funzionamento di mantenimento, comprendente inoltre uno stadio di separazione d’ingresso differenziale, uno stadio di separazione d’uscita differenziale, primi e secondi mezzi di immagazzinamento di carica connessi fra detto stadio di separazione d’ingresso differenziale e detto stadio di separazione d<’>uscita differenziale, mezzi interruttori, comandati dal segnale logico di controllo, posti a monte di detti primi e secondi mezzi di immagazzinamento di carica per comandare la fase di funzionami :nto di mantenimento isolando detti primi e secondi mezzi di immagazzinamento di carica dal segnale analogico d’ingresso, caratterizzato dal fatto che lo stadio di separazione d’ingresso differenziale (IBP, IBΝ) comprende uno stadio d’ingresso (Q3, Q10, Q4, Ql l) a simmetria complementare, nel quale il segnale analogico d’ ingresso (ΓΝΡ, ΓΝΝ) viene iniettato e al quale i mezzi interruttori (SP1,SP2, SN1, SN2) sono connessi.
2. 2. Circuito di inseguimento e mantenimento del valore di una forma d’onda secondo la rivendicazione 1, caratterizzato dal fatto che il segnale analogico d’ingresso (1NP, IΝΝ) viene iniettato sugli emettitori dei transistori (Q3, Q10, Q4, Ql l ) che costituiscono lo stadio d’ingresso (Q3, QlO, Q4, Ql l) a simmetria complementare, mentre i mezzi interruttori (SPI, SP2, SNl, SN2) sono connessi ai collettori di detti transistori (Q3, QlO, Q4, Ql l).
3. 3. Circuito di inseguimento e mantenimento del valore di una forma d’onda secondo la rivendicazione 2. caratterizzato dal fatto che i mezzi interruttori (SPI, SP2, SNl, SN2) realizzano delle configurazioni di pone logiche ECL.
4. 4. Circuito di inseguimento e mantenimento del valore di una forma d<’>onda, secondo la rivendicazione 2, caratterizzato dal fatto che lo stadio d’ingresso (Q3, Q10; Q4, Ql l) a simmetria complementare è realizzato utilizzando transistori facenti parte di circuiti a specchio di corrente.
5. 5. Circuito di inseguimento e mantenimento del valore di una forma d’onda secondo la rivendicazione l, caratterizzato dal fatto che dal segnale di controllo (VCK) viene ottenuto un segnale di controllo negato (VCKN).
6. 6. Circuito di inseguimento e mantenimento del valore di una forma d’onda secondo la rivendicazione 5, caratterizzato dal fatto che il segnale di controllo (VCK) controlla i transistori (Q10, Ql l) associati alla tensione di massa (GND) dello stadio d’ingresso (Q3, Q10, Q4, Ql l) mentre il segnale di controllo negato (VCKN) controlla i transistori (Q3, Q4) associati alla tensione di alimentazione (VDD) dello stadio d’ingresso (Q3, Q10, Q4, Q11).
7. 7. Circuito dì inseguimento e mantenimento del valore di una forma d’onda secondò la rivendicazione 1, caratterizzato dal fatto che i mezzi interruttori (SPI, SP2, SN1, SN2) realizzano un cammino a bassa impedenza durante la fase di funzionamento di mantenimento.
8. S. Circuito di inseguimento e mantenimento del valore di una forma d’onda secondo la rivendicEzione I, caratterizzato dal fatto che lo stadio di separazione d’ingresso differenziale (IBP, IBN) è realizzato facendo uso di un’architettura quasi-differenziale
9. 9. Circuito di inseguimento e mantenimento del valore di una forma d’onda secondo gli insegnamenti della presente descrizione e dei disegni annessi.